JPH0813186B2 - ゲート信号発生装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、静止形無効電力補償装置（以下、SVCと記
す）に用いられるサイリスタバルブのゲート信号発生装
置に関する。

（従来の技術） 複数のサイリスタの逆並列接続からなるサイリスタバ
ルブをスイッチ要素として、リアクトルに流れる電流を
制御するSVCの一構成例を第５図に示す。第５図におい
て、１は変圧器、２はリアクトル、３はサイリスタバル
ブでＵ相サイリスタバルブ（以後、バルブ3Uと記す）と
Ｘ相サイリスタバルブ（以後、バルブ3Xと記す）からな
る。４はバルブ3Uとバルブ3Xの順電圧検出回路、FVU、F
VXはそれぞれバルブ3Uとバルブ3Xの順電圧信号である。

第６図は、従来のゲート信号発生装置である。

第６図において、５は通常ゲート回路であり、SVC制
御装置からの位相制御信号PHSU、PHSXとサイリスタバル
ブ3U、3Xの順電圧検出信号FVU、FVXとの各々の論理積に
より、ゲート信号GPU、GPXを発生させる。

このような回路の信号と第５図のサイリスタバルブの
電極間電圧波形Ｖ及び電流Ｉは第７図に示すようにな
る。

（発明が解決しようとする問題点） 第６図の従来のゲート信号発生回路では、SVC制御装
置からの誤パルス等により、バルブがバルブ極間電圧の
零交差付近でＵ相のバルブ3Uが点弧（以下α＝０°点
弧）した場合、次のような問題点がある。

第７図中t1でノイズ等の影響で誤パルスが発生しバル
ブ3Uがα＝０°で点弧すると、バルブ3Uは、リアクトル
２と直列接続しているため、直流分を含む電流が流れ
る。リアクトル２及び変圧器１を含む電力系統の抵抗分
は、リアクタンス分に比べて小さいので、バルブ3Uの電
流の通電終了時点は零交差付近に寄った時点（t1を起点
として電気角で360°付近に寄った時点）になり、通電
相のバルブ3Uにとって逆電圧の印加する期間（以下逆電
圧期間）ΔtRは短い。

また、通電相と逆の相のバルブ3Xに対しては、この時
点でＸ相のゲート信号発生回路で保持されていた位相制
御信号PHSXとＸ相の順電圧信号FVXとの論理積が成立し
て、ゲートパルスGPXが発生する。しかし、このタイミ
ングはバルブ3Xにとってバルブ極間電圧の180°付近な
のでバルブ3Xの通電する期間（バルブ3Xが通電している
状態では、バルブ3Uの端子電圧は零なので、以下この期
間を零電圧期間と呼ぶ）ΔtDは短い。バルブ3Xが通電を
終了するとバルブ3Uに再び順電圧が印加される。

しかしながら、サイリスタがターンオフするためには
通電が終了してから逆電圧がサイリスタの特性から決ま
る時間以上継続して印加する必要がある。この時間を逆
電圧ターンオフ時間と定義する。

また、サイリスタがターンオフするためには通電が終
了してからサイリスタの特性で決まる時間以上に無電圧
状態が継続する必要がある。この時間を無電圧ターンオ
フ時間と定義する。

逆電圧期間ΔtRあるいは零電圧期間ΔtDが逆電圧ター
ンオフ時間あるいは無電圧ターオフ時間より短い状態を
経てバルブ3Uに順電圧が印加されればバルブ3Uのサイリ
スタ素子の内で、サイリスタ素子のターンオフ特性のバ
ラツキによりターンオフするものと、ターンオフしない
ものが生じる。このような現象を一般に部分転流失敗と
呼んでいる。

逆電圧期間或いは零電圧期間の直後のバルブ3Uの順電
圧は、ターンオフしたサイリスタ素子にだけ印加するの
で、素子耐圧以上の電圧がバルブ3Uに印加した時点tB
で、ターンオフしたサイリスタ素子が破壊し、このよう
な現象が繰り返えされると、最終的にはサイリスタバル
ブの破損につながる。このことはバルブ3Xについても同
様である。

本発明の目的は、上述の不具合を除き、このような状
況下でも適切にサイリスタバルブに保護用のゲート信号
を与えサイリスタバルブを部分転流失敗から保護するこ
とができるゲート信号発生装置を提供することにある。

［発明の構成］ （問題点を解決するための手段） 本発明は前記目的を達成するために、例えば第１図お
よび第８図に示すように、バルブ3U、3Xの各々の逆電圧
期間ΔtRが逆電圧ターンオフ時間以下でかつバルブ3U、
バルブ3Xの各々の零電圧期間ΔtDが無電圧ターンオフ時
間以下であるかを通電終了後毎回判別するセット回路6A
〜6D、7A〜7D、8A、10A,10B、12A,12B、Ｕ相、Ｘ相セッ
ト回路が両方とも出力しなくなったことを検出するリセ
ット回路例えばオフディレー９、セット信号FFS、リセ
ット回路出力FFRで各々セット、リセットされるフリッ
プフロップ10Cのフリップフロップ出力FFとＵ相、Ｘ相
順電圧信号FVU,FVXとの論理積をとり、フリップフロッ
プ10Cのセット後は、順電圧印加開始時点で信号を出力
するAND回路7E,7F、このAND回路出力と通常ゲート回路
５の出力との論理和をとるOR回路8B,8Cを用いて、ゲー
ト信号をサイリスタバルブに与えることを特徴とするも
のである。

（作用） 第８図に示すように、t1でＵ相バルブ3Uがα＝０°点
弧した場合、セット回路10Cにより、バルブ3Uの逆電圧
期間ΔtRが短く、かつ零電圧期間ΔtDも短いことを検出
しフリップフロップ10Cをセットする。このフリップフ
ロップ10Cの出力により、再びバルブ3Uに順電圧が印加
した時点t2でバルブ3Uを点弧するゲート信号GPUを発生
させ、サイリスタバルブ内の全てのサイリスタをターン
オンし、部分的にターンオフすることがないようにして
バルブを保護する。

t2以降、バルブ3U、バルブ3Xとも順電圧の印加と同時
にゲート信号を発生しサイリスタバルブを通電させる。
逆並列接続のバルブ3U,3Xが常に通電することは機械的
スイッチを閉じたことと等価になり、サイリスタバルブ
電流の過渡的直流成分が減衰する。

サイリスタバルブ電流の過渡的直流分が減衰すると、
バルブ3Uに電流が流れている期間とバルブ3Xに電流が流
れている期間とが等しくなり、バルブ3Uの零電圧期間
（バルブ3Xの通電期間）が半サイクル程度まで長くなる
ので、セット回路の出力は無くなる。セット回路10Cの
出力が例えば１サイクル〜数サイクルの間無く、サイリ
スタバルブ3U、3Xが安全にターンオフできるようになっ
た時点t3でリセット回路出力FFにより、フリップフロッ
プをリセットする。t3以降では制御盤からの位相制御信
号の発生タイミングで通常ゲート回路５からゲートパル
スが出力され、サイリスタバルブ3U、3Xを点弧すること
になり、SVC制御盤によるサイリスタバルブ3U、3Xの位
相制御が再び可能となる。

（実施例） 以下本発明の一実施例を第１図を参照して説明する。

第１図において、6A〜6Dはモノマルチ（ワンショット
パルス回路）、7A〜7FはAND回路、8A〜8CはOR回路、９
はオフディレー（あるいはモノマルチ）、10A〜10Cはフ
リップフロップ、12A、12Bはインバータである。

本発明は、セット回路をモノマルチ6A〜6D、AND回路7
A〜7D、OR回路8A、フリップフロップ10A、10B、インバ
ータ12A、12Bから構成している。リセット回路はオフデ
ィレー９で構成している。

第７図あるいは第８図に示すようにバルブ3Uの逆電圧
期間ΔtRは、バルブ3Xの順電圧信号FVXが“1"となって
いる期間である。モノマルチ6A,6Bのパルス幅をバルブ3
U,3Xの逆電圧ターンオフ時間以上になるように設定す
る。例えば、モノマルチ6Aの設定時間をバルブ3Uの逆電
圧ターンオフ時間toffに設定すれば、Ｘ相の順電圧信号
FVXが入力されると立上がりのタイミングが順電圧信号F
VXの立上がりと同一でパルス幅がtoffのパルス信号が出
力される。

一方、バルブ3Uの逆電圧期間（第８図のΔtR）はバル
ブ3Xの順電圧信号FVXの幅に等しいのでtoff＞ΔtRの条
件、即ち、逆電圧不足でフリップフロップ10Aはセット
されその出力が“1"となる。

他方、逆電圧期間ΔtRが充分確保されtoff＜ΔtRであ
ればフリップフロップ10Aはリセットされその出力が
“0"となる。実際はバルブ3Uのサイリスタの特性のバラ
ツキを考慮してモノマルチ6Aの設定時間はtoffより長く
設定される。バルブ3X側についても同様である。これに
よりバルブ3Uの逆電圧期間ΔtRが逆電圧ターンオフ時間
toffより短いと、フリップフロップ10Aの出力が“1"に
なり、又、バルブ3Xの逆電圧期間ΔtRが逆電圧ターンオ
フ時間toffより短いと、フリップフロップ10Bの出力が
“1"になる。

又、バルブ3Uの零電圧期間ΔtDは、Ｘ相順電圧信号FV
Xの立下り（バルブ3Xのターンオン時点）からＵ相順電
圧信号FVUの立上り（バルブ3Xのターンオフ時点）まで
の期間である。モノマルチ6C,6Dのパルス幅を前述した
バルブの無電圧ターンオフ時間以上に設定する。このよ
うにすると、Ｘ相順電圧信号FVXの立下がりから始まる
モノマルチ6Cのパルス幅の間にＵ相順電圧信号FVUの立
上がると、AND回路7Aの出力が“1"となり、Ｕ相順電圧
信号FVUの立下がりから始まるモノマルチ6Dのパルス幅
の間にＸ相順電圧信号FVXが立上がると、AND回路7Bの出
力が“1"となる。

逆電圧期間ΔtRと零電圧期間の両者とも短かく、逆電
圧ターンオフ時間及び無電圧ターンオフ時間以下である
時AND回路7Cの出力であるＵ相セット信号FFUが“1"とな
り、OR回路8Aの出力であるセット信号FFSが“1"とな
る。Ｘ相についても同様である。

セット信号FFSが“1"になるとフリップフロップ10Cが
セットされ出力信号FFが“1"になると、順電圧信号FVU,
FVXの立上がり時点、即ちバルブ3U,3Xに順電圧が印加さ
れる時点でAND回路7E,OR回路8Bを介してバルブ3Uにゲー
トパルスGPUが、又、AND回路7F,OR回路8Cを介してバル
ブ3XにゲートパルスGPXが与えられ、バルブ3U,3Xは部分
転流失敗から保護される。

次に、オフディレー９を、その入力が前述したように
過渡的直流成分が減衰するまでの時間、この時間は回路
時定数によって変るが１〜数サイクルの期間連続して
“0"である時初めて“1"を出力するように設定する。こ
のようにすれば、セット信号FFSがこの期間（過渡的直
流成分が減衰するまでの時間）連続して“0"であればサ
イリスタバルブ3U,3Xが完全にターンオフできるように
なるため、フリップフロップ10Cはリセットされる。

フリップフロップ10Cがリセットされ、出力信号FFが
“0"になると、通常ゲート回路５からだけのゲート信号
により、サイリスタバルブ3U,3Xを点弧するのでサイリ
スタバルブ3U,3Xの位相制御が再び可能になる。この様
子を第８図に示す。

第２図は、零電圧期間ΔtDを第５図の電流検出回路11
の出力であるＵ相,X相の電流信号CCU,CCXを用いて検出
する本発明の他の実施例を示す構成図であり、零電圧期
間ΔtDの検出を除き、第１図と同様である。

第３図は、リセット回路９とフリップフロップ10Cの
代わりに、モノマルチ6Eを用いた本発明の他の実施例を
示す構成図である。

このモノマルチ6Eのパルス幅は、リアクトル２、変圧
器１及び電力系統の抵抗分とリアクタンス分とから定ま
る過渡的直流成分の減衰時定数から定められる。

第３図の構成においても、通常ゲート回路５による位
相制御に復帰する時点を決定方法を除き、第１図と同様
である。

第４図は、第３図において、零電圧期間ΔtDを電流信
号CCU,CCXを用いて検出することを除き、第３図と同様
である。

［発明の効果］ 以上説明のように本発明によれば、サイリスタバルブ
の逆電圧期間及び零電圧期間が短い時には、順電圧の印
加時点でサイリスタバルブにゲート信号を出力してサイ
リスタバルブを部分転流失敗から保護し、逆電圧期間が
充分となった以降に、サイリスタバルブを再び位相制御
可能にすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図乃至第
４図は本発明のそれぞれ異なる他の実施例を示す構成
図、第５図はサイリスタバルブを無効電力補償装置に用
いた構成図、第６図は従来のゲート信号発生装置の動作
を示す図、第７図は従来のゲート信号発生装置の動作を
示す図、第８図は本発明のゲート信号発生装置の動作を
示す図である。 １…変圧器、２…リアクトル、３…サイリスタバルブ、
４…順電圧検出回路、５…通常ゲート回路、6A〜6E…モ
ノマルチ、7A〜7F…AND回路、8A〜8C…OR回路、９…オ
フディレー、10A〜10C…フリップフロップ、11…電流検
出回路、12A,12B…インバータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】直列接続の複数個のサイリスタを逆並列接
   続してなるサイリスタバルブに、制御装置からの位相制
   御信号と該サイリスタバルブの順電圧検出信号との各々
   の論理積によりゲート信号を供給するゲート信号発生装
   置において、 前記サイリスタバルブに印加される逆方向電圧の印加期
   間がサイリスタバルブの逆電圧ターンオフ時間より短い
   こと及びサイリスタバルブの零電圧期間がサイリスタバ
   ルブの無電圧ターンオフ時間より短いことの両方が検出
   された場合にセット信号を発生するセット回路と、 前記セット信号によってセットされるフリップフロップ
   と、 該フリップフロップの出力と前記サイリスタバルブの順
   電圧信号の論理積条件で前記サイリスタバルブへ保護用
   のゲート信号を発生する手段と、 前記セット信号が前記サイリスタバルブが設置される電
   力系統の時定数で決る時間内に発生しない条件で前記フ
   リップフロップをリセットするリセット回路を具備した
   ことを特徴とするゲート信号発生装置。