JPH08130302A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH08130302A JPH08130302A JP26692594A JP26692594A JPH08130302A JP H08130302 A JPH08130302 A JP H08130302A JP 26692594 A JP26692594 A JP 26692594A JP 26692594 A JP26692594 A JP 26692594A JP H08130302 A JPH08130302 A JP H08130302A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tin
- tion
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置におけるコン
タクトホ−ルの埋め込みに関し、特にコンタクトホ−ル
内を被覆するバリアメアル膜に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to embedding a contact hole in a semiconductor device, and more particularly to a barrier-male film covering the inside of the contact hole.
【０００２】[0002]
【従来の技術】以下、図４を参照して、コンタクトホ−
ルの埋め込みを説明する。同図（ａ）によれば、拡散層
１０２を有する半導体基板１０１上に絶縁膜１０３を形
成し、その拡散層１０２を露出するように絶縁膜１０３
をエッチングして、選択的にコンタクトホ−ルを形成す
る。次に、上記コンタクトホ−ルの内部を被覆するよう
にバリアメタル膜１１０を形成する。バリアメタル膜１
１０は、同図（ｂ）に示される様に、第１のＴｉ膜１１
１、ＴｉＮ膜１１２及び第２のＴｉ膜１１３からなる積
層膜であり、それら各膜は同一スパッタリング装置にて
順次形成される。その後、基板を５００℃程度に加熱し
た状態で、上記コンタクトホ−ルを埋め込むようにＡｌ
合金からなる導電層１０４を形成する。2. Description of the Related Art A contact hole will now be described with reference to FIG.
The embedding of the rule will be described. According to FIG. 3A, the insulating film 103 is formed on the semiconductor substrate 101 having the diffusion layer 102, and the insulating film 103 is exposed to expose the diffusion layer 102.
Is etched to selectively form contact holes. Next, a barrier metal film 110 is formed so as to cover the inside of the contact hole. Barrier metal film 1
10 is a first Ti film 11 as shown in FIG.
1, a TiN film 112 and a second Ti film 113, which are laminated films, and these films are sequentially formed by the same sputtering apparatus. After that, while the substrate is heated to about 500 ° C., Al is filled so as to fill the contact hole.
A conductive layer 104 made of an alloy is formed.
【０００３】このようにコンタクトホ−ルを埋め込む際
にバリアメタル膜を形成している。近年、半導体装置の
内部に形成される回路素子が微細化されるにつれ、拡散
層の拡散深さ等も微細になっている。そのため、コンタ
クトホ−ルをＡｌ合金で直接埋め込むと、接合突き抜け
やジャンクションリ−クが発生することがある。それ
故、接合突き抜け防止やジャンクションリ−クの防止、
つまりコンタクトホ−ルにおけるバリア性を確保するた
めバリアメタル膜を形成している。A barrier metal film is thus formed when the contact hole is embedded. In recent years, as the circuit elements formed inside a semiconductor device have been miniaturized, the diffusion depth of the diffusion layer has become finer. Therefore, if the contact hole is directly filled with the Al alloy, there is a case where a junction penetration or a junction leak occurs. Therefore, prevention of penetration through the junction and prevention of junction leak,
That is, the barrier metal film is formed in order to secure the barrier property in the contact hole.
【０００４】しかしながら、コンタクトホ−ルにバリア
メタル膜を形成すると次のような問題が発生する。コン
タクトホ−ルの開口径が微細化すると、バリアメタル膜
のカバレ−ジ、特にバリア性の確保に必要なＴｉＮ膜の
カバレ−ジが劣化する。そのため、コンタクトホ−ルが
微細になるにつれＴｉＮ膜の膜厚を厚くする必要があ
る。通常、Ａｌ合金を埋め込む際の基板加熱温度は５０
０℃であり、その温度におけるバリア性を確保する為に
は、例えば、コンタクトホ−ルが開口径０．６μｍ、深
さ０．８μｍの場合、平坦部において厚さ２０００オン
グストロ−ムのＴｉＮ膜が必要である。従って、上記形
状のコンタクトホ−ルを埋め込むには、第１のＴｉ膜１
１１／ＴｉＮ膜１１２／第２のＴｉ膜１１３は、各々５
００／２０００／５００オングストロ−ムとなり、バリ
アメタル膜１１０の膜厚は３０００オングストロ−ムと
なる。However, when the barrier metal film is formed on the contact hole, the following problems occur. When the opening diameter of the contact hole is made fine, the coverage of the barrier metal film, especially the coverage of the TiN film required to secure the barrier property is deteriorated. Therefore, it is necessary to increase the thickness of the TiN film as the contact hole becomes finer. Usually, the substrate heating temperature when embedding an Al alloy is 50.
In order to ensure the barrier property at 0 ° C., for example, when the contact hole has an opening diameter of 0.6 μm and a depth of 0.8 μm, a TiN film having a thickness of 2000 angstroms in the flat portion is used. is necessary. Therefore, in order to embed the contact hole having the above-mentioned shape, the first Ti film 1
11 / TiN film 112 / second Ti film 113 is 5
00/2000/500 angstroms, and the thickness of the barrier metal film 110 becomes 3000 angstroms.
【０００５】このように、バリアメタル膜を形成するこ
とはコンタクトホ−ルを狭めることである。同図（ｃ）
に示されるように、開口径０．５５μｍのコンタクトホ
−ルでは、その内部にボイド１０５が発生し易くなる。
従来におけるバリアメタル膜１１０であるとボイドを発
生することなく、導電層１０４を埋め込むことができる
コンタクトホ−ル径の限界は０．６μｍであり、それ以
下の微細なコンタクトホ−ルを埋め込むことは難しい。As described above, forming the barrier metal film is to narrow the contact hole. The same figure (c)
As shown in (1), in the contact hole having the opening diameter of 0.55 μm, the void 105 is likely to be generated therein.
With the conventional barrier metal film 110, the limit of the diameter of the contact hole in which the conductive layer 104 can be embedded without generating voids is 0.6 μm, and a fine contact hole less than that is embedded. Is difficult
【０００６】[0006]
【発明が解決しようとする課題】上述のように、コンタ
クトホ−ルのバリア性の確保はバリアメタル膜の厚さに
依存しており、その反面バリアメタル膜はコンタクトホ
−ルの微細化を妨げている。As described above, securing the barrier property of the contact hole depends on the thickness of the barrier metal film, while the barrier metal film reduces the size of the contact hole. Hindering
【０００７】それ故に、本発明はコンタクトホ−ルのバ
リア性を向上させると共に薄膜化を図りうるバリアメタ
ル膜を有する半導体装置とその製造方法を提供すること
を目的とする。Therefore, an object of the present invention is to provide a semiconductor device having a barrier metal film capable of improving the barrier property of a contact hole and thinning the film, and a method of manufacturing the same.
【０００８】[0008]
【課題を解決するための手段】本発明による半導体装置
は、半導体基板上に設けられた絶縁膜と、上記絶縁膜に
設けられた開口部と、上記開口部に設けられたＴｉ膜／
ＴｉＮ膜／ＴｉＯＮ膜／Ｔｉ膜を順次積層した４層構造
のバリアメタル膜と、上記開口部を上記バリアメタル膜
を介して埋め込む導電層とからなる。A semiconductor device according to the present invention comprises an insulating film provided on a semiconductor substrate, an opening provided in the insulating film, and a Ti film provided in the opening.
The barrier metal film has a four-layer structure in which a TiN film / TiON film / Ti film is sequentially laminated, and a conductive layer that fills the opening with the barrier metal film.
【０００９】上記半導体装置の製造方法は、上記開口部
にスパッタリング法により上記ＴｉＮ膜を形成する工程
と、上記ＴｉＮ膜上にスパッタリング法により上記Ｔｉ
ＯＮ膜を形成する工程とを含む。また、上記ＴｉＯＮ膜
を上記ＴｉＮ膜を酸素を含むガス系によりプラズマ処理
を行って形成する。In the method of manufacturing the semiconductor device, the step of forming the TiN film in the opening by the sputtering method and the Ti film on the TiN film by the sputtering method.
And a step of forming an ON film. Further, the TiON film is formed by subjecting the TiN film to plasma treatment using a gas system containing oxygen.
【００１０】[0010]
【作用】上記半導体装置によれば、上記バリアメタル膜
は上記ＴｉＮ膜及び上記ＴｉＯＮ膜を含むため、高いバ
リア性を確保すると共に薄膜化されたバリアメタル膜を
提供することができる。つまり、微細なコンタクトホ−
ルを埋め込むことが可能である。According to the above semiconductor device, since the barrier metal film includes the TiN film and the TiON film, it is possible to provide a thin barrier metal film while ensuring high barrier properties. In other words, a fine contact hole
Can be embedded.
【００１１】[0011]
【実施例】以下、本発明による一実施例を図面を参照し
て説明する。半導体装置は、図１（ａ）に示される様
に、拡散層１２を有する半導体基板１１上に設けられた
絶縁膜１３と、拡散層１２を露出するように絶縁膜１３
を選択的にエッチングして形成されたコンタクトホ−ル
と、上記コンタクトホ−ルの内部及び絶縁膜１３上に設
けられたバリアメタル膜２０と、上記コンタクトホ−ル
を埋め込むＡｌ合金からなる導電層１４とからなる。こ
こで、絶縁膜１３の膜厚は０．８μｍ、上記コンタクト
ホ−ル径は０．６μｍ、導電層１４の厚さは６０００オ
ングストロ−ムである。Ａｌ合金は例えば、Ａｌ−Ｓｉ
(1%)−Ｃｕ(0.5%)からなる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. As shown in FIG. 1A, the semiconductor device includes an insulating film 13 provided on a semiconductor substrate 11 having a diffusion layer 12, and an insulating film 13 so as to expose the diffusion layer 12.
A contact hole formed by selectively etching the barrier metal film, a barrier metal film 20 provided inside the contact hole and on the insulating film 13, and a conductive film made of an Al alloy filling the contact hole. And layer 14. Here, the insulating film 13 has a thickness of 0.8 μm, the contact hole diameter is 0.6 μm, and the conductive layer 14 has a thickness of 6000 angstroms. The Al alloy is, for example, Al-Si.
It consists of (1%)-Cu (0.5%).
【００１２】また、バリアメタル膜２０は同図（ｂ）に
示される様に、第１のＴｉ膜２１、ＴｉＮ膜２２、Ｔｉ
ＯＮ膜２３及び第２のＴｉ膜２４からなる４層構造の積
層膜である。それらの膜厚は（単位：オングストロ−
ム）は、第１のＴｉ膜２１／ＴｉＮ膜２２／ＴｉＯＮ膜
２３／第２のＴｉ膜２４＝５００／７５０／２０／５０
０である。ＴｉＯＮ膜２３の膜厚は、バリアメタル膜２
０の低抵抗化及び薄膜化の観点から、１０以上３０オン
グストロ−ム以下とすることが望ましい。The barrier metal film 20 is formed of a first Ti film 21, a TiN film 22, and a Ti film, as shown in FIG.
It is a laminated film having a four-layer structure including an ON film 23 and a second Ti film 24. The film thickness is (unit: angstrom-
Is the first Ti film 21 / TiN film 22 / TiON film 23 / second Ti film 24 = 500/750/20/50
0. The thickness of the TiON film 23 is the barrier metal film 2
From the viewpoint of reducing the resistance to 0 and reducing the film thickness, it is preferable that the thickness is 10 or more and 30 angstroms or less.
【００１３】次に、上記半導体装置の製造方法を説明す
る。まず、コンタクトホ−ルを有する絶縁膜１３の全面
に第１のＴｉ膜２１をＡｒスパッタにより形成し、つい
でＴｉＮ膜２２をＡｒ＋Ｎ2の化成スパッタにより形成
する。その後、ＴｉＮ膜２２に１分間のＯ2プラズマ処
理を施して、その表面にＴｉＯＮ膜２３を形成する。そ
の時の処理条件は、Ｏ2ガス＝１５０[SCCM]，圧力＝
０．８[Torr]，出力＝５００［Ｗ］，基板加熱温度＝１
５０［℃］である。更に、Ａｒスパッタにより第２のＴ
ｉ膜２４を形成する。次に、基板を約５００℃に加熱保
持した状態で、Ａｌ合金をスパッタリングして導電層１
４を形成する。Next, a method of manufacturing the above semiconductor device will be described. First, a first Ti film 21 is formed by Ar sputtering on the entire surface of the insulating film 13 having a contact hole, and then a TiN film 22 is formed by Ar + N 2 chemical conversion sputtering. Then, the TiN film 22 is subjected to O 2 plasma treatment for 1 minute to form a TiON film 23 on the surface thereof. The processing conditions at that time were O 2 gas = 150 [SCCM], pressure =
0.8 [Torr], output = 500 [W], substrate heating temperature = 1
It is 50 [° C]. Furthermore, a second T is formed by Ar sputtering.
The i film 24 is formed. Next, while keeping the substrate heated at about 500 ° C., an Al alloy is sputtered to form the conductive layer 1.
4 is formed.
【００１４】尚、Ｏ2プラズマの代わりに、Ｎ2Ｏプラズ
マまたはＯ2＋Ｈｅプラズマ等、Ｏ2を含むガス系による
プラズマを用いることもできる。また、ＴｉＯＮ膜２３
を形成する別の方法として、スパッタリング法がある。
その時のスパッタリング条件として、タ−ゲット＝Ｔｉ
Ｏ，Ａｒ＝２０[SCCM]，Ｎ２＝２０[SCCM]，圧力＝０．
３[Torr]，出力＝５００［Ｗ］である。Instead of O 2 plasma, N 2 O plasma, O 2 + He plasma, or other gas-based plasma containing O 2 may be used. In addition, the TiON film 23
There is a sputtering method as another method of forming the.
As the sputtering condition at that time, target = Ti
O, Ar = 20 [SCCM], N2 = 20 [SCCM], pressure = 0.
3 [Torr] and output = 500 [W].
【００１５】次に、上記４層構造のバリアメタル膜のバ
リア性を図２を参照して説明する。同図における横軸は
平坦部のＴｉＮ膜の膜厚、縦軸はコンタクトホ−ルにお
けるジャンクションリ−ク電流を示す。但し、この時の
半導体装置は図１に示される様な構造である。尚、従来
のバリメタル膜はＴｉ／ＴｉＮ／Ｔｉからなる３層構造
である。同図によれば、従来の３層構造のバリアメタル
膜であると、バリア性を確保するにはＴｉＮ膜を少なく
とも２０００オングストロ−ムの膜厚に形成する必要が
ある。しかし、本発明によるバリアメタル膜は、ＴｉＮ
膜上にＴｉＯＮ膜を形成した構造であるため、ＴｉＮ膜
を７５０オングストロ−ムまで薄膜化することができ
る。つまり、ＴｉＯＮ膜はバリア性を著しく高める効果
がある。Next, the barrier property of the barrier metal film having the four-layer structure will be described with reference to FIG. In the figure, the horizontal axis represents the thickness of the TiN film in the flat portion, and the vertical axis represents the junction leak current in the contact hole. However, the semiconductor device at this time has a structure as shown in FIG. The conventional barrier metal film has a three-layer structure of Ti / TiN / Ti. According to the figure, in the case of the conventional barrier metal film having a three-layer structure, it is necessary to form the TiN film to have a film thickness of at least 2000 angstroms in order to secure the barrier property. However, the barrier metal film according to the present invention is
Since the TiON film is formed on the film, the TiN film can be thinned to 750 angstroms. That is, the TiON film has an effect of remarkably enhancing the barrier property.
【００１６】また、コンタクトホ−ルの埋め込み限界
（ボイドフリ−）を図３を参照して説明する。同図にお
ける横軸はコンタクトホ−ル径、縦軸はコンタクトホ−
ルにおけるボイド生成確率を示す。但し、この時の半導
体装置は図１に示される様な構造である。尚、従来のバ
リアメタル膜はＴｉ／ＴｉＮ／Ｔｉ＝５００／２０００
／５００［オングストロ−ム］からなる３層構造であ
る。また、ボイド生成確率は、断面ＳＥＭにより各コン
タクトホ−ル径に対して５０個のホ−ルを観察すること
により求める。同図によれば、従来はコンタクトホ−ル
径が０．６μｍ以上の場合にボイドは発生せず、本発明
では０．４５μｍ以上の場合にボイドは発生しない。つ
まり、本発明によるバリアメタル膜であると、従来に比
べて薄膜化することが可能であるため、より微細なコン
タクトホ−ルを埋め込むことが可能である。The embedding limit (void free) of the contact hole will be described with reference to FIG. In the figure, the horizontal axis is the contact hole diameter, and the vertical axis is the contact hole.
Shows the probability of void formation in the module. However, the semiconductor device at this time has a structure as shown in FIG. Incidentally, the conventional barrier metal film has Ti / TiN / Ti = 500/2000.
/ 500 [angstrom] is a three-layer structure. The void generation probability is obtained by observing 50 holes for each contact hole diameter with a cross-sectional SEM. According to the figure, conventionally, no void is generated when the contact hole diameter is 0.6 μm or more, and in the present invention, no void is generated when the contact hole diameter is 0.45 μm or more. That is, the barrier metal film according to the present invention can be made thinner than the conventional one, so that a finer contact hole can be embedded.
【００１７】尚、本実施例では導電層としてＡｌ合金を
用いているが、Ａｌ単体若しくはＣｕを用いてもよい。
特に、Ｃｕを用いた場合、下層よりＴｉ／ＴｉＮ／Ｔｉ
ＯＮ／ＴｉＮ／ＴｉＯＮの積層構造のバリアメタル膜、
若しくは下層よりＴｉ／ＴｉＮ／ＴｉＯＮ／ＴｉＮ／Ｔ
ｉＯＮ／Ｔｉの積層構造のバリアメタル膜を用いること
が望ましい。Although an Al alloy is used for the conductive layer in this embodiment, a simple substance of Al or Cu may be used.
Especially when Cu is used, Ti / TiN / Ti
A barrier metal film having a laminated structure of ON / TiN / TiON,
Or from the lower layer Ti / TiN / TiON / TiN / T
It is desirable to use a barrier metal film having a laminated structure of iON / Ti.
【００１８】[0018]
【発明の効果】本発明によるバリアメタル膜によれば、
ＴｉＮ膜及びＴｉＯＮ膜を含むため、高いバリア性を確
保すると共に薄膜化されたバリアメタル膜を提供するこ
とができる。それにより、微細なコンタクトホ−ルを埋
め込むことが可能である。According to the barrier metal film of the present invention,
Since it includes the TiN film and the TiON film, it is possible to provide a thin barrier metal film while ensuring high barrier properties. Thereby, it is possible to embed a fine contact hole.
【図１】本発明による半導体装置を示す断面図（ａ）
と、バリアメタル膜の積層構造を示す断面図（ｂ）であ
る。FIG. 1 is a sectional view showing a semiconductor device according to the present invention (a).
FIG. 6B is a cross-sectional view (b) showing the laminated structure of the barrier metal film.
【図２】ジャンクションリ−ク電流のＴｉＮ膜厚依存性
を示すグラフ図である。FIG. 2 is a graph showing the dependence of junction leak current on TiN film thickness.
【図３】ボイド生成確率のコンタクトホ−ル径依存性を
示すグラフ図である。FIG. 3 is a graph showing the contact hole diameter dependence of void formation probability.
【図４】従来の半導体装置を示す断面図（ａ）と、バリ
アメタル膜の積層構造を示す断面図（ｂ）と、ボイドの
発生した半導体装置を示す断面図（ｃ）である。4A is a sectional view showing a conventional semiconductor device, FIG. 4B is a sectional view showing a laminated structure of a barrier metal film, and FIG. 4C is a sectional view showing a semiconductor device in which a void is generated.
１１…半導体基板、１２…拡散層、１３…絶縁膜、１４
…導電層 ２０…バリアメタル膜、２１…第１のＴｉ膜、２２…Ｔ
ｉＮ膜 ２３…ＴｉＯＮ膜、２４…第２のＴｉ膜 １０１…半導体基板、１０２…拡散層、１０３…絶縁
膜、１０４…導電層 １１０…バリアメタル膜、１１１…第１のＴｉ膜 １１２…ＴｉＮ膜、１１３…第２のＴｉ膜11 ... Semiconductor substrate, 12 ... Diffusion layer, 13 ... Insulating film, 14
... Conductive layer 20 ... Barrier metal film, 21 ... First Ti film, 22 ... T
iN film 23 ... TiON film, 24 ... Second Ti film 101 ... Semiconductor substrate, 102 ... Diffusion layer, 103 ... Insulating film, 104 ... Conductive layer 110 ... Barrier metal film, 111 ... First Ti film 112 ... TiN film , 113 ... Second Ti film
Claims (9)
記絶縁膜に設けられた開口部と、上記開口部の少なくと
も底部に設けられたバリアメタル膜と、上記開口部を埋
め込む導電層とからなる半導体装置において、 上記バリアメタル膜は、第１のＴｉ膜、ＴｉＮ膜、Ｔｉ
ＯＮ膜及び第２のＴｉ膜を順次積層した膜であることを
特徴とする半導体装置。1. An insulating film provided on a semiconductor substrate, an opening provided in the insulating film, a barrier metal film provided at least at the bottom of the opening, and a conductive layer filling the opening. In the semiconductor device made of, the barrier metal film includes a first Ti film, a TiN film, and a Ti film.
A semiconductor device comprising a film in which an ON film and a second Ti film are sequentially stacked.
トロ−ム以上３０オングストロ−ム以下であることを特
徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the thickness of the TiON film is 10 angstroms or more and 30 angstroms or less.
ることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the conductive layer is made of Al or an Al alloy.
−ム］であることを特徴とする請求項１記載の半導体装
置。4. Each film thickness of the barrier metal film is first Ti film / TiN film / TiON film / second Ti film = 500/750/20/500 [unit: angstrom]. The semiconductor device according to claim 1, wherein:
記絶縁膜に設けられた開口部と、上記開口部の少なくと
も底部に設けられたバリアメタル膜と、上記開口部を埋
め込むように形成されたＣｕを主成分とする導電層とか
らなる半導体装置において、 上記バリアメタル膜は、Ｔｉ膜、第１のＴｉＮ膜、第１
のＴｉＯＮ膜、第２のＴｉＮ膜及び第２のＴｉＯＮ膜を
順次積層した膜であることを特徴とする半導体装置。5. An insulating film provided on a semiconductor substrate, an opening provided in the insulating film, a barrier metal film provided at least at the bottom of the opening, and an opening formed to fill the opening. In the semiconductor device including a conductive layer containing Cu as a main component, the barrier metal film includes a Ti film, a first TiN film, and a first TiN film.
2. A semiconductor device comprising: a TiON film, a second TiN film, and a second TiON film, which are sequentially stacked.
部を、第１のＴｉ膜、ＴｉＮ膜、ＴｉＯＮ膜及び第２の
Ｔｉ膜を順次積層したバリアメタル膜を介して、導電層
で埋め込むに際し、 上記開口部にスパッタリング法により上記第１のＴｉ膜
を形成する工程と、 上記第１のＴｉ膜上にスパッタリング法により上記Ｔｉ
Ｎ膜を形成する工程と、 上記ＴｉＮ膜上にスパッタリング法により上記ＴｉＯＮ
膜を形成する工程と、 上記ＴｉＯＮ膜上にスパッタリング法により上記第２の
Ｔｉ膜を形成する工程とを具備することを特徴とする半
導体装置の製造方法。6. A conductive layer is formed in the opening formed in the insulating film on the semiconductor substrate via a barrier metal film in which a first Ti film, a TiN film, a TiON film and a second Ti film are sequentially stacked. When burying, the step of forming the first Ti film in the opening by the sputtering method, and the step of forming the Ti film on the first Ti film by the sputtering method.
A step of forming an N film, and the TiON film formed on the TiN film by a sputtering method.
A method of manufacturing a semiconductor device, comprising: a step of forming a film; and a step of forming the second Ti film on the TiON film by a sputtering method.
りプラズマ処理を行い、上記ＴｉＮ膜の表面に上記Ｔｉ
ＯＮ膜を形成する工程とを具備することを特徴とする請
求項６記載の半導体装置の製造方法。7. The TiN film is subjected to plasma treatment by a gas system containing oxygen, and the surface of the TiN film is coated with the Ti film.
7. The method for manufacturing a semiconductor device according to claim 6, further comprising the step of forming an ON film.
部を、Ｔｉ膜、第１のＴｉＮ膜、第１のＴｉＯＮ膜、第
２のＴｉＮ膜及び第２のＴｉＯＮ膜を順次積層したバリ
アメタル膜を介して、導電層で埋め込むに際し、 上記開口部にスパッタリング法により上記Ｔｉ膜を形成
する工程と、 上記Ｔｉ膜上にスパッタリング法により上記第１のＴｉ
Ｎ膜を形成する工程と、 上記第１のＴｉＮ膜上にスパッタリング法により上記第
１のＴｉＯＮ膜を形成する工程と、 上記第１のＴｉＯＮ膜上にスパッタリング法により上記
第２のＴｉＮ膜を形成する工程と、 上記第２のＴｉＮ膜上にスパッタリング法により上記第
２のＴｉＯＮ膜を形成する工程とを具備することを特徴
とする半導体装置の製造方法。8. A barrier in which an opening formed in an insulating film on a semiconductor substrate is sequentially laminated with a Ti film, a first TiN film, a first TiON film, a second TiN film and a second TiON film. When embedding a conductive layer through the metal film, a step of forming the Ti film in the opening by a sputtering method, and a step of forming the Ti film on the Ti film by the sputtering method in the first Ti layer.
A step of forming an N film, a step of forming the first TiON film on the first TiN film by a sputtering method, and a step of forming the second TiN film on the first TiON film by a sputtering method. And a step of forming the second TiON film on the second TiN film by a sputtering method.
含むガス系によりプラズマ処理をそれぞれ行い、上記第
１及び第２のＴｉＮ膜の表面にそれぞれ上記第１及び第
２のＴｉＯＮ膜を形成する工程とを具備することを特徴
とする請求項８記載の半導体装置の製造方法。9. A plasma treatment is performed on the first and second TiN films by a gas system containing oxygen, and the first and second TiON films are formed on the surfaces of the first and second TiN films, respectively. 9. The method for manufacturing a semiconductor device according to claim 8, further comprising the step of forming.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26692594A JPH08130302A (en) | 1994-10-31 | 1994-10-31 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26692594A JPH08130302A (en) | 1994-10-31 | 1994-10-31 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08130302A true JPH08130302A (en) | 1996-05-21 |
Family
ID=17437592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26692594A Pending JPH08130302A (en) | 1994-10-31 | 1994-10-31 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08130302A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747500A1 (en) * | 1995-06-07 | 1996-12-11 | Applied Materials, Inc. | Process for forming improved titanium containing barrier layers |
| WO1998024116A1 (en) * | 1996-11-26 | 1998-06-04 | Mitel Corporation | STABILIZATION OF THE INTERFACE BETWEEN TiN AND A1 ALLOYS |
| KR19990025483A (en) * | 1997-09-12 | 1999-04-06 | 윤종용 | Method for forming metal wiring using plasma |
| US6475907B1 (en) * | 1999-04-20 | 2002-11-05 | Nec Corporation | Semiconductor device having a barrier metal layer and method for manufacturing the same |
| DE19751785B4 (en) * | 1996-11-22 | 2004-08-05 | Trikon Equipments Ltd., Newport | Process for treating a semiconductor wafer |
| JP2011149091A (en) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | Reactive sputtering method and reactive sputtering apparatus |
| KR20180054476A (en) * | 2016-11-14 | 2018-05-24 | 도쿄엘렉트론가부시키가이샤 | TiN-BASED FILM AND TiN-BASED FILM FORMING METHOD |
-
1994
- 1994-10-31 JP JP26692594A patent/JPH08130302A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747500A1 (en) * | 1995-06-07 | 1996-12-11 | Applied Materials, Inc. | Process for forming improved titanium containing barrier layers |
| US5972178A (en) * | 1995-06-07 | 1999-10-26 | Applied Materials, Inc. | Continuous process for forming improved titanium nitride barrier layers |
| DE19751785B4 (en) * | 1996-11-22 | 2004-08-05 | Trikon Equipments Ltd., Newport | Process for treating a semiconductor wafer |
| WO1998024116A1 (en) * | 1996-11-26 | 1998-06-04 | Mitel Corporation | STABILIZATION OF THE INTERFACE BETWEEN TiN AND A1 ALLOYS |
| US6127266A (en) * | 1996-11-26 | 2000-10-03 | Mitel Corporation | Stabilization of the interface between tiN and A1 alloys |
| KR19990025483A (en) * | 1997-09-12 | 1999-04-06 | 윤종용 | Method for forming metal wiring using plasma |
| US6475907B1 (en) * | 1999-04-20 | 2002-11-05 | Nec Corporation | Semiconductor device having a barrier metal layer and method for manufacturing the same |
| JP2011149091A (en) * | 2009-12-26 | 2011-08-04 | Canon Anelva Corp | Reactive sputtering method and reactive sputtering apparatus |
| US8974648B2 (en) | 2009-12-26 | 2015-03-10 | Canon Anelva Corporation | Reactive sputtering method and reactive sputtering apparatus |
| KR20180054476A (en) * | 2016-11-14 | 2018-05-24 | 도쿄엘렉트론가부시키가이샤 | TiN-BASED FILM AND TiN-BASED FILM FORMING METHOD |
| US10927453B2 (en) | 2016-11-14 | 2021-02-23 | Tokyo Electron Limited | TiN-based film and TiN-based film forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637533A (en) | Method for fabricating a diffusion barrier metal layer in a semiconductor device | |
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| JPS6110256A (en) | Method of automatically positioning mutual connection line to connecting hole of integrated circuit | |
| JP2002016066A (en) | Semiconductor device and its manufacturing method | |
| JPH08130302A (en) | Semiconductor device and its manufacture | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| KR100457843B1 (en) | Method for forming a contact | |
| JP3408463B2 (en) | Manufacturing method of semiconductor device | |
| JPH08321545A (en) | Wiring forming method | |
| JP3954998B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JPH05234935A (en) | Semiconductor device and its manufacture | |
| JPH10256372A (en) | Manufacture of semiconductor device | |
| JP4457884B2 (en) | Semiconductor device | |
| JPH05326722A (en) | Manufacture of semiconductor device | |
| JPH06140358A (en) | Manufacture of semiconductor device | |
| JP3087692B2 (en) | Method for manufacturing semiconductor device | |
| JPH0974095A (en) | Fabrication of semiconductor device | |
| KR100197669B1 (en) | Forming method for metal wiring in semiconductor device | |
| JPH05114578A (en) | Semiconductor device and manufacture thereof | |
| JPH08107145A (en) | Manufacture of semiconductor device | |
| JPH06244187A (en) | Manufacture of semiconductor device | |
| KR20000027278A (en) | Method for forming metal wires of semiconductor devices | |
| JPH11195703A (en) | Manufacture of semiconductor device | |
| JPH11260823A (en) | Multilayer wiring structure of integrated circuit and multilayer wiring formation |