JPH08107145A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH08107145A
JPH08107145A JP6262085A JP26208594A JPH08107145A JP H08107145 A JPH08107145 A JP H08107145A JP 6262085 A JP6262085 A JP 6262085A JP 26208594 A JP26208594 A JP 26208594A JP H08107145 A JPH08107145 A JP H08107145A
Authority
JP
Japan
Prior art keywords
film
wiring
contact hole
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6262085A
Other languages
Japanese (ja)
Inventor
Yutaka Haga
豊 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6262085A priority Critical patent/JPH08107145A/en
Publication of JPH08107145A publication Critical patent/JPH08107145A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a method of manufacturing a semiconductor device, wherein an upper Al wiring and a lower Al wiring can be electrically connected together, the lower wiring is restrained from becoming complicated in structure, and a Ti film is prevented from being separated off from an interlayer insulating film when a W film is formed through a selective CVD method. CONSTITUTION: A Ti film 2 is formed on a lower Al wiring, an interlayer insulating film 3 is formed thereon, and a contact hole 5 is provided to the interlayer insulating film 3 by etching, when the Ti film 2 is exposed at the bottom of the contact hole 5. Then, a TiN film is formed on all the surface through a sputtering method, and then a W film is formed inside the contact hole 5 through a selective CVD method. Next, a structure that the contact hole 5 is fully filled with W is formed by an etching-back operation. Thereafter, an upper Al wiring is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、多層配線構造を有する半導体装置の製
造に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and is particularly suitable for being applied to the manufacture of a semiconductor device having a multilayer wiring structure.

【0002】[0002]

【従来の技術】多層配線構造を有する半導体装置におい
て下層のアルミニウム(Al)系配線に上層のAl系配
線をコンタクトさせる場合には、バリア金属膜を介して
上層のAl系配線を下層のAl系配線にコンタクトさせ
るのが一般的である。一方、コンタクトホールの内部を
選択化学気相成長(CVD)法(選択CVD法)により
形成されたタングステン(W)で埋め込み、このWを介
して下層のAl系配線に上層のAl系配線をコンタクト
させる方法がある。
2. Description of the Related Art In a semiconductor device having a multilayer wiring structure, when an upper Al-based wiring is brought into contact with a lower aluminum (Al) -based wiring, the upper Al-based wiring is connected to a lower Al-based wiring through a barrier metal film. It is common to contact the wiring. On the other hand, the inside of the contact hole is filled with tungsten (W) formed by the selective chemical vapor deposition (CVD) method (selective CVD method), and the Al-based wiring of the upper layer is contacted with the Al-based wiring of the lower layer through this W. There is a way to do it.

【0003】しかしながら、本発明者の知見によれば、
バリア金属膜を介して上層のAl系配線を下層のAl系
配線にコンタクトさせる半導体装置の製造にこのWの埋
め込み技術を適用する場合、選択CVD法によるWの形
成時にバリア金属膜が下地の層間絶縁膜から剥がれてし
まうという問題がある。
However, according to the knowledge of the present inventor,
When this W embedding technique is applied to the manufacture of a semiconductor device in which the upper Al-based wiring is brought into contact with the lower Al-based wiring through the barrier metal film, when the W is formed by the selective CVD method, the barrier metal film is used as an underlying interlayer. There is a problem that it peels off from the insulating film.

【0004】本発明者の知見によれば、このバリア金属
膜の剥がれの問題は、バリア金属膜を窒化チタン(Ti
N)膜単層にすることにより解決することができる。し
かしながら、コンタクトホールの底部に下層のAl系配
線が露出している場合には、TiN膜をスパッタリング
法により形成する際にN2 プラズマによりAl系配線の
表面が窒化されてAl窒化物が形成されることにより、
上層のAl系配線と下層のAl系配線との間の電気的導
通をとることができないという問題が新たに発生する。
According to the knowledge of the present inventor, the problem of peeling of the barrier metal film is that the barrier metal film is formed of titanium nitride (Ti).
N) The problem can be solved by using a single film layer. However, when the underlying Al-based wiring is exposed at the bottom of the contact hole, the surface of the Al-based wiring is nitrided by N 2 plasma when the TiN film is formed by the sputtering method to form Al nitride. By doing
A new problem arises in that electrical connection cannot be established between the upper Al-based wiring and the lower Al-based wiring.

【0005】そこで、下層の配線を、Al系配線の上に
30nm程度の膜厚のTi膜および100nm程度の膜
厚のTiN膜を順次積層した積層構造とし、コンタクト
ホールの底部にTiN膜が露出するようにすることが考
えられる。しかしながら、この場合には、下層の配線の
構造が複雑化するという問題がある。
Therefore, the lower wiring has a laminated structure in which a Ti film having a thickness of about 30 nm and a TiN film having a thickness of about 100 nm are sequentially laminated on an Al-based wiring, and the TiN film is exposed at the bottom of the contact hole. It is possible to do so. However, in this case, there is a problem that the structure of the wiring in the lower layer becomes complicated.

【0006】また、下層の配線はAl系配線の上に反射
防止膜を積層した従来通りの構造とし、コンタクトホー
ルの底部にはAl系配線が露出する場合において、スパ
ッタリング法によりTiN膜を形成する前に薄いTi膜
をスパッタリング法により形成しておくことにより、上
層のAl系配線と下層のAl系配線との間の電気的導通
をとることができ、かつ選択CVD法によるWの形成時
に層間絶縁膜上のバリア金属膜の剥がれも有効に防止す
ることができるという結果が得られている。これは、T
iN膜の形成前にTi膜を薄く形成しておくことによ
り、スパッタリング法によるTiN膜の形成時に下層の
Al系配線上へのAl窒化物の形成が抑制される効果が
生じ、また、Ti膜が薄いために選択CVD法によるW
の形成時に層間絶縁膜からの剥がれも生じないものと考
えられる。しかしながら、このプロセスには、剥がれや
電気的特性に対するTi膜の膜厚のマージンがどの程度
あるかが明らかでなく、Ti膜の膜厚のばらつきにより
膜厚の大きい部分のTi膜が剥がれてしまうことがある
などの問題があって、実際の半導体装置の製造に適用す
るのは難しい。
Further, the lower wiring has a conventional structure in which an antireflection film is laminated on an Al-based wiring, and a TiN film is formed by a sputtering method when the Al-based wiring is exposed at the bottom of the contact hole. By forming a thin Ti film by sputtering in advance, electrical conduction can be established between the upper Al-based wiring and the lower Al-based wiring, and an interlayer can be formed when W is formed by the selective CVD method. It has been obtained that the peeling of the barrier metal film on the insulating film can be effectively prevented. This is T
By forming the Ti film thinly before forming the iN film, there is an effect that formation of Al nitride on the underlying Al-based wiring is suppressed when the TiN film is formed by the sputtering method, and the Ti film is formed. Since the thickness is thin, W by the selective CVD method
It is considered that peeling from the interlayer insulating film does not occur during formation of. However, in this process, it is not clear how much the margin of the film thickness of the Ti film with respect to the peeling or the electrical characteristics is, and the Ti film having a large thickness is peeled due to the variation in the film thickness of the Ti film. However, it is difficult to apply it to the actual manufacturing of a semiconductor device.

【0007】[0007]

【発明が解決しようとする課題】従って、この発明の目
的は、スパッタリング法により形成される窒化チタン膜
を介して上層のアルミニウム系配線を下層のアルミニウ
ム系配線にコンタクトさせ、かつコンタクトホールの内
部をタングステンで埋め込むプロセスを用いる場合にお
いて、上層のアルミニウム系配線と下層のアルミニウム
系配線との間の電気的導通をとることができ、下層の配
線の構造を複雑化することがなく、しかもタングステン
を選択気相成長法により形成する際に層間絶縁膜からの
チタン膜の剥がれの問題もない半導体装置の製造方法を
提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to contact an upper aluminum-based wiring with a lower aluminum-based wiring through a titanium nitride film formed by a sputtering method, and When using the process of embedding with tungsten, it is possible to establish electrical continuity between the upper layer aluminum wiring and the lower layer aluminum wiring, without complicating the structure of the lower layer wiring, and selecting tungsten. It is an object of the present invention to provide a method for manufacturing a semiconductor device which does not have a problem of peeling of a titanium film from an interlayer insulating film when it is formed by a vapor phase growth method.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、この発明の第1の発明による半導体装置の製造方法
は、アルミニウムまたはアルミニウム合金から成る第1
の配線(1)上にチタン膜(2)を形成する工程と、チ
タン膜(2)および第1の配線(1)を覆う層間絶縁膜
(3)を形成する工程と、層間絶縁膜(3)の所定部分
を選択的に除去することによりコンタクトホール(5)
を形成し、かつその際にコンタクトホール(5)の底部
にチタン膜(2)が露出するようにする工程と、少なく
ともコンタクトホール(5)の底部におけるチタン膜
(2)上に窒化チタン膜(6)を形成する工程と、コン
タクトホール(5)の内部にタングステン(7)を埋め
込む工程と、コンタクトホール(5)の内部に埋め込ま
れたタングステン(7)と接続されたアルミニウムまた
はアルミニウム合金から成る第2の配線(8)を層間絶
縁膜(3)上に形成する工程とを有することを特徴とす
るものである。
In order to achieve the above object, a method of manufacturing a semiconductor device according to a first invention of the present invention is a method of manufacturing a semiconductor device comprising aluminum or an aluminum alloy.
Forming the titanium film (2) on the wiring (1), forming the interlayer insulating film (3) covering the titanium film (2) and the first wiring (1), and the interlayer insulating film (3). ) By selectively removing a predetermined portion of the contact hole (5)
And exposing the titanium film (2) at the bottom of the contact hole (5), and a titanium nitride film (at least on the titanium film (2) at the bottom of the contact hole (5). 6), a step of burying tungsten (7) in the contact hole (5), and an aluminum or aluminum alloy connected to the tungsten (7) buried in the contact hole (5). And a step of forming a second wiring (8) on the interlayer insulating film (3).

【0009】この発明の第1の発明による半導体装置の
製造方法の典型的な一実施形態においては、スパッタリ
ング法により窒化チタン膜(6)を形成し、選択化学気
相成長法によりタングステン(7)を形成する。
In a typical embodiment of the method for manufacturing a semiconductor device according to the first aspect of the present invention, a titanium nitride film (6) is formed by a sputtering method and tungsten (7) is formed by a selective chemical vapor deposition method. To form.

【0010】この発明の第2の発明による半導体装置の
製造方法は、アルミニウムまたはアルミニウム合金から
成る第1の配線(1)上に反射防止膜(9)を形成する
工程と、反射防止膜(9)および第1の配線(1)を覆
う層間絶縁膜(3)を形成する工程と、層間絶縁膜
(3)および反射防止膜(9)の所定部分を選択的に除
去することによりコンタクトホール(5)を形成し、か
つその際にコンタクトホール(5)の底部に第1の配線
(1)が露出するようにする工程と、コンタクトホール
(5)の底部における第1の配線(1)上にチタン膜
(2)を形成する工程と、少なくともコンタクトホール
(5)の底部における第1の配線(1)上に形成された
チタン膜(2)上に窒化チタン膜(6)を形成する工程
と、コンタクトホール(5)の内部にタングステン
(7)を埋め込む工程と、コンタクトホール(5)の内
部に埋め込まれたタングステン(7)と接続されたアル
ミニウムまたはアルミニウム合金から成る第2の配線
(8)を層間絶縁膜(3)上に形成する工程とを有する
ことを特徴とするものである。
A method of manufacturing a semiconductor device according to a second aspect of the present invention comprises a step of forming an antireflection film (9) on a first wiring (1) made of aluminum or an aluminum alloy, and an antireflection film (9). ) And an interlayer insulating film (3) for covering the first wiring (1), and by selectively removing a predetermined portion of the interlayer insulating film (3) and the antireflection film (9), a contact hole (3) is formed. 5) and exposing the first wiring (1) at the bottom of the contact hole (5), and on the first wiring (1) at the bottom of the contact hole (5). Forming a titanium film (2) on the titanium film, and forming a titanium nitride film (6) on the titanium film (2) formed on the first wiring (1) at least at the bottom of the contact hole (5). And the contact hole ( ) Is filled with tungsten (7), and a second wiring (8) made of aluminum or an aluminum alloy connected to the tungsten (7) embedded in the contact hole (5) is formed on the interlayer insulating film ( 3) It has a process of forming above.

【0011】この発明の第2の発明による半導体装置の
製造方法の一実施形態においては、コンタクトホール
(5)を形成した後にコンタクトホール(5)を通じて
第1の配線(1)にチタンをイオン注入することにより
チタン膜(2)を形成する。
In one embodiment of the method for manufacturing a semiconductor device according to the second aspect of the present invention, titanium is ion-implanted into the first wiring (1) through the contact hole (5) after forming the contact hole (5). By doing so, a titanium film (2) is formed.

【0012】この発明の第2の発明による半導体装置の
製造方法の他の一実施形態においては、リフトオフ法に
よりチタン膜(2)を形成する。
In another embodiment of the method for manufacturing a semiconductor device according to the second aspect of the present invention, the titanium film (2) is formed by a lift-off method.

【0013】この発明の第2の発明による半導体装置の
製造方法の典型的な実施形態においては、スパッタリン
グ法により窒化チタン膜(6)を形成し、選択化学気相
成長法によりタングステン(7)を形成する。
In a typical embodiment of the method for manufacturing a semiconductor device according to the second aspect of the present invention, a titanium nitride film (6) is formed by a sputtering method and tungsten (7) is formed by a selective chemical vapor deposition method. Form.

【0014】[0014]

【作用】上述のように構成されたこの発明の第1の発明
による半導体装置の製造方法によれば、窒化チタン膜を
形成する際にはコンタクトホールの底部にチタン膜が露
出しているので、スパッタリング法により窒化チタン膜
を形成する際に下層のアルミニウム系配線の表面が窒化
されてアルミニウム窒化物が形成されるのを有効に防止
することができ、これによって上層のアルミニウム系配
線と下層のアルミニウム系配線との間の電気的導通をと
ることができる。しかも、下層のアルミニウム系配線上
にチタン膜および窒化チタン膜を順次積層した従来の構
造の場合と比べると、下層のアルミニウム系配線上にチ
タン膜を積層した構造のこの第1の発明の場合の方が配
線コンタクト部の抵抗が低いため、電気的導通をより良
好にとることができる。また、下層の配線はアルミニウ
ム系配線上にチタン膜を積層した構造であり、単純であ
る。さらに、チタン膜は層間絶縁膜上には形成されない
ので、タングステンを選択気相成長法により形成する際
にチタン膜が層間絶縁膜から剥がれる問題もない。
According to the method of manufacturing a semiconductor device according to the first aspect of the present invention having the above-described structure, the titanium film is exposed at the bottom of the contact hole when the titanium nitride film is formed. When the titanium nitride film is formed by the sputtering method, it is possible to effectively prevent the surface of the lower aluminum-based wiring from being nitrided to form aluminum nitride, which allows the upper aluminum-based wiring and the lower aluminum to be formed. Electrical connection with the system wiring can be established. Moreover, in comparison with the case of the conventional structure in which the titanium film and the titanium nitride film are sequentially laminated on the lower layer aluminum-based wiring, the case of the first invention of the structure in which the titanium film is laminated on the lower layer aluminum-based wiring Since the wiring contact portion has a lower resistance, better electrical conduction can be achieved. The lower wiring has a structure in which a titanium film is laminated on an aluminum wiring, which is simple. Further, since the titanium film is not formed on the interlayer insulating film, there is no problem that the titanium film is separated from the interlayer insulating film when tungsten is formed by the selective vapor deposition method.

【0015】上述のように構成されたこの発明の第2の
発明による半導体装置の製造方法によれば、窒化チタン
膜を形成する際にはコンタクトホールの底部にチタン膜
が露出しているので、スパッタリング法により窒化チタ
ン膜を形成する際に下層のアルミニウム系配線の表面が
窒化されてアルミニウム窒化物が形成されるのを有効に
防止することができ、これによって上層のアルミニウム
系配線と下層のアルミニウム系配線との間の電気的導通
をとることができる。しかも、下層のアルミニウム系配
線上にチタン膜および窒化チタン膜を順次積層した従来
の構造の場合と比べると、下層のアルミニウム系配線上
に反射防止膜を積層した構造のこの第2の発明の場合の
方が配線コンタクト部の抵抗が低いため、電気的導通を
より良好にとることができる。また、下層の配線はアル
ミニウム系配線上に反射防止膜を積層した構造であり、
単純である。さらに、チタン膜は層間絶縁膜上には形成
されないので、タングステンを選択気相成長法により形
成する際にチタン膜が層間絶縁膜から剥がれる問題もな
い。
According to the method of manufacturing a semiconductor device of the second aspect of the present invention configured as described above, since the titanium film is exposed at the bottom of the contact hole when the titanium nitride film is formed, When the titanium nitride film is formed by the sputtering method, it is possible to effectively prevent the surface of the lower aluminum-based wiring from being nitrided to form aluminum nitride, which allows the upper aluminum-based wiring and the lower aluminum to be formed. Electrical connection with the system wiring can be established. Moreover, in the case of the second invention of the structure in which the antireflection film is laminated on the lower aluminum-based wiring, as compared with the conventional structure in which the titanium film and the titanium nitride film are sequentially laminated on the lower-layer aluminum-based wiring. In this case, the resistance of the wiring contact portion is lower, so that better electrical conduction can be achieved. Also, the lower wiring has a structure in which an antireflection film is laminated on an aluminum wiring,
It's simple. Further, since the titanium film is not formed on the interlayer insulating film, there is no problem that the titanium film is separated from the interlayer insulating film when tungsten is formed by the selective vapor deposition method.

【0016】[0016]

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
Embodiments of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are designated by the same reference numerals.

【0017】図1〜図5はこの発明の第1実施例による
半導体装置の製造方法を示す。この第1実施例による半
導体装置の製造方法においては、図1に示すように、ま
ず、図示省略した例えばシリコン(Si)基板のような
半導体基板上に形成された下層のAl−Si配線1上に
例えばスパッタリング法によりTi膜2を形成する。こ
のTi膜2の膜厚は、好適には比較的大きく、例えば1
00nm程度に設定される。このTi膜2は、後述のT
iN膜6をスパッタリング法により形成する際にAl−
Si配線1の表面が窒化されるのを防止するために用い
られるほか、反射防止膜としても用いられる。
1 to 5 show a method of manufacturing a semiconductor device according to the first embodiment of the present invention. In the method of manufacturing a semiconductor device according to the first embodiment, as shown in FIG. 1, first, on a lower layer Al-Si wiring 1 formed on a semiconductor substrate such as a silicon (Si) substrate (not shown). Then, the Ti film 2 is formed by, for example, the sputtering method. The thickness of the Ti film 2 is preferably relatively large, for example, 1
It is set to about 00 nm. This Ti film 2 has a T
When the iN film 6 is formed by the sputtering method, Al-
In addition to being used to prevent the surface of the Si wiring 1 from being nitrided, it is also used as an antireflection film.

【0018】次に、図2に示すように、例えばCVD法
により全面に例えばリンシリケートガラス(PSG)膜
や二酸化シリコン(SiO2 )膜のような層間絶縁膜3
を形成する。
Next, as shown in FIG. 2, an interlayer insulating film 3 such as a phosphosilicate glass (PSG) film or a silicon dioxide (SiO 2 ) film is formed on the entire surface by, for example, the CVD method.
To form.

【0019】次に、図3に示すように、層間絶縁膜3上
にリソグラフィー法により所定形状のレジストパターン
4を形成した後、このレジストパターン4をマスクとし
て例えば反応性イオンエッチング(RIE)法により基
板表面に対して垂直方向にエッチングを行う。このエッ
チングは、Ti膜2の厚さ方向の途中で停止するように
する。これによって、層間絶縁膜3にコンタクトホール
5が形成されるとともに、このコンタクトホール5の底
部にTi膜2が露出する。
Next, as shown in FIG. 3, after a resist pattern 4 having a predetermined shape is formed on the interlayer insulating film 3 by a lithography method, the resist pattern 4 is used as a mask by, for example, a reactive ion etching (RIE) method. Etching is performed in the direction perpendicular to the substrate surface. This etching is stopped in the middle of the thickness direction of the Ti film 2. As a result, the contact hole 5 is formed in the interlayer insulating film 3 and the Ti film 2 is exposed at the bottom of the contact hole 5.

【0020】次に、レジストパターン4を除去した後、
図4に示すように、スパッタリング法により全面にTi
N膜6を形成する。このスパッタリング法によるTiN
膜6の形成時には、コンタクトホール5の底部にはTi
膜2が露出しており、Al−Si配線1は露出していな
いので、N2 プラズマによりAl−Si配線1の表面が
窒化されるのを防止することができる。
Next, after removing the resist pattern 4,
As shown in FIG. 4, Ti is deposited on the entire surface by the sputtering method.
The N film 6 is formed. TiN by this sputtering method
When the film 6 is formed, Ti is formed on the bottom of the contact hole 5.
Since the film 2 is exposed and the Al—Si wiring 1 is not exposed, it is possible to prevent the surface of the Al—Si wiring 1 from being nitrided by N 2 plasma.

【0021】次に、選択CVD法によりコンタクトホー
ル5の内部にWを選択的に形成した後、例えばRIE法
により基板表面に対して垂直方向にエッチバックを行
う。これによって、図5に示すように、コンタクトホー
ル5の内部がW膜7により埋め込まれた構造が形成され
る。
Next, W is selectively formed inside the contact hole 5 by the selective CVD method, and then etched back in the direction perpendicular to the substrate surface by, for example, the RIE method. Thereby, as shown in FIG. 5, a structure in which the inside of the contact hole 5 is filled with the W film 7 is formed.

【0022】この後、W膜7と接続されるように上層の
Al−Si配線8を層間絶縁膜3上に形成し、さらにパ
ッシベーション膜(図示せず)の形成などの工程を経
て、目的とする半導体装置を完成させる。
After that, an upper Al-Si wiring 8 is formed on the interlayer insulating film 3 so as to be connected to the W film 7, and a passivation film (not shown) is formed. Complete the semiconductor device.

【0023】以上のように、この第1実施例によれば、
スパッタリング法によりTiN膜6を形成する際にはコ
ンタクトホール5の底部にTi膜2が露出しているの
で、このTiN膜6を形成する際に下層のAl−Si配
線1の表面が窒化されてAl窒化物が形成されるのを有
効に防止することができ、これによって上層のAl−S
i配線8と下層のAl−Si配線1との間の電気的導通
をとることができる。しかも、下層のAl系配線上にT
i膜およびTiN膜を順次積層した従来の構造の場合と
比べると、下層のAl−Si配線1上にTi膜2を積層
した構造のこの第1実施例の場合の方が配線コンタクト
部の抵抗が低いため、電気的導通をより良好にとること
ができる。また、下層の配線はAl−Si配線1上にT
i膜2を積層した単純な構造である。さらに、Ti膜2
は層間絶縁膜3上には形成されないので、W膜7を選択
CVD法により形成する際にTi膜2が層間絶縁膜3か
ら剥がれる問題もない。
As described above, according to this first embodiment,
Since the Ti film 2 is exposed at the bottom of the contact hole 5 when the TiN film 6 is formed by the sputtering method, the surface of the lower Al—Si wiring 1 is nitrided when the TiN film 6 is formed. It is possible to effectively prevent the formation of Al nitride, and thereby to prevent Al-S in the upper layer.
Electrical connection can be established between the i-wiring 8 and the underlying Al-Si wiring 1. Moreover, T is formed on the lower Al-based wiring.
Compared with the case of the conventional structure in which the i film and the TiN film are sequentially stacked, the resistance of the wiring contact portion is higher in the case of the structure in which the Ti film 2 is stacked on the lower Al—Si wiring 1 Is low, electrical conduction can be better achieved. In addition, the lower wiring is T-shaped on the Al-Si wiring 1.
It has a simple structure in which i films 2 are laminated. Furthermore, Ti film 2
Is not formed on the interlayer insulating film 3, there is no problem that the Ti film 2 is separated from the interlayer insulating film 3 when the W film 7 is formed by the selective CVD method.

【0024】図6〜図11はこの発明の第2実施例によ
る半導体装置の製造方法を示す。この第2実施例による
半導体装置の製造方法においては、図6に示すように、
まず、図示省略した例えばSi基板のような半導体基板
上に形成された下層のAl−Si配線1上に例えばスパ
ッタリング法により反射防止膜としてのTiON膜9を
形成する。このTiON膜9の膜厚は、好適には比較的
小さく、例えば30nm程度に設定される。
6 to 11 show a method of manufacturing a semiconductor device according to the second embodiment of the present invention. In the method of manufacturing the semiconductor device according to the second embodiment, as shown in FIG.
First, a TiON film 9 as an antireflection film is formed on the lower Al-Si wiring 1 formed on a semiconductor substrate such as a Si substrate (not shown) by, for example, a sputtering method. The thickness of the TiON film 9 is preferably relatively small and is set to, for example, about 30 nm.

【0025】次に、図7に示すように、例えばCVD法
により全面に例えばPSG膜やSiO2 膜のような層間
絶縁膜3を形成する。
Next, as shown in FIG. 7, an interlayer insulating film 3 such as a PSG film or a SiO 2 film is formed on the entire surface by, eg, CVD method.

【0026】次に、図8に示すように、層間絶縁膜3上
にリソグラフィー法により所定形状のレジストパターン
4を形成した後、このレジストパターン4をマスクとし
て例えばRIE法により基板表面に対して垂直方向にエ
ッチングを行う。このエッチングは、下層のAl−Si
配線1に達するまで行う。これによって、層間絶縁膜3
にコンタクトホール5が形成されるとともに、このコン
タクトホール5の底部に下層のAl−Si配線1が露出
する。
Next, as shown in FIG. 8, a resist pattern 4 having a predetermined shape is formed on the interlayer insulating film 3 by a lithography method, and then the resist pattern 4 is used as a mask to be perpendicular to the substrate surface by, for example, RIE method. Etching in the direction. This etching is performed on the lower layer of Al--Si.
Repeat until reaching wiring 1. As a result, the interlayer insulating film 3
A contact hole 5 is formed in the contact hole 5, and the underlying Al-Si wiring 1 is exposed at the bottom of the contact hole 5.

【0027】次に、レジストパターン4を除去した後、
図9に示すように、全面にTiをイオン注入する。この
場合、層間絶縁膜3の膜厚は十分に大きく選ばれてお
り、この層間絶縁膜3はTiのイオン注入に対してマス
クとなる。この結果、Tiはコンタクトホール5を通じ
て下層のAl−Si配線1の表面にはイオン注入される
が、それ以外の部分では層間絶縁膜3中で止まる。この
ようにして、図10に示すように、コンタクトホール5
の底部における下層のAl−Si配線1の表面にイオン
注入されたTiによりTi膜2が形成される。ここで、
層間絶縁膜3にイオン注入されたTiは、Al−Si配
線1にイオン注入されたTiに比べて深さ方向に広範囲
にわたって分布するため、この層間絶縁膜3の表面には
Ti膜は形成されない。この後、スパッタリング法によ
り全面にTiN膜6を形成する。なお、Tiのイオン注
入は、レジストパターン4を除去する前に行うようにし
てもよい。
Next, after removing the resist pattern 4,
As shown in FIG. 9, Ti is ion-implanted on the entire surface. In this case, the film thickness of the interlayer insulating film 3 is selected to be sufficiently large, and this interlayer insulating film 3 serves as a mask for Ti ion implantation. As a result, Ti is ion-implanted into the surface of the underlying Al-Si wiring 1 through the contact hole 5, but stops in the interlayer insulating film 3 at the other portions. In this way, as shown in FIG.
A Ti film 2 is formed by ion-implanted Ti on the surface of the lower Al-Si wiring 1 at the bottom of the. here,
The Ti ion-implanted into the interlayer insulating film 3 is distributed over a wider range in the depth direction than the Ti ion-implanted into the Al-Si wiring 1. Therefore, no Ti film is formed on the surface of the interlayer insulating film 3. . After that, the TiN film 6 is formed on the entire surface by the sputtering method. The Ti ion implantation may be performed before the resist pattern 4 is removed.

【0028】次に、第1実施例と同様にして、選択CV
D法によりコンタクトホール5の内部にWを選択的に形
成した後、例えばRIE法により基板表面に対して垂直
方向にエッチバックを行い、図11に示すように、コン
タクトホール5の内部がW膜7により埋め込まれた構造
を形成する。
Next, similarly to the first embodiment, the selected CV
After W is selectively formed in the contact hole 5 by the D method, etchback is performed in the direction perpendicular to the substrate surface by, for example, the RIE method, and as shown in FIG. 7 to form a buried structure.

【0029】この後、W膜7と接続されるように上層の
Al−Si配線8を層間絶縁膜3上に形成し、さらにパ
ッシベーション膜(図示せず)の形成などの工程を経
て、目的とする半導体装置を完成させる。
After that, an upper Al-Si wiring 8 is formed on the interlayer insulating film 3 so as to be connected to the W film 7, and a passivation film (not shown) is formed. Complete the semiconductor device.

【0030】以上のように、この第2実施例によれば、
スパッタリング法によりTiN膜6を形成する際にはコ
ンタクトホール5の底部にTi膜2が露出しているの
で、このTiN膜6を形成する際に下層のAl−Si配
線1の表面が窒化されてAl窒化物が形成されるのを有
効に防止することができ、これによって上層のAl−S
i配線8と下層のAl−Si配線1との間の電気的導通
をとることができる。しかも、下層のAl系配線上にT
i膜およびTiN膜を順次積層した従来の構造の場合と
比べると、下層のAl−Si配線1上に反射防止膜であ
るTiON膜9を積層した構造のこの第2実施例の場合
の方が配線コンタクト部の抵抗が低く、電気的導通をよ
り良好にとることができる。また、下層の配線はAl−
Si配線1上にTiON膜9を積層した単純な構造であ
る。さらに、Ti膜2は層間絶縁膜3上には形成されな
いので、W膜7を選択CVD法により形成する際にTi
膜2が層間絶縁膜3から剥がれる問題もない。
As described above, according to the second embodiment,
Since the Ti film 2 is exposed at the bottom of the contact hole 5 when the TiN film 6 is formed by the sputtering method, the surface of the lower Al—Si wiring 1 is nitrided when the TiN film 6 is formed. It is possible to effectively prevent the formation of Al nitride, and thereby to prevent Al-S in the upper layer.
Electrical connection can be established between the i-wiring 8 and the underlying Al-Si wiring 1. Moreover, T is formed on the lower Al-based wiring.
Compared with the case of the conventional structure in which the i film and the TiN film are sequentially stacked, the structure of the second embodiment having the structure in which the TiON film 9 as the antireflection film is stacked on the Al-Si wiring 1 of the lower layer is more preferable. The resistance of the wiring contact portion is low, and electrical conduction can be better achieved. Also, the lower wiring is Al-
This is a simple structure in which a TiON film 9 is laminated on the Si wiring 1. Further, since the Ti film 2 is not formed on the interlayer insulating film 3, when the W film 7 is formed by the selective CVD method, Ti film 2 is formed.
There is no problem that the film 2 is separated from the interlayer insulating film 3.

【0031】なお、Ti膜2を形成するためのTiのイ
オン注入をレジストパターン4を除去する前に行えば、
Tiはほとんど層間絶縁膜3に達することなくレジスト
パターン4中で止めることができるので、レジストパタ
ーン4を除去する際にそのTiも同時に除去される。こ
のため、層間絶縁膜3にはTiがほとんど残らないよう
にすることができ、選択CVD法によりW膜7を形成す
る際のTi膜2の剥がれの問題をほぼ完全に解消するこ
とができる。
If the Ti ion implantation for forming the Ti film 2 is performed before removing the resist pattern 4,
Since Ti can be almost stopped in the resist pattern 4 without reaching the interlayer insulating film 3, the Ti is also removed when the resist pattern 4 is removed. Therefore, almost no Ti can remain in the interlayer insulating film 3, and the problem of peeling of the Ti film 2 when the W film 7 is formed by the selective CVD method can be almost completely eliminated.

【0032】図12〜図14はこの発明の第3実施例に
よる半導体装置の製造方法を示す。この第3実施例によ
る半導体装置の製造方法においては、まず、第2実施例
による半導体装置の製造方法と同様にして、図8に示す
ように、コンタクトホール5の形成まで工程を進める。
12 to 14 show a method of manufacturing a semiconductor device according to the third embodiment of the present invention. In the method of manufacturing the semiconductor device according to the third embodiment, first, as in the method of manufacturing the semiconductor device according to the second embodiment, as shown in FIG.

【0033】次に、コンタクトホール5の形成に用いた
レジストパターン4を残したまま、図12に示すよう
に、スパッタリング法によりTi膜2を全面に形成す
る。
Next, with the resist pattern 4 used for forming the contact hole 5 left, a Ti film 2 is formed on the entire surface by a sputtering method as shown in FIG.

【0034】次に、リフトオフ法により、レジストパタ
ーン4をその上に形成されたTi膜2とともに除去し、
図13に示すように、コンタクトホール5の内部にのみ
Ti膜2を残す。この後、スパッタリング法によりTi
N膜6を全面に形成する。
Next, the resist pattern 4 is removed together with the Ti film 2 formed thereon by the lift-off method,
As shown in FIG. 13, the Ti film 2 is left only inside the contact hole 5. After that, Ti is sputtered.
The N film 6 is formed on the entire surface.

【0035】次に、第1実施例と同様にして、選択CV
D法によりコンタクトホール5の内部にWを選択的に形
成した後、例えばRIE法により基板表面に対して垂直
方向にエッチバックを行い、図14に示すように、コン
タクトホール5の内部がW膜7により埋め込まれた構造
を形成する。
Next, similarly to the first embodiment, the selected CV
After selectively forming W in the contact hole 5 by the D method, etching back is performed in the direction perpendicular to the substrate surface by, for example, the RIE method, and the W film is formed inside the contact hole 5 as shown in FIG. 7 to form a buried structure.

【0036】この後、W膜7と接続されるように上層の
Al−Si配線8を層間絶縁膜3上に形成し、さらにパ
ッシベーショッ膜(図示せず)の形成などの工程を経
て、目的とする半導体装置を完成させる。
After that, an upper Al-Si wiring 8 is formed on the interlayer insulating film 3 so as to be connected to the W film 7, and a passivation film (not shown) is further formed. A target semiconductor device is completed.

【0037】以上のように、この第3実施例によれば、
スパッタリング法によりTiN膜6を形成する際にはコ
ンタクトホール5の底部にTi膜2が露出しているの
で、このTiN膜6を形成する際に下層のAl−Si配
線1の表面が窒化されてAl窒化物が形成されるのを有
効に防止することができ、これによって上層のAl−S
i配線8と下層のAl−Si配線1との間の電気的導通
をとることができる。しかも、下層のAl系配線上にT
i膜およびTiN膜を順次積層した従来の構造の場合と
比べると、下層のAl−Si配線1上に反射防止膜であ
るTiON膜9を積層した構造のこの第3実施例の場合
の方が配線コンタクト部の抵抗が低く、電気的導通をよ
り良好にとることができる。また、下層の配線はAl−
Si配線1上にTiON膜9を積層した単純な構造であ
る。さらに、W膜7を選択CVD法により形成する際に
は、Ti膜2は層間絶縁膜3上には形成されていないの
で、このW膜7を形成する際にTi膜2が層間絶縁膜3
から剥がれる問題もない。また、Ti膜2はスパッタリ
ング法により厚めに形成することができるため、Tiの
イオン注入によりTi膜2を形成する第2実施例の場合
に比べて、上層のAl−Si配線8と下層のAl−Si
配線1との間の電気的導通をより良好にとることができ
る。
As described above, according to the third embodiment,
Since the Ti film 2 is exposed at the bottom of the contact hole 5 when the TiN film 6 is formed by the sputtering method, the surface of the lower Al—Si wiring 1 is nitrided when the TiN film 6 is formed. It is possible to effectively prevent the formation of Al nitride, and thereby to prevent Al-S in the upper layer.
Electrical connection can be established between the i-wiring 8 and the underlying Al-Si wiring 1. Moreover, T is formed on the lower Al-based wiring.
Compared to the case of the conventional structure in which the i film and the TiN film are sequentially stacked, the structure of the third embodiment having the structure in which the TiON film 9 which is the antireflection film is stacked on the lower Al—Si wiring 1 is more preferable. The resistance of the wiring contact portion is low, and electrical conduction can be better achieved. Also, the lower wiring is Al-
This is a simple structure in which a TiON film 9 is laminated on the Si wiring 1. Further, since the Ti film 2 is not formed on the interlayer insulating film 3 when the W film 7 is formed by the selective CVD method, the Ti film 2 is not formed on the interlayer insulating film 3 when the W film 7 is formed.
There is no problem of peeling from. Further, since the Ti film 2 can be formed thicker by the sputtering method, as compared with the case of the second embodiment in which the Ti film 2 is formed by the ion implantation of Ti, the upper Al—Si wiring 8 and the lower Al are formed. -Si
It is possible to achieve better electrical continuity with the wiring 1.

【0038】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
The embodiments of the present invention have been specifically described above, but the present invention is not limited to the above-mentioned embodiments, and various modifications can be made based on the technical idea of the present invention.

【0039】例えば、上述の第2実施例および第3実施
例においては、反射防止膜としてTiON膜9を用いて
いるが、反射防止膜としては例えばTiN膜のような他
の種類の膜を用いてもよい。
For example, in the above-described second and third embodiments, the TiON film 9 is used as the antireflection film, but another type of film such as a TiN film is used as the antireflection film. May be.

【0040】また、上述の第1実施例、第2実施例およ
び第3実施例においては、Al−Si配線1、8を用い
た半導体装置の製造にこの発明を適用した場合について
説明したが、この発明は、Al配線やAl−Si−Cu
配線などの各種のAl系配線を用いた半導体装置の製造
に適用することが可能である。
Further, in the above-mentioned first embodiment, second embodiment and third embodiment, the case where the present invention is applied to the manufacture of the semiconductor device using the Al--Si wirings 1 and 8 has been described. This invention is applicable to Al wiring and Al-Si-Cu.
It can be applied to the manufacture of semiconductor devices using various Al-based wiring such as wiring.

【0041】[0041]

【発明の効果】以上説明したように、この発明によれ
ば、スパッタリング法により形成される窒化チタン膜を
介して上層のアルミニウム系配線を下層のアルミニウム
系配線にコンタクトさせ、かつコンタクトホールの内部
をタングステンで埋め込むプロセスを用いる場合におい
て、上層のアルミニウム系配線と下層のアルミニウム系
配線との間の電気的導通をとることができ、下層の配線
の構造を複雑化することがなく、しかもタングステンを
選択気相成長法により形成する際に層間絶縁膜からのチ
タン膜の剥がれの問題もない。
As described above, according to the present invention, the upper aluminum-based wiring is brought into contact with the lower aluminum-based wiring through the titanium nitride film formed by the sputtering method, and the inside of the contact hole is closed. When using the process of embedding with tungsten, it is possible to establish electrical continuity between the upper layer aluminum wiring and the lower layer aluminum wiring, without complicating the structure of the lower layer wiring, and selecting tungsten. There is no problem of peeling of the titanium film from the interlayer insulating film when the film is formed by the vapor phase growth method.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 1 is a sectional view for illustrating a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 2 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図3】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 3 is a sectional view for illustrating the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図4】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 4 is a sectional view for illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図5】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 5 is a sectional view for illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.

【図6】この発明の第2実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 6 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図7】この発明の第2実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 7 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図8】この発明の第2実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 8 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図9】この発明の第2実施例による半導体装置の製造
方法を説明するための断面図である。
FIG. 9 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図10】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
FIG. 10 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図11】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
FIG. 11 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the second embodiment of the present invention.

【図12】この発明の第3実施例による半導体装置の製
造方法を説明するための断面図である。
FIG. 12 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.

【図13】この発明の第3実施例による半導体装置の製
造方法を説明するための断面図である。
FIG. 13 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.

【図14】この発明の第3実施例による半導体装置の製
造方法を説明するための断面図である。
FIG. 14 is a cross sectional view for illustrating the method for manufacturing the semiconductor device according to the third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、8 Al−Si配線 2 Ti膜 3 層間絶縁膜 4 レジストパターン 5 コンタクトホール 6 TiN膜 7 W膜 9 TiON膜 1, 8 Al-Si wiring 2 Ti film 3 Interlayer insulating film 4 Resist pattern 5 Contact hole 6 TiN film 7 W film 9 TiON film

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 アルミニウムまたはアルミニウム合金か
ら成る第1の配線上にチタン膜を形成する工程と、 上記チタン膜および上記第1の配線を覆う層間絶縁膜を
形成する工程と、 上記層間絶縁膜の所定部分を選択的に除去することによ
りコンタクトホールを形成し、かつその際に上記コンタ
クトホールの底部に上記チタン膜が露出するようにする
工程と、 少なくとも上記コンタクトホールの底部における上記チ
タン膜上に窒化チタン膜を形成する工程と、 上記コンタクトホールの内部にタングステンを埋め込む
工程と、 上記コンタクトホールの内部に埋め込まれた上記タング
ステンと接続されたアルミニウムまたはアルミニウム合
金から成る第2の配線を上記層間絶縁膜上に形成する工
程とを有することを特徴とする半導体装置の製造方法。
1. A step of forming a titanium film on a first wiring made of aluminum or an aluminum alloy; a step of forming an interlayer insulating film covering the titanium film and the first wiring; Forming a contact hole by selectively removing a predetermined portion and exposing the titanium film at the bottom of the contact hole at that time; and at least on the titanium film at the bottom of the contact hole. A step of forming a titanium nitride film, a step of burying tungsten inside the contact hole, a second wiring made of aluminum or an aluminum alloy connected to the tungsten buried inside the contact hole, and the interlayer insulation A method of manufacturing a semiconductor device, the method comprising: forming on a film. .
【請求項2】 スパッタリング法により上記窒化チタン
膜を形成するようにしたことを特徴とする請求項1記載
の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the titanium nitride film is formed by a sputtering method.
【請求項3】 選択化学気相成長法により上記タングス
テンを形成するようにしたことを特徴とする請求項1記
載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the tungsten is formed by a selective chemical vapor deposition method.
【請求項4】 アルミニウムまたはアルミニウム合金か
ら成る第1の配線上に反射防止膜を形成する工程と、 上記反射防止膜および上記第1の配線を覆う層間絶縁膜
を形成する工程と、 上記層間絶縁膜および上記反射防止膜の所定部分を選択
的に除去することによりコンタクトホールを形成し、か
つその際に上記コンタクトホールの底部に上記第1の配
線が露出するようにする工程と、 上記コンタクトホールの底部における上記第1の配線上
にチタン膜を形成する工程と、 少なくとも上記コンタクトホールの底部における上記第
1の配線上に形成された上記チタン膜上に窒化チタン膜
を形成する工程と、 上記コンタクトホールの内部にタングステンを埋め込む
工程と、 上記コンタクトホールの内部に埋め込まれた上記タング
ステンと接続されたアルミニウムまたはアルミニウム合
金から成る第2の配線を上記層間絶縁膜上に形成する工
程とを有することを特徴とする半導体装置の製造方法。
4. A step of forming an antireflection film on a first wiring made of aluminum or an aluminum alloy, a step of forming an interlayer insulating film covering the antireflection film and the first wiring, and the interlayer insulation. Forming a contact hole by selectively removing a predetermined portion of the film and the antireflection film, and exposing the first wiring to the bottom of the contact hole at that time; and the contact hole. Forming a titanium film on the first wiring at the bottom of the contact hole, forming a titanium nitride film on the titanium film formed on the first wiring at least at the bottom of the contact hole, A step of burying tungsten inside the contact hole, and a step of connecting the tungsten embedded inside the contact hole. And a second step of forming a second wiring made of aluminum or an aluminum alloy on the interlayer insulating film.
【請求項5】 上記コンタクトホールを形成した後に上
記コンタクトホールを通じて上記第1の配線にチタンを
イオン注入することにより上記チタン膜を形成するよう
にしたことを特徴とする請求項4記載の半導体装置の製
造方法。
5. The semiconductor device according to claim 4, wherein the titanium film is formed by ion-implanting titanium into the first wiring through the contact hole after forming the contact hole. Manufacturing method.
【請求項6】 リフトオフ法により上記チタン膜を形成
するようにしたことを特徴とする請求項4記載の半導体
装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the titanium film is formed by a lift-off method.
【請求項7】 スパッタリング法により上記窒化チタン
膜を形成するようにしたことを特徴とする請求項4記載
の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 4, wherein the titanium nitride film is formed by a sputtering method.
【請求項8】 選択化学気相成長法により上記タングス
テンを形成するようにしたことを特徴とする請求項4記
載の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 4, wherein the tungsten is formed by a selective chemical vapor deposition method.
JP6262085A 1994-09-30 1994-09-30 Manufacture of semiconductor device Pending JPH08107145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6262085A JPH08107145A (en) 1994-09-30 1994-09-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6262085A JPH08107145A (en) 1994-09-30 1994-09-30 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH08107145A true JPH08107145A (en) 1996-04-23

Family

ID=17370825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6262085A Pending JPH08107145A (en) 1994-09-30 1994-09-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH08107145A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344684A (en) * 2005-06-07 2006-12-21 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2010141149A (en) * 2008-12-12 2010-06-24 Panasonic Corp Method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344684A (en) * 2005-06-07 2006-12-21 Fujitsu Ltd Semiconductor device and its manufacturing method
JP2010141149A (en) * 2008-12-12 2010-06-24 Panasonic Corp Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JPS6110256A (en) Method of automatically positioning mutual connection line to connecting hole of integrated circuit
JPS63169045A (en) Interconnection in integrated circuit and method of forming the same
JP3012187B2 (en) Method for manufacturing semiconductor device
JP3391933B2 (en) Semiconductor device and manufacturing method thereof
JPH07221181A (en) Formation of metal wiring of semiconductor element
JPH10189592A (en) Manufacturing method of semiconductor device
JPH08107145A (en) Manufacture of semiconductor device
JPH08130302A (en) Semiconductor device and its manufacture
JPH0823028A (en) Semiconductor device having multilayer interconnect and manufacture thereof
JPH0536839A (en) Manufacture of semiconductor device
JP3407516B2 (en) Semiconductor device and manufacturing method thereof
JP3301466B2 (en) Method for manufacturing semiconductor device
JPH05283536A (en) Filling method of contact hole in semiconductor device
JP2007027234A (en) Semiconductor device and its manufacturing method
JP3720574B2 (en) Semiconductor device and manufacturing method thereof
JPH07297280A (en) Manufacture of semiconductor device
JPH0888227A (en) Wiring and its formation
JPH08203899A (en) Fabrication of semiconductor device
JP3254763B2 (en) Multi-layer wiring formation method
JPH0786209A (en) Manufacture of semiconductor device
JPS62165342A (en) Semiconductor device
JPH10303301A (en) Manufacture of semiconductor device
JPH0837237A (en) Formation of multilayer metal wiring on semiconductor element
JPH05283363A (en) Manufacture of semiconductor device
JP2890948B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees