JPH08130282A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08130282A
JPH08130282A JP26712494A JP26712494A JPH08130282A JP H08130282 A JPH08130282 A JP H08130282A JP 26712494 A JP26712494 A JP 26712494A JP 26712494 A JP26712494 A JP 26712494A JP H08130282 A JPH08130282 A JP H08130282A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
integrated circuit
lead terminal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26712494A
Other languages
Japanese (ja)
Other versions
JP3183063B2 (en
Inventor
Tokuyuki Henmi
徳幸 逸見
Kiwa Takamiya
喜和 高宮
Tamotsu Yoneda
保 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP26712494A priority Critical patent/JP3183063B2/en
Publication of JPH08130282A publication Critical patent/JPH08130282A/en
Application granted granted Critical
Publication of JP3183063B2 publication Critical patent/JP3183063B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Abstract

PURPOSE: To improve the connecting strength of lead terminals by enhancing the fixing force of a land to the end of the terminal by solder, etc., in a semiconductor device in which the land of an integrated circuit board is fixed to the terminal by the solder, etc., and which is sealed by resin molding. CONSTITUTION: A lead terminal 23 has adjacent two leads (handgrips) 23b at the sites of the adjacent leads of the same potential, and a shared fixing piece 23a coupled to the ends. On the contrary, a wide land (b) wider than the combining allowance of the piece 23a is formed at the rear surface of the edge of a circuit board 10. Since the terminal 23 has the piece 23a having the width size of the sum or more of the widths of the leads 23b at the end, the fixing allowance becomes wider by soldering with the pieces 23a than the case of individually soldering the ends of the adjacent terminals, thereby enhancing the fixing strength. As a result, the connecting strength of the terminals is improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、混成集積回路(ハイブ
リッドIC)等の表面実装形の半導体装置に関し、特
に、集積回路基板を樹脂パッケージで封止して成る半導
体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount type semiconductor device such as a hybrid integrated circuit (hybrid IC), and more particularly to a semiconductor device formed by sealing an integrated circuit substrate with a resin package.

【0002】[0002]

【従来の技術】従来、混成集積回路(ハイブリッドI
C)のQFP(Quad Flat Package)パッケージ等による
表面実装構造は、図10に示す如く、半導体チップ1や
コンデンサ2等の各種電子部品を搭載した混成集積回路
の部品搭載基板(厚膜セラミック基板)3を基板保持用
の吊りリード4のアイランド(ダイパッド部)に載せて
位置決めした後、リードフレームのインナーリード(リ
ード端子)5の先端部と基板上に形成された膜配線のラ
ンド部とを金線6でボンディングを行い、トランスファ
ーモールドにより樹脂パッケージ(外囲器)7で封止し
た構造を有している。半導体チップ1と基板3の膜配線
のランド部との間も金線6でボンディングされている。
このような混成集積回路基板の樹脂パッケージの表面実
装構造にあっては、インナーリード5と基板3との電気
的接続は金線6で達成されるようになっているため、そ
のワイヤーボンディング工程前に基板3を基板保持用の
吊りリード4のアイランド上で機械的接続を行う必要が
ある。このため、吊りリード4が別部品として必須とな
ることから、樹脂パッケージの外形寸法が吊りリード4
の外形寸法に依存する場合があり、半導体装置のサイズ
小型化の障害になっていた。また、電気的接続工程(ワ
イヤーボンディング工程)以前に機械的接続工程(基板
3の吊りリード4への搭載)を別工程で行う必要がある
ため、工程数の削減が難しく、製造コスト高を招いてい
た。
2. Description of the Related Art Conventionally, a hybrid integrated circuit (hybrid I
As shown in FIG. 10, the surface mounting structure of C) QFP (Quad Flat Package) package or the like is a component mounting substrate (thick film ceramic substrate) of a hybrid integrated circuit on which various electronic components such as a semiconductor chip 1 and a capacitor 2 are mounted. 3 is placed on the island (die pad portion) of the suspension lead 4 for holding the substrate and positioned, and then the tip end portion of the inner lead (lead terminal) 5 of the lead frame and the land portion of the film wiring formed on the substrate are gold-plated. It has a structure in which bonding is performed by the wire 6 and sealed by a resin package (envelope) 7 by transfer molding. A gold wire 6 is also bonded between the semiconductor chip 1 and the land portion of the film wiring of the substrate 3.
In such a surface mounting structure of the resin package of the hybrid integrated circuit board, since the electrical connection between the inner lead 5 and the board 3 is achieved by the gold wire 6, before the wire bonding step. First, it is necessary to mechanically connect the substrate 3 on the island of the suspension lead 4 for holding the substrate. For this reason, since the suspension lead 4 is indispensable as a separate component, the outer dimensions of the resin package are different from those of the suspension lead 4.
In some cases, it depends on the outer dimensions of the semiconductor device, which has been an obstacle to the size reduction of the semiconductor device. Further, since it is necessary to perform the mechanical connection step (mounting the substrate 3 on the suspension lead 4) in a separate step before the electrical connection step (wire bonding step), it is difficult to reduce the number of steps, resulting in high manufacturing cost. Was there.

【0003】上述の表面実装構造に対して、吊りリード
4を用いずに、図11に示す如く、混成集積回路の基板
3を樹脂パッケージ7で封止した表面実装構造を採用す
ることができる。各インナーリード5の先端部5aは基
板3の縁部に形成されたランド部3aに合わせて半田等
で固着接続されている。
In contrast to the surface mounting structure described above, a surface mounting structure in which the substrate 3 of the hybrid integrated circuit is sealed with a resin package 7 as shown in FIG. 11 can be adopted without using the suspension lead 4. The tip portion 5a of each inner lead 5 is fixedly connected to the land portion 3a formed on the edge portion of the substrate 3 by soldering or the like.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、インナ
ーリード5の先端部5aを基板3のランド部3aに半田
接続した後、トランスファーモールドにより樹脂パッケ
ージ7で基板3及びリード5を封止した表面実装構造で
は、次のような問題点がある。
However, after the tip portion 5a of the inner lead 5 is soldered to the land portion 3a of the substrate 3, the surface mounting structure in which the substrate 3 and the lead 5 are sealed with the resin package 7 by transfer molding. Then, there are the following problems.

【0005】 樹脂パッケージの外形寸法を縮小化す
る下では、リード端子5の幅寸法やリード間ピッチが縮
小化するため、半田の固着代が狭くなり、リード端子5
の固着強度(半田付け強度)が弱くなる。また、リード
間ピッチが狭いため、半田ブリッジが多発し、歩留まり
の低下を招いている。
When the outer dimensions of the resin package are reduced, the width dimension of the lead terminals 5 and the pitch between the leads are reduced, so that the margin for fixing the solder is narrowed and the lead terminals 5 are reduced.
The adhesion strength (soldering strength) of is weakened. Further, since the pitch between the leads is narrow, solder bridges frequently occur, leading to a decrease in yield.

【0006】 樹脂モールドの意義は基板の封止性と
リードの抜け止め保持にあるが、昨今では後者のリード
の抜け止め保持に力点が移りつつあり、トランスファー
モールド後は、リード端子5の先端部5aでの半田等の
固着力よりリード端子5の樹脂材の着き回りによる抜け
止め耐力の方が強くなくてはならない。しかし、リード
端子5の幅寸法が縮小化していくと、樹脂材との着き回
り部分が減少するので、リード端子の抜け止め耐力が減
少するという問題点があった。
The significance of the resin mold lies in the sealing property of the substrate and the retention of the lead retainer. However, recently, the emphasis is shifting to the latter retainment of the lead retainer, and after transfer molding, the tip portion of the lead terminal 5 is formed. It is necessary that the retaining strength of the lead terminal 5 caused by the resin material around the lead terminals 5 is stronger than the fixing force of the solder or the like at 5a. However, as the width of the lead terminal 5 is reduced, the contact portion with the resin material is reduced, so that there is a problem in that the withdrawal resistance of the lead terminal is reduced.

【0007】上記問題点に鑑み、集積回路基板上に形成
された配線のランド部とリード端子の先端部とを半田等
で固着して導電接続し、樹脂モールドで封止して成る半
導体装置において、本発明の第1の課題は、封止される
集積回路基板のランド部とリード端子の先端部との半田
等による固着力を高めることにより、リード端子の接続
強度を向上させることにあり、本発明の第2の課題は、
樹脂パッケージの樹脂着き回りを良くしてリード端子の
抜け止め耐力を増すことにより、リード端子の接続強度
を向上させることにある。
In view of the above problems, in a semiconductor device in which a land portion of a wiring formed on an integrated circuit substrate and a tip portion of a lead terminal are fixed to each other by soldering or the like, conductively connected, and sealed with a resin mold. The first object of the present invention is to improve the connection strength of the lead terminal by increasing the fixing force of the land portion of the integrated circuit substrate to be sealed and the tip portion of the lead terminal by soldering or the like, The second object of the present invention is to
It is to improve the connection strength of the lead terminals by improving the resin adhesion of the resin package and increasing the proof strength for preventing the lead terminals from coming off.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明の第1の手段は、集積回路基板上に形成され
た配線のランド部とリード端子の先端部とを半田等で固
着して導電接続し、樹脂モールドで封止して成る半導体
装置において、隣接する2以上のリード端子同士はそれ
らの柄部の先端部に相互に連結した共用固着片を有して
おり、上記集積回路基板には上記共用固着片の合わせ代
より幅広い幅広ランド部が形成されて成ることを特徴と
する。上記リード端子としてはその先端部が上記集積回
路基板の側部裏面を受けて支持する基板吊り部となるパ
ッドダウン形であることが望ましい。ここで、上記リー
ド端子の群には上記集積回路基板の側面に当接する突き
当て部を有する位置決め用非連結のリード端子を含む。
In order to solve the above problems, the first means of the present invention is to fix the land portion of the wiring formed on the integrated circuit substrate and the tip portion of the lead terminal with solder or the like. In a semiconductor device that is electrically conductively connected to each other and is sealed with a resin mold, two or more adjacent lead terminals have a common fixing piece connected to the tips of their handle portions. The substrate is characterized in that a wide land portion wider than the joint margin of the common fixing piece is formed. It is preferable that the lead terminals are pad-down type whose tip portions serve as board suspension portions that receive and support the side rear surface of the integrated circuit board. Here, the group of lead terminals includes positioning non-connecting lead terminals having an abutting portion that abuts a side surface of the integrated circuit board.

【0009】また一方、本発明の第2の手段は、集積回
路基板上に形成された配線のランド部とリード端子の先
端部とを半田等で固着して導電接続し、樹脂モールドで
封止して成る半導体装置において、リード端子の先端部
の幅寸法はそのリード端子の柄部の幅寸法の和よりも広
いことを特徴とする。ここで、リード端子の先端部は、
例えば、矩形状片,錨状片又は円板状片とすることがで
きる。
On the other hand, the second means of the present invention is that the land portion of the wiring formed on the integrated circuit substrate and the tip portion of the lead terminal are fixed by soldering or the like to make conductive connection and sealed with a resin mold. In the semiconductor device thus constituted, the width of the tip portion of the lead terminal is wider than the sum of the widths of the handle portions of the lead terminal. Here, the tip of the lead terminal is
For example, it can be a rectangular piece, an anchor piece, or a disk piece.

【0010】[0010]

【作用】先ず、本発明の第1の手段は、隣接したリード
同士が同電位である部位においては適用され、隣接する
2以上のリード端子同士はそれらの柄部の先端部に相互
に連結した共用固着片を有しており、且つ、集積回路基
板にはその共用固着片の合わせ代より幅広い幅広ランド
部が形成されている。このため、隣接のリード端子の先
端部を個別的に固着する場合に比し、共用固着片で固着
する方がリード端子の先端部間にも固着代が生じること
になるので、固着強度を高めることができる。この結
果、リード端子の接続強度が向上する。これにより、リ
ード間ピッチを広くして半田ブリッジの発生を抑制する
ことができる。
First, the first means of the present invention is applied to a portion where adjacent leads have the same electric potential, and two or more adjacent lead terminals are connected to the tips of their handle portions. It has a common fixing piece, and the integrated circuit board is formed with a wide land portion wider than the fitting margin of the common fixing piece. Therefore, compared with the case where the tip portions of the adjacent lead terminals are individually fixed, a common fixing piece causes a margin for fixing between the tip portions of the lead terminals, so that the fixing strength is increased. be able to. As a result, the connection strength of the lead terminals is improved. As a result, the pitch between leads can be widened and the occurrence of solder bridges can be suppressed.

【0011】本発明において、上記リード端子はその先
端部が上記集積回路基板の縁部裏面を受けて支持する基
板吊り部となるパッドダウン形である。基板吊り部の固
着部位では電気的接続と同時に機械的接続が達成されて
いるため、基板保持用の吊りリードが不要となってい
る。従って、半導体装置の外形寸法を制限する吊りリー
ドが無くなっているので、小型パッケージの半導体装置
を実現できる。また本発明では、上記リード端子の群に
は上記集積回路基板の側面に当接する突き当て部を有す
る位置決め用非連結(NC)のリード端子を含む。従っ
て、セルフアライメント的に集積回路基板を位置決めす
ることができるから、位置決め作業の容易化を図ること
ができる。
In the present invention, the lead terminal is of a pad-down type in which a tip portion thereof serves as a board suspending portion for receiving and supporting a back surface of an edge portion of the integrated circuit board. Since the mechanical connection is achieved at the same time as the electrical connection at the fixing portion of the substrate suspension portion, the suspension lead for holding the substrate is unnecessary. Therefore, since the suspension leads that limit the outer dimensions of the semiconductor device are eliminated, a semiconductor device in a small package can be realized. Further, in the present invention, the group of lead terminals includes positioning non-coupling (NC) lead terminals having a butting portion that abuts a side surface of the integrated circuit board. Therefore, the integrated circuit board can be positioned in a self-aligning manner, and the positioning work can be facilitated.

【0012】また一方、本発明の第2の手段は、リード
端子の先端部の幅寸法がその柄部の幅寸法の和よりも広
いことを特徴とする。即ち、リード端子の柄部に比して
先端部側がコブ状(根太状)に幅方向に膨出している。
例えば、その先端部の形状としては矩形状片,錨状片又
は円板状片とすることができるが、このように根太状に
なっていると、樹脂パッケージの樹脂材に対する投錨効
果が発揮されるので、リード端子の柄部が幅狭になって
も抜け止め耐力を増強させることができる。この結果、
リード端子の接続強度が向上する。
On the other hand, the second means of the present invention is characterized in that the width dimension of the tip portion of the lead terminal is wider than the sum of the width dimensions of the handle portion. That is, the tip end side is bulged in the width direction in a bump shape (thickness) as compared with the handle portion of the lead terminal.
For example, the shape of the tip portion can be a rectangular piece, an anchor-shaped piece, or a disk-shaped piece. However, when the tip portion has such a joist shape, the anchoring effect on the resin material of the resin package is exerted. Therefore, even if the handle portion of the lead terminal becomes narrow, the retaining strength can be increased. As a result,
The connection strength of the lead terminals is improved.

【0013】[0013]

【実施例】以下、図面に基づいて本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0014】図1は本発明の実施例に係る半導体装置を
示す平面図、図2は同半導体装置の底面図、図3は図1
のA−A′線に沿って切断した状態を示す切断矢視図で
ある。
FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a bottom view of the same semiconductor device, and FIG. 3 is FIG.
FIG. 7 is a sectional view taken along the line AA ′ of FIG.

【0015】本例の半導体装置の基本的な構成は、矩形
の混成集積回路基板10と、これに接続するアルミニウ
ム製のリードフレーム(タイバーを図示せず)20と、
パワー電子部品を専用的に搭載する4枚独立のリードフ
レーム31〜34と、これらを封止するためのトランス
ファーモールドにより成形した表面実装形の樹脂パッケ
ージ(QFP)40とから成る。混成集積回路基板10
はセラミック集積回路基板で、表面側に抵抗器R1,R
3〜R5,R7,R8,コンデンサC1〜C9、ダイオ
ードD2,D3を搭載すると共に、裏面側に抵抗器R
2,R6,R9,制御用半導体集積回路(IC1)チッ
プ(フリップ・チップ)15を搭載しており、厚膜配線
(図示せず)が表裏に形成されている。W1はダイオー
ドD2のアノードとボンディングパッドP5とを接続す
るアルミニウム製のボンディングワイア、W2はダイオ
ードD3のアノードとボンディングパッドP7とを接続
するアルミニウム製のボンディングワイアである。な
お、混成集積回路基板10上に半導体ICチップを搭載
し、これと基板上の配線とをワイアボンディングしても
良い。
The basic structure of the semiconductor device of this example is a rectangular hybrid integrated circuit board 10, an aluminum lead frame (tie bar not shown) 20 connected thereto.
It is composed of four independent lead frames 31 to 34 for exclusive mounting of power electronic components, and a surface mount type resin package (QFP) 40 molded by transfer molding for sealing these. Hybrid integrated circuit board 10
Is a ceramic integrated circuit board with resistors R1 and R on the front side
3 to R5, R7, R8, capacitors C1 to C9, diodes D2 and D3, and a resistor R on the back side.
2, R6, R9, and a control semiconductor integrated circuit (IC1) chip (flip chip) 15 are mounted, and thick film wiring (not shown) is formed on the front and back. W1 is an aluminum bonding wire that connects the anode of the diode D2 and the bonding pad P5, and W2 is an aluminum bonding wire that connects the anode of the diode D3 and the bonding pad P7. A semiconductor IC chip may be mounted on the hybrid integrated circuit board 10 and the wiring on the board may be wire-bonded.

【0016】この矩形の混成集積回路基板10に対して
はその三辺にQFP用リードフレーム20の多数のイン
ナーリード(リード端子)22,22′,23,2
3′,24,25の先端部が臨んでいる。数種類のリー
ド端子22,22′,23,23′,25は図3に示す
如く先端部側を下方に屈曲してから上方に戻して屈曲さ
せたスプーン状の屈曲部(パッドダウン形)となってい
る。そのうちリード端子22,22′,23,23′の
先端部は回路基板10の縁部裏面のランド部a,b,c
を受けて基板10を支持する基板吊り部22a,22′
a,23a,23′aとなっている。基板吊り部22
a,22′a,23a,23′aを半田又は導電性接着
剤で固着し、電気的接続と同時に機械的接続が達成され
ている。このため、基板保持用の吊りリードが不要とな
っている。従って、半導体装置の外形寸法を制限する吊
りリードが無くなっているので、小型パッケージの半導
体装置を実現できる。
The rectangular hybrid integrated circuit board 10 has a large number of inner leads (lead terminals) 22, 22 ', 23, 2 of the QFP lead frame 20 on its three sides.
The tips of 3 ', 24 and 25 are facing. Several types of lead terminals 22, 22 ', 23, 23', 25 are spoon-shaped bent portions (pad-down type) in which the tip side is bent downward and then returned upward as shown in FIG. ing. The tip portions of the lead terminals 22, 22 ', 23, 23' among them are land portions a, b, c on the back surface of the edge portion of the circuit board 10.
Substrate suspension parts 22a, 22 'for receiving and supporting the substrate 10
a, 23a, and 23'a. Board suspension 22
a, 22'a, 23a, 23'a are fixed by solder or a conductive adhesive to achieve electrical connection and mechanical connection at the same time. Therefore, the suspension lead for holding the substrate is unnecessary. Therefore, since the suspension leads that limit the outer dimensions of the semiconductor device are eliminated, a semiconductor device in a small package can be realized.

【0017】ここで、回路基板10の縁部裏面のうち隣
接したリード同士が同電位である部位においては、図5
に示す如く、特殊形状のリード端子23が用いられてい
る。
Here, in a portion of the back surface of the edge portion of the circuit board 10 where adjacent leads have the same electric potential, FIG.
As shown in, a specially shaped lead terminal 23 is used.

【0018】このリード端子23は隣接する2本のリー
ド部(柄部)23b,23bを持ち、両者先端部に相互
に連結した共用固着片23aを有している。これに対
し、回路基板10の縁部裏面には共用固着片23aの合
わせ代より幅広い幅広ランド部bが形成されている。通
常のリード端子22は先端部まで一様幅の1本のリード
部を有しているが、上記リード端子23は先端部にリー
ド部23bの幅の和以上の幅寸法を持つ共用固着片23
aを有しているため、隣接のリード端子22の先端部を
個別的に半田付けする場合に比し、共用固着片23aで
半田付けする方が固着代が広くなっているので、固着強
度を高めることができる。この結果、リード端子の接続
強度が向上する。また、リード間ピッチを広くすること
ができるので、半田ブリッジの発生率を減少させること
ができる。ここで、リード端子23の2本のリード部
(柄部)23b,23bの屈曲部内側には鉤形部23c
が形成されている。この鉤形部23cも図1及び図2に
示すように樹脂パッケージ40内に樹脂封止されている
ため、投錨効果が発揮し、リード端子の接続強度が増し
ている。
The lead terminal 23 has two adjacent lead portions (handle portions) 23b, 23b, and a common fixing piece 23a connected to the tip portions of both. On the other hand, a wide land portion b is formed on the rear surface of the edge of the circuit board 10 so as to be wider than the joint margin of the common fixing piece 23a. The normal lead terminal 22 has one lead portion having a uniform width up to the tip portion, but the lead terminal 23 has a common fixing piece 23 having a width dimension equal to or larger than the sum of the widths of the lead portions 23b at the tip portion.
Since it has a, compared with the case where the tip portions of the adjacent lead terminals 22 are individually soldered, the common fixing piece 23a has a wider fixing margin, so that the fixing strength can be improved. Can be increased. As a result, the connection strength of the lead terminals is improved. Further, since the lead pitch can be widened, the occurrence rate of solder bridges can be reduced. Here, the hook-shaped portion 23c is provided inside the bent portions of the two lead portions (handle portions) 23b and 23b of the lead terminal 23.
Are formed. Since the hook-shaped portion 23c is also resin-sealed in the resin package 40 as shown in FIGS. 1 and 2, the anchoring effect is exhibited and the connection strength of the lead terminal is increased.

【0019】本例における1本リードの典型的なリード
端子22は一様幅となっているが、図6(a)に示す如
く、屈曲部において両側又は片側に鉤状部22cを持つ
リード端子26でも良い。この鉤状部22cがあり、先
端部26aが幅広状(根太状)になっていると、投錨効
果が発揮でき、リード端子の樹脂モールド材に対する抜
け止め耐力が向上し、リード端子の接続強度が増してい
る。また、図6(b)に示すリード端子27は先端部2
7a側に鉤状部27cが形成されており、先端部27a
は矩形状片となっている。更に、図7(a)に示すリー
ド端子28の先端部28aは錨状片となっており、図7
(a)に示すリード端子29の先端部29aは円板状片
となっている。
A typical lead terminal 22 of one lead in this example has a uniform width, but as shown in FIG. 6A, a lead terminal having a hooked portion 22c on both sides or one side at a bent portion. 26 is also acceptable. When the hooked portion 22c is provided and the tip end portion 26a is wide (thickness), the anchoring effect can be exhibited, the retaining resistance of the lead terminal against the resin molding material is improved, and the connection strength of the lead terminal is improved. It is increasing. In addition, the lead terminal 27 shown in FIG.
A hook-shaped portion 27c is formed on the 7a side, and the tip portion 27a
Is a rectangular piece. Further, the tip portion 28a of the lead terminal 28 shown in FIG. 7A is an anchor-shaped piece.
The tip portion 29a of the lead terminal 29 shown in (a) is a disc-shaped piece.

【0020】本例においては、リード端子22とは形状
を異にした1本のリード部を持つリード端子22′が存
在する。リード端子22′の基板吊り部としての先端部
22′aはL形状で、リード部の幅の以上の幅寸法にな
っている。これに対し、回路基板10の縁部裏面には先
端部22′aの合わせ代より幅広い幅広ランド部bが形
成されている。
In this embodiment, there is a lead terminal 22 'having one lead portion having a shape different from that of the lead terminal 22. A tip portion 22'a of the lead terminal 22 'serving as a substrate suspension portion is L-shaped and has a width dimension larger than the width of the lead portion. On the other hand, on the rear surface of the edge portion of the circuit board 10, a wide land portion b is formed which is wider than the alignment margin of the tip portion 22'a.

【0021】また、リード端子23′はリード端子23
と同様に2本のリード部を有するものの、その先端部に
は共用固着片23aよりも幅広いL形状の共用固着片2
3′aを有している。これに対し、回路基板10の縁部
裏面には共用固着片23′aの合わせ代より広い幅広ラ
ンド部cが形成されている。
The lead terminal 23 'is the lead terminal 23.
Although it has two lead portions similarly to the above, the L-shaped common fixing piece 2 having a wider width than the common fixing piece 23a is provided at the tip thereof.
3'a. On the other hand, on the rear surface of the edge of the circuit board 10, a wide land portion c is formed which is wider than the joint margin of the common fixing piece 23'a.

【0022】リードフレーム20の複数の非連結リード
(NCピン)のうちリード端子24は位置決め用非連結
リード端子で、図8,図9(a)に示す如く、回路基板
10の側面に当接する突き当て部24aを有している。
本例における位置決め用非連結リード24の突き当て部
24aはリード端面となっている。この突き当て部24
aは図6に示すように樹脂パッケージ40との投錨効果
を持たせるために平面的にT字形となっている。なお、
図9(b)に示す如く、リード先端部を下方に折り曲げ
た先端折曲部24bとしても良い。先端折曲部24bで
は基板側面との突き当たりの合わせ代を広げることがで
きる。ただ、折り曲げ加工等ではスプリングバック等に
より位置決めの精度が出し難い場合があるので、突き当
て部24aのようにリード端面のままの方がむしろ位置
決め精度を高くすることができる。
Of the plurality of non-connecting leads (NC pins) of the lead frame 20, the lead terminal 24 is a non-connecting lead terminal for positioning, and contacts the side surface of the circuit board 10 as shown in FIGS. 8 and 9A. It has an abutting portion 24a.
The abutting portion 24a of the positioning non-connecting lead 24 in this example is a lead end surface. This butting part 24
As shown in FIG. 6, a has a T-shape in plan view so as to have an anchoring effect with the resin package 40. In addition,
As shown in FIG. 9 (b), a lead bent portion 24b may be formed by bending the lead tip portion downward. The tip bending portion 24b can widen the margin of contact with the side surface of the substrate. However, since it may be difficult to obtain the positioning accuracy due to spring back or the like in the bending process or the like, the positioning accuracy can be rather improved when the lead end face is left as it is in the abutting portion 24a.

【0023】なお、非連結リード(NCピン)のうちリ
ード端子25の先端部は平面的にT字形となっている。
これは投錨効果を持たせ抜け止め耐力を確保するためで
ある。
The tip of the lead terminal 25 of the non-connecting lead (NC pin) is T-shaped in plan view.
This is to have anchoring effect and to secure retaining strength.

【0024】次に、パワー電子部品を搭載する4枚のリ
ードフレーム31〜34について説明する。アルミニウ
ム製の4枚のリードフレーム31〜34は、集積回路基
板10の隣接領域で樹脂シールパッケージ40の一方の
短辺側に位置している。リードフレーム31〜34は、
それぞれ電子部品等を搭載するための平坦状の幅広部
(部品搭載部)31b〜34bと、これより分岐して連
結した多数のパッドダウン形のリード端子31c〜34
cとから成る。リードフレーム31の幅広部31bは矩
形状で、集積回路基板10のコーナ縁部において片側傾
斜辺の部分が半田又は導電性接着剤(固着部位)31a
を以て固着されており、幅広部31bからはパッケージ
長辺側に4本のリード端子31cが分岐して延出してい
る。パッケージ長辺側近傍の幅広部31b上にはシャン
ト抵抗R1のチップ抵抗器の一方の端子面が半田又は導
電性接着剤で固着されている。リードフレーム32の幅
広部32bは平面凸形状で、集積回路基板10の辺縁部
において先端辺の部分が半田又は導電性接着剤(固着部
位)32aを以て固着されており、幅広部32bの基部
からはパッケージ短辺側に4本のリード端子32cが分
岐して延出している。
Next, the four lead frames 31 to 34 for mounting the power electronic parts will be described. The four lead frames 31 to 34 made of aluminum are located on one short side of the resin seal package 40 in a region adjacent to the integrated circuit board 10. The lead frames 31 to 34 are
Flat wide portions (component mounting portions) 31b to 34b for mounting electronic components and the like, and a large number of pad-down type lead terminals 31c to 34 branched and connected from the wide portions.
It consists of c and. The wide portion 31b of the lead frame 31 has a rectangular shape, and a portion of one side of the corner edge of the integrated circuit board 10 on one side is solder or a conductive adhesive (fixed portion) 31a.
Four lead terminals 31c are branched and extended from the wide portion 31b to the long side of the package. On the wide portion 31b near the long side of the package, one terminal surface of the chip resistor of the shunt resistor R1 is fixed by solder or a conductive adhesive. The wide portion 32b of the lead frame 32 has a plane convex shape, and the tip end side portion of the edge portion of the integrated circuit board 10 is fixed with solder or a conductive adhesive (fixed portion) 32a, and from the base of the wide portion 32b. Has four lead terminals 32c branched and extended on the short side of the package.

【0025】これら4本のリード端子32cの左側リー
ド端子からその最外左側にリード端子32c′が分岐し
ている。幅広部32b上にはパワーMOSトランジスタ
・チップQ1が搭載され、そのドレイン端子面が半田又
は導電性接着剤で固着されている。パワーMOSトラン
ジスタ・チップQ1の上面にはゲート端子面G及びソー
ス端子面Sが形成されており、ゲート端子面Gと集積回
路基板10上に形成されたボンディングパッドP4とが
アルミニウム製のボンディングワイアW3で接続されて
いる。また、そのソース端子面Sと後述するリードフレ
ーム33の幅広部33b上に形成されたボンディングパ
ッドP6とがアルミニウム製のボンディングワイアW4
で接続されている。リードフレーム33の幅広部33b
は平面略L字形状で、集積回路基板10の辺縁部におい
て先端辺の部分が半田又は導電性接着剤(固着部位)3
3aを以て固着されており、幅広部33bの基部からは
パッケージ短辺側に6本のリード端子33cが分岐して
延出している。幅広部33b上の先端部側には前述のボ
ンディングパッドP6が形成されていると共に、比較的
小規模のMOSトランジスタ・チップQ3が搭載され、
そのドレイン端子面が半田又は導電性接着剤で固着され
ている。MOSトランジスタ・チップQ3の上面にはゲ
ート端子面G及びソース端子面Sが形成されており、ゲ
ート端子面Gと集積回路基板10上に形成されたボンデ
ィングパッドP2とがアルミニウム製のボンディングワ
イアW5で接続されている。また、そのソース端子面S
と集積回路基板10上に形成されたボンディングパッド
P1とがアルミニウム製のボンディングワイアW6で接
続されている。幅広部33bの基部上には、パワーMO
Sトランジスタ・チップQ2が搭載され、そのドレイン
端子面が半田又は導電性接着剤で固着されている。パワ
ーMOSトランジスタ・チップQ2の上面にはゲート端
子面G及びソース端子面Sが形成されており、ゲート端
子面Gと集積回路基板10上に形成されたボンディング
パッドP3とがアルミニウム製のボンディングワイアW
7で接続されている。また、そのソース端子面Sと後述
するリードフレーム34の幅広部34b上に形成された
ボンディングパッドP8とがアルミニウム製のボンディ
ングワイアW8で接続されている。リードフレーム33
の幅広部33bの基部にはダイオード・チップD1が搭
載され、そのカソード端子面が半田又は導電性接着剤で
固着されている。ダイオード・チップD1の上面に形成
されたアノード端子面Aと後述するリードフレーム34
の幅広部34b上に形成されたボンディングパッドP8
とがアルミニウム製のボンディングワイアW9で接続さ
れている。リードフレーム34の幅広部34bは矩形状
で、集積回路基板10の他方のコーナ縁部において曲線
辺の部分が半田又は導電性接着剤(固着部位)34aを
以て固着されており、幅広部34bからは他方のパッケ
ージ長辺側に5本のリード端子34cが櫛歯状に分岐し
て延出している。幅広部34b上にはボンディングパッ
ドP8のみが形成され、前述したように、このボンディ
ングパッドP8にはボンディングワイアW8,W9が接
続されている。なお、リードフレーム31〜34の裏面
側にはセラミック板(メタライズ板)50が裏打ちされ
ている。
A lead terminal 32c 'is branched from the left lead terminal of these four lead terminals 32c to the outermost left side thereof. A power MOS transistor chip Q1 is mounted on the wide portion 32b, and its drain terminal surface is fixed by solder or a conductive adhesive. A gate terminal surface G and a source terminal surface S are formed on the upper surface of the power MOS transistor chip Q1, and the gate terminal surface G and the bonding pad P4 formed on the integrated circuit substrate 10 are made of aluminum bonding wire W3. Connected by. The source terminal surface S and the bonding pad P6 formed on the wide portion 33b of the lead frame 33, which will be described later, are made of aluminum bonding wire W4.
Connected by. Wide part 33b of the lead frame 33
Is substantially L-shaped in a plane, and the tip side portion of the peripheral portion of the integrated circuit substrate 10 is solder or conductive adhesive (fixed portion) 3
It is fixed by 3a, and six lead terminals 33c are branched and extended from the base of the wide portion 33b to the short side of the package. The above-mentioned bonding pad P6 is formed on the tip end side on the wide portion 33b, and a relatively small-sized MOS transistor chip Q3 is mounted.
The drain terminal surface is fixed with solder or a conductive adhesive. A gate terminal surface G and a source terminal surface S are formed on the upper surface of the MOS transistor chip Q3, and the gate terminal surface G and the bonding pad P2 formed on the integrated circuit substrate 10 are bonding wires W5 made of aluminum. It is connected. Also, the source terminal surface S
And a bonding pad P1 formed on the integrated circuit board 10 are connected by a bonding wire W6 made of aluminum. A power MO is provided on the base of the wide portion 33b.
The S-transistor chip Q2 is mounted, and its drain terminal surface is fixed by solder or a conductive adhesive. A gate terminal surface G and a source terminal surface S are formed on the upper surface of the power MOS transistor chip Q2, and the gate terminal surface G and the bonding pad P3 formed on the integrated circuit substrate 10 are made of aluminum bonding wire W.
7 are connected. The source terminal surface S and the bonding pad P8 formed on the wide portion 34b of the lead frame 34, which will be described later, are connected by a bonding wire W8 made of aluminum. Lead frame 33
The diode chip D1 is mounted on the base of the wide portion 33b of FIG. 1 and the cathode terminal surface thereof is fixed by solder or a conductive adhesive. An anode terminal surface A formed on the upper surface of the diode chip D1 and a lead frame 34 described later.
Bonding pad P8 formed on the wide portion 34b of the
And are connected by a bonding wire W9 made of aluminum. The wide portion 34b of the lead frame 34 has a rectangular shape, and the curved side portion is fixed to the other corner edge of the integrated circuit board 10 with solder or a conductive adhesive (fixed portion) 34a. Five lead terminals 34c are branched and extended in a comb shape on the long side of the other package. Only the bonding pad P8 is formed on the wide portion 34b, and as described above, the bonding wires W8 and W9 are connected to the bonding pad P8. A ceramic plate (metallized plate) 50 is lined on the back side of the lead frames 31 to 34.

【0026】図4はパワー電子部品を搭載する4枚のリ
ードフレーム31〜34の領域における回路構成を説明
する模式的回路図である。図4中の矢印は電子部品から
の発熱の熱伝導の方向を示す。シャント抵抗R1は大き
な電流が流れることで電圧降下を検出するためのチップ
抵抗器となっており、一方の端子面がリードフレーム3
1の幅広部31b上に導電固着されていると共に他方の
端子面がリードフレーム32の幅広部31bの先端部側
に導電固着されている。シャント抵抗R1の発熱量が大
きくても、2枚のリードフレーム31,32に熱伝導
し、幅広部31b,32bを介して放熱フィンとしての
多数のリード端子31c,32cから樹脂シールパッケ
ージ40の外に放熱されるようになっている。特に、リ
ードフレーム31の幅広部31bは樹脂パッケージの輪
郭の近傍にあるため、リードフレーム32による放熱よ
りもリードフレーム31による放熱の方が優性である。
リードフレーム32上ではパワーMOSトランジスタ・
チップQ1による発熱量はシャント抵抗R1のそれに比
し相当なものである。このためパワーMOSトランジス
タ・チップQ1は幅広部32bの基部すなわちリード端
子32c側に搭載して、熱を外部へ低い熱伝導抵抗で速
やかに放熱するようにしており、逆に平面凸形状の先端
部は先細状にして熱伝導抵抗を高め、チップQ1からの
熱が先端部側に波及し難くしている。チップQ1とシャ
ント抵抗R1との間は積極的に括れ状にしても良いが、
レイアウト等が許せば、それぞれ別のリードフレームに
搭載する方が良い。ここで、パワーMOSトランジスタ
・チップQ1の発熱は、制御端子としてのゲート端子面
Gでは問題にならず、ドレイン端子面とソース端子面S
で問題となるため、ドレイン端子面にリードフレーム3
2を導電固着すると共に、ソース端子面Sでは熱伝導性
の良いアルミニウム製のボンディングワイアW4をボン
ディングし、その他端をリードフレーム33のボンディ
ングパッドP6にボンディングしてある。ソース端子面
Sでの発熱はボンディングワイアW4を介してリードフ
レーム33に伝導する。リードフレーム33の幅広部3
3c上ではパワーMOSトランジスタ・チップQ2のド
レイン端子面とソース端子面S及びダイオード・チップ
D1のカソード端子面とアノード端子面Aでの発熱が問
題である。トランジスタ・チップQ2及びダイオード・
チップD1はリード端子33c寄りに位置しているの
で、ドレイン端子面及びカソード端子面の熱は外部へ低
い熱伝導抵抗で速やかに放熱する。トランジスタ・チッ
プQ2のソース端子面Sでの発熱はボンディングワイア
W8を介してリードフレーム34に伝導し、ダイオード
・チップD1のアノード端子面Aでの発熱はボンディン
グワイアW9を介してリードフレーム34に伝導する。
リードフレーム34は電子部品を搭載せず、単にボンデ
ィングパッドP8が形成され、その上に2本のボンディ
ングワイアW8,9がボンディングされているだけであ
る。同電位の給電作用と放熱作用を果たしている。事情
が許せば、ボンディングパッドP8とアノード端子面A
又はソース端子面Sとの間で2本以上のボンディングワ
イアをボンディングしても良い。
FIG. 4 is a schematic circuit diagram for explaining the circuit structure in the area of four lead frames 31 to 34 on which power electronic components are mounted. The arrow in FIG. 4 indicates the direction of heat conduction of heat generated from the electronic component. The shunt resistor R1 is a chip resistor for detecting a voltage drop due to the flow of a large current, and one of the terminal surfaces is the lead frame 3
It is conductively fixed on one wide portion 31b, and the other terminal surface is conductively fixed on the tip end side of the wide portion 31b of the lead frame 32. Even if the amount of heat generated by the shunt resistor R1 is large, the heat is conducted to the two lead frames 31 and 32, and the large number of lead terminals 31c and 32c functioning as heat radiation fins from outside the resin seal package 40 through the wide portions 31b and 32b. It is designed to radiate heat. In particular, since the wide portion 31b of the lead frame 31 is near the contour of the resin package, the heat dissipation by the lead frame 31 is superior to the heat dissipation by the lead frame 32.
On the lead frame 32, a power MOS transistor
The amount of heat generated by the chip Q1 is considerably larger than that of the shunt resistor R1. For this reason, the power MOS transistor chip Q1 is mounted on the base portion of the wide portion 32b, that is, on the lead terminal 32c side so that heat can be quickly radiated to the outside with low heat conduction resistance. Has a tapered shape to increase heat conduction resistance and makes it difficult for heat from the chip Q1 to spread to the tip side. The tip Q1 and the shunt resistor R1 may be positively constricted,
If the layout allows, it is better to mount them on different lead frames. Here, the heat generation of the power MOS transistor chip Q1 does not matter on the gate terminal surface G as the control terminal, and the drain terminal surface and the source terminal surface S
The lead frame 3 on the drain terminal surface
2 is conductively fixed, and at the source terminal surface S, a bonding wire W4 made of aluminum having good thermal conductivity is bonded, and the other end is bonded to the bonding pad P6 of the lead frame 33. The heat generated at the source terminal surface S is conducted to the lead frame 33 via the bonding wire W4. Wide part 3 of the lead frame 33
On 3c, heat is generated on the drain terminal surface and the source terminal surface S of the power MOS transistor chip Q2 and on the cathode terminal surface and the anode terminal surface A of the diode chip D1. Transistor chip Q2 and diode
Since the chip D1 is located near the lead terminal 33c, the heat of the drain terminal surface and the cathode terminal surface is quickly radiated to the outside with a low heat conduction resistance. The heat generated at the source terminal surface S of the transistor chip Q2 is conducted to the lead frame 34 via the bonding wire W8, and the heat generated at the anode terminal surface A of the diode chip D1 is conducted to the lead frame 34 via the bonding wire W9. To do.
The lead frame 34 does not have electronic components mounted thereon, only the bonding pad P8 is formed, and the two bonding wires W8, 9 are bonded thereon. It has the same potential for power supply and heat dissipation. If circumstances permit, bonding pad P8 and anode terminal surface A
Alternatively, two or more bonding wires may be bonded to the source terminal surface S.

【0027】このように、リードフレーム31〜34の
幅広部31b〜34bにシャント抵抗R1,パワーMO
Sトランジスタ・チップQ1,Q2,ダイオード・チッ
プD1が導電固着されており、且つ、その固着端子面に
対する反対極性の端子面(ソース端子面S,アノード端
子面A)も熱伝導性に富むアルミニウムのボンディング
ワイアW4,W8,W9は他のリードフレームに接続し
ている。パワー電子部品の熱発生部はすべてリードフレ
ームやボンディングワイアを介して集積回路基板10を
経由せずに放熱フィンとしての多数のリード端子31c
〜34cへ伝導し、そこから樹脂パッケージ外へ放熱さ
れるようになっている。表面実装形の樹脂シールパッケ
ージ40で封止された状態でも、パワー電子部品から発
生する熱は幅広部31b〜34bから外部に露出するリ
ード端子31〜34cへ良く熱伝導するので、放熱特性
が良好となる。
As described above, the shunt resistor R1 and the power MO are attached to the wide portions 31b to 34b of the lead frames 31 to 34, respectively.
The S-transistor chips Q1, Q2, and the diode chip D1 are conductively fixed, and the terminal surfaces (source terminal surface S, anode terminal surface A) of opposite polarity to the fixed terminal surface are also made of aluminum having high thermal conductivity. The bonding wires W4, W8 and W9 are connected to other lead frames. All of the heat generating parts of the power electronic component do not go through the integrated circuit board 10 via the lead frame or the bonding wire, but a large number of lead terminals 31c as heat radiation fins.
To 34c, and the heat is radiated from there to the outside of the resin package. Even in the state of being sealed by the surface mount type resin seal package 40, the heat generated from the power electronic components is well conducted to the lead terminals 31 to 34c exposed to the outside from the wide portions 31b to 34b, so that the heat dissipation characteristics are good. Becomes

【0028】リードフレーム31〜34の幅広部31b
〜34bは集積回路基板10の縁部裏面31a〜34a
で固着されているが、この固着部位は一部の重なりであ
るから、幅広部31b〜34bから集積回路基板10へ
の熱の伝導は問題とならない。集積回路基板10に直接
パワー電子部品を搭載する場合に比して、集積回路基板
10の電子部品への熱的影響を頗る軽減できる。
Wide part 31b of the lead frames 31-34
To 34b are backside edges 31a to 34a of the integrated circuit board 10.
However, the heat transfer from the wide portions 31b to 34b to the integrated circuit board 10 is not a problem because the fixed portions are partially overlapped. Compared with the case where the power electronic component is directly mounted on the integrated circuit board 10, the thermal influence on the electronic component of the integrated circuit board 10 can be significantly reduced.

【0029】リードフレーム31〜34にチップ抵抗
器,トランジスタ・チップQ1,Q2,ダイオード・チ
ップD1が導電固着されているので、集積回路基板の印
刷配線等に比して配線インピーダンスが遙に低い。特
に、シャント抵抗R1に関する配線部の電圧ドロップを
低減できる。
Since the chip resistors, the transistor chips Q1 and Q2, and the diode chip D1 are conductively fixed to the lead frames 31 to 34, the wiring impedance is much lower than that of the printed wiring of the integrated circuit board. In particular, it is possible to reduce the voltage drop of the wiring portion related to the shunt resistance R1.

【0030】リードフレーム31〜34と集積回路基板
10とは固着部位31a〜34aにおいて固着され、一
体化されている。このため、パッド部分のブレ等を抑え
ることができるので、ワイアボンディング工程では超音
波ボンディングを用いることができる。また、樹脂成形
時での位置決めが容易である。本例ではリードフレーム
31〜34の板厚は0.25mm、ボンディングワイヤの太さ
は0.25mmであるため、超音波ボンディング工程ではボン
ディング性が安定しないことを考慮して裏打ち部材とし
てセラミック板50を固着してある。
The lead frames 31 to 34 and the integrated circuit board 10 are fixed and integrated at the fixing portions 31a to 34a. For this reason, since it is possible to suppress the blurring of the pad portion, ultrasonic bonding can be used in the wire bonding process. Moreover, positioning is easy at the time of resin molding. In this example, since the lead frames 31 to 34 have a plate thickness of 0.25 mm and the bonding wires have a thickness of 0.25 mm, the ceramic plate 50 is fixed as a backing member in consideration of the unstable bondability in the ultrasonic bonding process. I am doing it.

【0031】シャント抵抗R1が跨がって搭載されるリ
ードフレーム31,32はリード端子配列辺同士が直交
関係になっている。また、チップQ2が搭載されるリー
ドフレーム33と、そのソース端子面Sがボンディング
ワイアW8を介して接続されたリードフレーム34はリ
ード端子配列辺同士が直交関係になっている。このよう
に隣接するリードフレーム同士を直交方向に配向した場
合、平坦性が高くなり、歩留まりの向上に資する。
In the lead frames 31 and 32 on which the shunt resistor R1 is mounted, the lead terminal arrangement sides are orthogonal to each other. Further, the lead frame 33 on which the chip Q2 is mounted and the lead frame 34 whose source terminal surface S is connected via the bonding wire W8 have lead terminal arrangement sides orthogonal to each other. When the adjacent lead frames are oriented in the orthogonal direction in this manner, the flatness is improved, which contributes to the improvement of the yield.

【0032】本例においては、幅広部31b〜34bか
ら多数のリード端子31c〜34cが分岐させてある。
集積回路基板10側のリード端子22を半田付けで基板
に接続するような場合、半田溶融の際、瞬間的に微小な
リードの浮き上がりが生じるが、これとバランスさせて
同様な浮き上がりをもたせるため、リード端子22と同
等なリード端子31c〜34cにしてあり、半田接続の
信頼性を高めるようにしている。勿論、櫛歯状に多数の
リード端子31c〜34cが半田接続されると、リード
の厚みの側面も電気的且つ機械的に接続されるので、放
熱特性や配線インピーダンスの低減が一層顕著になる。
ここで、本例においては多数のリード端子31c〜34
cの分岐位置が樹脂シールパッケージ40の輪郭の内側
にある。
In this example, a large number of lead terminals 31c to 34c are branched from the wide portions 31b to 34b.
When the lead terminals 22 on the integrated circuit board 10 side are connected to the board by soldering, a small amount of floating of the leads occurs momentarily when the solder is melted, but in order to have a similar floating by balancing this, The lead terminals 31c to 34c equivalent to the lead terminal 22 are used to improve the reliability of solder connection. Of course, when a large number of lead terminals 31c to 34c are solder-connected in a comb-like shape, the side faces of the lead thickness are also electrically and mechanically connected, so that the heat dissipation characteristics and the wiring impedance are more significantly reduced.
Here, in this example, a large number of lead terminals 31c to 34
The branch position of c is inside the outline of the resin seal package 40.

【0033】リード端子32c′に見られるように、パ
ッケージ40の輪郭の内側で隣接のリード端子32cか
ら分岐している。リード端子間にも樹脂材が付き回るの
で、投錨効果が発揮されており、相互固定が安定且つ確
実になる。
As seen in the lead terminal 32c ', it branches from the adjacent lead terminal 32c inside the outline of the package 40. Since the resin material also wraps around between the lead terminals, the anchoring effect is exhibited, and mutual fixing is stable and reliable.

【0034】リードフレーム31〜34の幅広部31b
〜34bは集積回路基板10の縁部上面ではなく縁部裏
面にて固着されている。このため、集積回路基板10の
板厚の分だけ厚い電子部品を幅広部31b〜34b上に
搭載可能となっており、厚みのあるパワーデバイスの搭
載の余裕を生じている。また、幅広部裏面側の樹脂厚は
薄いので、放熱性を確保するに好都合となっている。
Wide part 31b of the lead frames 31-34
34b are fixed not on the upper surface of the edge of the integrated circuit substrate 10 but on the rear surface of the edge. For this reason, it is possible to mount an electronic component that is as thick as the thickness of the integrated circuit board 10 on the wide portions 31b to 34b, and there is a margin for mounting a thick power device. Further, since the resin thickness on the rear surface side of the wide portion is thin, it is convenient for ensuring heat dissipation.

【0035】[0035]

【発明の効果】以上説明したように、本発明は次のよう
な効果を奏する。
As described above, the present invention has the following effects.

【0036】 本発明の第1の手段によれば、隣接の
リード端子の先端部を個別的に固着する場合に比し、共
用固着片で固着する方がリード端子の先端部間にも固着
代が生じているので、固着強度を高めることができる。
この結果、リード端子の接続強度が向上する。このた
め、リード間ピッチを広くして半田ブリッジの発生を抑
制することができ、歩留まりの向上に資する。
According to the first means of the present invention, as compared with the case where the tip portions of the adjacent lead terminals are individually fixed, it is preferable that the common fixing pieces are fixed between the tip portions of the lead terminals. As a result, the fixing strength can be increased.
As a result, the connection strength of the lead terminals is improved. Therefore, the pitch between leads can be widened to suppress the occurrence of solder bridges, which contributes to the improvement in yield.

【0037】 本発明の第1の手段によれば、リード
端子の柄部に比して先端部側がコブ状(根太状)に幅方
向に膨出しているので、樹脂パッケージの樹脂材に対す
る投錨効果が発揮される、リード端子の柄部が幅狭にな
っても抜け止め耐力を増強させることができる。この結
果、リード端子の接続強度が向上する。
According to the first means of the present invention, since the tip end side is bulged in the width direction in a bump shape (thickness shape) as compared with the handle portion of the lead terminal, the anchoring effect on the resin material of the resin package is obtained. Even if the handle portion of the lead terminal becomes narrower, the retaining strength can be increased. As a result, the connection strength of the lead terminals is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体装置を示す平面図
である。
FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention.

【図2】同半導体装置の底面図である。FIG. 2 is a bottom view of the semiconductor device.

【図3】図1のA−A′線に沿って切断した状態を示す
切断矢視図である。
FIG. 3 is a sectional view taken along the line AA ′ in FIG. 1, showing a state of cutting.

【図4】同半導体装置においてパワー電子部品を搭載す
る4枚のリードフレームの領域の回路構成を説明する模
式的回路図である。
FIG. 4 is a schematic circuit diagram illustrating a circuit configuration of regions of four lead frames on which power electronic components are mounted in the semiconductor device.

【図5】(a)は同半導体装置において2本のリード部
を有するリード端子を示す斜視図で、(b)は同リード
端子と基板側のランド部との接続状態を示す平面図であ
る。
5A is a perspective view showing a lead terminal having two lead portions in the same semiconductor device, and FIG. 5B is a plan view showing a connection state between the lead terminal and a land portion on the substrate side. .

【図6】(a),(b)は同半導体装置において1本の
リード部を有するリード端子をそれぞれ示す斜視図であ
る。
6A and 6B are perspective views respectively showing lead terminals having one lead portion in the same semiconductor device.

【図7】(a),(b)は同半導体装置においてまた別
の1本のリード部を有するリード端子をそれぞれ示す斜
視図である。
7A and 7B are perspective views respectively showing lead terminals having another lead portion in the same semiconductor device.

【図8】同半導体装置において突き当て部を有する位置
決め用の非連結リード端子を示す斜視図である。
FIG. 8 is a perspective view showing a non-connecting lead terminal for positioning having an abutting portion in the semiconductor device.

【図9】(a),(b)は同半導体装置において突き当
て部を有する位置決め用の非連結リード端子をそれぞれ
示す断面図である。
9A and 9B are cross-sectional views respectively showing a positioning non-connecting lead terminal having an abutting portion in the same semiconductor device.

【図10】(a)は従来の半導体装置の一例を示す部分
平面図、(b)は同装置の部分断面図である。
10A is a partial plan view showing an example of a conventional semiconductor device, and FIG. 10B is a partial cross-sectional view of the same device.

【図11】吊りリードを用いずに混成集積回路基板を樹
脂パッケージで封止した表面実装構造を示す平面図であ
る。
FIG. 11 is a plan view showing a surface mounting structure in which a hybrid integrated circuit board is sealed with a resin package without using suspension leads.

【符号の説明】[Explanation of symbols]

10…集積回路基板(混成集積回路基板) 15…フリップ・チップ 20…集積回路基板のリードフレーム 22,22′,23,23′,26〜29…インナーリ
ード(リード端子) 22a,22′a,23a,23′a,24a,26a
〜29a…基板吊り部 24…位置決め用非連結リード端子 25…非連結リード端子(NCピン) 24a,24b…突き当て部 31〜34…パワー電子部品のリードフレーム 31a〜34a…固着部位 31b〜34b…幅広部 31c〜34c,32c′…リード端子 R1…シャント抵抗のチップ Q1,Q2…パワーMOSトランジスタ・チップ D1…ダイオード・チップ 40…表面実装形の樹脂シールパッケージ(QFP)。 50…セラミック板 a,b,c…ランド部。
10 ... Integrated circuit board (hybrid integrated circuit board) 15 ... Flip chip 20 ... Integrated circuit board lead frame 22, 22 ', 23, 23', 26-29 ... Inner leads (lead terminals) 22a, 22'a, 23a, 23'a, 24a, 26a
-29a ... Board hanging part 24 ... Non-connecting lead terminal for positioning 25 ... Non-connecting lead terminal (NC pin) 24a, 24b ... Abutting part 31-34 ... Lead frame 31a-34a of power electronic component ... Fixing part 31b-34b Wide part 31c to 34c, 32c '... Lead terminal R1 ... Shunt resistor chip Q1, Q2 ... Power MOS transistor chip D1 ... Diode chip 40 ... Surface mount type resin seal package (QFP). 50 ... Ceramic plate a, b, c ... Land part.

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 E 6921−4E // H01L 25/04 25/18 H01L 25/04 Z Continuation of the front page (51) Int.Cl. 6 Identification number Reference number in the office FI Technical indication H01L 23/28 E 6921-4E // H01L 25/04 25/18 H01L 25/04 Z

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 集積回路基板上に形成された配線のラン
ド部とリード端子の先端部とを半田等で固着して導電接
続し、樹脂モールドで封止して成る半導体装置におい
て、隣接する2以上のリード端子同士はそれらの柄部の
先端部に相互に連結した共用固着片を有しており、前記
集積回路基板には前記共用固着片の合わせ代より幅広い
幅広ランド部が形成されて成ることを特徴とする半導体
装置。
1. A semiconductor device in which a land portion of a wiring formed on an integrated circuit substrate and a tip portion of a lead terminal are fixed to each other by soldering or the like for conductive connection and sealed with a resin mold, and adjacent to each other. The above lead terminals have common fixing pieces interconnected to the tips of their handle parts, and the integrated circuit board is formed with a wide land portion wider than the joint margin of the common fixing pieces. A semiconductor device characterized by the above.
【請求項2】 請求項1に記載の半導体装置において、
前記リード端子はその先端部が前記集積回路基板の縁部
裏面を受けて支持する基板吊り部となるパッドダウン形
であることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein
A semiconductor device, wherein the lead terminal is a pad-down type in which a tip end portion thereof serves as a substrate suspending portion that receives and supports a back surface of an edge portion of the integrated circuit substrate.
【請求項3】 請求項1又は請求項2に記載の半導体装
置において、前記リード端子の群には前記集積回路基板
の側面に当接する突き当て部を有する位置決め用非連結
のリード端子を含むことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the group of lead terminals includes a non-connecting lead terminal for positioning having an abutting portion that abuts a side surface of the integrated circuit board. A semiconductor device characterized by:
【請求項4】 請求項1乃至請求項3のいずれか一項に
記載の半導体装置において、前記リード端子の先端部の
幅寸法はその柄部の幅寸法の和よりも広いことを特徴と
する半導体装置。
4. The semiconductor device according to claim 1, wherein the width of the tip of the lead terminal is wider than the sum of the widths of its handle. Semiconductor device.
【請求項5】 集積回路基板上に形成された配線のラン
ド部とリード端子の先端部とを半田等で固着して導電接
続し、樹脂モールドで封止して成る半導体装置におい
て、前記リード端子の先端部の幅寸法はその柄部の幅寸
法の和よりも広いことを特徴とする半導体装置。
5. A semiconductor device in which a land portion of a wiring formed on an integrated circuit substrate and a leading end portion of a lead terminal are fixed by soldering or the like, electrically connected, and sealed with a resin mold, wherein the lead terminal is provided. The semiconductor device is characterized in that the width dimension of the tip portion of the is larger than the sum of the width dimensions of the handle portions.
【請求項6】 請求項5に記載の半導体装置において、
前記リード端子の先端部は矩形状片であることを特徴と
する半導体装置。
6. The semiconductor device according to claim 5,
A semiconductor device, wherein the tip portion of the lead terminal is a rectangular piece.
【請求項7】 請求項5に記載の半導体装置において、
前記リード端子の先端部は錨状片であることを特徴とす
る半導体装置。
7. The semiconductor device according to claim 5, wherein
A semiconductor device, wherein the tip portion of the lead terminal is an anchor-shaped piece.
【請求項8】 請求項5に記載の半導体装置において、
前記リード端子の先端部は円板状片であることを特徴と
する半導体装置。
8. The semiconductor device according to claim 5, wherein
A semiconductor device, wherein a tip portion of the lead terminal is a disc-shaped piece.
JP26712494A 1994-10-31 1994-10-31 Semiconductor device Expired - Fee Related JP3183063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26712494A JP3183063B2 (en) 1994-10-31 1994-10-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26712494A JP3183063B2 (en) 1994-10-31 1994-10-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08130282A true JPH08130282A (en) 1996-05-21
JP3183063B2 JP3183063B2 (en) 2001-07-03

Family

ID=17440408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26712494A Expired - Fee Related JP3183063B2 (en) 1994-10-31 1994-10-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3183063B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165811A (en) * 2005-12-16 2007-06-28 Nichia Chem Ind Ltd Light emitting device
CN102074554A (en) * 2009-11-19 2011-05-25 Nec爱克赛斯科技株式会社 Heat conduction board and mounting method of electronic components
USRE42658E1 (en) 2000-03-22 2011-08-30 International Rectifier Corporation Gate driver multi-chip module
JP2012114337A (en) * 2010-11-26 2012-06-14 Kyocera Corp Electronic component housing package, and module having the same
CN104079261A (en) * 2013-03-29 2014-10-01 精工爱普生株式会社 Electronic device, electronic apparatus, moving object, and method for manufacturing electronic device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021224755A1 (en) * 2020-05-04 2021-11-11 SETHI, Anupama Dual helmet

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE42658E1 (en) 2000-03-22 2011-08-30 International Rectifier Corporation Gate driver multi-chip module
US11421829B2 (en) 2005-12-16 2022-08-23 Nichia Corporation Light emitting device
US9752734B2 (en) 2005-12-16 2017-09-05 Nichia Corporation Light emitting device
US10801676B2 (en) 2005-12-16 2020-10-13 Nichia Corporation Light emitting device
US10598317B2 (en) 2005-12-16 2020-03-24 Nichia Corporation Light emitting device
US10180213B2 (en) 2005-12-16 2019-01-15 Nichia Corporation Light emitting device
US8366295B2 (en) 2005-12-16 2013-02-05 Nichia Corporation Light emitting device
US11187385B2 (en) 2005-12-16 2021-11-30 Nichia Corporation Light emitting device
US9491812B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
US11692677B2 (en) 2005-12-16 2023-07-04 Nichia Corporation Light emitting device
US9491813B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
JP2007165811A (en) * 2005-12-16 2007-06-28 Nichia Chem Ind Ltd Light emitting device
JP2011108924A (en) * 2009-11-19 2011-06-02 Nec Access Technica Ltd Heat conducting substrate and method for mounting electronic component on the same
US8278750B2 (en) 2009-11-19 2012-10-02 Nec Access Technica, Ltd Heat conduction board and mounting method of electronic components
CN102074554A (en) * 2009-11-19 2011-05-25 Nec爱克赛斯科技株式会社 Heat conduction board and mounting method of electronic components
JP2012114337A (en) * 2010-11-26 2012-06-14 Kyocera Corp Electronic component housing package, and module having the same
US9197218B2 (en) 2013-03-29 2015-11-24 Seiko Epson Corporation Electronic device, electronic apparatus, moving object, and method for manufacturing electronic device
CN104079261B (en) * 2013-03-29 2018-05-01 精工爱普生株式会社 Electronic device, electronic equipment, the manufacture method of moving body and electronic device
CN104079261A (en) * 2013-03-29 2014-10-01 精工爱普生株式会社 Electronic device, electronic apparatus, moving object, and method for manufacturing electronic device

Also Published As

Publication number Publication date
JP3183063B2 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
JP5272191B2 (en) Semiconductor device and manufacturing method of semiconductor device
US6627981B2 (en) Resin-packaged semiconductor device
US6121070A (en) Flip chip down-bond: method and apparatus
JP2671922B2 (en) Semiconductor package
JPH0550134B2 (en)
EP0484062B1 (en) A semiconductor device comprising two integrated circuit packages
JP3801989B2 (en) Semiconductor device package having a die protruding from a lead frame pad
EP0978871A2 (en) A low power packaging design
JP2000223622A (en) Semiconductor device, its manufacture, and mounting structure using the same
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
JP3183063B2 (en) Semiconductor device
JP3183064B2 (en) Semiconductor device
JPH10189653A (en) Semiconductor element and circuit module having this semiconductor element
JPH08130284A (en) Semiconductor device
JPH09186288A (en) Semiconductor device
JP3381447B2 (en) Semiconductor device
JP3150560B2 (en) Semiconductor device
JP3670371B2 (en) Semiconductor device and manufacturing method thereof
JP3670636B2 (en) Electronic device with electronic components mounted
JP3270883B2 (en) Semiconductor device
JP3127948B2 (en) Semiconductor package and mounting method thereof
JP2975783B2 (en) Lead frame and semiconductor device
JP2840232B2 (en) Semiconductor device and manufacturing method thereof
JP3745106B2 (en) Semiconductor device and manufacturing method thereof
JP2795245B2 (en) Resin-sealed semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees