JPH0812658B2 - 高速フ−リエ変換装置 - Google Patents
高速フ−リエ変換装置Info
- Publication number
- JPH0812658B2 JPH0812658B2 JP61118980A JP11898086A JPH0812658B2 JP H0812658 B2 JPH0812658 B2 JP H0812658B2 JP 61118980 A JP61118980 A JP 61118980A JP 11898086 A JP11898086 A JP 11898086A JP H0812658 B2 JPH0812658 B2 JP H0812658B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- heterodyne
- frequency
- fourier transform
- fast fourier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
- H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Discrete Mathematics (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- Computer Networks & Wireless Communication (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Radar Systems Or Details Thereof (AREA)
- Complex Calculations (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は個別フーリエ変換とくに高速フーリエ変換を
行う装置に関するものである。とくに、本発明は、符号
化された信号を受け、その信号の実時間系列標本に対し
て高速フーリエ変換を行い、元の信号中に存在する周波
数を決定するために結果の周波数スペクトラムを解析す
る装置の改良に関するものである。
行う装置に関するものである。とくに、本発明は、符号
化された信号を受け、その信号の実時間系列標本に対し
て高速フーリエ変換を行い、元の信号中に存在する周波
数を決定するために結果の周波数スペクトラムを解析す
る装置の改良に関するものである。
フーリエ変換操作は周知であり、個別フーリエ変換ア
ルゴリズムについてはバーグランド（Bergland）によ
り、高速フーリエ変換アルゴリズムについてはクーレイ
（Cooley）およびチューケイ（Tukey）によりそれぞれ
詳細に論じられている。クーレイおよびチューケイのア
ルゴリズムを基にして高速フーリエ変換を行う装置が本
願出願人の昭和57年特許願第224092号明細書に開示され
ている。本発明を説明するためには、高速フーリエ変換
を行う装置はプロセッサと、ランダム・アクセス・メモ
リと、読出し専用メモリに格納されているプログラム
と、メモリ・アドレッシング手段と、共用のデータバス
とを備えているということを知るだけで十分である。読
出し専用メモリは、完全な変換プロセスを行うために必
要な全てのプロセッサ操作命令を保持している。
ルゴリズムについてはバーグランド（Bergland）によ
り、高速フーリエ変換アルゴリズムについてはクーレイ
（Cooley）およびチューケイ（Tukey）によりそれぞれ
詳細に論じられている。クーレイおよびチューケイのア
ルゴリズムを基にして高速フーリエ変換を行う装置が本
願出願人の昭和57年特許願第224092号明細書に開示され
ている。本発明を説明するためには、高速フーリエ変換
を行う装置はプロセッサと、ランダム・アクセス・メモ
リと、読出し専用メモリに格納されているプログラム
と、メモリ・アドレッシング手段と、共用のデータバス
とを備えているということを知るだけで十分である。読
出し専用メモリは、完全な変換プロセスを行うために必
要な全てのプロセッサ操作命令を保持している。
個別フーリエ変換、およびそれから派生した高速フー
リエ変換（FFT）は、項の複素列の和により、連続波形
を周波数領域および時間領域において表すことができる
ことを予言する。それら両方の項は１組のフーリエ係数
を有する。零周波数から上までの全ての周波数成分に対
する計算を全ての変換において実行せねばならないこと
がフーリエ変換プロセスの性質である。ある連続信号の
基本周波数成分が比較的高い場合には、フーリエ係数の
多くの下位係数が零値を有することは避けられない。し
たがって冗長な計算すなわち無用な計算に貴重な多くの
計算時間が費されることがある。したがって、受信信号
をヘテロダイン操作してベースバンドにすると、それら
の望ましくない計算をなくすことにより時間を大幅に短
縮できる。しかし、ヘテロダイン操作により周波数を低
くすることにはそれ自身の問題が生ずる。とくに、その
問題は、ヘテロダイン周波数と受信信号の成分の間の和
周波数と差周波数の結果としてベースバンド中に生ずる
うなり周波数によりひき起される妨害、およびそのため
に結果が悪くなることである。
リエ変換（FFT）は、項の複素列の和により、連続波形
を周波数領域および時間領域において表すことができる
ことを予言する。それら両方の項は１組のフーリエ係数
を有する。零周波数から上までの全ての周波数成分に対
する計算を全ての変換において実行せねばならないこと
がフーリエ変換プロセスの性質である。ある連続信号の
基本周波数成分が比較的高い場合には、フーリエ係数の
多くの下位係数が零値を有することは避けられない。し
たがって冗長な計算すなわち無用な計算に貴重な多くの
計算時間が費されることがある。したがって、受信信号
をヘテロダイン操作してベースバンドにすると、それら
の望ましくない計算をなくすことにより時間を大幅に短
縮できる。しかし、ヘテロダイン操作により周波数を低
くすることにはそれ自身の問題が生ずる。とくに、その
問題は、ヘテロダイン周波数と受信信号の成分の間の和
周波数と差周波数の結果としてベースバンド中に生ずる
うなり周波数によりひき起される妨害、およびそのため
に結果が悪くなることである。
本発明の１つの目的は、起ることがあるうなり周波数
の影響を打消すことである。
の影響を打消すことである。
本発明は、周波数変調を行った入力信号を受信する受
信手段（３、４、５）と、互いに直角位相関係を有する
第１の局所ヘテロダイン信号及び第２の局所ヘテロダイ
ン信号を供給する供給手段（13、14、15）、該第１の局
所ヘテロダイン信号に前記入力信号を混合する第１の混
合回路（11）及び前記第２の局所ヘテロダイン信号に前
記入力信号を混合する第２の混合回路（12）を有し、前
記入力信号に複素ヘテロダイン操作を行って、直角位相
関係を有する第１及び第２のヘテロダイン信号を発生す
る複素ヘテロダイン手段（６、８、９、11、12、13、1
4、15）と、前記第１のヘテロダイン信号を受信して、
前記第１のヘテロダイン信号の時系列サンプルを得て、
該サンプルを実データアレイにロードする第１のディジ
タルサンプリング手段（18）と、前記第２のヘテロダイ
ン信号を受信して、前記第２のヘテロダイン信号の時系
列サンプルを得て、該サンプルを虚データアレイにロー
ドする第２のディジタルサンプリング手段（19）と、前
記実データアレイ及び前記虚データアレイ上のデータに
対して高速フーリエ変換を行う処理手段（20）と、入力
信号のサンプルに高速フーリエ変換を行ってキャリア信
号を検出し、該キャリア信号の周波数に従属する制御信
号を生成する信号生成手段（６、８）と、前記信号生成
手段が生成した制御信号に従属して決定される周波数で
信号を生成する信号源（９）とを具備し、前記供給手段
（13、14、15）は、前記制御信号に従属して決定される
周波数の信号に適合した第１及び第２の局所ヘテロダイ
ン信号を供給することを特徴とする。
信手段（３、４、５）と、互いに直角位相関係を有する
第１の局所ヘテロダイン信号及び第２の局所ヘテロダイ
ン信号を供給する供給手段（13、14、15）、該第１の局
所ヘテロダイン信号に前記入力信号を混合する第１の混
合回路（11）及び前記第２の局所ヘテロダイン信号に前
記入力信号を混合する第２の混合回路（12）を有し、前
記入力信号に複素ヘテロダイン操作を行って、直角位相
関係を有する第１及び第２のヘテロダイン信号を発生す
る複素ヘテロダイン手段（６、８、９、11、12、13、1
4、15）と、前記第１のヘテロダイン信号を受信して、
前記第１のヘテロダイン信号の時系列サンプルを得て、
該サンプルを実データアレイにロードする第１のディジ
タルサンプリング手段（18）と、前記第２のヘテロダイ
ン信号を受信して、前記第２のヘテロダイン信号の時系
列サンプルを得て、該サンプルを虚データアレイにロー
ドする第２のディジタルサンプリング手段（19）と、前
記実データアレイ及び前記虚データアレイ上のデータに
対して高速フーリエ変換を行う処理手段（20）と、入力
信号のサンプルに高速フーリエ変換を行ってキャリア信
号を検出し、該キャリア信号の周波数に従属する制御信
号を生成する信号生成手段（６、８）と、前記信号生成
手段が生成した制御信号に従属して決定される周波数で
信号を生成する信号源（９）とを具備し、前記供給手段
（13、14、15）は、前記制御信号に従属して決定される
周波数の信号に適合した第１及び第２の局所ヘテロダイ
ン信号を供給することを特徴とする。
また、本発明は、前記信号生成手段（６、８）が、前
記入力信号の時系列サンプルを得るデジタルサンプリン
グ手段（６）と、前記入力信号の時系列サンプルに対し
て高速フーリエ変換を行う変換手段（８）とを有するこ
とを特徴とする。
記入力信号の時系列サンプルを得るデジタルサンプリン
グ手段（６）と、前記入力信号の時系列サンプルに対し
て高速フーリエ変換を行う変換手段（８）とを有するこ
とを特徴とする。
また、本発明は、前記信号源（９）が、複数の可変周
波数のうちの選択された所定の周波数で前記信号を供給
することを特徴とする。
波数のうちの選択された所定の周波数で前記信号を供給
することを特徴とする。
また、本発明は、前記信号源（９）は、受信信号の搬
送周波数の２倍の周波数を有する信号を付与し、前記供
給手段（13、14、15）は、前記信号源から出力される信
号の周波数の半分の周波数で前記局所ヘテロダイン信号
を付与することを特徴とする。
送周波数の２倍の周波数を有する信号を付与し、前記供
給手段（13、14、15）は、前記信号源から出力される信
号の周波数の半分の周波数で前記局所ヘテロダイン信号
を付与することを特徴とする。
また、本発明は、前記信号源（９）が、矩形波の信号
を発生する矩形波信号発生器を備え、前記供給手段（1
3、14、15）が、矩形波の前縁部をトリガとして前記第
１の局所ヘテロダイン信号を発生し、該矩形波の後縁部
をトリガとして前記第２の局所ヘテロダイン信号を発生
することを特徴とする。
を発生する矩形波信号発生器を備え、前記供給手段（1
3、14、15）が、矩形波の前縁部をトリガとして前記第
１の局所ヘテロダイン信号を発生し、該矩形波の後縁部
をトリガとして前記第２の局所ヘテロダイン信号を発生
することを特徴とする。
また、本発明は、符号化した搬送波信号を正しく受信
及び復号して車両の安全は運行継続を確保する際に、前
記受信手段は、前記入力信号として符号化された信号を
受信し、前記処理手段（20）は、処理結果を安全手段
（21）に出力することを特徴とする。
及び復号して車両の安全は運行継続を確保する際に、前
記受信手段は、前記入力信号として符号化された信号を
受信し、前記処理手段（20）は、処理結果を安全手段
（21）に出力することを特徴とする。
以下、図面を参照して本発明を詳しく説明する。
鉄道車両安全装置は鉄道車両の自動列車保護装置の一
部であって、それの主な機能は、指定されている最高速
度以上で列車が走行することを阻止することである。こ
こで説明する装置においては、符号化された信号が走行
軌条を通じて列車へ送られ、それらの信号は列車の前方
に設けられているアンテナにより受信される。受信信号
は処理され、列車の目標速度および最高安全速度に関す
る符号化された情報信号がとり出され、列車の測定され
た速度を表す信号と比較される。列車の測定速度信号は
列車の車輪の車軸にとりつけられている速度計発電機に
よって得られるが、そのようにすることは本発明とは無
関係であり、それと同等の手段を代りに用いることがで
きる。
部であって、それの主な機能は、指定されている最高速
度以上で列車が走行することを阻止することである。こ
こで説明する装置においては、符号化された信号が走行
軌条を通じて列車へ送られ、それらの信号は列車の前方
に設けられているアンテナにより受信される。受信信号
は処理され、列車の目標速度および最高安全速度に関す
る符号化された情報信号がとり出され、列車の測定され
た速度を表す信号と比較される。列車の測定速度信号は
列車の車輪の車軸にとりつけられている速度計発電機に
よって得られるが、そのようにすることは本発明とは無
関係であり、それと同等の手段を代りに用いることがで
きる。
運転席には４種類の運転モード、すなわち、自動運転
モード、符号化された手動運転モード、限定された手動
運転モード、および無モード、のうちの１つを選択する
ために、安全装置に相互接続されたモード選択器が設置
される。自動運転モードまたは符号化された手動運転モ
ードが選択されると、測定された列車速度と指定最高速
度が比較され、その比較結果に応じて適切な列車速度制
御信号が発生される。限定された手動運転モードが選択
されると、手動運転のために指示された時間の間、測定
された列車速度と最高列車速度が比較される。それら３
つの運転モードのいずれにおいても最高安全速度を超え
ているとすると、列車の非常ブレーキリレーが開放され
て非常ブレーキがかけられる。無モードが選択されても
非常ブレーキリレーが開放されて、非常ブレーキがかけ
られる。また、安全装置において検出され、危険な運転
となる結果をもたらす故障が生じても非常ブレーキリレ
ーは開放される。
モード、符号化された手動運転モード、限定された手動
運転モード、および無モード、のうちの１つを選択する
ために、安全装置に相互接続されたモード選択器が設置
される。自動運転モードまたは符号化された手動運転モ
ードが選択されると、測定された列車速度と指定最高速
度が比較され、その比較結果に応じて適切な列車速度制
御信号が発生される。限定された手動運転モードが選択
されると、手動運転のために指示された時間の間、測定
された列車速度と最高列車速度が比較される。それら３
つの運転モードのいずれにおいても最高安全速度を超え
ているとすると、列車の非常ブレーキリレーが開放され
て非常ブレーキがかけられる。無モードが選択されても
非常ブレーキリレーが開放されて、非常ブレーキがかけ
られる。また、安全装置において検出され、危険な運転
となる結果をもたらす故障が生じても非常ブレーキリレ
ーは開放される。
符号化された信号が通常のトラック回路送信器を介し
て走行レールに加えられる。その信号は８種類の搬送周
波数の１つの周波数を有し、ここで説明している実施例
ではそれらの周波数はこの明細書の他の所で述べられて
いる所定の順序に従って4080Hz,4320Hz,4560Hz,4800Hz,
5040Hz,5280Hz,5520Hz,6000Hzである。それら８種類の
搬送周波数は、28Hz〜80Hzの4Hz間隔の14個の変調周波
数の１つにより周波数シフトキー（FSK）変調される。
搬送周波数はプラスマイナス40Hzでシフトキーされる。
搬送周波数は所定の周波数に従ってトラック回路の間で
変えられ、列車に送るべき符号化された情報に従って変
調周波数が選択される。
て走行レールに加えられる。その信号は８種類の搬送周
波数の１つの周波数を有し、ここで説明している実施例
ではそれらの周波数はこの明細書の他の所で述べられて
いる所定の順序に従って4080Hz,4320Hz,4560Hz,4800Hz,
5040Hz,5280Hz,5520Hz,6000Hzである。それら８種類の
搬送周波数は、28Hz〜80Hzの4Hz間隔の14個の変調周波
数の１つにより周波数シフトキー（FSK）変調される。
搬送周波数はプラスマイナス40Hzでシフトキーされる。
搬送周波数は所定の周波数に従ってトラック回路の間で
変えられ、列車に送るべき符号化された情報に従って変
調周波数が選択される。
符号化されたFSK信号は、列車の前輪の前方で走行軌
条の上方にとりつけられている２個の前方アンテナ1Lと
1Rにより受信される。走行軌条中に存在して、ほぼ類似
の振幅および位相を有する同相分妨害信号がアンテナ回
路において打消されるように、それらのアンテナは逆相
で直列接続される。走行軌条を伝わる信号は、アンテナ
回路において変え合わされるように、一般に逆相にされ
る。
条の上方にとりつけられている２個の前方アンテナ1Lと
1Rにより受信される。走行軌条中に存在して、ほぼ類似
の振幅および位相を有する同相分妨害信号がアンテナ回
路において打消されるように、それらのアンテナは逆相
で直列接続される。走行軌条を伝わる信号は、アンテナ
回路において変え合わされるように、一般に逆相にされ
る。
列車が逆向きに走行する時に使用するために、前方ア
ンテナと同一の１組の後方アンテナも列車の後部に設け
られる。前方アンテナと後方アンテナはスッチング手段
２により選択される。
ンテナと同一の１組の後方アンテナも列車の後部に設け
られる。前方アンテナと後方アンテナはスッチング手段
２により選択される。
信号搬送周波数と変調周波数の検出は、図示の装置の
大きな部分を占める符号検出モジュールにおいて行われ
る。その符号検出モジュールは２段階で動作し、両方の
段階において同じ高速フーリエ変換を用いる。
大きな部分を占める符号検出モジュールにおいて行われ
る。その符号検出モジュールは２段階で動作し、両方の
段階において同じ高速フーリエ変換を用いる。
第１の段階においては、符号検出モジュールは受信信
号中に存在する搬送周波数を識別し、それから検出され
た搬送波信号に従って中間周波数を選択し、第２の段階
においては、符号検出モジュールは受信信号をヘテロダ
イン操作してベースバンドにし、２回目の高速フーリエ
変換を行い、その結果として得られた周波数スペクトル
を解析して、存在する変調周波数、したがって指定され
た最高安全速度を決定する。
号中に存在する搬送周波数を識別し、それから検出され
た搬送波信号に従って中間周波数を選択し、第２の段階
においては、符号検出モジュールは受信信号をヘテロダ
イン操作してベースバンドにし、２回目の高速フーリエ
変換を行い、その結果として得られた周波数スペクトル
を解析して、存在する変調周波数、したがって指定され
た最高安全速度を決定する。
アンテナ信号は前置増幅回路（AP）（図示せず）によ
り増幅されてから、スイッチング手段２および広帯域ノ
イズ除去フィルタ３を介してしきい値制限回路４へ与え
られる。しきい値制限回路４は低レベル信号を増幅し、
ある所定のしきい値をこえる全ての信号を制限する。し
きい値制限回路４の前段の広帯域ノイズ除去フィルタ３
は、しきい値制限回路をスワンピングする帯域外れ妨害
を阻止し、符号検出モジュールのダイナミックレンジに
受信信号が適合するようにする。
り増幅されてから、スイッチング手段２および広帯域ノ
イズ除去フィルタ３を介してしきい値制限回路４へ与え
られる。しきい値制限回路４は低レベル信号を増幅し、
ある所定のしきい値をこえる全ての信号を制限する。し
きい値制限回路４の前段の広帯域ノイズ除去フィルタ３
は、しきい値制限回路をスワンピングする帯域外れ妨害
を阻止し、符号検出モジュールのダイナミックレンジに
受信信号が適合するようにする。
しきい値制限回路４の信号出力端子は、15360Hzの所
定標本化速度で動作させられるアナログーデジタル（A
D）変換器６のアナログ入力端子に接続される。デジタ
ル標本がAD変換器６からデータバス７を介してデータメ
モリに与えられる。図においては、そのデータメモリは
128点・複素FFTと記されているブロック８に含まれる。
定標本化速度で動作させられるアナログーデジタル（A
D）変換器６のアナログ入力端子に接続される。デジタ
ル標本がAD変換器６からデータバス７を介してデータメ
モリに与えられる。図においては、そのデータメモリは
128点・複素FFTと記されているブロック８に含まれる。
このブロック８は高速フーリエ変換を行う装置であ
り、先の述べたように、データ格納のためのランダム・
アクセス・メモリと、プログラムを格納する読出し専用
メモリと、アドレッシング手段と、処理器と、必要なタ
イミングおよびシーケンス回路等を含む。ブロック８の
装置は周知のものである。この装置についての詳しい説
明が前記昭和57年特許願第224092号明細書に記載されて
いる。本発明においては、その装置１つのブロックで表
わだけで十分である。
り、先の述べたように、データ格納のためのランダム・
アクセス・メモリと、プログラムを格納する読出し専用
メモリと、アドレッシング手段と、処理器と、必要なタ
イミングおよびシーケンス回路等を含む。ブロック８の
装置は周知のものである。この装置についての詳しい説
明が前記昭和57年特許願第224092号明細書に記載されて
いる。本発明においては、その装置１つのブロックで表
わだけで十分である。
このランダム・アクセス・メモリは、高速フーリエ変
換アルゴリズムの入力データを格納するためのデータア
レイとして実アレイ及び虚アレイを有しており、それぞ
れのアレイごとに高速フーリエ変換処理が行われる。
換アルゴリズムの入力データを格納するためのデータア
レイとして実アレイ及び虚アレイを有しており、それぞ
れのアレイごとに高速フーリエ変換処理が行われる。
ただし、まず最初にブロック８が動作する際には、入
力信号に対してヘテロダイン操作が行われていないた
め、実アレイ若しくは虚アレイの一方のみについて高速
フーリエ変換処理を行えば足りる。したがって、一方の
アレイ（例えば実アレイ）のみにデータをロードし、他
方のアレイ（例えば虚アレイ）が零にセットされる。
力信号に対してヘテロダイン操作が行われていないた
め、実アレイ若しくは虚アレイの一方のみについて高速
フーリエ変換処理を行えば足りる。したがって、一方の
アレイ（例えば実アレイ）のみにデータをロードし、他
方のアレイ（例えば虚アレイ）が零にセットされる。
ブロック８において128点の変換が終ると、受信信号
の周波数スペクトルを含む出力が発生される。８個の代
りの搬送周波数に対応する８個の周波数要素すなわちビ
ンの少なくとも１つに、対応する搬送周波数の信号が存
在することを確実に示す十分に高いレベルの出力が存在
する。それらの周波数のうちの１つが後の処理のために
選択される。
の周波数スペクトルを含む出力が発生される。８個の代
りの搬送周波数に対応する８個の周波数要素すなわちビ
ンの少なくとも１つに、対応する搬送周波数の信号が存
在することを確実に示す十分に高いレベルの出力が存在
する。それらの周波数のうちの１つが後の処理のために
選択される。
受信信号中に存在する搬送周波数の１つが選択された
のに応答して、ベースバンド中の変調された周波数およ
びシフトされた周波数のヘテロダインされた積を発生す
ることを求められるヘテロダイン周波数の２倍に等しい
出力周波数を発生するためにプログラム可能な発振器９
がセットされる。
のに応答して、ベースバンド中の変調された周波数およ
びシフトされた周波数のヘテロダインされた積を発生す
ることを求められるヘテロダイン周波数の２倍に等しい
出力周波数を発生するためにプログラム可能な発振器９
がセットされる。
プログラム可能な発振器というのは、それの入力端に
外部から与えられた２進数を用いて、原周波数発振器お
よび分周カウンタを制御するような回路である。プログ
ラム可能な発振器は実際には自走マルチバイブレータで
あって、それの周波数はそれの入力端子に与えられた２
進数により決定される。
外部から与えられた２進数を用いて、原周波数発振器お
よび分周カウンタを制御するような回路である。プログ
ラム可能な発振器は実際には自走マルチバイブレータで
あって、それの周波数はそれの入力端子に与えられた２
進数により決定される。
プログラム可能な発振器９の出力は、複素ヘテロダイ
ン操作を行う平衡変調器10へ与えられる。アンチーアリ
アス・フィルタ（anti−alias filter）５の出力端子が
復調器10内の２個の並列混合器11,12の入力端子へ接続
される。それらの混合器11,12のヘテロダイン信号入力
端子は、２分１分周回路13,14をそれぞれ介してプログ
ラム可能な発振器９の出力端子に接続される。２分の１
分周回路13は反転回路15を介して発振器９に接続され
る。２分の１分周回路13,14はそれぞれの入力信号の１
つおきの立ち上がり部によりトリガされる。したがっ
て、２分の１分周回路13はプログラム可能な発振器９の
出力信号の該立ち上がり部に対応する立ち下がり部によ
り効果的にトリガされる。その結果、混合器11,12に供
給されるヘテロダイン周波数は、プログラム可能な発振
器９の出力信号の周波数の半分で、かつその出力信号の
位相に対してそれぞれ同相関係および直角位相関係で発
生される。
ン操作を行う平衡変調器10へ与えられる。アンチーアリ
アス・フィルタ（anti−alias filter）５の出力端子が
復調器10内の２個の並列混合器11,12の入力端子へ接続
される。それらの混合器11,12のヘテロダイン信号入力
端子は、２分１分周回路13,14をそれぞれ介してプログ
ラム可能な発振器９の出力端子に接続される。２分の１
分周回路13は反転回路15を介して発振器９に接続され
る。２分の１分周回路13,14はそれぞれの入力信号の１
つおきの立ち上がり部によりトリガされる。したがっ
て、２分の１分周回路13はプログラム可能な発振器９の
出力信号の該立ち上がり部に対応する立ち下がり部によ
り効果的にトリガされる。その結果、混合器11,12に供
給されるヘテロダイン周波数は、プログラム可能な発振
器９の出力信号の周波数の半分で、かつその出力信号の
位相に対してそれぞれ同相関係および直角位相関係で発
生される。
混合器11,12の出力端子は低域フィルタ16,17をそれぞ
れ介してアナログ−デジタル（AD）変換および標本化回
路18,19へそれぞれ接続される。それらのAD変換および
標本化回路は512Hzの標本化周波数の標本化クロック
（図示せず）により動作させられる。AD変換および標本
化回路18,19のデジタル出力端子のデジタル出力端子は
データバスクにも接続され、したがって、AD変換器６と
実効的に並列である。
れ介してアナログ−デジタル（AD）変換および標本化回
路18,19へそれぞれ接続される。それらのAD変換および
標本化回路は512Hzの標本化周波数の標本化クロック
（図示せず）により動作させられる。AD変換および標本
化回路18,19のデジタル出力端子のデジタル出力端子は
データバスクにも接続され、したがって、AD変換器６と
実効的に並列である。
受信信号のベースバンドの完全な周波数スペクトルを
構成するために、128点高速フーリエ変換を後で実行す
るように、AD変換および標本化回路18,19からのデータ
をFFTプロセッサ20の共役データアレイに選択的に読み
込むことができる。そのフーリエ変換プロセスの結果
は、全信号スペクトルの各周波数要素すなわち周波数ビ
ン中に存在する全電力のデジタル計算を含む。FFTプロ
セッサ20の出力端子は解析関数ブロック21に接続され
る。その解析関係ブロック21の構造と動作は本発明の説
明にとっては不要である。ただ、ブロック21は受信信号
スペクトル中の周波数成分を検出し、所定の安全規則に
従い、かつある安全機能を実行する、というだけで十分
である。
構成するために、128点高速フーリエ変換を後で実行す
るように、AD変換および標本化回路18,19からのデータ
をFFTプロセッサ20の共役データアレイに選択的に読み
込むことができる。そのフーリエ変換プロセスの結果
は、全信号スペクトルの各周波数要素すなわち周波数ビ
ン中に存在する全電力のデジタル計算を含む。FFTプロ
セッサ20の出力端子は解析関数ブロック21に接続され
る。その解析関係ブロック21の構造と動作は本発明の説
明にとっては不要である。ただ、ブロック21は受信信号
スペクトル中の周波数成分を検出し、所定の安全規則に
従い、かつある安全機能を実行する、というだけで十分
である。
プロセッサ20の出力は、「読出し通信」（READCOM）
線上の入力により動作させられる保持器を介して通信バ
ス（Ｃ−BUS）へ与えられる。プロセッサ・リセット線
およびブロック21のためのＣ−BUS要求線もある。
線上の入力により動作させられる保持器を介して通信バ
ス（Ｃ−BUS）へ与えられる。プロセッサ・リセット線
およびブロック21のためのＣ−BUS要求線もある。
図は鉄道車両安全装置における符号検出モジュールの機
能ブロック図である。 1L,1R…前方アンテナ、２…アンテナ・スイッチング手
段、３…ノイズ除去フィルタ、４…しきい値制限回路、
５…アンチ−アリアス・フィルタ、6,18,19…AD変換
器、８…128点・複素FFT、９…プログラム可能な発振
器、10…平衡変調器、11…混合器、13,14…２分の１分
周回路、16,17…低域フィルタ、20…FFTプロセッサ、21
…解析機能ブロック。
能ブロック図である。 1L,1R…前方アンテナ、２…アンテナ・スイッチング手
段、３…ノイズ除去フィルタ、４…しきい値制限回路、
５…アンチ−アリアス・フィルタ、6,18,19…AD変換
器、８…128点・複素FFT、９…プログラム可能な発振
器、10…平衡変調器、11…混合器、13,14…２分の１分
周回路、16,17…低域フィルタ、20…FFTプロセッサ、21
…解析機能ブロック。
Claims (6)
- 【請求項１】周波数変調を行った入力信号を受信する受
信手段と、 互いに直角位相関係を有する第１の局所ヘテロダイン信
号及び第２の局所ヘテロダイン信号を供給する供給手
段、該第１の局所ヘテロダイン信号に前記入力信号を混
合する第１の混合回路及び前記第２の局所ヘテロダイン
信号に前記入力信号を混合する第２の混合回路を有し、
前記入力信号に複素ヘテロダイン操作を行って、直角位
相関係を有する第１及び第２のヘテロダイン信号を発生
する複素ヘテロダイン手段と、 前記第１のヘテロダイン信号を受信して、前記第１のヘ
テロダイン信号の時系列サンプルを得て、該サンプルを
実データアレイにロードする第１のディジタルサンプリ
ング手段と、 前記第２のヘテロダイン信号を受信して、前記第２のヘ
テロダイン信号の時系列サンプルを得て、該サンプルを
虚データアレイにロードする第２のディジタルサンプリ
ング手段と、 前記実データアレイ及び前記虚データアレイ上のデータ
に対して高速フーリエ変換を行う処理手段と、 入力信号のサンプルに高速フーリエ変換を行ってキャリ
ア信号を検出し、該キャリア信号の周波数に従属する制
御信号を生成する信号生成手段と、 前記信号生成手段が生成した制御信号に従属して決定さ
れる周波数で信号を生成する信号源と を具備し、 前記供給手段は、前記制御信号に従属して決定される周
波数の信号に適合した第１及び第２の局所ヘテロダイン
信号を供給する ことを特徴とする高速フーリエ変換装置。 - 【請求項２】前記信号生成手段は、 前記入力信号の時系列サンプルを得るデジタルサンプリ
ング手段と、 前記入力信号の時系列サンプルに対して高速フーリエ変
換を行う変換手段とを有することを特徴とする請求項
（１）記載の高速フーリエ変換装置。 - 【請求項３】前記信号源は、 複数の可変周波数のうちの選択された所定の周波数で前
記信号を供給することを特徴とする請求項（１）又は
（２）記載の高速フーリエ変換装置。 - 【請求項４】前記信号源は、 受信信号の搬送波周波数の２倍の周波数を有する信号を
付与し、 前記供給手段は、 前記信号源から出力される信号の周波数の半分の周波数
で前記局所ヘテロダイン信号を付与する ことを特徴とする請求項（１）から請求項（３）のいず
れか一項に記載の高速フーリエ変換装置。 - 【請求項５】前記信号源は、 矩形波の信号を発生する矩形波信号発生器を備え、 前記供給手段は、 矩形波の前縁部をトリガとして前記第１の局所ヘテロダ
イン信号を発生し、該矩形波の後縁部をトリガとして前
記第２の局所ヘテロダイン信号を発生する ことを特徴とする請求項（４）記載の高速フーリエ変換
装置。 - 【請求項６】符号化した搬送波信号を正しく受信及び復
号して車両の安全な運行継続を確保する際に、 前記受信手段は、 前記入力信号として符号化された信号を受信し、 前記処理手段は、 処理結果を安全手段に出力する ことを特徴とする請求項（１）から請求項（５）のいず
れか一項に記載の高速フーリエ変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8513959 | 1985-06-03 | ||
| GB08513959A GB2176321B (en) | 1985-06-03 | 1985-06-03 | Apparatus for performing a fast fourier transform |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61281365A JPS61281365A (ja) | 1986-12-11 |
| JPH0812658B2 true JPH0812658B2 (ja) | 1996-02-07 |
Family
ID=10580083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61118980A Expired - Lifetime JPH0812658B2 (ja) | 1985-06-03 | 1986-05-23 | 高速フ−リエ変換装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4763290A (ja) |
| EP (1) | EP0204420B1 (ja) |
| JP (1) | JPH0812658B2 (ja) |
| CN (1) | CN86103321A (ja) |
| AU (1) | AU586375B2 (ja) |
| DE (1) | DE3688148T2 (ja) |
| GB (1) | GB2176321B (ja) |
| NZ (1) | NZ216022A (ja) |
| SG (1) | SG36689G (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2300502B (en) * | 1995-04-11 | 1998-05-27 | Int Mobile Satellite Org | An electronic circuit for and a method of decoding a signal |
| US6490672B1 (en) | 1998-05-18 | 2002-12-03 | Globespanvirata, Inc. | Method for computing a fast fourier transform and associated circuit for addressing a data memory |
| US6549925B1 (en) | 1998-05-18 | 2003-04-15 | Globespanvirata, Inc. | Circuit for computing a fast fourier transform |
| JP3927463B2 (ja) * | 2002-07-30 | 2007-06-06 | トヨタ自動車株式会社 | ディジタル信号処理受信装置 |
| US7543010B2 (en) * | 2003-11-03 | 2009-06-02 | Board Of Regents, The University Of Texas System | Modular pipeline fast Fourier transform |
| JP4295777B2 (ja) * | 2006-09-26 | 2009-07-15 | Ｏｋｉセミコンダクタ株式会社 | 高速フーリエ変換回路及び高速フーリエ変換方法 |
| US20090173841A1 (en) * | 2008-01-09 | 2009-07-09 | Ajith Kuttannair Kumar | Methods and systems for detecting cab signals |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075630A (en) | 1976-09-01 | 1978-02-21 | Raytheon Company | Signal processor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3950750A (en) * | 1974-10-03 | 1976-04-13 | Raytheon Company | Radar system having quadrature phase detector compensator |
| US4054785A (en) * | 1976-09-16 | 1977-10-18 | Sangamo Weston, Inc. | Spectrum analyzer with multiple operational modes |
| US4334273A (en) * | 1979-04-24 | 1982-06-08 | Kokusai Denshin Denwa Co., Ltd. | Signal processing system using a digital technique |
| GB2110439B (en) * | 1981-11-12 | 1985-03-06 | Standard Telephones Cables Ltd | Digital data processing |
| US4612545A (en) * | 1981-12-03 | 1986-09-16 | Itek Corporation | Automatic frequency identifier for radar signals |
| IN158693B (ja) * | 1981-12-22 | 1987-01-03 | Westinghouse Brake & Signal | |
| US4646256A (en) * | 1984-03-19 | 1987-02-24 | The Board Of Trustees Of The Leland Stanford Junior University | Computer and method for the discrete bracewell transform |
| US4665366A (en) * | 1985-03-11 | 1987-05-12 | Albert Macovski | NMR imaging system using phase-shifted signals |
-
1985
- 1985-06-03 GB GB08513959A patent/GB2176321B/en not_active Expired
-
1986
- 1986-04-24 US US06/855,247 patent/US4763290A/en not_active Expired - Fee Related
- 1986-04-28 DE DE86303207T patent/DE3688148T2/de not_active Expired - Fee Related
- 1986-04-28 EP EP86303207A patent/EP0204420B1/en not_active Expired - Lifetime
- 1986-05-01 NZ NZ216022A patent/NZ216022A/xx unknown
- 1986-05-14 CN CN198686103321A patent/CN86103321A/zh active Pending
- 1986-05-23 JP JP61118980A patent/JPH0812658B2/ja not_active Expired - Lifetime
- 1986-06-02 AU AU58257/86A patent/AU586375B2/en not_active Ceased
-
1989
- 1989-06-09 SG SG366/89A patent/SG36689G/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075630A (en) | 1976-09-01 | 1978-02-21 | Raytheon Company | Signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| US4763290A (en) | 1988-08-09 |
| GB8513959D0 (en) | 1985-07-03 |
| GB2176321B (en) | 1988-09-21 |
| JPS61281365A (ja) | 1986-12-11 |
| DE3688148D1 (ja) | 1993-05-06 |
| AU586375B2 (en) | 1989-07-06 |
| DE3688148T2 (de) | 1993-10-21 |
| EP0204420A2 (en) | 1986-12-10 |
| EP0204420B1 (en) | 1993-03-31 |
| EP0204420A3 (en) | 1990-10-31 |
| SG36689G (en) | 1989-10-13 |
| AU5825786A (en) | 1986-12-11 |
| NZ216022A (en) | 1989-02-24 |
| CN86103321A (zh) | 1986-12-03 |
| GB2176321A (en) | 1986-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lin et al. | Comparison of acquisition methods for software GPS receiver | |
| AU594600B2 (en) | Method and apparatus for identifying the components of a signal | |
| US6477196B1 (en) | Direct sequence spread spectrum communications receiver and method for efficient narrow-band signal excision | |
| KR960012784A (ko) | 통신 방식 | |
| JP3979246B2 (ja) | 通信システムの応答器及び質問器 | |
| JPH0812658B2 (ja) | 高速フ−リエ変換装置 | |
| US4516249A (en) | Railway signalling receiver | |
| US20210124050A1 (en) | Lidar homodyne transceiver using pulse-position modulation | |
| WO2007097319A1 (ja) | 直交復調器及び質問器 | |
| US5661757A (en) | Radio-card communication system | |
| JP3903814B2 (ja) | 電波監視装置 | |
| US5629703A (en) | Method for reducing harmonic distortion in an analog-to-digital converter system | |
| US4317206A (en) | On line quality monitoring | |
| US10411744B1 (en) | Waveform transformation and reconstruction | |
| US6738435B1 (en) | Matched-filter frequency-shift-keyed receiver using degenerate digital signal processing techniques | |
| CN101789833B (zh) | 抖动传输特性测量装置和方法 | |
| US4984219A (en) | Method and apparatus for decoding of frequency inversion based scramblers | |
| US5550880A (en) | Motor current signal processor using analog substraction of an estimated largest sine wave component | |
| EP2012437B1 (en) | Method for cancelling a beat frequency in a radio receiver | |
| US4633198A (en) | Flexible (multi-mode) waveform generator | |
| CA1261924A (en) | Digital zero if circuit | |
| CN110086740B (zh) | 一种基于频谱分析的数字编码fsk轨道电路信息解调方法 | |
| US5631655A (en) | System and method for radar receiver harmonic distortion and spurious response control | |
| KR910001969B1 (ko) | 철도 신호 수신기 | |
| JP2962158B2 (ja) | レーダ信号処理装置 |