JPH0812618B2 - 再試行及びチェックポイント設定によるエラー回復装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、誤り検出及び回復のた
めの機能を有するデータ処理システムに関するものであ
る。更に特定すれば、本発明は、命令の流れの中のチェ
ックポイントに戻り、かつそこから実行することによっ
て、エラーから回復する、データ処理システムに関する
ものである。

【０００２】

【従来技術】データ処理システムにおけるランダムエラ
ーの発生は、信頼性及び性能に重大な悪影響を与え得る
ものである。ランダムまたは「ソフト」エラーは、シス
テム内の連続的な故障によるものではない、期待した出
力または結果からのずれである。これらのランダムエラ
ーは、一般的に、電気的雑音、またはその他のランダム
に発生するエラー源によって起こされる、再現不能な故
障群に特徴付けられる。対照的に、「ハード」エラー
は、典型的に、電気的または機械的な構成物の故障によ
って生じたエラーであって、これは再現可能なものであ
る。

【０００３】初期のシステムでは、ランダムエラーは、
システムをリセットし、影響を受けたプログラムを始め
から再実行することによって、対処していた。プログラ
ムが長くなるにつれて、この解決法は受け入れられなく
なった。したがって、以降のシステムでは、プログラム
を多数の部分に分割し、エラーが生じた部分の始めから
のみプログラムを再実行することにより、エラーに対処
できるようにした。データ処理システム及びオペレーテ
ィングシステムがより複雑（例えば、マルチタスク処理
に起因して）かつ時間に依存するようになったため、こ
の以降の方法も不適当になってしまった。

【０００４】リプテイ（Ｌｉｐｔａｙ）の米国特許第４
９０１２３３号は、複数の命令を同時にかつシーケンス
を外れて実行できるシステムを開示している。多数の命
令を、いかなる時刻においても、ある実行状態にするこ
とができる。このようなシステムでは命令を、シーケン
スを外して実行することができるが、殆どの命令の結果
は、命令が「構造的に完了」するまで、システムの他の
部分では見ることができないようになっている。命令の
完了は、命令の実行が終り、命令に関連する全ての例外
を試験し、報告し、そして、命令が論理的に完了すべき
次のものである（即ち、命令がそれらの論理的プログラ
ムシーケンスにおいて、完了する）時、完了する。この
ような設計を基にした中央プロセッサ（ＣＰ）をエラー
から回復する挑戦は、次のものを含む。

【０００５】１）現在処理中の多くの命令のどれがエラ
ーによって影響を受けたかを判断する。

【０００６】２）エラーが起こる前の既知の良好な状態
を判断し、その状態にＣＰを戻す、及び、 ３）命令を再試行する一方、機械の状態を、論理プログ
ラムシーケンスと矛盾しないように変更する。

【０００７】図１は、種々の実行状態の中の仮定的な６
つの命令を示したものである。この図における各分割部
分は、クロックサイクルまたはマシンサイクルを表す。
１つの機械語の実行には、どの機能を達成すべきか、デ
ータ及び資源の可用性、及びその他の要素によって、１
乃至多くのマシンサイクルがかかることがある。命令に
は、それらがプログラムされた順に番号をふってある。
即ち、命令０の次に命令１が続き、それに命令２が続
く、という具合である。命令０はサイクル１で実行を開
始し、サイクル３で完了する。命令１は、サイクル２で
始まるが、サイクル６まで実行を終了しない。命令２及
び３は命令１の前に終了するが、それらは、プログラム
がその論理的にプログラムされた順に実行するために、
命令１が完了するまでは、完了することができないよう
になっている。

【０００８】インターナショナルビジネスマシーン社に
譲渡された、ヒックスら（Ｈｉｃｋｓ ｅｔ ａｌ）
の、「データ処理システム用命令再試行機構」という名
称の、米国特許第４０４４３３７号は、機械語の実行の
最初にチェックポイントを設置する、エラー回復機構を
記載している。リプテイの特許に記載されているシステ
ムでは命令をシーケンスを外して実行しているので、こ
のシステムにこの技法を適用するには、ある時刻におい
て未解決のままにしておくことができる命令の最大数ま
でチェックポイントを設け、その命令を再実行する順番
を並べ替えることが必要である。これを達成するための
チェックポイント情報の量は、多く、したがってチェッ
クポイント情報自体がエラーによって損傷する確率が増
加し、エラーから回復するプロセッサの全体的な能力が
低下することになる。

【０００９】以前の命令でまだ終了していないものが、
想定していた命令シーケンスを変化させる結果となる場
合、シーケンスを外して実行された命令がキャンセルさ
れる潜在性によって、更に複雑な問題がもたらされる。
これは、期待していたものとは異なって解決した分岐、
または、処理のある時点の間未処理となったりまたは可
能化される例外、即ち非同期割り込み（例えば、Ｉ／
Ｏ、外部、または抑制可能な機械チェック割り込み、ま
たは操作者の要求）に遭遇した命令によって起こり得る
ものである。これもまた再試行プロセス中に並び変えを
行い、どのチェックポイントをセーブし、どれを破棄す
るかを判断しなくてはならない。

【００１０】リプテイのプロセッサの設計において、い
くつかの命令が既に終了しているがまだ完了していない
のであれば、別の方法は、終了した命令の結果をセーブ
し、ヒックスのアルゴリズムを、まだ終了していないも
のにのみ、適用することになろう。

【００１１】図１において、サイクル５でエラーが発生
すると、命令４は既に始まっており、命令３は丁度終了
したところであり、命令２は終了しているがまだ完了し
ていない。エラーは処理中の命令の１つ、いくつか、す
べてに潜在的に影響を与えた可能性もあれば、いずれに
も影響を与えなかった可能性もあるので、命令１、３、
及び４を再度実行する必要がある。命令２は終了してい
るが、その結果を保存しようとすると、次の問題が起こ
る。

【００１２】１）どの命令が終了しているのかを判断
し、どれを再実行する必要があるのかを選り分けるロジ
ックが、法外に複雑である。

【００１３】２）想定した命令シーケンスの変化をも選
り分けなければならず、チェックポイントのみの代り
に、この場合チェックポイントと終了した結果を破棄ま
たはセーブする。及び ３）命令の終了状態の情報は首尾よく再試行するのに必
要であるので、この情報を保持するロジック内のいずれ
かのソフトエラーは、命令の再試行を不可能にする。

【００１４】加えて、エンタープライズシステムアーキ
テクチュア／３９０処理の原理（ＥＡＳ／３９０ＰＯ
Ｐ）（Ｅｎｔｅｒｐｒｉｓｅ Ｓｙｓｔｅｍ Ａｒｃｈ
ｉｔｅｃｔｕｒｅ／３９０ Ｐｒｉｎｃｉｐｌｅｓ ｏ
ｆ Ｏｐｅｒａｔｉｏｎｓ）に記載された仕様に合致す
るように設計されたプロセッサによって実行されるいく
つかの処理は、それらが完了する前に、それらの実行の
一部として別のシステム機構に結果が見られるように、
そしてそこに反作用を生じさせ得るようにすることを要
求するか、あるいはそのように実施されている。例え
ば、あるコンピュータシステムでは、Ｉ／Ｏサブシステ
ムと中央プロセッサとの間の通信は、制御ブロックとし
て知られている記憶部内のデータ領域へのインターロッ
クされた更新によって、達成される。

【００１５】インターロックされた更新は、第１に、ハ
ードウエアによるインターロックされた取り込み（ｆｅ
ｔｃｈ）を用いて、ロックバイトと呼ばれる制御ブロッ
クの特定の部分を取り込むことからなるものである。ハ
ードウエアによるインターロックされた取り込みは、
「ハードロックを得る」とも言われ、この取り込みの要
求元がデータへの排他的権利を有し、そのインターロッ
クが解除されるまで他の要求元はそのデータを記憶した
り取り込んだりできないことを保証する機構である。一
旦ハードロックが得られると、ソフトロックとして知ら
れている識別用タグをこのバイト内に配置し、ロックバ
イトを記憶し、そしてハードロックを解除する。このソ
フトロックによって包囲されたデータを使用したい他の
全ての要素は、そのロックバイト内のタグを見て、その
ロックバイトがクリアされるまで、そのデータを使用し
ない。ソフトロックを得るには、及びそれを解除するに
は、命令を完了する前に記憶部を更新する必要がある。
更に、一旦プロセッサがソフトロックの制御を有する
と、制御ブロックの他の領域の更新を進めるので、これ
により所望のＩ／Ｏ動作を開始し、Ｉ／Ｏサブシステム
の状態を変化させる。これらのＩ／Ｏ命令の１つの間に
エラーが発生すると、記憶部は変えられており、ほかの
システム要素は恐らくその効果を見ていることになる。
記憶位置が変化したことが、他のプロセッサ要素におい
ても反応を起こす原因となることもある。したがって、
プロセッサをその動作の前または開始時の状態に単に逆
流させても、命令が完了しなかった場合でも、実行の効
果を無効にすることにはならない。したがって、ソフト
エラーに遭遇した時、このような種類の動作のための特
別な処理が、必要となる。しかしながら、対処すべき特
別な場合の数を最小にして、開発し、維持し、かつ試験
するアルゴリズムの数を減少させることが望まれてい
る。

【００１６】処理が完了する前にシステム機構を更新し
た、このような処理の２つの別の例は、拡張記憶部への
ページイン及びページアウトの実施である。これらの命
令の実行中、１ページのデータを、それぞれ、主記憶部
に送入するか、あるいはそこから送出する。実施によっ
ては、ページングは命令が完了する前に発生することも
ある。したがって、移動されるデータは、その命令を実
行した中央プロセッサ以外の処理要素も見ることができ
る。この命令の実行中にエラーが起きると、プロセッサ
にこの命令の実行前のその状態をバックアップさせるこ
とによって、結果を取り消させることはできない。

【００１７】エラー回復における付加的な支援として、
当該技術では、コンピュータシステムにチェックポイン
トレジスタを備えることが知られている。このような機
構は、「チェックポイントレジスタ」という題の論文に
記載されている（ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓ
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ， Ｖｏｌ．２７，
Ｎｏ．４Ａ，１９８４年９月、２２３１−２２３２
頁）。チェックポイントレジスタは、中央プロセッサの
命令要素内に配置され、中央プロセッサのマイクロコー
ドによって、発行（ｅｍｉｔ）フィールドを介して、い
かなる値にも設定することができる。チェックポイント
レジスタは、各命令の開始時（成功した最初のサイク
ル）でリセットするようにしている。また、再試行及び
詳細なエラー報告のために、ＣＰマイクロコードによっ
て、レジスタを試験することができる。

【００１８】ＣＰ内でエラーが発生すると、ＣＰクロッ
クを停止する。そして、維持及び支援機構（ＭＳＳＦ）
が、チェックポイントレジスタを含む、ＣＰ内のレジス
タ及びトリガを走査する。ＭＳＳＦは、チェックポイン
トレジスタのパリティエラーを示すエラートリガを試験
するものである。このトリガがオンであれば、ＭＳＳＦ
は再試行不可能なエラーであると看做し、システム障害
（ＳＤ）指示を設定し、更に、ＣＰをチェック停止状態
に設定する。ＭＳＳＦは次にチェックポイントレジスタ
をチェックする。６４から２５５までの値がシステムの
障害を示す。ＭＳＳＦは次にＣＰ内の再試行不可能なト
リガを試験する。もし再試行可能であれば、再試行スレ
ショルドに達して、機械チェック割り込みをかける時、
システムの障害を報告するのみである。

【００１９】チェックポイントレジスタ内に含まれる値
は、エラーが発生した時にＣＰ内で進行中であった処理
のタイプは何か、及びＣＰを論理的に一貫性のある状態
に戻すにはＭＳＳＦが特別な動作を必要とするか、或
は、システムリセットを除いてＣＰを一貫性のある状態
に戻すことはできない（即ち、「システム障害」状態が
存在する）ことを、ＭＳＳＦに伝える。

【００２０】要約すれば、チェックポイントレジスタ
は、エラー回復（チェックポイント再試行）及びプログ
ラムへのエラー報告（機械チェック割り込み）の目的の
ために、ＭＳＳＦにＣＰの内部状態を通知する手段であ
る。

【００２１】上述の「従来技術」のチェックポイントレ
ジスタはエラー回復に関しては多くの利点を備えている
が、チェックポイントの完了に同期した、明らかな遷移
を与えることがない。上述のレジスタでは、レジスタに
入力されるデータは、直ちにＭＳＳＦに使用可能とな
る。リプテイの米国特許第４９０１２３３号に記載され
ているようなシステムでは、しかしながら、チェックポ
イントの遷移を命令の完了によってマークしており、現
在レジスタ内にあるデータは不正確または早計なもので
あるかもしれない。したがって、ＭＳＳＦに与えられる
データがもはや使われなくなったものでも早計なもので
もないことを保証する機構が必要となる。

【００２２】

【発明が解決しようとする課題】アーキテクチュアの制
約、多くのチェックポイントをセーブするために必要な
ハードウエア量、及び、どのチェックポイントまたは結
果を保持すべきか、及びエラー検出時にどれを再び行な
うべきか、を選び出そうとすることに関連する問題があ
るので、リプテイの特許に記載されている形式のプロセ
ッサの回復についての全体的な目的は、完了すべき直前
の命令の結果として、ＣＰの状態と同等な回復チェック
ポイントを、可能な時はいつでも、設定することであ
る。この方法は、命令の開始または中間の未完了の結果
にチェックポイントを設定する不利を、なくすものであ
る。

【００２３】

【課題を解決するための手段】上述の目的を達成するた
めに、本発明によれば、中央プロセッサが実行する全て
の動作を、複数の回復のタイプの１つに分類する。分類
の判断は、それらがどのようなアーキテクチュアの、か
つ機械に依存する機構をそれらが操作するか、及びその
機構を操作する方法を基に、行なう。このように命令を
タイプに分類すると、チェックポイントデータを最小に
することができ、更に、各動作を独立して処理する代り
に、回復を広いアルゴリズムに一般化することができる
ようになる。更に、この分類技法を、完了する前にシス
テム機構を変更する命令の実行の種々のフェーズ（回復
ウインドウ）に適用することにより、これらの命令を、
最少のハードウエア及びアルゴリズムで、再試行するこ
ともできる。

【００２４】

【実施例】次に、本発明を、図２及び３を参照して、説
明する。図２は３つの中央プロセッサ２０２ａ−ｃを備
えた中央電子複合体（ＣＥＣ）のブロック図である。各
中央プロセッサ（ＣＰ）は、それ自身の従来の第１レベ
ル高速バッファ（Ｌ１）２０４ａ−ｃを有している。一
方、Ｌ１は、全てのＣＰが共有する第２レベル高速バッ
ファ（Ｌ２）２０６に接続してある。Ｌ２ ２０６は、
主記憶部としても知られている中央記憶部２０８に、シ
ステム制御要素（ＳＣＥ）２１８を介して、接続してあ
る。一般的な用語「記憶」は、両レベルの高速バッファ
（２０４ａ−ｃまたは２０６）または中央記憶部２０８
自体のいずれかに存在するデータを意味するのに、用い
られるものである。

【００２５】図２のＣＥＣは、ＳＣＥ２１８、拡張記憶
部（ＥＳ）２１２、及びチャンネルサブシステム２１０
ｂの間のデータ転送及び通信を制御する、相互接続通信
要素（ＩＣＥ）２１０ａも備えている。ＩＣＥ２１０ａ
とチャンネルサブシステム２１０ｂを、集合的に、Ｉ／
Ｏサブシステムとも呼ぶ。システムの電源投入及び停止
及び構成等のシステム動作及び支援機能は、プロセッサ
コントローラ要素（ＰＣＥ）２１６と呼ばれる支援プロ
セッサによって、制御する。ＰＣＥは、システム要素を
エラーから回復するのを助けるためにも、用いられるも
のである。ＥＳＡ／３９０アーキテクチュアに準拠し
た、マシン−チェックエラー処理、チェックポイント同
期及びシステムの一般的動作は、ＥＳＡ／３９０動作原
理に更に記載されている。

【００２６】図３は、図２のＣＥＣ内の中央プロセッサ
の一例の機能図である。従来のように、各ＣＰの第１レ
ベル高速バッファ（Ｌ１）は、命令キャッシュ３０２と
データキャッシュ３１０とを備えた分割キャッシュ状の
ものである。命令キャッシュ３０２からの命令を、命令
取込み制御ロジック（Ｉ−ＦＥＴＣＨ）３０３によって
取り込み、命令デコードロジック３０４に供給する。命
令デコードロジック３０４は、どのタイプの命令を実行
するのか、及びその実行にどのタイプのデータが必要な
のか（汎用レジスタ、浮動小数点レジスタ、記憶部から
のデータ、その他）を判断し、その命令を適切な実行要
素（浮動小数点実行要素３２２、分岐実行要素３２４、
汎用実行要素３２６、またはシステム実行要素３２
８）、及び支援ロジック（レジスタ管理システム３０
６、アドレス計算要素３０８、及び完了／割り込み要素
３４０）に送出する。命令デコードロジックは、制御ロ
ジック３０４Ａを備えており、これは全てのまたは特定
のタイプの命令のデコードの禁止または保留（及び禁止
解除／開始）をＣＰに行わせるものである（例えば、以
前の直列化命令の実行中は、重複不可能な状態で、或い
は、直列化命令のデコードを禁止するように、ある命令
を実行しなくてはならない時）。

【００２７】レジスタ管理システム３０６は、物理的な
レジスタ（浮動小数点レジスタアレイ３１２及び汎用レ
ジスタアレイ３１６）の、命令によって参照された対応
する論理レジスタへの指定を制御するものである。レジ
スタ管理システムの構造及び動作は、米国特許第４９０
１２３３号に、より詳細に記載されている。アドレス計
算要素（ＡＣＥ）３０８は、オペランドのアドレスを計
算するものである。

【００２８】図３のＣＰは、命令とデータを夫々、命令
デコードロジック３０４及びデータキャッシュ３１０か
ら受け取る、多数の特別な実行要素を備えている。従来
技術のシステムにおけるように、Ｉ−ＦＥＴＣＨロジッ
ク３０３に関連する従来の分岐履歴テーブル（ＢＨＴ）
は、分岐がどちらの方向を取るかを予測するものであ
る。このような分岐予測に応答して、予測した方向の後
続の命令を取り込み、そして条件にあわせて実行する。
分岐実行要素（ＢＸＥ）３２４は、分岐が実際に決定す
る道、及び予測が正確だったかを判断するのに従事する
ものである。浮動小数点実行要素（ＦＸＥ）３２２は、
物理的浮動小数点レジスタアレイ３１２に接続してあ
り、浮動小数点命令の処理に従事するものである。一般
的実行要素（ＧＸＥ）３２６は、物理的汎用レジスタア
レイ３１６に接続してある。ＧＸＥは、汎用レジスタ
（ＧＰＲ）を変更する或いは用いる単純な命令と、直接
移動（ＭＯＶＥ ＩＭＭＥＤＩＡＴＥ）のようないくつ
かの単純な記憶命令とを、実行するものである。

【００２９】システム実行要素（ＳＸＥ）はマイクロコ
ードで駆動する実行要素である。ＳＸＥマイクロコード
は、全て「タイプ３」の命令（後に詳細に説明する）を
実施するもので、ＣＰ回復マイクロコードを備えてい
る。システム実行要素３２８は、１組のレジスタ３１
８、即ち、作業用レジスタ３１８Ａ、制御レジスタ３１
８Ｂ、及びアクセスレジスタ３１８Ｃに接続してある。
ＳＸＥの作業用レジスタは、中間結果、記憶部からのデ
ータ、及び容易にアクセス可能に保持しておく必要のあ
るシステムデータのための、一時的記憶場所である。Ｓ
ＸＥ３２８は、プログラムステータスワード（ＰＳＷ）
３２９のビット０から３１までにも、接続してある。ビ
ット３２乃至６３は異なる扱いで、命令アドレス３０１
として参照される。ＳＸＥ３２８は、記憶部対記憶部タ
イプ（ｓｔｏｒａｇｅ ｔｏ ｓｔｏｒａｇｅ ｔｙｐ
ｅ）論理及び十進命令及び、ＰＳＷのロード（ＬＯＡＤ
ＰＳＷ）及び逐一実行開始（ＳＴＡＲＴ ＩＮＴＥＲ
ＰＲＥＴＩＶＥ ＥＸＥＣＵＴＩＯＮ）のようなシステ
ム制御機能を実行するものである。

【００３０】回復制御レジスタ３２７も、ＳＸＥ３２８
によって制御するようにしてある。回復制御レジスタ
（ＲＣＲ）３２７は、実行中に組立られ、システムエラ
ーから回復する時に用いられる、回復足跡（ｆｏｏｔｐ
ｒｉｎｔ）を維持する機構を提供するものである。ＣＰ
回復マイクロコードは、回復制御レジスタ３２７を、ロ
ードし、設定し、及び読み出し、そしてＣＰエラー回復
手順を実行する。

【００３１】分岐実行要素３２４を除く各実行要素は、
１組の関連する記憶バッファ３３２ａ−ｃを有する。こ
れらのバッファは、記憶を実行した命令が完了し、図２
の高速バッファ３１０及び２０６にデータを移動できる
ようになるまで、記憶されることになっている実行結果
を保持するものである。ＡＣＥ３０８、ＦＸＥ３２２、
ＢＸＥ３２４、ＧＸＥ３２６及びＳＸＥ３２８も、関連
する入力命令キュー（図示せず）を有する。

【００３２】データキャッシュ（Ｄ−キャッシュ）３１
０は、記憶キュー３１０Ａ、Ｄ−キャッシュメモリアレ
イ３１０Ｂ及びチェックポイント制御部３１０Ｃを備え
ている。記憶キュー３１０Ａは、記憶バッファ３３２Ａ
−Ｃにバッファされているオペランドの記憶データに対
するアドレス及び制御信号を含む。データキャッシュメ
モリアレイ３１０Ｂは、従来のランダムアクセスキャッ
シュメモリアレイである。データキャッシュチェックポ
イント制御部３１０Ｃは、いつチェックポイントの同期
が完了したかを判断するものである。データキャッシュ
３１０は、図２のＣＥＣのレベル２の高速バッファ２０
６に接続してある。

【００３３】完了／割り込み要素３４０は、命令の完了
及び命令の実行が終了した時に命令を論理順に完了する
こと、及び実行中に遭遇し得たいずれかのプログラムの
例外または保留されている非同期割り込みを認識するこ
とによって、命令の完了及び割り込み処理を制御する。
１つの命令を完了することの結果として、状態コード３
１４を更新することができる。これは、一方、分岐実行
要素３２４が予測した分岐を分析するために用いられ
る。

【００３４】命令アドレス３０１は、次に完了すべき命
令のアドレスであり、これは完了すべき直前の命令の結
果としての命令アドレスと同等なものである。これは、
ＳＸＥ３２８、完了／割り込みロジック３４０が発生す
る完了報告３４１、及び分岐目標アドレスによって、更
新するようにしている。

【００３５】アドレス計算要素（ＡＣＥ）３０８は、オ
ペランドアドレスを計算し、オペランド取り込み及び記
憶要求を発生し、更にこれらをＤ−キャッシュ３１０に
送り、Ｄ−キャッシュ３１０はそれらを命令ストリーム
によって指定された順で処理する。オペランド記憶要求
が出された時、種々のアドレス及びそのオペランド記憶
データについての制御情報を含む、記憶キュー３１０Ａ
に、エントリを配置する。オペランド記憶データを含む
命令を処理する時、実行ユニット（ＦＸＥ３２２、ＧＸ
Ｅ３２６、またはＳＸＥ３２８）は、記憶結果を発生
し、その結果を対応する記憶バッファ３３２（Ａ−Ｃ）
に配置する。

【００３６】図３の中央プロセッサは、いくつかの異な
る処理要素によって、複数の命令の同時にかつ順序を外
しての実行を可能とするタイプのものである。命令は順
序を外して実行することができるが、殆どの命令の結果
は、その命令を完了／割り込み要素３４０が「構造的に
完了」するまで、ＣＰ以外の他のシステム要素には見え
ないようにされている。命令の実行が終了し、その命令
に関連する全ての例外をテストし終り、更に命令が次に
論理的に完了すべきものである時、命令の完了が起こる
（即ち、順序を外して命令を実行したとしても、その命
令はそれらの論理プログラムの順序で完了するのであ
る）完了／割り込み要素３４０が発生し１つの命令の完
了を通知する「完了報告」３４１の結果として、Ｄ−キ
ャッシュ３１０は、その命令に対する記憶キュー３１０
Ａ内の全てのエントリを完了したものとして、マークす
る。引き続き、Ｄ−キャッシュ３１０は、記憶バッファ
３３２（Ａ−Ｃ）から記憶結果を取りだし、それらをＤ
−キャッシュアレイ３１０Ｂに書き込む。この記憶結果
を更に、同時にレベル２の高速バッファ（Ｌ２）２０６
に送り、そこに記憶する。Ｌ２ ２０６は、それに送ら
れた記憶がいつ「なされたか」についての指示を、Ｄ−
キャッシュ３１０に与える。本発明の目的のために、記
憶がＬ２ ２０６のある点に達し、それ以降エラーが殆
どあり得ないか、あるいはもはや特定のオペランド記憶
には関連し得ない時、記憶は「なされた」と考えるよう
にする。記憶が「なされた」と考えられる点以前のオペ
ランド記憶処理中に起こったいかなるエラーも、現行の
チェックポイント間隔に対して分離されることになる。
１回の記憶処理においてそのポイントを越えたエラー
は、分離されない。

【００３７】完了／割り込み要素３４０からの完了報告
の受信時に、レジスタ管理システム３０６は、そのポイ
ンタを更新し、この命令で変化したＧＰＲ及びＦＰＲ値
が、現在構造化された値（ａｒｃｈｉｔｅｃｔｅｄ ｖ
ａｌｕｅ）であり、状態コード３１４を更新し、更に命
令アドレス３０１を増分即ち変化することを示す。

【００３８】記憶バッファ３３２ａ−ｃ及びレジスタ管
理システム３０６は、取り込みだけでなく、いくつもの
未解決の分岐を越えて実行することを、プロセッサに可
能にさせるものである。この機構は、米国特許第４９０
１２３３号に詳細に記載されている。分岐の予測が正し
くない場合、論理的にその分岐以降の全ての命令が既に
終了していても、それらの結果をバッファしており、シ
ステムの残りの部分にはまだ見えないので、それらを無
効化することができる。プログラム例外も同様に作用す
る。即ち、プログラム例外を伴う命令が完了した時、そ
れより論理的に後の全ての命令を消滅させる。非同期割
り込みに対してプロセッサを可能化させる場合、１つの
命令が完了した時にそれらの非同期割り込みを処理する
ようにする。ここで再び、その点より論理的に後の命令
を無効化し、そして処理を他の命令ストリームに転換さ
せる。

【００３９】したがって、究極的な目的は、不正確に予
測した分岐または割り込みと同様にソフトエラーを処理
し、直前の命令の完了の結果としての状態と同等の状態
にＣＰを戻すことを可能にすることである。エラーが起
こると、それ以上の命令は完了できなくなり、こうして
チェックポイントを保存し、更に、一般的に、そのポイ
ント以降の命令を破棄し、こうして多数のチェックポイ
ント及び／または中間または最終結果を保持し、どの命
令をどのような順で再び実行すべきかについての懸念を
取り去ることができる。

【００４０】この方法は、一般的な回復アルゴリズムを
わかりやすくかつ簡素にするものである。プロセッサ
を、完了する直前の命令の結果として、それがそうであ
った状態に戻す。これは一貫した状態であり、構造的に
割り込み可能なポイントである。この点において、プロ
セッサは、命令が何であるかには係わらず、命令アドレ
ス内のアドレスから取り込みを開始することができる。
加えて、そのためにＣＰを可能化し、回復プロセス中保
留していたあるいは保留していたかもしれないいかなる
割り込みも、このポイントで処理することができる。全
体の回復プロセスの効果は、ＣＰを一貫したチェックポ
イントに戻すことである。命令の実行及び割り込みの処
理を、次に通常通り再開する。

【００４１】ＣＰの境界を越えてシステムの状態を変更
するような動作、またはレジスタ管理のような機構によ
ってハードウエアをカバーできないような動作について
は、不正確に予測した分岐または割り込みからの回復と
同じ技法を用いて、実行の効果を取り消すことは不可能
である。したがって、ある特別なハードエア、チェック
ポイント設定技術、及びエラー回復中の処理によって、
ＣＰを、完了する直前の命令と同等の状態に戻すか、あ
るいはチェックポイントを不良動作を越えて、その完了
の結果としての状態に進めるようにする。

【００４２】本発明の好適実施例は、中央プロセッサが
実行する全ての動作を３つの回復タイプの内の１つに区
分することを含むものである。動作と命令という用語
は、相互交換可能に用いられ、ＥＳＡ／３９０ ＰＯＰ
で指定された命令並びにプログラムの機械に依存した実
施、及び非同期割り込み、オペレータ機能、及びＣＰが
実行する他の作業単位を意味する。区分の決定を行う
際、動作が操作する、構造化され機械に依存する機構、
及びこれらの機構をどのように操作するかを基にする。
動作をタイプに分類することにより、各命令を独立して
処理する代りに、回復を３つの広いアルゴリズムに一般
化することができるようになる。

【００４３】どの区分にある動作を分類するかを決定す
るシステム機構は、あわせてシステムの状態を定義する
構造化された構造及び機械依存構成の両方を含んでい
る。構造化された機構とは、ＥＳＡ／３９０ＰＯＰで定
義されたデータ構造を意味する。この区分に含まれるの
は、汎用レジスタ、浮動小数点レジスタ、アクセスレジ
スタ、制御レジスタ、ＰＳＷ、及び命令アドレス、記
憶、サブチャンネル、日付時計の時間、保留中の割り込
み、等である。機械依存機構とは、ＰＯＰ内の一意的構
成では具体的に特定されないアーキテクチュアまたは動
作モードの状態を定義するための、システムの実施によ
って要求される構造である。機械依存機構の例は、ＣＰ
がインタープリタ実行モードで実行していること、どん
な機能（ｆｅａｔｕｒｅ)がオンラインにあるか、及び
記憶部内の制御ブロックの位置を示す指示を備えること
ができる。

【００４４】タイプ１の動作は、記憶部、汎用レジス
タ、浮動小数点レジスタ、アクセスレジスタ、状態コー
ド、及び「レジスタ管理のような」制御を備えている他
のプロセッサ機構のみを変更するものである。これらの
変化は、動作が完了した時のみ、見ることができる。こ
れらの動作を通常互いに同時に、かつシーケンスを外し
て実行するので、したがって、以前の不正確な分岐予測
または割り込みによって消えることができるよう要求さ
れる。これらの命令が完了する前には、それらの実行の
効果は、他のいかなるシステム要素からも見ることはで
きない。１つ以上のこれらの動作が実行中または完了を
待っている間にソフトエラーが発生した場合、用いる回
復チェックポイントは、直前の命令完了の結果としての
ＣＰの状態と同等であり、これは、完了した直前の命令
の後にかけられた割り込みを処理する前の、ＣＰが戻ら
なくてはならなかったであろう状態とも同等である。タ
イプ１の命令の回復は、完了すべき直前の命令の結果と
してＣＰがそうであった状態にＣＰを戻すこと、命令の
取り込みの開始、及び割り込みの処理を含む。タイプ１
の命令の例は、ＧＸＥ３２６及びＦＸＥ３２２が実行す
る全ての命令、及び、記号移動（Ｍｏｖｅ Ｃｈａｒａ
ｃｔｅｒ）、長記号移動（Ｍｏｖｅ Ｃｈａｒａｃｔｅ
ｒ Ｌｏｎｇ）、及び比較及び交換（Ｃｏｍｐａｒｅ
ａｎｄ Ｓｗａｐ）である。

【００４５】タイプ２の動作は、タイプ１の動作でリス
トしたもの以外の機構を変化させるものである。これら
は、通常、ＰＳＷ、制御レジスタ及びインタープリタ式
実行指示等のような制御機構である。直前の命令を完了
した時にこれらの機構が持っていた値を保持するバック
アップ機構を、維持する。タイプ２の命令は、一度に１
個、論理的にプログラムされたのと同じ順で実行される
ので、機能的に、不正確に予測された分岐及び論理的に
早い割り込みから回復することを必要としない。これら
のタイプの命令は、完了する直前の命令の結果としてプ
ロセッサがそうであった状態に、プロセッサを戻すこと
によって、ソフトエラーからも回復することができる。
これは、他のシステム要素がそれらの実行のいかなる結
果をも見ていないからである。タイプ２の命令に対して
は、これはレジスタ管理システム３０６のバックアッ
プ、記憶バッファ３３２ａ−ｃからの未完了記憶の浄化
等のみでなく、バックアップ機構からのバックアップデ
ータまたはチェックポイントデータの取り出し、及びそ
れを実際の機構に配置することも含む。レジスタ管理ス
キームのような、より洗練されたチェックポイント設定
機構を、タイプ２の動作によって変更された機構のため
に、構築することができることに、注意されたい。これ
らの機構は通常のエラーがない動作では用いられないの
で、ハードウエア量及び複雑さを通常正当化することは
ない。

【００４６】図４は、タイプ２の動作によって操作する
ことができる、典型的な機構を示すものである。これ
は、レジスタ４０２とそのバックアップまたはチェック
ポイントレジスタ４０４として、実施されている。アク
ティブレジスタ４０２の更新は、実行中、入力４１０上
のＣＰ２０２の要素（例えば、ＳＸＥ３２８またはＡＣ
Ｅ３０８）からのデータを受け取ることによって、行わ
れる。アクティブレジスタの値を、ＣＰが命令を実行し
ている時にも用い、出力４１２を用いてＣＰによって取
り出すようにする。機能的に、アクティブレジスタのみ
が通常のエラーのない動作に必要とされるものである。
１つの完了しつつある命令の結果として、アクティブレ
ジスタ内の値を、入力４０６を介してバックアップレジ
スタ４０４に配置する。ソフトエラーから回復する時、
バックアップレジスタ内の値を、入力４０８を介してア
クティブレジスタに移動することができる。これは、チ
ェックポイント値がアクティブレジスタに戻るための直
接路を設ける（図４にパス４０８として示す）ことによ
って、実施することができる。或は、実行ユニットのデ
ータ流を操作することによって、チェックポイント値を
アクティブレジスタにロードすることができる。ＣＰの
種々の処理要素内には、このようなタイプ２の機構をい
くつでも備えることができることを、理解すべきであ
る。例えば、バックアップまたはチェックポイント動作
のためにＳＸＥ３２８内にこのような機構を１つ以上設
けて、一方このような機構の別のものをＡＣＥ３０８に
設けることができる。

【００４７】図５は、一般的なタイプ２の動作の実行の
見本を示したものである。サイクル１では、完了／割り
込みロジック３４０が完了報告を発生する。これによっ
て、チェックポイントレジスタ４０４内の値をアクティ
ブレジスタ４０２内の値Ｘに等しく設定することにな
る。サイクル２では、タイプ２の命令が実行を開始す
る。この点において、アクティブレジスタ４０２とチェ
ックポイントレジスタ４０４の双方は、完了する直前の
命令の結果として、機構の値Ｘを有する。アクティブレ
ジスタ４０２をサイクル３で（値Ｗに）更新する。チェ
ックポイントレジスタ４０４は、完了する直前の命令の
結果として、値Ｘを未だ保持していることに注意された
い。サイクル６で、タイプ２の命令に対して完了報告を
発生する。サイクル７で、チェックポイントレジスタは
アクティブレジスタの値（Ｗ）を取る。加えて、この命
令によって更新されたいかなるタイプ１の機構も、サイ
クル７の間にこの完了報告によって更新されるようにな
っており、したがって、チェックポイントは一貫性があ
るものとなる。タイプ２の動作の例は、ロード制御（Ｌ
ｏａｄ Ｃｏｎｔｒｏｌ）、ＰＳＷロード（Ｌｏａｄ
ＰＳＷ）及びシステムマスクのセット（Ｓｅｔ Ｓｙｓ
ｔｅｍ Ｍａｓｋ）である。

【００４８】タイプ３の動作は、次の点でタイプ１及び
２とは異なるものである。

【００４９】ａ．それらがシステム機構を操作する方法
は、命令が完了する前に、他のシステム要素が、いくつ
かあるいは全ての結果を、見ることができるようにして
いる。または、 ｂ．操作される機構のタイプは、命令が始まる前に機構
が持っていた値に機構を回復することが正しい結果を生
ぜず、更に、更新が構造的または実施の制約によって、
命令の完了とは同期することができないような性質のも
のである。

【００５０】一般的に、タイプ３の命令は、「ノーリタ
ーンのポイント」を有するものである。即ち、タイプ３
の命令がそれらの結果を他の要素に見せる時まで、また
はそれらがクリチカルな機構を更新するまでは、タイプ
１及びタイプ２の動作を無効化するのに用いたのと同じ
バックアップ手順を用いて、それらを消失させることが
できる。そのポイントの後では、それらを消失させるこ
とができないので、特別なアルゴリズムを用いて回復し
なくてはならない。

【００５１】タイプ３の動作のいくつかの例がこのポイ
ントを例示している。ページイン（Ｐａｇｅ Ｉｎ）及
びページアウト（Ｐａｇｅ Ｏｕｔ）はタイプ３の動作
である。図２のシステムのＰａｇｅ Ｉｎ及びＰａｇｅ
Ｏｕｔ命令は、中央プロセッサ２０２ａ−ｃに、４ｋ
ページのデータを中央記憶部２０８へ或はそこから移動
するように要求する。Ｐａｇｅ Ｉｎ及びＰａｇｅ Ｏ
ｕｔ命令は、構造的に同期するように定義してあるの
で、このデータ移動は、動作の完了時に見ることがで
き、更に、図２の拡張記憶部−中央記憶部のデータ転送
経路は、記憶バッファと同等の機構を備えていないの
で、転送は中央プロセッサ内の命令の完了前に生じる。
したがって、移動するデータは、ページング命令を実行
する中央プロセッサ以外の要素によって、見ることがで
きる。この命令を実行している時にエラーが起きた場
合、中央記憶部または拡張記憶部が既に変更されている
ので、データ移動の結果を消失させることはできない。

【００５２】タイプ３動作の他の例は、ＥＳＡ／３９０
Ｉ／Ｏの命令及び割り込みである。前述のように、図２
の中央プロセッサ２０２ａ−ｂとＩ／Ｏサブシステム２
１０ａ−ｂとの間の通信は、記憶部内の制御ブロックと
呼ばれるデータ領域へのインターロックした更新を用い
て、達成することができる。この実施を用いると、記憶
部にあるロックバイト内の識別用タグを見ている他の要
素はどれでも、記憶部内のデータを用いずにロックのオ
ーナーがそれを開放するのを待つか、或は、オーナーが
割り込みの場合のように要求を処理し、割り込みを得る
ためにその局部イニシアティブ（ｌｏｃａｌ ｉｎｉｔ
ｉａｔｉｖｅ）をリセットすると仮定する。一旦プロセ
ッサが制御ブロックにそのソフトロックを配置したな
ら、制御ブロックの内容の変更を開始し、これによって
Ｉ／Ｏサブシステムの構造化された状態を変更する。し
たがって、タイプ１及びタイプ２の命令に対して、記憶
バッファが直前の命令の完了時に設定したチェックポイ
ントを保護していても、記憶バッファをタイプ３の動作
によって用いる態様が、完了すべき直前の命令に関して
一貫性を失わせることになる。ロッキングプロセスを開
始した後のいずれかのポイントでエラーが発生すると、
完了すべき直前の命令の結果としての状態にＣＰを戻す
ことは、システムへの変化を取り消すことにはならな
い。

【００５３】他の要素が変化を見ていないからではな
く、古い値を回復することが不正確な結果を生じること
になるために、変化した機構を直前の命令完了の結果と
しての値に戻すことによって、取り消すことができない
命令の簡潔な例は、セットクロック（ＳＥＴ ＣＬＯＣ
Ｋ）命令である。時間は連続して過ぎて行くので、他の
準備をしなければ、命令の開始時のクロックの値をセー
ブしそれを回復中に元に戻すことは、クロックの値を遅
らせる原因となる。

【００５４】タイプ３の命令のための回復アルゴリズム
は、通常３つの風味（ｆｌａｖｏｒ）の内の１つを有し
ている。最初の風味は、動作によってなされた変化を浄
化することを含む。ＣＥＣの構造化された状態を変えな
い限り、命令によって行われた変化を消失させることが
できる。その１例は、Ｉ／Ｏ回復にある。命令が記憶部
に起こした唯１つの変化が、制御ブロック内にソフトロ
ックを配置することであれば、構造化された機構には変
化がなく、回復アルゴリズムはこの制御ブロックのロッ
クを解除し、Ｉ／Ｏ動作が始まらなかったなら、システ
ムがそうなっていた状態にシステムを戻すことができ
る。

【００５５】タイプ３の動作の第２の風味は、中間チェ
ックポイントの設定することと、動作の実行において、
エラーが発生するまでにプロセッサがどこまで達したか
の足跡を保持することを含む。ＣＰの状態を直前の中間
チェックポイントに戻し、回復制御の下で動作を終了し
完了させる。このステップが完了した後、ＣＰをもう一
度命令完了の結果としての一貫した構造化状態とし、そ
して前述のように実行を再開することができる。

【００５６】タイプ３の回復の最後の風味は、回復制御
の下で再び命令全体を再実行することである。これらの
動作を再度取り込まずに動作の再試行を強制するため
に、情報を保持する。この形式の回復を利用する動作が
そのようにできるのは、アーキテクチュアが多数の記憶
部へのアクセスを許可するからであるか（ページング命
令との場合のように）、または、他のシステム要素がな
された変化を見ることができないからである（ＳＥＴ
ＣＬＯＣＫとの場合のように）。

【００５７】全てのシステム状態機構は、チェックポイ
ントに戻るための機構を必要とするか、或いは、タイプ
３のアルゴリズムを用いて特別に処理しなくてはならな
い。「レジスタ管理のような」スキーム、記憶−バッフ
ァ状機構及びチェックポイントレジスタに加えて、シス
テム機構のためにチェックポイント値を与える他の技法
が存在する。一例は、図２のＣＰに対する非同期割り込
みのために開発されたチェックポイント機構である。非
同期割り込みに対するイニシアティブの局部コピーは、
ＣＰ内に保持してある。これらは、保留された非同期割
り込みの容易にアクセス可能な指示を与えるものであ
る。しかしながら、割り込みイニシアティブのマスタコ
ピーを、記憶部内の制御ブロックと定義する。割り込み
を保留にするか、或いは処理する時、指示を制御ブロッ
ク内に配置すると共に、局部コピーを更新する。これ
は、記憶バッファの同期能力をチェックポイントの割り
込みイニシアティブに利用することを、ＣＰに許すもの
である。エラーが生じると、ＣＰは記憶部内の情報に基
づいてその局部コピーを元に戻す。

【００５８】図３のＣＰにおいて、完了／割り込み制御
部３４０が、命令が完了したことを完了報告３４１によ
って、判断しかつ通知した時、再試行チェックポイント
を設定する。この信号は記憶を解除し、レジスタ管理シ
ステム３０６を更新し（本質的にはＧＰＲとＦＰＲとを
更新する）、ＰＳＷと他のプロセッサ機構を全て１サイ
クル中にバッファする。したがって、１マシンサイクル
で、ＣＰは「１つの命令を完了する前」から「その命令
を完了した後」に変化する。タイプ１及び２について
は、これは命令処理の終端で１度生じるものであり、命
令の完了前にハードウエアの不良が生じた場合、直前に
完了した命令の結果としてＣＰがそうであった状態に、
ＣＰを戻し、命令ストリーム内のこのポイントから動作
を再開する。しかしながら、タイプ３の動作は、典型的
に、実行中にいくつかの再試行チェックポイントを設定
する。これを行なうために、プロセッサはタイプ１及び
２のチェックポイント設定ハードウエアを利用し、タイ
プ３の動作の実行中に中間チェックポイントを設定す
る。

【００５９】中間チェックポイントは、命令完了によっ
て設定されるチェックポイントと同様な方法で、設定す
る。解除信号または変更した終了報告を、完了／割り込
み制御部３４０に送る。この変更した終了報告を、最終
完了報告を発生する真の即ち「最終」終了報告（完了し
た実行ステップ、テストした全ての割り込み、次に完了
する命令）と同じ規則を用いて、完了／割り込み制御部
で処理し、変更したまたは中間の完了報告を発行する。
この中間完了報告は、レジスタ管理システム３０６を更
新し、更に記憶バッファ３３２Ａ−Ｃを解除することに
よって、中間チェックポイントを設定させる。

【００６０】しかしながら、タイプ３の命令は未だ進行
中であるので、全ての機構を中間完了報告によって進ま
せるのではないことに、注意されたい。例えば、中間ポ
イントで命令アドレスを変えることは正しくない。この
機構は、タイプ３の命令を、いくつかの正確なチェック
ポイントまたは回復ウインドウに分割（ｂｒｏｋｅｎｉ
ｎｔｏ）することを可能にする。これらのチェックポイ
ントの設定を必要とするポイントは、異なる回復アルゴ
リズムが必要となるようにシステムの状態がいつ変化す
るかに依存する。しかしながら、全てのチェックポイン
トを完了報告と同期させる必要はない。（図３のＣＰで
は）クロックの更新を完了報告に結びつけていないの
で、ＳＥＴ ＣＬＯＣＫ命令はこのような命令の一例と
なるものである。

【００６１】クロック設定機能を実施するための別の代
替方法もあり、それによって結果的に回復がより簡素に
なることもあることを、理解すべきであろう。例えば、
ＳＥＴ ＣＬＯＣＫ機能を扱う１つの方法は、２つのク
ロックを備え、１つを現在の命令によって変更し、他の
ものがバックアップコピーを与えるようにするものであ
る。別の代替は、更新を１サイクルで実行し、完了報告
と同期するようにクロックを構築するものである。

【００６２】タイプ３の動作には唯一の浄化即ち処理が
必要なので、エラーが起きた場合に、特別な処理が必要
であるか、そしてその必要な処理とは何なのかを判断で
きるようにしなくてはならないため、ＣＰはそれがタイ
プ３の動作を実行していることを思い出す方法を必要と
する。また、これらの回復足跡を、完了報告によってチ
ェックポイントを決めた機構の再試行チェックポイント
の設定と同期させ、プロセッサが１つのチェックポイン
トから別のチェックポイントに移動するにつれて、適切
な回復動作を指定するようにしなくてはならない。加え
て、以前のチェックポイントの動作は首尾よく行なわれ
たという仮定を、回復アルゴリズムのための基準とし
て、用いることができる。

【００６３】回復を制御し、足跡を維持するための中心
的構成物は、回復制御レジスタ３２７（図６により詳細
に示す）である。回復制御レジスタ３２７を、２つのマ
ルチビットレジスタ、即ち、ステージ型レジスタ（ｓｔ
ａｇｅｄ ｒｅｇｉｓｔｅｒ）５０２ａ−ｂと直接レジ
スタ５０４ａ−ｂとして具体化してあり、これらのレジ
スタは両方とも、新しいデータを入力しない時またはこ
れらのレジスタを明示的にリセットした時、それらの以
前の値を保持するようなタイプのものである。直接レジ
スタ５０４ａ−ｂは、回復中に用いる情報を含んでい
る。ステージ型レジスタ５０２ａ−ｂは、再試行チェッ
クポイントを変える前に足跡を組み合わせるためのプラ
ットフォームである。本実施例では、ＣＰマイクロコー
ドが全てのタイプ３動作を実行し、したがって、これら
の動作のための回復足跡を組み立てるようにする。マイ
クロコードは、いずれかのレジスタ上で、「ＳＥＴ」、
「ＡＮＤ」及び「ＯＲ」機能５０６を用いることによっ
て、動作することができる。新しいチェックポイント値
を設定する時、これらの演算子の選択、及び示したレジ
スタを分離する決定を行ない、最大の柔軟性をマイクロ
コードに備えるようにした。

【００６４】タイプ３のアルゴリズムが、回復足跡が直
ちに変わることを必要とする時、マイクロコードは直接
レジスタ上で動作する。クロックの設定は直接マイクロ
コードの制御の下で行なわれ、完了とは同期しないの
で、マイクロコードは直接ＲＣＲとクロックとを同時に
設定する。しかしながら、回復足跡を、変化を必要とす
る事象と同期させる必要がある場合、例えば、記憶の解
除の場合、マイクロコードは適切な足跡をステージ型レ
ジスタ５０４ａ−ｂに入力し、完了／割り込みロジック
３４１に解除信号を発行する。この解除を処理し、完了
報告として可変サイクル数後に同報通信（ｂｒｏａｄｃ
ａｓｔ）を行なった時、チェックポイントを進め、直接
レジスタ５０４ａ−ｂを同じサイクルで更新することに
より、１つの回復ウインドウから次のものへの明らかな
遷移を可能とする。直前の終了報告の結果生じる直前の
命令の完了時に、両方のレジスタをリセットする。タイ
プ３の動作は完了し、そして足跡はもはや適用されな
い。

【００６５】プロセッサにおいてハードウエアの不良が
発生した場合、そのウインドウで操作されているデータ
がエラーによって汚染されている可能性があるので、現
行の回復ウインドウの完了を阻止する。更に、直接レジ
スタ５０４ａ−ｂの更新も阻止し、実際に完了した直前
の再試行チェックポイントと一貫性がある回復足跡を、
直接レジスタが含んでいるようにする。

【００６６】全てのソフトエラーに対して、ＰＣＥ２１
６にエラー状態を警報し、この実施例において、ＣＰ２
０２ａ−ｃで回復動作を連続的に動作させる。まず、Ｐ
ＣＥ２１６がリセットを開始する。次に、マイクロコー
ド浄化アルゴリズムを実行する。リセットと浄化アルゴ
リズムとの組み合わせにより、データフローをリセット
し、未完了記憶及びレジスタ更新を含む、未完了チェッ
クポイントデータを破棄する。ＣＰマイクロコードは、
次に、ＣＰエラー指示を試験して、ＲＣＲを含むチェッ
クポイント機構のいずれかがエラーによって劣化したか
を確かめる。ＲＣＲがエラーによって劣化していた場
合、プロセッサをチェック中止状態に切り換える。他の
チェックポイント機構が損傷をうけている場合、ＥＳＡ
／３９０ＰＯＰによって定義されているような、適切な
損傷レベルを指示するマシンチェック割り込み（システ
ム損傷マシンチェックまたは命令処理損傷等）を発生す
る。チェックポイントが有効であれば、再試行スレショ
ルド（例えば、７回の再試行の不成功）に達したかをテ
ストするマシンチェックのみを発生する。次のステップ
もＰＣＥ２１６が開始するものであるが、これは、回復
制御レジスタ内の回復足跡情報を用いて適切な回復動作
を行なう、特別なマイクロコードルーチンを実行するも
のである。

【００６７】前述のように、レジスタ５０２ａ−ｂ、５
０４ａ−ｂの各々を２つのビットグループに分割してあ
る。レジスタ５０２ａ及び５０４ａ内のビットを単一ビ
ットとして用い、ＣＰを論理的に一貫性のある状態に戻
すことを要求される、いかなるタイプの特別な動作で
も、マイクロコードに知らせる特定の意味を、各々のビ
ットに持たせるようにする。これらのビットは同時に設
定でき、通常１つ以上の動作に用いるものである。この
ようなビットの１つは、回復に必要なデータまたはアド
レスをＳＸＥの作業レジスタにセーブしてあることを示
す、「作業レジスタ要求」ビットである。他の例は、Ｃ
Ｐが記憶部内にソフトウエアによるロックアウトを有す
ることを意味する、「制御ブロックロック」である。ス
テージ型及び直接レジスタ双方の後の半分５０２ｂ、５
０４ｂに含まれるビットは、例えば、「進行中のクロッ
クの設定」のような、特定の命令回復アルゴリズムを実
行する必要があることを（即ち、エラー時に特定の動作
が進行中であったこと）、マイクロコードに示す、エン
コードしたアルゴリズム番号を含んでいる。

【００６８】種々のコードポイントを、ＣＰマイクロコ
ードによって、定義し、設定し、そして解釈する。これ
は、いかなるハードウエア依存性をも除去し、ＣＰマイ
クロコードに、新しいコードポイントを付け加えたり、
既にあるコードポイントを変更したりする、柔軟性を与
えるものである。このコードポイント及び定義は、どの
マイクロコードアルゴリズムがそれらを設定するか、及
びどの回復アルゴリズムがそれらを解釈するかに基づい
て、なされるものである。

【００６９】回復制御レジスタは、クリチカルな状態変
化と同期してロードされるので、機械の与えられた状態
に対して正しい回復アルゴリズムを常に含んでいる。し
たがって、いつアルゴリズムを設定したか、及び機械の
状態変化が実際に起こったかについての曖昧さはない。

【００７０】ＥＳＡ／３９０アーキテクチュアは、ある
命令が「チェックポイントで同期する」ことを必要とす
る。更に、いくつかの命令を実行前にチェックポイント
で同期するように指定し、他の命令を実行前に、そして
いくつかの命令は実行の前後に、同期するように指定す
る。構造化したチェックポイント同期動作の時に、その
動作に先立つ命令の実行に関連する全てのエラーをチェ
ックし、適切な命令アドレスと共に報告しなくてはなら
ない。これを行なうことによって、どのソフトウエアチ
ェックポイント間隔でエラーが発生したのか、及びどの
命令グループが影響を受けたのかを、ソフトウエアが判
断することができる。そして、適切なソフトウエア回復
動作を行なうことができる。

【００７１】図２のＣＰにおいて、記憶データに生じた
エラーを除いて、いずれかの機構に関連する全てのエラ
ーを、命令が完了する前に、報告する。記憶データに
は、記憶バッファにて、完了したことをマークするが、
まだ高速バッファに書き込まなければならない。このウ
インドウ内のプログラム記憶部への記憶データに起こる
エラーを、ＥＳＡ／３９０ＰＯＰで定義されているよう
に記憶部論理有効性ビットがゼロであるような、マシン
チェック割り込みによって、ソフトウエアに報告しなく
てはならない。加えて、それを正しいソフトウエアチェ
ックポイント間隔と関連付けなければならない。

【００７２】チェックポイントの同期化は、動作のタイ
プ分類に、別の要素を付加えることになる。ＥＳＡ／３
９０ＰＯＰでは、チェックポイント同期化命令は、３つ
の動作タイプ全てに見出される。無条件分岐（ＢＣＲ
Ｆ０）及びアドレス空間制御の設定（ＳＡＣ）は、チェ
ックポイントを同期させるタイプ１の命令である。ＰＳ
Ｗのロードは、タイプ２のチェックポイント同期命令で
あり、Ｉ／Ｏ命令の多くは、チェックポイントを同期さ
せるタイプ３の動作である。

【００７３】タイプ１の命令は、以前の記憶データ全て
が高速バッファに到達するまで、完了できないようにな
っている。タイプ２及び３の命令は、以前の記憶データ
全てが高速バッファに到達するまで、中間再試行チェッ
クポイントを設定できないようになっており、更に、そ
れら自身の記憶データが高速バッファに入力されるま
で、それら自体も完了することができないようになって
いる。この結果、タイプ２及びタイプ３の命令について
は、その記憶データをクリアするのを待っている時、付
加的な回復ウインドウが各命令の終了時に存在すること
になる。もしエラーが発生すると、回復アルゴリズムが
命令アドレスを調整して、不良となったソフトウエアチ
ェックポイント間隔を指示する。したがって、この回復
アルゴリズムは、タイプ２及び３自体の唯一の回復アル
ゴリズムに加えて、全てのタイプ２及び３のチェックポ
イント同期命令に対する回復動作の一部となる。

【００７４】次の章では、タイプ３の命令を二例、チェ
ックポイントをどのように設定するか、回復足跡及びこ
れらの動作を再試行するのに用いるアルゴリズムを保持
するための回復制御レジスタの用法を例示しながら、詳
細に紹介する。

【００７５】ＥＳＡ／３９０ＰＯＰ命令ＰＡＧＥ−ＩＮ
は、４ｋのデータ１ページ分を、拡張記憶部２１２から
中央記憶部２０８に移動させるもので、ＳＸＥ３２８が
実行する。これは、同期命令であり、データの移動を、
命令の完了と同時に完了させなくてはならないことを意
味する。ＥＳＡ／３９０ＰＯＰは、この命令が、その実
行前後で、構造的にチェックポイントが同期すること
を、要求する。

【００７６】図７は、ＰＡＧＥ−ＩＮ命令の実行ステッ
プを示すフローチャートである。ＰＡＧＥ−ＩＮ命令の
最初のステップ６０２は、命令の設定、例外のチェッ
ク、オペランドアドレスの計算等からなるものである。
次に、ステップ６０４で、オペランドアドレスを、ＳＸ
Ｅの作業レジスタにセーブし、後にエラーが発生した場
合に回復に用いるようにする。この点において、全ての
設定タイプの作業は完了したが、構造化した機構をまだ
変更していない。この動作は、構造的にチェックポイン
トの同期を要求されるので、以前の命令からの記憶デー
タを全て高速バッファに安全に送出するまで、今のとこ
ろ待っていなくてはならない（ステップ６０６）。この
待機ステップは、ページ命令の実行においてできるだけ
遅く実行し、記憶プロセスを命令の設定と重複させるこ
とができるようにしたことに、注意されたい。ここで、
マイクロコードは、ページ要求を発行する用意ができた
ことになる。

【００７７】ステップ６０７で、「作業用レジスタを回
復のために必要とする」及び「ＰＡＧＥ−ＩＮ進行中」
を示す直接回復制御レジスタ内のビットをセットし、ス
テップ６０８でページ要求を発行する。本実施例ではペ
ージ要求の解除が直ちに起こり、そして命令の完了には
同期しないので、この場合直接回復制御レジスタを用い
ることに注意されたい。すると、マイクロコードは、状
態を示すページ要求への応答を待ち（ステップ６１
０）、それに応じて状態コードを設定する（ステップ６
１２）。ＰＡＧＥ−ＩＮ命令に対する状態コードの設定
は、３９０／ＥＳＡＰＯＰに詳細に記載されている。

【００７８】一旦ページ要求への応答が受け取られ、状
態コードを設定したなら、プロセッサは、その動作の実
行フェーズを完了したことになる。マイクロコードは、
次に、アーキテクチュアが要求するようにチェックポイ
ントの同期を行ない（ステップ６１４において）、その
命令を終了する（ステップ６１６において）。最後に、
ステップ６１８で、完了／割り込みロジック６１８は、
ＰＡＧＥ−ＩＮに対して、完了報告を発行する。完了報
告の結果として、直接及びステージ型回復制御レジスタ
の両方をクリアする。

【００７９】図８は、ＰＡＧＥ−ＩＮ命令の実行ステッ
プを示す時間線、新しいチェックポイントを設定する
点、及び種々の回復ウインドウである。チェックポイン
ト１を、完了すべき直前の命令の結果として設定する。
その点からステップ６０７を含むところまで、ＰＡＧＥ
−ＩＮ命令は依然としてタイプ１の回復ウインドウにあ
る。この時点では、取り消すことができない機構をまだ
更新しておらず、ほかの要素はその結果を全く見ていな
い。このウインドウにてエラーが発生すると、プロセッ
サをチェックポイント１に戻すことになる。ＲＣＲは、
この実施のために定義した、特別な処理を必要としない
ことを意味する値０を有している。したがって、デコー
ディング及び実行はチェックポイント１から回復する。

【００８０】直接回復制御レジスタをステップ６０７の
結果として設定する時に、チェックポイント２を設定す
る。そして、ページング要求を発行する。この点から
後、他の要素は、主記憶部にページングされているデー
タを見ることができ、そして、システムの状態を、チェ
ックポイント１のそれに戻すことはできない。しかしな
がら、アーキテクチュアは複数のページング命令に対す
る多数の記憶部のアクセスを許すので、チェックポイン
ト２の設定の後にエラーが発生した場合、回復過程が回
復制御レジスタに質問した時、「作業用レジスタを回復
のために必要とする」ビットがオンであること及び進行
中の「ＰＡＧＥ−ＩＮ」アルゴリズムコードを調べるこ
とになる。これは、回復マイクロコードにこの場合を扱
う特別なルーチンを実行させることになる。

【００８１】「回復のために必要な作業用レジスタ」
（ＷＲＲＲ）ビットは、アルゴリズムに必要なデータ、
この場合主記憶部のアドレス及び拡張記憶部のブロック
番号が、作業用レジスタ内にあることを示すものであ
る。エラーが発生して作業用レジスタ内のデータを損傷
したような場合、この動作の回復は不可能であろう。Ｗ
ＲＲＲビットを設定しない時、作業用レジスタ内のデー
タをリフレッシュ即ちリセットして、それらに影響を与
えているエラーからの回復を可能とする。作業用レジス
タ内のデータがエラーの影響を受けていない場合、マイ
クロコード回復ルーチンに移り、ページ命令を回復す
る。この回復の第１のステップは、未処理のいかなるペ
ージング要求をも浄化することである。これは、拡張記
憶部をプロセッサと再同期させることになる。次に、回
復マイクロコードは、拡張記憶部にページング要求を再
発行し、回復制御の下でその動作を完了する。回復の完
了時に、完了報告も発行し、これが回復制御レジスタを
リセットし、そして実行が通常通りに再開する。

【００８２】ＥＳＡ３９０ ＰＯＰに定義してあるＩ／
Ｏ命令及び割り込みを、次の４つの種類に分類すること
ができる。

【００８３】ａ．Ｉ／Ｏサブシステムと非同期的に通信
するＩ／Ｏ命令。

【００８４】ｂ．Ｉ／Ｏサブシステムと同期的に通信す
るＩ／Ｏ命令。

【００８５】ｃ．Ｉ／Ｏサブシステムとは通信しないＩ
／Ｏ命令。

【００８６】ｄ．Ｉ／Ｏ割り込み。

【００８７】この文脈では、Ｉ／Ｏサブシステムとの同
期通信とは、中央プロセッサ２０２ａ−ｃがＩ／Ｏサブ
システムに、ある機能を実行するように要求し、命令を
完了し命令ストリーム内の次の命令を続ける前に、Ｉ／
Ｏサブシステムがタスクを完了するまで待つことを、意
味する。非同期命令は、一旦中央プロセッサが機能を要
求したら、Ｉ／Ｏサブシステムがその要求した機能を完
了するのを待たずに、中央プロセッサは命令を完了し、
命令ストリーム内の次の命令を続けることを、意味す
る。

【００８８】中央プロセッサ２０２ａ−ｃは、制御ブロ
ックと呼ばれる記憶部内のデータ領域を用いて、Ｉ／Ｏ
サブシステムと通信する。中央プロセッサは、要求が制
御ブロック内で未処理の状態にある時、Ｉ／Ｏサブシス
テムに制御ブロックを取り込み、要求を捜すことを開始
させるように、Ｉ／Ｏサブシステムに指示する。同様
に、Ｉ／Ｏサブシステムは、Ｉ／Ｏ割り込みが未処理の
状態の時、中央プロセッサに指示を与える。

【００８９】Ｉ／Ｏ回復の基本的戦略は、システムにＩ
／Ｏ動作の実行の前のチェックポイントにバックさせる
ことである。システムの構造化された状態は動作の実行
中に更新されるので、これは常に可能なことではない。
これらの場合の戦略は、中間チェックポイントに戻し、
命令または割り込みの実行を終了させることである。

【００９０】図９、１１、１３及び１５は、非同期的に
Ｉ／Ｏサブシステムと通信する命令、Ｉ／Ｏサブシステ
ムとは通信しない命令、同期的にＩ／Ｏサブシステムと
通信するＩ／Ｏ割り込み及び命令と、夫々関連する、実
行の流れを示した流れ図である。図１０、１２、１４及
び１６は、これらのＩ／Ｏ動作の実行ステップ、新しい
チェックポイントを設定する点、及び種々の回復ウイン
ドウを示す時間線である。同じ番号を付したステップ
は、図９及び１０、１１及び１２、１３及び１４、及び
１５及び１６の対応するステップを示す。

【００９１】図２のＩ／Ｏサブシステムと非同期的に通
信するＩ／Ｏ命令を実行するためには、まず、ロックす
べき制御ブロックのアドレスをセーブするのに用いる作
業用レジスタを、図９のステップ７０２でクリアする。
中央プロセッサは、次にステップ７０４で、以前の命令
からの全ての記憶データを高速バッファに書込むまで待
つことによって、チェックポイントの同期を行なう。こ
れは、Ｉ／Ｏ命令のいかなる記憶をも解放する前、また
はいかなる構造化した機構をも呼戻し不可能に変更する
前に、行わなければならない。次に、ステップ７０６
は、ステージ型ＲＣＲ内の「制御ブロックロック」ビッ
ト（ＣＢＬ）をセットする。この足跡は、完了報告を受
け取るまで、（直接ＲＣＲにロードする）有効にはなら
ない。ステップ７０８で、中央プロセッサは、制御ブロ
ックのアドレスを作業用レジスタに配置し、そして更新
しようとしている制御ブロックに対してソフトロックを
得る。ソフトロックは、前述のインターロックした更新
を用いることによって、得られるものである。多数の制
御ブロックが必要な場合、デッドロックを防止するため
に、ロッキングプロトコルを観察しなくてはならない。
このようなロッキングプロトコルは、当該技術ではよく
知られているものである。

【００９２】ソフトロックの記憶は、解除と共に行わ
れ、その結果中間完了報告を出す。この中間完了報告
は、第１のソフトロックの記憶データを、直接ＲＣＲを
リセットするのと同時に、可視化する。ＣＰは、次に、
その第１のタイプ３回復ウインドウに入る。

【００９３】ステップ７１０で、中央プロセッサは、制
御ブロック及びプログラム記憶部への変化を記憶バッフ
ァに配置し、状態コードを設定する。この状態コードは
チェックポイント機構で保護してあるので、この回復ウ
インドウが完了する前にエラーが起こった場合、この更
新を取り消すことができる。

【００９４】次に、ステージ型ＲＣＲを更新して、記憶
バッファにバッファしてある、制御ブロック及びプログ
ラム記憶部への変化を反映するようにする。ステップ７
１２で、ステージ型ＲＣＲ内のＣＢＬビットをリセット
し、「特別浄化の要求」（ＳＰＣ）及び「命令終了」
（ＦＩＮ）ビットを設定することによって、必要とする
回復アルゴリズムを変化させる。ステップ７１４にて発
行した解除の結果得られる完了報告は、同時に記憶バッ
ファ内の変化を可視化し、状態コードを更新し、そして
直接ＲＣＲによって、新しいチェックポイントを設定す
る。ＣＰは、次にこのタイプのＩ／Ｏ動作のために、第
２のタイプ３回復ウインドウに、入る。

【００９５】機能的に、この命令を実行するのに必要な
変化は、命令アドレスの更新を除いて、この点で既に完
了している。ステップ７１６で、信号をＩ／Ｏサブシス
テムに送り、要求が未処理であることと、制御ブロック
内のロック値をリセットしそれらを記憶バッファに配置
することによって、ＣＰが制御ブロックのロック解除過
程を開始することを、指示する。

【００９６】ステップ７１８でＦＩＮビットをリセット
し、及びステージ型ＲＣＲ内の「チェックポイント同期
進行中」（ＣＫＰＴ）ビットをセットすることによっ
て、必要とする回復アルゴリズムを再び変化させる。Ｓ
ＰＣビットは変更せずに、したがってオンのまま残す。

【００９７】ステップ７２０で発行した解除の結果得ら
れた完了報告は、同時に記憶バッファ内の変化を可視化
し、直接ＲＣＲを更新することによって、新しいチェッ
クポイントを設定する。そして、ステップ７２２で、Ｃ
Ｐは、その記憶データすべてが高速バッファに書込まれ
るのを待つことによって、チェックポイントの同期を行
う。

【００９８】一旦記憶が完了すると、直接ＲＣＲ ＳＰ
Ｃをリセットする（ステップ７２４）。ＣＫＰＴビット
の変更は行わないので、オンのまま残す。最後に、終了
レポートをステップ７２６で発行し、ステップ７２８の
完了報告の発生で、動作は完了する。

【００９９】図１０は、図９と同じ実行ステップを、回
復ウインドウとステージ型及び直接ＲＣＲの値と共に、
時間線上で示したものである。

【０１００】チェックポイント１を、直前の動作７０１
の完了時に、設定する。ＣＰは、完了報告７０９を発行
するまで、タイプ１の回復ウインドウ（ＷＩＮＤＯＷ
１）に残っている。完了報告７０９以前は、いずれの変
化もシステムの残りの部分には可視化されていない。エ
ラーの場合の回復動作は、プロセッサの状態をチェック
ポイント１に戻し、処理を開始することである。これ
は、直接ＲＣＲの０の値によって、回復マイクロコード
に示すようにしている。

【０１０１】次のチェックポイント（チェックポイント
２）を、完了報告７０９の結果として、設定する。この
点において、変更したソフトロックを可視化してあるの
で、記憶データは変更されている。完了報告７０９の結
果として、ＣＢＬビットを直接ＣＲＣにて設定する。ス
テップ７０６の結果として、このビットをステージ型Ｒ
ＣＲ内に、より早く設定したが、完了報告７０９まで有
効にはならない。ステップ７０８は、いくつかのソフト
ロックを得ることで構成することもできる。直接ＲＣＲ
のＣＢＬビットはこの期間の間、多数の解除にわたっ
て、オンのままである。

【０１０２】チェックポイント１及び２は、記憶部内の
ソフトロックを除いては、同等である。ソフトロック
は、構造化したシステムの状態を変化させず、または別
の要素に反応を起こさせないので、ソフトロックを解除
することによって、ＣＰはチェックポイント１に戻るこ
とができる。ＷＩＮＤＯＷ２の間にエラーが起きた場
合、直接ＲＣＲのＣＢＬビットをオンにすることによっ
て、回復マイクロコードに、制御ブロックをロックした
ことを指示する。回復マイクロコードは、したがって、
制御ブロックのロックを解除する。制御ブロックのアド
レスは作業用レジスタ内にセーブしてあり、これによっ
てＣＰをチェックポイント１に戻す。

【０１０３】上記アドレスを作業用レジスタにセーブす
ることによって、制御ブロックのロックを解除する回復
マイクロコード時を、セーブする。他の方法は、制御ブ
ロックがロックされていることの指示のみを保持し、そ
して、回復させるＣＰのロックの識別のために全ての制
御ブロックを検索することである。この技術は、作業用
レジスタ内のアドレス自体がエラーによって汚染されて
いる場合にも、用いることができるものである。

【０１０４】ＣＰをチェックポイント１に戻すことがで
きることによって、処理を回復するために、エラー時に
実行されている特別のＩ／Ｏ動作の知識をセーブする必
要がなくなる。

【０１０５】チェックポイント３を、解除７１４の結果
として得られる完了報告７１５によって、設定する。完
了報告７１５は、制御ブロック及び記憶部に構造化され
た変化を生じさせ、更に、状態コードへの更新を可視化
させる（ステップ７１０のように）。同時に、直接ＲＣ
ＲのＣＢＬビットをリセットし、直接ＲＣＲのＳＰＣと
ＦＩＮビットをセットする。ＷＩＮＤＯＷ３の間に起き
たエラーの場合、ＣＰをチェックポイント３に戻す。構
造化した機構をチェックポイント３で変化させており、
それを他の要素が見ることができるので、ＣＰはもはや
これらの変化を取り消すこともチェックポイントに戻る
こともできない。したがって、取られる回復動作は、命
令を完了することである。しかしながら、状態コードの
更新を含む、命令を実行するのに必要な命令の特別の変
化の全ては、完了報告７１５の結果として、同時に起こ
ったことに、注意されたい。したがって、直接ＲＣＲの
ＦＩＮビットは、マイクロコードに、この命令を終了す
るにに必要な全ては制御ブロックのロックを解除し、信
号をＩ／Ｏサブシステムに送り、チェックポイントの同
期を取り、そして命令アドレスを更新することであるこ
とを指示する。この動作は、この分類の全ての命令に対
して同一であり、したがって、どの特定の命令を実行し
ているかについての知識は必要でない。

【０１０６】図２のシステムでは、制御ブロックを要求
のマスタコピーとして用いるように、Ｉ／Ｏサブシステ
ムを設計してある。エラーのためにＷＩＮＤＯＷ３を再
試行する場合、１つ以上の信号を、１つの要求に対して
Ｉ／Ｏサブシステムに発行することが可能である。Ｉ／
Ｏサブシステムは実際の要求として制御ブロックを用い
ているので、すでに要求に答えているなら、その後に受
け取ったいかなる信号をも破棄する。

【０１０７】ＳＰＣのＲＣＲビットは、エラーが記憶デ
ータに損傷を与える場合、特別な動作が必要であること
を、回復マイクロコードに指示する。この場合、記憶部
内の制御ブロックは、一貫性のない状態になることがあ
る。ＳＰＣビットがオンの間に記憶エラーが起こった場
合、回復マイクロコードは、Ｉ／Ｏ制御ブロックのリセ
ット及び／または再構築を含む、より徹底した動作を行
うことになる。これは、結果的に命令処理損傷及び／ま
たはチャンネル報告ワード未処理のマシンチェック割り
込みを発生し得るが、これはシステムを動作状態に戻す
ために必要なものである。これらのマシンチェック割り
込みの意味は、ＥＳＡ３９０ＰＯＰに記載されている。

【０１０８】解除７２０の結果として、チェックポイン
ト４を完了報告７２１によって設定する。完了報告７２
１は、全てのソフトロックを解除させる。命令の完了に
おいて、完了報告７２１を発行した後に残っているただ
１つのステップは、チェックポイントの同期をとり、必
要であれば、命令アドレスを更新することである。ＰＳ
Ｗの交換または分岐のために命令アドレスをロードして
ある場合、その命令アドレスを増加させない。ＣＫＰＴ
ビットは、この期間にエラーが起こった場合この動作が
必要となることを、示すものである。別個のビットを用
いて、チェックポイントを同期化する全ての動作によっ
て、共通の回復アルゴリズムが使用できるようにするた
めに、この動作が必要であることを示す。ＳＰＣビット
は、チェックポイントの同期をクリアするまで、オンの
ままである。その点において、全ての制御ブロックを安
全に高速バッファに送出するので、より厳格な動作への
強化はもはや不要となる。

【０１０９】Ｉ／Ｏサブシステムと非同期的に通信す
る、Ｉ／Ｏ命令内の５つの回復ウインドウは、この分類
の全命令に対して、同一であり、４つの独特のＲＣＲビ
ット、即ちＣＢＬ、ＳＰＣ、ＦＩＮ、ＣＫＰＴを用い
て、回復マイクロコードに指示される。

【０１１０】図１１は、Ｉ／Ｏサブシステムとは通信し
ないＩ／Ｏ命令の実行ステップを示し、図１２は同じ分
類のＩ／Ｏ命令の回復ウインドウを示す時間線である。
ステップ８１６を除いて、ステップ８０２−８２８は、
図９の対応ステップ（７０２−７２８）と同一である。
これらの命令の実行は、Ｉ／Ｏサブシステムと通信する
命令と（図９）は、ステップ７１６に対応するステップ
８１６において異なるものである。図１１から明白なよ
うに、ステップ８１６ではＩ／Ｏサブシステムにメッセ
ージを発行しない。回復ウインドウの全ては、必要な回
復動作を指示するのに用いるＲＣＲビットと同一であ
る。Ｉ／Ｏサブシステムを偽信号を扱うように設計して
いるので、同じＦＩＮビットを、Ｉ／Ｏサブシステムと
非同期的に通信する命令及び通信しない命令の双方に、
用いることができる。

【０１１１】図１３は、Ｉ／Ｏ割り込みの実行ステップ
の流れ図であり、図１４は対応する時間線図である。割
り込みの実行は、Ｉ／Ｏサブシステムと非同期的に通信
する命令及びそれとは通信しない命令の実行とは、いく
らか異なっている。したがって、新しいＲＣＲビット
「Ｉ／Ｏ割り込み進行中」（ＩＲＰＴ）を導入し、これ
をステップ９０２で設定する。ＣＰは次に、ステップ９
０４で、Ｉ／Ｏ割り込みの所有権を要求する。一実施例
では、何らかの調停の過程によって１つのＣＰにこの所
有権を付与することができる。１つのＣＰを選択してあ
る時、他の全てのＣＰにおいて割り込みをリセットし、
それらが虚偽に割り込まれることから保護する。要求元
ＣＰは、次に、それが作業中のＩ／Ｏサブクラスを作業
用レジスタ内にセーブし（ステップ９０６）、そして他
の作業用レジスタを初期化する（ステップ９０８）。

【０１１２】ステップ９１０において、ＣＰは、それに
割り込みの所有権が付与されたかを判断する。それが割
り込みを扱うように選択されなかったなら（即ち所有権
を付与されない）、割り込み処理を終了し、命令ストリ
ームに戻る。これは、終了レポート９１１を発行するこ
とによって行われ、この結果完了報告９１３が発行さ
れ、そして命令処理を再開する。一旦要求元ＣＰが、そ
れに割り込みの所有権が付与されたことを判断したら、
チェックポイントの同期を行う（ステップ９１２）。こ
れは、構造化機構を取り返し不可能に変更したり、この
割り込みによって記憶部を変更する前に、行うようにす
る。次に、ＣＰはステージ型ＲＣＲ内のＣＢＬビットを
セットし（ステップ９１４）、必要な制御ブロックのソ
フトロックを開始する（ステップ９１６）。

【０１１３】ステップ９１８において、プログラム記憶
部及び制御ブロック内の構造化フィールドへの変更を、
記憶バッファに配置する。次に、ステップ９２０で、Ｉ
／Ｏ新ＰＳＷを取り込み、ＰＳＷに配置する。このＰＳ
Ｗも、そのチェックポイント値を保持するために、チェ
ックポイント機構によって保護される。ステップ９２２
で、ステージ型ＲＣＲのビットＳＰＣ及びＣＫＰＴをセ
ットし、ＣＢＬ及びＩＲＰＴをリセットする。次に、ス
テップ９２４で、解除を発行する。この解除に対応する
完了報告は、記憶部、ＰＳＷ及び直接ＲＣＲを同時に更
新させるものである。

【０１１４】ステップ９２６にて、ＣＰはチェックポイ
ントの同期を行い、処理を進める前に、全ての制御ブロ
ック及び構造化した記憶部を首尾よく更新することを保
証する。この点において、制御ブロックを既に高速バッ
ファに首尾よく記憶してあり、ＣＰＳビットをリセット
してあるので、特別な浄化はもはや必要ではない（ステ
ップ９２８）。終了報告を次に発行し（ステップ９３
０）、その結果完了報告を発行することになる（ステッ
プ９３２）。

【０１１５】Ｉ／Ｏ割り込みが必要とする回復動作の多
くは、非同期的にＩ／Ｏサブシステムと通信する命令及
びＩ／Ｏサブシステムとは通信しないものが必要とする
回復動作と同一である。したがって、Ｉ／Ｏ割り込み
は、同じＲＣＲビット及び回復アルゴリズム、即ちＳＰ
Ｃ、ＣＢＬ及びＣＫＰＴを利用する。ＩＲＰＴビット
は、ＣＰ回復マイクロコードに、所有権の要求があった
ので、全てのＣＰにおいて割り込みイニシアティブをリ
セットしたことを、示すものである。Ｉ／Ｏ割り込みの
ＷＩＮＤＯＷ２または３にてエラーが発生した場合、回
復中のＣＰ上で実行中の回復コードは、制御ブロックか
らいかなる未処理のＩ／Ｏ割り込みをも検索し、全ての
ＣＰに、割り込み未処理指示を再びオンにセットするよ
うに通知し、これによって、割り込みイニシアティブを
再度設定するようにする。したがって、Ｉ／Ｏ割り込み
を回復するためには、ただ１つＲＣＲビット及び割り込
みアルゴリズムを追加すればよい。回復の時間を節約す
るために、どの割り込みを扱っているのかについての情
報をセーブし、その特定の割り込みのみを再設定するこ
とができる。

【０１１６】図１５は、Ｉ／Ｏサブシステムと同期的に
通信するＩ／Ｏ命令の実行の流れ図であり、図１６は、
それに対応する実行時間線である。

【０１１７】図２のシステムにおいて、Ｉ／Ｏサブシス
テムと同期的に通信する命令は、その機能を実行する資
源が使用可能になるまで、待たなくてはならなかった。
これも、制御ブロックの利用によって、判断するもので
ある。同期的に通信する命令は、したがって、作業用レ
ジスタを初期化し（ステップ１００２）、チェックポイ
ントの同期を行い（ステップ１００４）、そして制御ブ
ロックに対してソフトロックを得始め（ステップ１００
６）、作業用レジスタにロックのアドレスを配置し始め
る（ステップ１００８）。一旦機能を実行するのに必要
な資源に対するソフトロックを得たなら、ＣＰは制御ブ
ロックを試験して、資源が使用中であるかを判断する
（ステップ１０１０）。資源の使用が不可能な場合、ロ
ッキングプロトコルは、資源をロックするためのそれ以
降の試みを行う前に、既に得ている他のソフトロックの
解除を要求することもできる。これは、制御ブロック内
のロックＩＤをリセットし、制御ブロック内に更新を配
置し（ステップ１０１１）、これに続いて、記憶データ
を可視化させる信号を送出することによって、行うよう
にする（ステップ１０１３）。

【０１１８】資源が使用可能な場合、資源が現在使用中
であることを示す制御ブロックへの更新、及び必要な機
能を、記憶バッファに配置し（ステップ１０１２）、そ
してその制御ブロックのソフトロックを解除する（記憶
バッファへのバッファも行う）（ステップ１０１４）。
次に、機能を実行するよう要求するメッセージをＩ／Ｏ
サブシステムに発行する（ステップ１０１６）。ＳＰＣ
ステージ型ＲＣＲビットを、同期的に通信する命令が進
行中であることを示す新しいステージ型ＲＣＲのビット
（ＳＹＮＣ）と共に、セットする。ステージ型ＲＣＲの
ＣＢＬビットをリセットし（ステップ１０１８）、そし
て次に解除を発行する（ステップ１０２０）。結果とし
て得られる完了報告は、制御ブロックを更新させ、直接
ＲＣＲをセットさせる。そして、ＣＰはＩ／Ｏサブシス
テムがそのタスクを完了するのを待つ（ステップ１０２
２）。次に、ＣＰは、Ｉ／Ｏ動作の結果を含んでいる制
御ブロックのソフトロックを行い（ステップ１０２
４）、そしてその結果をプログラム記憶部に記憶するた
めに、記憶バッファに配置する（ステップ１０２６）。
次に、ＣＰは、制御ブロックに対して更新を行い、資源
を開放し（ステップ１０２８）、制御ブロックに対する
リセットロック値を記憶バッファ内に入力する（ステッ
プ１０３０）。

【０１１９】次に、ＣＫＰＴビットをセットし、ＳＹＮ
Ｃビットをリセットすることにより、ステージ型ＲＣＲ
を更新し、新しいチェックポイントを示すようにする
（ステップ１０３２）。そして、解除を発行する（ステ
ップ１０３４）。ＣＰは、次にチェックポイントの同期
化を行い（ステップ１０３６）、ＳＰＣビットをリセッ
トし（ステップ１０３８）、そして終了する（ステップ
１０４０）。最後に、命令が完了する（ステップ１０４
２）。

【０１２０】図１６は、Ｉ／Ｏサブシステムと同期的に
通信するＩ／Ｏ命令の実行の異なるフェーズと、各フェ
ーズにおいて起こる誤りに対して必要な回復動作とを示
すタイミング図である。図１６の参照番号は、上述の図
１５のステップに対応するものである。

【０１２１】ＲＣＲのＳＰＣ、ＣＫＰＴ及びＣＢＬビッ
トは、他のＩ／Ｏ動作に対するのと同じ回復動作を有す
る。ＳＹＮＣビットが直接ＲＣＲ内でセットされている
間にエラーが発生した場合、ＣＰ回復マイクロコード
は、チェックポイント３から命令の実行を回復し、それ
を回復制御の下で完了する。

【０１２２】したがって、全てのＩ／Ｏ命令及び割り込
みの全てのウインドウを回復するには、６個のＲＣＲビ
ット及び独特の動作のみが必要となる。このようにチェ
ックポイントを設定することにより、アルゴリズムの数
を最少にし、一方、回復の有効性を最大にすることがで
きる。

【０１２３】以上、本発明を好適実施例を参照して説明
したが、添付の請求の範囲に定義した本発明の真の意図
及び範囲から逸脱せずに種々の変更及び変化が可能なこ
とは、当業者には明白であろう。

【０１２４】

【発明の効果】以上のように本発明によれば、中央プロ
セッサが実行する全ての命令をタイプに分類することに
より、チェックポイントデータを最小にすることがで
き、更に、各動作を独立して処理する代りに、回復を広
いアルゴリズムに一般化することができるようになる。
更に、本願発明が用いる分類技法を、完了する前にシス
テム機構を変更する命令の実行の種々のフェーズ（回復
ウインドウ）に適用することにより、これらの命令を、
最少のハードウエア及びアルゴリズムで、再試行するこ
ともできる。

【図面の簡単な説明】

【図１】複数の命令をシーケンスを外して実行すること
ができるプロセッサ内の種々の命令の実行状態を示す
図。

【図２】中央電子複合体（ＣＥＣ）のブロック図。

【図３】図２のＣＥＣ内の中央プロセッサ（ＣＰ）の例
の機能図。

【図４】一般的なタイプ２プロセッサ機構のブロック図
であって、その実際のコピー及びチェックポイントコピ
ー、並びにどのようにチェックポイントデータを確立し
回復するかを示す図。

【図５】アクティブ及びチェックポイントレジスタが、
タイプ２の命令の実行に関して、どのようにして値を変
化させるかを示すタイミング図。

【図６】図３の回復制御レジスタ（ＲＣＲ）のブロック
図。

【図７】ページイン命令の実行を示す流れ図。

【図８】ページイン命令の実行の異なるフェーズ（回復
ウインドウ）、及びそのフェーズの各々において生じた
不良に対して必要な回復動作を示すタイミング図。

【図９】Ｉ／Ｏサブシステムと非同期的に通信するＩ／
Ｏ命令の実行を示す流れ図。

【図１０】Ｉ／Ｏサブシステムと非同期的に通信するＩ
／Ｏ命令の実行の異なるフェーズ（回復ウインドウ）、
及びそのフェーズの各々において生じた不良に対して必
要な回復動作を示すタイミング図。

【図１１】Ｉ／Ｏサブシステムとは通信しないＩ／Ｏ命
令の実行を示す流れ図。

【図１２】Ｉ／Ｏサブシステムとは通信しないＩ／Ｏ命
令の実行の異なるフェーズ（回復ウインドウ）、及びそ
のフェーズの各々において生じた不良に対して必要な回
復動作を示すタイミング図。

【図１３】Ｉ／Ｏ割り込みの実行を示す流れ図。

【図１４】Ｉ／Ｏ割り込みの実行の実行の異なるフェー
ズ（回復ウインドウ）、及びそのフェーズの各々におい
て生じた不良に対して必要な回復動作を示すタイミング
図。

【図１５】Ｉ／Ｏサブシステムと同期的に通信するＩ／
Ｏ命令の実行を示す流れ図。

【図１６】Ｉ／Ｏサブシステムと同期的に通信するＩ／
Ｏ命令の実行の異なるフェーズ（回復ウインドウ）、及
びそのフェーズの各々において生じた不良に対して必要
な回復動作を示すタイミング図。

【符号の説明】

２０２ａ−ｃ．．．中央プロセッサ ２０４ａ−ｃ．．．第１レベル高速バッファ ２０６．．．第２レベル高速バッファ ２０８．．．中央記憶部２０８ ２０６．．．プロセッサコントローラ素子（ＰＣＥ） ３０２．．．命令キャッシュ ３０３．．．命令取込み制御ロジック（Ｉ−ＦＥＴＣ
Ｈ） ３０４．．．命令デコードロジック ３０６．．．レジスタ管理システム ３１０．．．データキャッシュ ３１８．．．レジスタ ３２４．．．分岐実行要素（ＢＸＥ） ３２６．．．汎用実行要素（ＧＸＥ） ３２７．．．回復制御レジスタ ３２８．．．システム実行要素（ＳＸＥ） ３３２ａ−ｃ．．．記憶バッファ ３４０．．．完了／割り込み要素

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・ジョン・ハーバン アメリカ合衆国10580、ニューヨーク州 ライ、ウォルナット・ストリート １番地 ビー03 (72)発明者 ドナルド・ウィリアム・マッコウレイ アメリカ合衆国12569、ニューヨーク州 プレザント・ヴァレイ、オックスフォー ド・ロード ５番地 (72)発明者 ジョン・ステットソン・マードック、ジュ ニア アメリカ合衆国06812、コネチカット州 ニュー・フェアフィールド、クローヴァー リーフ・ドライブ 26番地 (72)発明者 スーザン・バーバラ・スティルマン アメリカ合衆国12601、ニューヨーク州 ポウキープシイ、スタウト・コート ３− 11番地 (56)参考文献 特開 昭57−164343（ＪＰ，Ａ) 特開 昭58−154043（ＪＰ，Ａ) 特開 昭60−195640（ＪＰ，Ａ) 特開 昭64−74635（ＪＰ，Ａ)

Claims (7)

【特許請求の範囲】
1. 【請求項１】命令ストリームの実行中に発生したエラー
   から回復するための機能を有するコンピュータシステム
   であって、 ａ）完了まで結果を構造的に見ることができない命令を
   処理するための第１の処理手段と、 ｂ）完了前に、少なくとも一部の結果を見ることができ
   る命令を処理するための第２の処理手段と、 ｃ）前記第１及び第２の処理手段に結合してあり、前記
   命令の実行中のエラー状態を検出し、かつ前記エラー状
   態を表わすエラー信号を発生するためのエラー検出手段
   と、 ｄ）前記第２の処理手段は、完了前に、少なくとも一部
   の結果を見ることができる命令の１つの実行中に前記エ
   ラー検出手段がエラーを検出した時、実行すべきエラー
   回復過程を選択し、更に前記エラー回復過程を指示する
   コードを発生するための選択手段を備えており、そし
   て、 ｅ）前記エラー検出手段と前記選択手段とに結合してあ
   り、前記エラー信号に応答した前記コードが示す前記エ
   ラー回復過程を実行するためのエラー回復手段と、から
   なることを特徴とする、コンピュータシステム。
2. 【請求項２】請求項１に記載のコンピュータシステムに
   おいて、前記第１の処理手段は、更に、 完了まで結果を構造的に見ることができない前記命令の
   １つの完了時に、チェックポイントを設定し、そして、
   完了前に少なくとも一部の結果を構造的に見ることがで
   きる前記命令の実行中の中間点にチェックポイントを設
   定するための、チェックポイント手段と、 前記エラー検出手段に結合してあり、前記チェックポイ
   ントにおける構造的状態を再度設定し、更に前記エラー
   信号に応答して前記命令を再度実行するための、再試行
   手段とを、含んでいることを特徴とする、コンピュータ
   システム。
3. 【請求項３】請求項１に記載のコンピュータシステムに
   おいて、前記選択手段は、更に、 前記少なくとも部分的に見ることができる結果を復元す
   ることができるかを更に判断し、そして前記更なる判断
   に基づいて第１の複数の回復アルゴリズムの１つを選択
   するための手段と、 前記少なくとも部分的に見ることができる結果を復元す
   ることができないかを更に判断し、そして前記更なる判
   断に基づいて第２の複数の回復アルゴリズムの１つを選
   択するための手段とを、含んでいることを特徴とする、
   コンピュータシステム。
4. 【請求項４】請求項１のコンピュータシステムにおい
   て、前記第１の処理手段は、更に、 重複を可能にして実行し、その結果が完了まで構造的に
   見ることができない命令を処理するためのタイプ１の手
   段と、及び重複を不可能にして実行し、その結果が完了
   まで構造的に見ることができない命令を処理するための
   タイプ２の手段とを、含んでいることを特徴とする、コ
   ンピュータシステム。
5. 【請求項５】請求項１のコンピュータシステムにおい
   て、前記第２の処理手段は、 前記命令の各々の終端に第１のチェックポイントを設定
   し、前記命令の少なくとも１つの実行中の中間点に第２
   のチェックポイントを設定するための手段と、及び前記
   少なくとも一部を見ることができる結果を復元すること
   ができるかを更に判断し、そして、前記第２のチェック
   ポイントで構造的状態を再度設定し、前記エラー信号に
   応答して前記命令を再実行するための手段とを、含んで
   いることを特徴とする、コンピュータシステム。
6. 【請求項６】エラー回復方法であって、 （ａ）複数の命令を実行するステップと、 （ｂ）実行中に発生するエラーを検出するために、前記
   命令の前記実行を監視するステップと、 （ｃ）前記複数の前記命令の各々の完了時に、チェック
   ポイントを設定するステップと、 （ｄ）前記命令の各々の実行中に、エラーが発生した時
   開始すべきエラー回復過程を選択するステップと、 （ｅ）前記選択の後、前記エラー回復過程を示すコード
   を一時的に記憶するステップと、 （ｆ）前記コードを、前記チェックポイントの発生と同
   期的に、エラー回復システムに与えるステップと、及び （ｇ）前記複数の中の１つの命令の実行中にエラーが発
   生したことを前記監視ステップが指示した時、前記命令
   の完了を阻止し、前記コードが指示する前記エラー回復
   過程を実行するステップと、からなることを特徴とす
   る、エラー回復方法。
7. 【請求項７】命令ストリームの実行中に、エラーから回
   復するための方法であって、 （ａ）命令を複数のタイプの１つに分類するステップで
   あって、前記複数のタイプは、重複を可能にして実行
   し、その結果は完了まで構造的に見ることができない第
   １のタイプと、重複を不可能にして実行し、その結果は
   完了まで構造的に見ることができない第２のタイプと、
   完了前にその結果の少なくとも一部が構造的に見ること
   ができる第３のタイプとに分類するステップと、 （ｂ）前記命令ストリーム内の各命令の完了時と、前記
   第３のタイプの命令の実行中の中間点に、チェックポイ
   ントを設定するステップと、 （ｃ）更新が新しいチェックポイントの設定と同期する
   回復制御レジスタを設置するステップと、 （ｄ）前記命令ストリーム内の命令の実行中にエラー状
   態を検出し、検出された前記エラー状態に応答して前記
   命令の実行を中断するステップと、 （ｅ）前記命令が分類した前記複数のタイプのどれに該
   当するかを判断するステップと、 （ｆ）前記命令が前記第３のタイプのものであると判断
   した時、前記少なくとも部分的に見ることができる結果
   を復元することができるかを判断し、前記更なる判断を
   基に、第１の複数の回復アルゴリズムの１つを選択する
   ステップと、 前記命令が前記第３のタイプのものであると判断した
   時、前記少なくとも一部が構造的に見ることができる結
   果を復元することができないかを判断し、前記更なる判
   断を基に、第２の複数の回復アルゴリズムの１つを選択
   するステップと、 及び、 （ｇ）前記命令が前記第１及び第２のタイプの１つであ
   ると判断した時、前記チェックポイントにて構造的状態
   を再度設定し、実行を再開するステップと、からなるこ
   とを特徴とする、エラー回復方法。