JPH08125545A - データ圧縮装置 - Google Patents

Abstract

(57)【要約】 【目的】 文字データを簡単に高い確度で圧縮可能なデ
ータ圧縮装置を提供する。 【構成】 文字データ変換部１にて入力文字データを２
進化符号に変換し、パラレル／シリアル変換部３にてシ
リアルに変換してＮビット長シフトレジスタ４〜７に書
き込み、選択回路８〜１０にて、文字データを構成する
２進化符号の符号数間隔でデータを順次読み出し、読み
出したデータをパラレル／シリアル変換回路１１にてシ
リアルに変換し、ラン・レングス符号化部１２にて圧縮
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、文字データを圧縮する
データ圧縮装置に関し、特に文字データを簡単に高い確
度で圧縮するのに好適なデータ圧縮装置に関する。

【０００２】

【従来の技術】従来、文字データを圧縮するデータ圧縮
装置は、文字データの出現確率に応じて最適な符号に変
換し、全体として符号列が短くなるようにしてデータ圧
縮を行っていた。データ圧縮の方法は種々あるが、情報
源の性質により最適な方法がある。データを符号化した
符号の生起確率を考えた平均符号長を最小にする方法
が、圧縮率の高い方法である。このためには、理論的に
はデータを無限大に取ればよいが、現実にはある程度で
打ち切らざるをえない。この格差を埋めるために、情報
源の性質に合った符号化を行い、圧縮率を高めるのであ
る。なお、この種の装置として関連するものは、特開昭
５５−０９５１４３号、特開昭５６−０３３７３２号、
特開昭６１−１１２２６３号、特開平２−１０５９２４
号、特開平３−１０４４２１号公報等に記載されてい
る。

【０００３】

【発明が解決しようとする課題】上記従来技術では、文
字データの出現確率に応じ最適な符号に変換しているの
で、各文字の出現確率に差が無い場合、データ圧縮の効
果が無くなり、文字データの出現確率が変化すると、逆
にデータ量が増えることもあり得る。本発明の目的は、
このような問題点を改善し、文字データを簡単に高い確
度で圧縮することが可能なデータ圧縮装置を提供するこ
とにある。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、本発明のデータ圧縮装置は、文字データを２進化符
号に変換する手段（図１の１）と、２進化符号を並列／
直列変換する手段（図１の３、１１）と、直列に変換さ
れた２進化符号を順次記憶する手段（図１の４〜７）
と、その記憶された２進化符号を、文字データを構成す
る２進化符号の符号数間隔で読み出す手段（図１の８〜
１０）と、データ圧縮手段（図１の１２）とを有し、文
字データを２進化符号に変換し、並列／直列変換して上
記記憶手段に書き込み、その記憶手段から、文字データ
を構成する２進化符号の符号数間隔でデータを順次読み
出し、読み出したデータを並列／直列変換して圧縮する
ように構成したことに特徴がある。また、文字データを
２進化符号に変換する手段（図４の１）と、その２進化
符号を、文字データを構成する２進化符号の符号単位毎
に並列に記憶する手段（図４の１３，１４）と、当該文
字データを構成する２進化符号列と直前の文字データを
構成する２進化符号列との差分を計算する手段（図４の
１５）と、２進化符号を並列／直列変換する手段（図４
の１６）と、データ圧縮手段（図４の１２）とを有し、
文字データを２進化符号に変換し、その文字データを構
成する２進化符号の符号単位毎に上記記憶手段に並列に
書き込み、当該文字データを構成する２進化符号列と直
前の文字データを構成する２進化符号列とを該記憶手段
から読み出して差分を算出し、その差分のデータを並列
／直列変換して圧縮するように構成したことに特徴があ
る。また、文字データを２進化符号に変換する手段（図
７の１）と、その２進化符号を、文字データを構成する
２進化符号の符号単位毎に並列に記憶する手段（図７の
１９，２４、図８の２５，２６）と、当該２進化符号列
と一致する符号列が、以前に入力記憶された２進化符号
中にあるか否かを検出し、一致する符号列があればその
符号列および出現情報を含むコードデータを出力する手
段（図７の２０，２２、図８の２１，２３）と、並列／
直列変換手段（図８の２７）とを有し、文字データを２
進化符号に変換し、その文字データを構成する２進化符
号の符号単位毎に上記記憶手段に並列に書き込み、当該
２進化符号列と以前に入力記憶された２進化符号を照合
し、一致する符号列についてはその符号列および出現情
報を含むコードデータを出力し、そのコードデータを利
用して文字データを圧縮しパラレル／シリアル変換を行
うことに特徴がある。

【０００５】

【作用】本発明においては、例えば、文字データ変換
部、パラレル／シリアル変換手段、Ｎビット長シフトレ
ジスタ、選択回路、データ圧縮手段等にてデータ圧縮装
置を構成することにより、文字データ変換部の出力をシ
リアル信号に変換して、文字コードのビット長と等し
い、Ｍ個のＮビット長シフトレジスタに書き込み順次シ
フトさせる。そして、選択回路にて、文字データを構成
する２進化符号の符号数間隔でデータを順次読み出し、
パラレル／シリアル変換手段にて、シリアルにＭビット
シフトしてデータ圧縮手段に出力する。この処理をＮ回
繰り返すことにより、同じ符号が続く確率が高くなる。
また、本発明においては、例えば、文字データ変換部、
第１、第２のラッチ回路、減算回路、パラレル／シリア
ル変換回路等にてデータ圧縮装置を構成することによ
り、文字データ変換部の出力を、その文字データを構成
する２進化符号の符号単位毎に第１のラッチ回路にパラ
レルに保持し、次の文字データの２進化符号列が入力さ
れるタイミングで、同様に第２のラッチ回路にパラレル
に保持する。一方、第１のラッチ回路に保持されるデー
タは減算回路に送られ、ここで、当該文字データを構成
する２進化符号列（第２のラッチ回路に保持されたデー
タ）と直前の文字データを構成する２進化符号列（新た
に第１のラッチ回路に保持されたデータ）との差分を算
出し、その差分のデータをシリアル変換してデータ圧縮
手段に出力する。この処理により、符号化に適した冗長
度の高い出力を得る。また、本発明においては、例え
ば、文字データ変換部、第１〜第３のラッチ回路、メモ
リ回路、第１、第２の一致検出回路、第１、第２の選択
回路、パラレル／シリアル変換回路等にてデータ圧縮装
置を構成することにより、文字データ変換部出力を、文
字コードを表すビット数単位で第１のラッチ回路に保持
し、次の文字コードが出力されるタイミングでメモリ回
路に記憶する。そして、第１の一致検出回路にて、以前
の入力文字コードとの一致を調べ、同じものがある場合
には、その文字コードが何文字分以前に出現したかをコ
ード化したデータ（一致コード）を出力し、第１の選択
回路を介して第２のラッチ回路に保持する。この第２の
ラッチ回路の保持データは、次のコードデータの出力タ
イミングで第３のラッチ回路に保持される。さらに、第
２の一致検出回路にて、第２のラッチ回路の保持データ
と第３のラッチ回路の保持データとの一致をコードデー
タ単位で検出し、一致を検出した場合には第２の選択回
路を介して連続数を含むコードデータをパラレル／シリ
アル変換回路に送出する。すなわち、入力文字コードを
示す２進化符号列を出力する代わりに、繰り返し入力さ
れた文字コードを示す符号列とその出現情報（連続数
等）を含むコードデータを出力することによって文字デ
ータが圧縮され、これがシリアル変換されてそのまま圧
縮データとなる。このように、文字データを容易に高い
確度で圧縮することができ、伝送時間の圧縮、あるいは
記憶回路の記憶容量の相対的な増加をはかることができ
る。

【０００６】

【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明の第１の実施例におけるデータ圧縮
装置の構成図である。図１において、１は文字データ変
換部であって、入力された文字データ（クロックに同期
した文字を表わすシリアル信号）を２進化符号（文字コ
ードデータ）に変換しその文字コードを表わすビット数
単位のパラレル信号を出力する。なお、文字データとし
ては、文字コードデータ、文字ビットデータ、文字ラス
タデータ等がある。また、２はクロック同期回路、３は
パラレル／シリアル変換部、４はＮビット長シフトレジ
スタ（１）、５はＮビット長シフトレジスタ（２）、６
はＮビット長シフトレジスタ（３）、７はＮビット長シ
フトレジスタ（Ｍ）、８は選択回路（１）、９は選択回
路（２）、１０は選択回路（３）、１１はパラレル／シ
リアル変換回路、１２はラン・レングス符号化部であ
る。本実施例では、Ｍ個のシフトレジスタ（Ｎビット長
シフトレジスタ（１）〜（Ｍ））を有し、各シフトレジ
スタとも文字コードの長さに等しいＮビットのシリアル
データをシフトする（Ｎビット長シフトレジスタのＮは
文字コードのビット長に等しい）。また、Ｍ−１個の選
択回路（１）〜（３）を有し、各シフトレジスタ（１）
〜（３）のデータを順次シフトレジスタに渡すととも
に、Ｎ×Ｍビットをパラレル／シリアル変換回路１１に
送出する。なお、本実施例ではＮ＝８、Ｍ＝４とする。

【０００７】次に、本実施例におけるデータ圧縮動作を
説明する。文字データ変換部１の出力は、パラレル／シ
リアル変換部３でシリアル信号に変換されて、Ｎビット
長シフトレジスタ（１）に入力され、クロックで順次シ
フトされる。Ｎビットシフトされた信号は選択回路Ａ８
で行き先が分かれるが、最初はＮビット長シフトレジス
タ（２）に入力される。同様にして信号は、選択回路
（１）〜（３）を通してＮビット長シフトレジスタ
（Ｍ）のところまでシフトされる。このときの信号長
は、Ｎ×Ｍビットに等しい。ここで選択回路（１）〜
（３）は、保持している信号をパラレル／シリアル変換
回路１１に出力する。パラレル／シリアル変換回路１１
は、選択回路（１）〜（３）からの出力を一旦保持し、
シリアルにＭビットシフトし出力する。この間にＮビッ
ト長シフトレジスタ（１）〜（Ｍ）は、それぞれ１ビッ
トシフトし次のデータのパラレル／シリアルデータの変
換に備える。こうしてパラレル／シリアル変換回路１１
がＭビットを出力し終わると、再度、選択回路（１）〜
（３）からの出力を一旦保持し、シリアルにＭビットシ
フトし出力する。なお、クロック同期回路２は、これら
のシフトするための制御信号を出力する。この一連の動
作をＮ回繰り返すことにより、シリアルデータの配列が
変換されて、隣合うビットの変化が少くなり同じ符号が
続く確率が高くなる。こうして再配列されたシリアルデ
ータを符号化するのであるが、本実施例では同じ符号が
続き易いという特性に着目し、ラン・レングス符号に符
号化する。すなわち、パラレル／シリアル変換回路１１
の出力はラン・レングス符号化部１２で符号化され、圧
縮データとして出力される。

【０００８】ここで、本実施例の方式による具体的なデ
ータ圧縮を図２、図３に示す。”３１Ｈ〜３９Ｈ”の文
字データ（９文字分７２ビット）が入力されると、前記
のように文字コードを構成するＮビット毎に、Ｎビット
長シフトレジスタに保持され、順次シフトされて複数の
選択回路に入力される。この場合、Ｎ＝８であるので、
各シフトレジスタとも文字コードのビット長に等しい８
ビットをシフトする。この例では、何れの文字データも
５〜８ビット目は”１１００”であるため、パラレル／
シリアル変換回路１１から出力されるデータの後半
は、”１”と”０”がそれぞれ１８ビット連続する。こ
のように、同じ符号が続き易く、ラン・レングス符号化
に適する。

【０００９】図４は、本発明の第２の実施例におけるデ
ータ圧縮装置の構成図である。図４において、１３は、
文字データ変換部１からの文字コードデータを一旦保持
するラッチ回路（１）、１４は、ラッチ回路（１）１３
からの出力を一旦保持するとともに、減算回路１５にそ
の出力を入力するラッチ回路（２）、１５は、ラッチ回
路（１）および（２）の出力を減算しその結果をパラレ
ル／シリアル変換回路１６に出力する減算回路、１７は
クロック同期回路である。

【００１０】次に、本実施例におけるデータ圧縮動作を
説明する。文字データ変換部１からの出力は、第１の実
施例と同様に文字コードを表わすビット数単位である
が、本実施例ではラッチ回路（１）１３に保持される。
さらに、次の文字コードが出力されるタイミングでラッ
チ回路（２）１４にも保持される。つまり、隣合う文字
コードデータが同じビット単位で、ラッチ回路（１）お
よび（２）に保持される。これらの出力は減算回路１５
で差が取られ、その結果がパラレル／シリアル変換回路
１６に入力される。このように、隣合う文字コードデー
タを減算処理することにより、同一符号を連続させてラ
ン・レングス符号化に適した冗長度を得るように構成し
ている。これは、文字コードデータは、文字区分により
符号が偏在していることによる。例えば、数字コード、
英字コード、仮名コード等、２進数で近い値に定義され
ている。このことから、減算を行うことで文字コードの
単位で”０”あるいは”１”の続く符号に変換される。
それで、パラレル／シリアル変換回路１６の出力は、符
号化に適した冗長度のある信号になる。これをラン・レ
ングス符号化部１２に入力し、ラン・レングス符号化し
た圧縮データを得る。

【００１１】ここで、本実施例の方式による具体的なデ
ータ圧縮を図５、図６に示す。本実施例では、８ビット
単位の隣合う文字コードデータの減算結果を順次パラレ
ル／シリアル変換回路１１から出力する。この場合、”
３１Ｈ”と”３２Ｈ”の減算以降は”１００００００
０”が繰り返し続くので、ラン・レングス符号化に適す
る。

【００１２】図７および図８は、本発明の第３の実施例
におけるデータ圧縮装置の構成図である。図７、図８に
おいて、１は文字データを２進化符号に変換する文字デ
ータ変換部、１８はクロック同期回路、２４は、文字デ
ータ変換部１の出力を保持するラッチ回路（１）、１９
は、ラッチ回路（１）に保持された２進化符号を文字デ
ータ毎に並列に書き込むためのメモリ回路である。ま
た、２０は、ラッチ回路（１）出力とメモリ回路１９に
記憶された文字コードデータとを照合し、一致するもの
があるか否かを検出して、一致コードあるいは不ー致信
号を出力する一致検出回路（１）、２２は、一致検出回
路（１）から一致コードを受け取った場合はその一致コ
ードを、不一致信号を受け取った場合には元の文字コー
ド（ラッチ回路（１）出力）を、それぞれ選択しラッチ
回路（２）に出力する選択回路（１）である。また、２
５は、選択回路（１）出力を保持するラッチ回路
（２）、２６は、ラッチ回路（２）出力を、次のコード
データが選択回路（１）から出力されるタイミングで保
持するラッチ回路（３）、２１は、ラッチ回路（２）お
よび（３）の出力（コードデータ）を照合して一致する
か否かを検出し、一致コード（連続数を示す情報）ある
いは不一致信号を出力する一致検出回路（２）、２３
は、選択回路（２）から一致コードを受け取った場合は
その一致コードを、不一致信号を受け取った場合には元
の文字コード（ラッチ回路（２）出力）を、それぞれ選
択しパラレル／シリアル変換回路２７に出力する選択回
路（２）である。

【００１３】次に、本実施例におけるデータ圧縮動作を
説明する。文字データ変換部１からの出力は、文字コー
ドを表わすビット数単位でラッチ回路（１）２４に保持
される。さらに、次の文字コードが出力されるタイミン
グでメモリ回路１９に記憶される。メモリ回路１９に
は、順次文字コードが記憶されるが、ある容量を越える
と、最新の文字コードに上書きされる。この後、文字コ
ードは、一致検出回路（１）２０で、以前に入力された
ものと同じものが無いか調べられる。同じものが無けれ
ば、一致検出回路（１）は選択回路（１）２２に信号を
出して元の文字コードを選択させる。メモリ回路１９に
同じものが検出されると、一致検出回路（１）は、一致
コードを出力する。これは、一致する文字コードが何文
字コード分以前に出現したかを、コード化して表わした
ものである。例えば、１６ビットの文字コードの場合、
一致コードとするために１ビット追加して１７ビットコ
ードとし、ＬＳＢから８ビット分と一致する文字コード
が何文字コード分以前に出現したかを、コード化して表
わす。残りの８ビット分には、”０”を書く。これによ
り、先ほどのメモリ回路１９の容量は８ビット分のコー
ドで表わせる文字コード数が記憶できればよい。これら
のコードデータは、コード分の幅でパラレルに出力され
て、ラッチ回路（２）２５で保持される。一致検出回路
（２）２１はコードデータ単位での一致を検出する。一
致を見るのは先ほど符号化したＬＳＢ側８ビットであ
る。ここが一致しているのは同じコード列が続いている
ことを示しているので、同じコードデータの代わりに、
その連続数をコードのＬＳＢから９ビット目から１６ビ
ット目までにコード化する。つまり、１７ビットコード
で”１００３０Ｈ、１００３０Ｈ、１００３０Ｈ”と続
くコードがあるとすると、これは、３０Ｈ前のコードと
同じコードが三つ連続しているということなので、これ
らをさらにコード化し”１０３３０Ｈ”と表わす。コー
ドデータの一致が検出されなかった場合は、一致検出回
路（２）は選択回路（２）２３に信号を送り、元のデー
タを選択する。コードデータの一致が検出された場合
は、連続数を含んだコードデータを送る。このあと、パ
ラレル／シリアル変換回路２７でシリアルな圧縮データ
として出力される。このようにして文字コードが圧縮デ
ータとなる。

【００１４】例えば、図９〜図１２に示すように、１文
字が１６ビットの入力文字データ”３２３１Ｈ〜３９３
９Ｈ、３２３１Ｈ〜３９３９Ｈ”（１６０ビット）を入
力した場合、パラレル／シリアル変換回路出力は、”０
３２３１Ｈ、０３４３３Ｈ、０３６３５Ｈ、０３８３７
Ｈ、０３９３９Ｈ、１０５０５Ｈ”の１０２ビット（１
文字１７ビットが６文字分）に圧縮される。この場合、
パラレル／シリアル変換回路出力”０３２３１Ｈ〜０３
９３９Ｈ”の”０”は次に同じ文字データがくることを
表す。また、”１０５０５Ｈ”の”１”は符号化された
データであることを表し、そのデータは”０５０５Ｈ”
であって、５文字前の入力データから５文字連続して同
じデータが入力されたことを表す。つまり、入力データ
の後半の５文字は”３２３１Ｈ、３４３３Ｈ、３６３５
Ｈ、３８３７Ｈ、３９３９Ｈ”であることを表す。従っ
て、上記の一致検出回路（１）２０が最初に出力する一
致コードは”１００５０Ｈ”であり、一致検出回路
（２）２１は、”１００５０Ｈ、１００５０Ｈ、１００
５０Ｈ、１００５０Ｈ、１００５０Ｈ”を検出する。

【００１５】

【発明の効果】本発明によれば、文字データ変換部、パ
ラレル／シリアル変換手段、Ｎビット長シフトレジス
タ、選択回路、データ圧縮手段等にてデータ圧縮装置を
構成することにより、同じ符号が続く確率が高くなる。
また、文字データ変換部、第１、第２のラッチ回路、減
算回路、パラレル／シリアル変換回路等にてデータ圧縮
装置を構成することにより、符号化に適した冗長度の高
い信号を得ることができる。また、文字データ変換部、
第１〜第３のラッチ回路、メモリ回路、第１、第２の一
致検出回路、第１、第２の選択回路、パラレル／シリア
ル変換回路等にてデータ圧縮装置を構成することによ
り、パラレル／シリアル変換前に文字データを効率的に
圧縮することができる。従って、文字データを容易に高
い確度で圧縮することができ、伝送時間の圧縮、あるい
は記憶回路の記憶容量の相対的な増加に役立つ。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるデータ圧縮装置
の構成図である。

【図２】本発明の第１の実施例におけるデータ圧縮を示
すタイミングチャートの一部である。

【図３】本発明の第１の実施例におけるデータ圧縮を示
すタイミングチャートの一部である。

【図４】本発明の第２の実施例におけるデータ圧縮装置
の構成図である。

【図５】本発明の第２の実施例におけるデータ圧縮を示
すタイミングチャートの一部である。

【図６】本発明の第２の実施例におけるデータ圧縮を示
すタイミングチャートの一部である。

【図７】本発明の第３の実施例におけるデータ圧縮装置
を示す構成図の一部である。

【図８】本発明の第３の実施例におけるデータ圧縮装置
を示す構成図の一部である。

【図９】本発明の第３の実施例におけるデータ圧縮を示
すタイミングチャートの一部である。

【図１０】本発明の第３の実施例におけるデータ圧縮を
示すタイミングチャートの一部である。

【図１１】本発明の第３の実施例におけるデータ圧縮を
示すタイミングチャートの一部である。

【図１２】本発明の第３の実施例におけるデータ圧縮を
示すタイミングチャートの一部である。

【符号の説明】

１：文字データ変換部、２，１７，１８：クロック同期
回路、３：パラレル／シリアル変換部、４：Ｎビット長
シフトレジスタ（１）、５：Ｎビット長シフトレジスタ
（２）、６：Ｎビット長シフトレジスタ（３）、７：Ｎ
ビット長シフトレジスタ（Ｍ）、８：選択回路（１）、
９：選択回路（２）、１０：選択回路（３）、１１，１
６，２７：パラレル／シリアル変換回路、１２：ラン・
レングス符号化部、１３，２４：ラッチ回路（１）、１
４，２５：ラッチ回路（２）、１５：減算回路、２６：
ラッチ回路（３）、１９：メモリ回路、２０：一致検出
回路（１）、２１：一致検出回路（２）、２２：選択回
路（１）、２３：選択回路（２）。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 文字データを２進化符号に変換する手段
   と、２進化符号を並列／直列変換する手段と、直列に変
   換された２進化符号を順次記憶する手段と、記憶された
   該２進化符号を、文字データを構成する２進化符号の符
   号数間隔で読み出す手段と、データ圧縮手段とを備え、 文字データを２進化符号に変換し、並列／直列変換して
   上記記憶手段に書き込み、該記憶手段から、文字データ
   を構成する２進化符号の符号数間隔でデータを順次読み
   出し、読み出したデータを並列／直列変換して圧縮する
   ように構成したことを特徴とするデータ圧縮装置。
2. 【請求項２】 文字データを２進化符号に変換する手段
   と、該２進化符号を、文字データを構成する２進化符号
   の符号単位毎に並列に記憶する手段と、当該文字データ
   を構成する２進化符号と直前の文字データを構成する２
   進化符号との差分を計算する手段と、２進化符号を並列
   ／直列変換する手段と、データ圧縮手段とを備え、 文字データを２進化符号に変換し、該文字データを構成
   する２進化符号の符号単位毎に上記記憶手段に並列に書
   き込み、当該文字データを構成する２進化符号列と直前
   の文字データを構成する２進化符号列とを該記憶手段か
   ら読み出して差分を算出し、差分データを並列／直列変
   換して圧縮するように構成したことを特徴とするデータ
   圧縮装置。
3. 【請求項３】 文字データを２進化符号に変換する手段
   と、該２進化符号を、文字データを構成する２進化符号
   の符号単位毎に並列に記憶する手段と、当該２進化符号
   列と一致する符号列が、以前に入力記憶された２進化符
   号中にあることを検出し、該符号列および出現情報を含
   むコードデータを出力する手段と、２進化符号を並列／
   直列変換する手段とを備え、 文字データを２進化符号に変換し、該文字データを構成
   する２進化符号の符号単位毎に上記記憶手段に並列に書
   き込み、当該２進化符号列と以前に入力記憶された２進
   化符号を照合し、一致する符号列がある場合には該符号
   列および出現情報を含むコードデータを出力し、該コー
   ドデータを利用して文字データを圧縮し並列／直列変換
   するように構成したことを特徴とするデータ圧縮装置。