JPH08125460A - Inverting amplifier circuit - Google Patents

Inverting amplifier circuit

Info

Publication number
JPH08125460A
JPH08125460A JP6253684A JP25368494A JPH08125460A JP H08125460 A JPH08125460 A JP H08125460A JP 6253684 A JP6253684 A JP 6253684A JP 25368494 A JP25368494 A JP 25368494A JP H08125460 A JPH08125460 A JP H08125460A
Authority
JP
Japan
Prior art keywords
resistor
back gate
inverting amplifier
gate voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6253684A
Other languages
Japanese (ja)
Inventor
Hiroaki Idogawa
寛昭 伊戸川
Seiji Miyoshi
清司 三好
Koji Tokiwa
耕司 常盤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6253684A priority Critical patent/JPH08125460A/en
Publication of JPH08125460A publication Critical patent/JPH08125460A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE: To realize the inverting amplifier circuit in which output distortion of an inverting amplifier is almost eliminated due to the effect of a resistance change in a voltage dependent resistor. CONSTITUTION: In the inverting amplifier circuit formed by forming an inverting amplifier 1 and a voltage dependent resistor in an LSI, a 1st resistor R11 with a power supply potential VD at its back gate voltage and a 2nd resistor R12 with a ground potential GND at its back gate voltage are connected in series and connected to a noninverting input terminal (+) of the inverting amplifier 1 or an inverting input terminal (-) as a reference resistor, and a 3rd resistor R13 with a power supply potential VD at its back gate voltage and a 4th resistor R14 with a ground potential GND at its back gate voltage are connected in series and connected between a connecting point of the 1st and 2nd resistors R11, R12 connected in series and an output terminal of the inverting amplifier 1 as a feedback resistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はLSI上に構成される反
転増幅回路に関する。LSI上に構成される反転増幅回
路はアナログICでありながら1個のトランジスタのよ
うに気軽に使用できることから、電子機器製品の電子回
路に広く用いられている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverting amplifier circuit formed on an LSI. Although the inverting amplifier circuit configured on the LSI is an analog IC, it can be used easily like a single transistor, and is therefore widely used in electronic circuits of electronic equipment products.

【0002】このような反転増幅回路がLSI半導体技
術によって成形される場合、反転増幅回路に用いられる
抵抗器が、その両端の電圧で抵抗値が変化してしまう電
圧依存型のものとなり、反転増幅回路の入出力特性に悪
影響を及ぼすことになる。そこで、そのような欠点を解
消することのできる反転増幅回路が要望されている。
When such an inverting amplifier circuit is formed by LSI semiconductor technology, the resistor used in the inverting amplifier circuit becomes a voltage-dependent type whose resistance value changes depending on the voltage across the resistor, resulting in inverting amplification. This will adversely affect the input / output characteristics of the circuit. Therefore, there is a demand for an inverting amplifier circuit that can eliminate such drawbacks.

【0003】[0003]

【従来の技術】図7に従来例によるLSI上に構成され
る反転増幅回路の電気回路図を示し、その説明を行う。
2. Description of the Related Art FIG. 7 shows an electric circuit diagram of an inverting amplifier circuit formed on an LSI according to a conventional example, and its description will be given.

【0004】図7に示す反転増幅回路は、正相入力端
「+」が接地された反転アンプ1と、反転アンプ1の逆
相入力端「−」と電圧供給端子2との間に接続された抵
抗器R1と、反転アンプ1の出力端と逆相入力端「−」
との間に接続された抵抗器R2とから構成されている。
また反転アンプ1の出力端は電圧出力端子3に接続され
ている。
The inverting amplifier circuit shown in FIG. 7 is connected between an inverting amplifier 1 whose positive phase input terminal "+" is grounded, a negative phase input terminal "-" of the inverting amplifier 1 and a voltage supply terminal 2. Resistor R1, the output terminal of the inverting amplifier 1 and the negative phase input terminal "-"
And a resistor R2 connected between and.
The output terminal of the inverting amplifier 1 is connected to the voltage output terminal 3.

【0005】抵抗器R1及びR2は、そのバックゲート
電圧(後述で説明する)が反転アンプ1の電源電圧VD
と同電圧とされている。この状態を抵抗器R1及びR2
の記号の上に、上向きの矢印を付して示すことにする。
The back gate voltage (described later) of the resistors R1 and R2 is the power supply voltage VD of the inverting amplifier 1.
It is said to have the same voltage as. In this state, resistors R1 and R2
An arrow pointing upwards will be added above the symbol.

【0006】抵抗器R1及びR2のLSI上での構造
は、例えば抵抗器R1及びR2が通常の拡散プロセスに
よる抵抗器であるとすると、図8の断面図に示すように
なっている。図8において、符号5はN型半導体により
形成したNチャネル基盤である。6はP型半導体をNチ
ャネル基盤5に拡散させ形成したPチャネル拡散層であ
る。7及び8はPチャネル拡散層6の上に形成された電
極であり、各電極7,8における電圧V1,V2が抵抗
器R1又はR2の両端の電圧となる。
The structure of the resistors R1 and R2 on the LSI is as shown in the sectional view of FIG. 8, assuming that the resistors R1 and R2 are resistors by a normal diffusion process. In FIG. 8, reference numeral 5 is an N-channel substrate formed of an N-type semiconductor. Reference numeral 6 is a P-channel diffusion layer formed by diffusing a P-type semiconductor in the N-channel substrate 5. Reference numerals 7 and 8 are electrodes formed on the P-channel diffusion layer 6, and the voltages V1 and V2 at the electrodes 7 and 8 are the voltages across the resistor R1 or R2.

【0007】前述したバックゲート電圧は、Pチャネル
拡散層6とNチャネル基盤5間の電圧であり、この例で
はNチャネル基盤5に電源電圧VDが印加されているの
で、バックゲート電圧が電源電圧VDとなっている。
The back gate voltage described above is a voltage between the P-channel diffusion layer 6 and the N-channel substrate 5, and since the power supply voltage VD is applied to the N-channel substrate 5 in this example, the back gate voltage is the power supply voltage. It is VD.

【0008】このような構成の抵抗器R1又はR2は、
その両端の電圧V1,V2の増減で抵抗値が変化してし
まう電圧依存型のものとなる。これは、両端の電圧V
1,V2が増加すると、Pチャネル拡散層6とNチャネ
ル基盤5との接合部(PN接合部)における逆バイアス
電圧が減少し、これによってPN接合部に生じる空乏層
9の幅が狭くなるため抵抗値が減少し、両端の電圧V
1,V2が減少すると、PN接合部における逆バイアス
電圧が増加し、これによって空乏層9の幅が広くなるた
め抵抗値が増加するためである。
The resistor R1 or R2 having such a structure is
It becomes a voltage-dependent type in which the resistance value changes as the voltages V1 and V2 at both ends increase and decrease. This is the voltage V across
When 1 and V2 increase, the reverse bias voltage at the junction (PN junction) between the P-channel diffusion layer 6 and the N-channel substrate 5 decreases, which narrows the width of the depletion layer 9 generated at the PN junction. The resistance value decreases and the voltage V across
This is because when 1 and V2 decrease, the reverse bias voltage at the PN junction increases, and the width of the depletion layer 9 widens, thereby increasing the resistance value.

【0009】このようにLSIの基盤電位、即ちNチャ
ネル基盤5の電圧が電源電圧VDの場合の、電圧依存型
の抵抗器R1又はR2の抵抗値をRV とすると、 RV =RHP−α1 V1−β1 V2−γ1 V1V2 … で表される。
As described above, when the substrate potential of the LSI, that is, the voltage of the N-channel substrate 5 is the power supply voltage VD, the resistance value of the voltage-dependent resistor R1 or R2 is R V , R V = R HP − It is represented by α 1 V1-β 1 V2-γ 1 V1V2.

【0010】但し、RHPは本来の抵抗値、α1 ,β1
γ1 は半導体製造プロセスよって決まる電圧依存部分の
係数であり、α1 ,β1 が1次歪係数、γ1 が2次歪係
数である。
However, R HP is the original resistance value, α 1 , β 1 ,
γ 1 is a coefficient of a voltage dependent portion determined by the semiconductor manufacturing process, α 1 and β 1 are first-order distortion coefficients, and γ 1 is a second-order distortion coefficient.

【0011】α1 ,β1 ,γ1 の係数をプロセスとの関
係から計算によって求めることは難しいので、測定値と
式との組み合わせによって求める。通常はα1 とβ1
は同じ値になり、γ1 はα1 ,β1 に比べて非常に小さ
い。また同一プロセス上では通常の拡散抵抗と基盤分離
による抵抗との各係数α1 ,β1 ,γ1 の比は一定にな
るものと考えられる。
Since it is difficult to obtain the coefficients of α 1 , β 1 and γ 1 by calculation from the relationship with the process, they are obtained by combining the measured value and the formula. Usually α 1 and β 1
Has the same value, and γ 1 is much smaller than α 1 and β 1 . Moreover, it is considered that the ratios of the coefficients α 1 , β 1 , and γ 1 between the normal diffusion resistance and the resistance due to substrate separation are constant in the same process.

【0012】図7の例では、各抵抗器R1,R2のバッ
クゲート電圧が電源電圧VDのものを示したが、バック
ゲート電圧がグランド電位GNDの場合もある。この場
合の抵抗器R1及びR2のLSI上での構造は、例えば
抵抗器R1,R2が基盤分離プロセスを用いたものであ
るとすると、図9の断面図に示すようになっている。図
9において、符号11はN型半導体により形成したNチ
ャネル基盤、12はP型半導体をNチャネル基盤11に
拡散させ形成したPチャネル拡散層である。Nチャネル
基盤11とPチャネル拡散層12とが抵抗器R1又はR
2として使用されるようになっている。
In the example of FIG. 7, the back gate voltage of each of the resistors R1 and R2 is the power supply voltage VD, but the back gate voltage may be the ground potential GND. In this case, the structure of the resistors R1 and R2 on the LSI is as shown in the sectional view of FIG. 9, assuming that the resistors R1 and R2 use a substrate separation process. In FIG. 9, reference numeral 11 is an N channel substrate formed of an N type semiconductor, and 12 is a P channel diffusion layer formed by diffusing a P type semiconductor into the N channel substrate 11. The N-channel substrate 11 and the P-channel diffusion layer 12 are resistors R1 or R
It is supposed to be used as 2.

【0013】13,14はP型半導体によるPチャネル
基盤であり、LSIの基盤を完全に分離してしまう基盤
分離プロセスを用い、抵抗器であるNチャネル基盤11
の回りを取り囲んで、完全にLSIの基盤(Nチャネル
基盤)15,16と分離するものである。これによっ
て、Nチャネル基盤11とPチャネル拡散層12とが抵
抗器R1又はR2として機能することになる。
Reference numerals 13 and 14 are P-channel substrates made of P-type semiconductor, and an N-channel substrate 11 which is a resistor is formed by using a substrate separation process that completely separates the LSI substrate.
It is completely separated from the LSI bases (N-channel bases) 15 and 16 by surrounding the periphery of. As a result, the N-channel substrate 11 and the P-channel diffusion layer 12 function as the resistor R1 or R2.

【0014】この構成の場合、抵抗器R1又はR2の両
端の電圧V1,V2は、電圧V1がNチャネル基盤11
の上に形成された電極17とPチャネル拡散層12の上
に形成された電極18とを接続した点に現れ、電圧V2
がNチャネル基盤11の上に形成された電極19とPチ
ャネル拡散層12の上に形成された電極20とを接続し
た点に現れるようになっている。
In the case of this configuration, the voltages V1 and V2 across the resistor R1 or R2 are such that the voltage V1 is the N-channel substrate 11
At a point where the electrode 17 formed on the P channel diffusion layer 12 and the electrode 17 formed on the P channel diffusion layer 12 are connected to each other.
Appears at the point where the electrode 19 formed on the N-channel substrate 11 and the electrode 20 formed on the P-channel diffusion layer 12 are connected.

【0015】また、バックゲート電圧は、Nチャネル基
盤11とPチャネル基盤13,14間の電圧であり、P
チャネル基盤13,14を接地することによって、バッ
クゲート電圧がグランド電位GNDとなっている。
The back gate voltage is a voltage between the N channel substrate 11 and the P channel substrates 13 and 14, and P
By grounding the channel substrates 13 and 14, the back gate voltage becomes the ground potential GND.

【0016】このような構成において、両端の電圧V
1,V2が増加すると、接地されたPチャネル基盤1
3,14とNチャネル基盤11との間の逆バイアス電圧
が増加し、各基盤13,14と11の接合部に生じる空
乏層21,22の幅が広くなるため抵抗値が増加する。
両端の電圧V1,V2が減少すると、接合部における逆
バイアス電圧が減少し、これによって空乏層21,22
の幅が狭くなるため抵抗値が減少する。
In such a structure, the voltage V
1 and V2 increase, grounded P channel substrate 1
The reverse bias voltage between the substrates 3, 14 and the N-channel substrate 11 increases, and the width of the depletion layers 21 and 22 formed at the junctions of the substrates 13, 14 and 11 increases, so that the resistance value increases.
When the voltages V1 and V2 at both ends are decreased, the reverse bias voltage at the junction is decreased, which results in depletion layers 21 and 22.
Since the width of is narrow, the resistance value decreases.

【0017】このようにLSIの基盤電位、即ちPチャ
ネル基盤13,14の電圧がグランド電位GNDの場合
の、電圧依存型の抵抗器R1又はR2の抵抗値をRg
すると、 Rg =RSOI +α2 V1+β2 V2+γ2 V1V2 … で表される。
Thus, when the substrate potential of the LSI, that is, the voltage of the P-channel substrates 13 and 14 is the ground potential GND, and the resistance value of the voltage-dependent resistor R1 or R2 is R g , R g = R SOI + α 2 V1 + β 2 V2 + γ 2 V1V2 ...

【0018】但し、RSOI は本来の抵抗値、α2
β2 ,γ2 は半導体製造プロセスよって決まる電圧依存
部分の係数であり、式で用いたα1 ,β1 ,γ1 と同
様なものである。
However, R SOI is the original resistance value, α 2 ,
β 2 and γ 2 are coefficients of the voltage-dependent portion determined by the semiconductor manufacturing process, and are similar to α 1 , β 1 and γ 1 used in the equation.

【0019】また、図8に示した拡散プロセスによる抵
抗器のバックゲート電圧をグランド電位GNDとする場
合、N型半導体とP型半導体の関係を逆にして図9に示
すような構造とすればよい。
When the back gate voltage of the resistor by the diffusion process shown in FIG. 8 is set to the ground potential GND, the relationship between the N-type semiconductor and the P-type semiconductor is reversed, and the structure as shown in FIG. 9 is obtained. Good.

【0020】図9において、符号24はP型半導体によ
り形成したPチャネル基盤、25はN型半導体をPチャ
ネル基盤24に拡散させ形成したNチャネル拡散層、2
6及び27はNチャネル拡散層25の上に形成された電
極である。各電極26,27における電圧V1,V2が
抵抗器R1又はR2の両端の電圧となる。またバックゲ
ート電圧は、Pチャネル基盤24を接地することによっ
てグランド電位GNDとなっている。
In FIG. 9, reference numeral 24 is a P channel substrate formed of a P type semiconductor, 25 is an N channel diffusion layer formed by diffusing an N type semiconductor into the P channel substrate 24, and 2
Electrodes 6 and 27 are formed on the N-channel diffusion layer 25. The voltages V1 and V2 at the electrodes 26 and 27 become the voltage across the resistor R1 or R2. The back gate voltage is ground potential GND by grounding the P-channel substrate 24.

【0021】このような構成の抵抗器においては、その
両端の電圧V1,V2の増減に応じて変化する抵抗値の
特性が、図8に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
In the resistor having such a configuration, the characteristic of the resistance value which changes in accordance with the increase and decrease of the voltages V1 and V2 across the resistor has the characteristic opposite to that of the resistor shown in FIG. That is,
The resistance value can be expressed by an equation.

【0022】更に、図9に示した基盤分離プロセスによ
る抵抗器のバックゲート電圧を電源電圧VDとする場
合、N型半導体とP型半導体の関係を逆にして図11に
示すような構造とすればよい。
Further, when the back gate voltage of the resistor in the substrate separation process shown in FIG. 9 is set to the power supply voltage VD, the relationship between the N-type semiconductor and the P-type semiconductor is reversed and the structure shown in FIG. Good.

【0023】図11において、符号28はP型半導体に
より形成したPチャネル基盤、29はN型半導体をPチ
ャネル基盤29に拡散させ形成したNチャネル拡散層で
ある。Pチャネル基盤28とNチャネル拡散層29とが
抵抗器R1又はR2として使用されるようになってい
る。
In FIG. 11, reference numeral 28 is a P channel substrate formed of a P type semiconductor, and 29 is an N channel diffusion layer formed by diffusing an N type semiconductor into the P channel substrate 29. The P channel substrate 28 and the N channel diffusion layer 29 are adapted to be used as the resistor R1 or R2.

【0024】30,31はN型半導体によるNチャネル
基盤であり、Pチャネル基盤28の回りを取り囲んで、
完全にLSIの基盤(Pチャネル基盤)32,33と分
離している。これによって、Pチャネル基盤28とNチ
ャネル拡散層29とが抵抗器R1又はR2として機能す
る。
Reference numerals 30 and 31 denote N-channel substrates made of N-type semiconductor, which surround the P-channel substrate 28.
It is completely separated from the LSI substrates (P-channel substrate) 32 and 33. As a result, the P-channel substrate 28 and the N-channel diffusion layer 29 function as the resistor R1 or R2.

【0025】抵抗器R1又はR2の両端の電圧V1,V
2は、電圧V1がPチャネル基盤28の上に形成された
電極34とNチャネル拡散層29の上に形成された電極
35とを接続した点に現れ、電圧V2がPチャネル基盤
28の上に形成された電極36とNチャネル拡散層29
の上に形成された電極37とを接続した点に現れるよう
になっている。バックゲート電圧は、Nチャネル基盤3
0,31に電源電圧VDを供給することによって電源電
位となっている。
The voltages V1, V across the resistor R1 or R2
2 appears at the point where the voltage V1 connects the electrode 34 formed on the P-channel substrate 28 and the electrode 35 formed on the N-channel diffusion layer 29, and the voltage V2 is formed on the P-channel substrate 28. The formed electrode 36 and N channel diffusion layer 29
It appears at the point where the electrode 37 formed above is connected. Back gate voltage is based on N channel 3
By supplying the power supply voltage VD to 0 and 31, the power supply potential is obtained.

【0026】このような構成の抵抗器においては、その
両端の電圧V1,V2の増減に応じて変化する抵抗値の
特性が、図9に示した抵抗器と逆の特性となる。即ち、
式で表せる抵抗値となる。
In the resistor having such a structure, the characteristic of the resistance value which changes in accordance with the increase and decrease of the voltages V1 and V2 across the resistor has the characteristic opposite to that of the resistor shown in FIG. That is,
The resistance value can be expressed by an equation.

【0027】[0027]

【発明が解決しようとする課題】ところで、通常のLS
Iでは、その基盤電位が電源電圧VDの電位かグランド
電位GNDの何れか一方であるため、上述した図8〜図
11の構造の抵抗器の内、何れかを用いてLSI上に図
7に示したような反転増幅回路を構成した場合、抵抗器
R1,R2の両端の電圧に応じて変化する抵抗値の影響
で、反転増幅回路における反転アンプ1の入力に対して
出力が歪むといった問題があった。
By the way, the normal LS
In I, since the base potential is either the potential of the power supply voltage VD or the ground potential GND, any one of the resistors having the structures of FIGS. When the inverting amplifier circuit as shown is configured, there is a problem that the output is distorted with respect to the input of the inverting amplifier 1 in the inverting amplifier circuit due to the influence of the resistance value that changes according to the voltage across the resistors R1 and R2. there were.

【0028】本発明は、このような点に鑑みてなされた
ものであり、電圧依存型抵抗器の変化する抵抗値の影響
による反転アンプの出力歪をほぼ無くすことができる反
転増幅回路を提供することを目的としている。
The present invention has been made in view of the above points, and provides an inverting amplifier circuit capable of substantially eliminating the output distortion of the inverting amplifier due to the influence of the changing resistance value of the voltage-dependent resistor. Is intended.

【0029】[0029]

【課題を解決するための手段】図1に本発明の原理図を
示す。この図1に示す反転増幅回路は、反転アンプ1及
び電圧依存型の抵抗器をLSI上に形成して構成される
ものであり、その特徴は、バックゲート電圧が電源電位
VDとされた第1抵抗器R11とバックゲート電圧がグ
ランド電位GNDとされた第2抵抗器R12とを直列に
接続して、反転アンプ1の正相入力端「+」及び逆相入
力端「−」の何れかにリファレンス抵抗器として接続す
ると共に、バックゲート電圧が電源電位とされた第3抵
抗器R13とバックゲート電圧がグランド電位GNDと
された第4抵抗器R14とを直列に接続して、該反転ア
ンプ1の、直列接続された第1及び第2抵抗器R11,
R12の接続端と反転アンプ1の出力端との間にフィー
ドバック抵抗器として接続して構成されている。
FIG. 1 shows the principle of the present invention. The inverting amplifier circuit shown in FIG. 1 is configured by forming an inverting amplifier 1 and a voltage-dependent resistor on an LSI, and is characterized in that the back gate voltage is the power supply potential VD. The resistor R11 and the second resistor R12 whose back gate voltage is set to the ground potential GND are connected in series to either the positive phase input terminal “+” or the negative phase input terminal “−” of the inverting amplifier 1. The inverting amplifier 1 is connected as a reference resistor, and is connected in series with a third resistor R13 whose back gate voltage is a power supply potential and a fourth resistor R14 whose back gate voltage is a ground potential GND. A series-connected first and second resistor R11,
A feedback resistor is connected between the connection end of R12 and the output end of the inverting amplifier 1.

【0030】[0030]

【作用】上述した本発明によれば、電圧依存による抵抗
特性が互いに逆の抵抗器(R11とR12、又はR13
とR14)を直列に接続して、反転アンプのリファレン
ス抵抗器及びフィードバック抵抗器としたので、電圧依
存による抵抗値の変化量がリファレンス抵抗器内、フィ
ードバック抵抗器内で相殺されることになる。従って、
電圧依存により抵抗値が変化することによって反転アン
プの出力端から生じていた出力歪みがほぼ無くなる。
According to the present invention described above, resistors (R11 and R12, or R13) whose resistance characteristics due to voltage dependence are opposite to each other are provided.
And R14) are connected in series to form a reference resistor and a feedback resistor of the inverting amplifier, the change amount of the resistance value due to the voltage dependence is canceled in the reference resistor and the feedback resistor. Therefore,
Since the resistance value changes due to the voltage dependence, the output distortion generated from the output terminal of the inverting amplifier is almost eliminated.

【0031】[0031]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図2は本発明の一実施例によるLSI上に
構成された反転増幅回路の電気回路図である。この図に
示す実施例おいて図7に示した従来例の各部に対応する
部分には同一符号を付し、その説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is an electric circuit diagram of an inverting amplifier circuit formed on an LSI according to an embodiment of the present invention. In the embodiment shown in this figure, the portions corresponding to the respective portions of the conventional example shown in FIG. 7 are denoted by the same reference numerals, and the description thereof will be omitted.

【0032】図2に示す実施例の反転増幅回路が図7に
示したものと異なる点は、電圧供給端子2と抵抗器R1
との間にバックゲート電圧がグランド電位GNDとされ
た抵抗器R3を接続し、抵抗器R1と抵抗器R2との間
にバックゲート電圧がグランド電位GNDとされた抵抗
器R4を接続して構成したことにある。
The inverting amplifier circuit of the embodiment shown in FIG. 2 is different from that shown in FIG. 7 in that a voltage supply terminal 2 and a resistor R1 are provided.
A resistor R3 whose back gate voltage is set to the ground potential GND, and a resistor R4 whose back gate voltage is set to the ground potential GND are connected between the resistors R1 and R2. There is something I did.

【0033】但し、バックゲート電圧がグランド電位G
NDとされている状態を抵抗器R3及びR4の記号の下
に下向きの矢印を付して示した。このように抵抗器R3
とR1、又はR4とR2が直列に接続されたLSI上で
の構造例を図3に示す。抵抗器R3とR1、及びR4と
R2の直列接続構造は何れも同じなので図3に示す抵抗
器はR3とR1であるとして説明する。
However, the back gate voltage is the ground potential G
The ND state is indicated by a downward arrow below the resistors R3 and R4. Thus resistor R3
3 shows an example of a structure on an LSI in which R1 and R1 or R4 and R2 are connected in series. Since the resistors R3 and R1 and the resistors R4 and R2 have the same series connection structure, the resistors shown in FIG. 3 are described as R3 and R1.

【0034】図3に示す抵抗器R3及びR1は、図9に
示した構造の抵抗器と図8に示した構造の抵抗器とを同
一LSI上に形成したものである。但し、図3において
図9及び図8の各部に対応する部分には同一符号を付
し、その説明を省略する。
The resistors R3 and R1 shown in FIG. 3 are obtained by forming the resistor having the structure shown in FIG. 9 and the resistor having the structure shown in FIG. 8 on the same LSI. However, in FIG. 3, the portions corresponding to the respective portions of FIGS. 9 and 8 are denoted by the same reference numerals, and the description thereof will be omitted.

【0035】即ち、図3に示す抵抗器R3は、抵抗器と
なるPチャネル拡散層12が形成されたNチャネル基盤
11の回りを取り囲んで、完全にLSIの基盤(Nチャ
ネル基盤)15及び5と分離するPチャネル基盤13,
14が接地されることによって、バックゲート電圧がグ
ランド電位GNDとされている。抵抗器R1は、Pチャ
ネル拡散層6が形成されたNチャネル基盤5に電源電圧
VDが印加されることによってバックゲート電圧が電源
電位とされている。
That is, the resistor R3 shown in FIG. 3 surrounds the N-channel substrate 11 on which the P-channel diffusion layer 12 serving as a resistor is formed, and is completely LSI substrates (N-channel substrate) 15 and 5. P-channel base 13, which is separated from
Since 14 is grounded, the back gate voltage is set to the ground potential GND. The back gate voltage of the resistor R1 is set to the power supply potential by applying the power supply voltage VD to the N channel substrate 5 on which the P channel diffusion layer 6 is formed.

【0036】このような構成においては、従来例で説明
したように、抵抗器R3においては、両端の電圧V1,
V2が増加するとその抵抗値が増加し、両端の電圧V
1,V2が減少するとその抵抗値が減少する。抵抗器R
1においては、両端の電圧V2,V3が増加するとその
抵抗値が減少し、両端の電圧V2,V3が減少するとそ
の抵抗値が増加する。
In such a configuration, as described in the conventional example, in the resistor R3, the voltage V1 across the resistor R1,
When V2 increases, its resistance value increases and the voltage V
When 1 and V2 decrease, the resistance value decreases. Resistor R
In No. 1, the resistance value decreases as the voltages V2 and V3 at both ends increase, and the resistance value increases as the voltages V2 and V3 at both ends decrease.

【0037】つまり、抵抗器R3とR1ではその電圧依
存による抵抗特性が全く逆となっているので、電圧に依
存する抵抗値の変化量が互いに相殺されることになる。
従って、図2に示すように反転増幅回路を構成した場
合、従来のように、抵抗器の両端の電圧に応じて変化す
る抵抗値の影響で反転アンプ1の入力に対して出力が歪
むといったことをほぼ無くすことが可能となる。この効
果は、反転アンプ1に対するリファレンス抵抗器R3,
R1とフィードバック抵抗器R4,R2とを図2に示す
ように相似形とすることによってより向上する。
That is, since the resistance characteristics of the resistors R3 and R1 due to the voltage dependence thereof are completely opposite, the change amounts of the resistance values depending on the voltage cancel each other out.
Therefore, when the inverting amplifier circuit is configured as shown in FIG. 2, the output is distorted with respect to the input of the inverting amplifier 1 due to the influence of the resistance value which changes according to the voltage across the resistor as in the conventional case. Can be almost eliminated. The effect is that the reference resistor R3 for the inverting amplifier 1
This is further improved by making R1 and the feedback resistors R4 and R2 similar to each other as shown in FIG.

【0038】また上述した例では、図2に示す抵抗器R
3が図9に示した基盤分離プロセスによるものであると
し、抵抗器R1が図8に示した拡散プロセスによるもの
であるとした。しかし、抵抗器R3に拡散プロセスによ
るもの、抵抗器R1に基盤分離プロセスによるものを用
いても同様の効果を得ることができる。
In the above example, the resistor R shown in FIG.
3 was due to the substrate separation process shown in FIG. 9, and the resistor R1 was due to the diffusion process shown in FIG. However, the same effect can be obtained by using the diffusion process for the resistor R3 and the substrate separation process for the resistor R1.

【0039】この場合の構成例を図4に示す。即ち、図
4に示す抵抗器R3は、図10に示した構造となり、抵
抗器R1は図11に示した構造となる。図4において、
図10及び図11の各部に対応する部分には同一符号が
付してある。
FIG. 4 shows a configuration example in this case. That is, the resistor R3 shown in FIG. 4 has the structure shown in FIG. 10, and the resistor R1 has the structure shown in FIG. In FIG.
Portions corresponding to the respective portions in FIGS. 10 and 11 are designated by the same reference numerals.

【0040】また図3及び図4に示したように、拡散プ
ロセスと基盤分離プロセスとで形成されっる抵抗器R3
とR1を組み合わせたのは、LSI基盤がNチャネル基
盤か、Pチャネル基盤かの何れかなので容易に形成でき
るようにするためである。同一プロセスでバックゲート
電圧の異なるものを組み合わせた場合には基盤のチャネ
ルが異なったものとなるので製造しにくくなる。
Further, as shown in FIGS. 3 and 4, the resistor R3 formed by the diffusion process and the substrate separation process.
The reason for combining R1 and R1 is that they can be easily formed because the LSI substrate is either an N-channel substrate or a P-channel substrate. When the back gate voltages having different back gate voltages are combined in the same process, the channels of the substrate become different, which makes it difficult to manufacture.

【0041】また、図3(又は図4)に示した構造の直
列接続抵抗器を、図5に示すようにリファレンス抵抗の
部分にのみ用いても、図6に示すようにフィードバック
抵抗の部分にのみ用いても、反転アンプ1の出力歪みを
従来よりも軽減することが可能となる。更には、図2、
図5及び図6の直列構成を並列構成とした場合でも、直
列ほどではないが同様の効果を得ることができる。
Even if the series-connected resistor having the structure shown in FIG. 3 (or FIG. 4) is used only for the reference resistance portion as shown in FIG. 5, it is used for the feedback resistance portion as shown in FIG. Even if only it is used, the output distortion of the inverting amplifier 1 can be reduced as compared with the conventional case. Furthermore, FIG.
Even when the series configuration of FIGS. 5 and 6 is changed to the parallel configuration, the same effect can be obtained, though not to the same degree as the series configuration.

【0042】[0042]

【発明の効果】以上説明したように、本発明によれば、
電圧依存型抵抗器の変化する抵抗値の影響による反転ア
ンプの出力歪をほぼ無くすことができる効果がある。
As described above, according to the present invention,
The output distortion of the inverting amplifier due to the influence of the changing resistance value of the voltage-dependent resistor can be almost eliminated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図2】本発明の一実施例によるLSI上に構成された
反転増幅回路の電気回路図である。
FIG. 2 is an electric circuit diagram of an inverting amplifier circuit formed on an LSI according to an embodiment of the present invention.

【図3】図2に示す反転増幅回路に用いられるLSI上
の抵抗器の構造を示す図である。
FIG. 3 is a diagram showing a structure of a resistor on an LSI used in the inverting amplifier circuit shown in FIG.

【図4】図2に示す反転増幅回路に用いられるLSI上
の抵抗器の他の構造を示す図である。
4 is a diagram showing another structure of a resistor on an LSI used in the inverting amplifier circuit shown in FIG.

【図5】実施例の反転増幅回路において反転アンプのリ
ファレンス抵抗部分に図3に示す構造の抵抗器を用いた
場合の電気回路図である。
5 is an electric circuit diagram in the case where the resistor having the structure shown in FIG. 3 is used for the reference resistance portion of the inverting amplifier in the inverting amplifier circuit of the embodiment.

【図6】実施例の反転増幅回路において反転アンプのフ
ィードバック抵抗器に図3に示す構造の抵抗器を用いた
場合の電気回路図である。
6 is an electric circuit diagram in the case where the resistor having the structure shown in FIG. 3 is used as a feedback resistor of the inverting amplifier in the inverting amplifier circuit of the embodiment.

【図7】従来例によるLSI上に構成された反転増幅回
路の電気回路図である。
FIG. 7 is an electric circuit diagram of an inverting amplifier circuit formed on an LSI according to a conventional example.

【図8】バックゲート電圧が電源電位の場合の通常の拡
散プロセスによる、LSI上に構成された抵抗器の構造
を示す図である。
FIG. 8 is a diagram showing a structure of a resistor formed on an LSI by a normal diffusion process when a back gate voltage is a power supply potential.

【図9】バックゲート電圧がグランド電位の場合の基盤
分離プロセスによる、LSI上に構成された抵抗器の構
造を示す図である。
FIG. 9 is a diagram showing a structure of a resistor formed on an LSI by a substrate separation process when a back gate voltage is a ground potential.

【図10】バックゲート電圧がグランド電位の場合の通
常の拡散プロセスによる、LSI上に構成された抵抗器
の構造を示す図である。
FIG. 10 is a diagram showing a structure of a resistor formed on an LSI by a normal diffusion process when the back gate voltage is ground potential.

【図11】バックゲート電圧が電源電位の場合の基盤分
離プロセスによる、LSI上に構成された抵抗器の構造
を示す図である。
FIG. 11 is a diagram showing a structure of a resistor formed on an LSI by a substrate separation process when a back gate voltage is a power supply potential.

【符号の説明】[Explanation of symbols]

1 反転アンプ R11 バックゲート電圧が電源電位VDとされた第1
抵抗器 R12 バックゲート電圧がグランド電位GNDとされ
た第2抵抗器 R13 バックゲート電圧が電源電位VDとされた第3
抵抗器 R14 バックゲート電圧がグランド電位GNDとされ
た第4抵抗器
1 Inverting amplifier R11 First with back gate voltage set to power supply potential VD
Resistor R12 A second resistor whose back gate voltage is set to the ground potential GND R13 A third resistor whose back gate voltage is set to the power supply potential VD
Resistor R14 Fourth resistor whose back gate voltage is ground potential GND

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 反転アンプ及び電圧依存型の抵抗器をL
SI上に形成して構成される反転増幅回路において、 バックゲート電圧が電源電位とされた第1抵抗器とバッ
クゲート電圧がグランド電位とされた第2抵抗器とを直
列に接続して、前記反転アンプの正相入力端及び逆相入
力端の何れかにリファレンス抵抗器として接続すると共
に、バックゲート電圧が電源電位とされた第3抵抗器と
バックゲート電圧がグランド電位とされた第4抵抗器と
を直列に接続して、該反転アンプの、直列接続された前
記第1及び第2抵抗器の接続端と該反転アンプの出力端
との間にフィードバック抵抗器として接続して構成され
たことを特徴とする反転増幅回路。
1. An inverting amplifier and a voltage-dependent resistor are L
In an inverting amplifier circuit formed on SI, a first resistor whose back gate voltage is a power supply potential and a second resistor whose back gate voltage is a ground potential are connected in series to each other, and A third resistor whose back gate voltage is the power supply potential and a fourth resistor whose back gate voltage is the ground potential are connected as a reference resistor to either the positive phase input terminal or the negative phase input terminal of the inverting amplifier. Connected in series as a feedback resistor between the connection end of the series-connected first and second resistors of the inverting amplifier and the output end of the inverting amplifier. An inverting amplifier circuit characterized by the above.
【請求項2】 前記第1及び第2抵抗器を直列接続に代
え並列接続とし、前記第3及び第4抵抗器を直列接続に
代え並列接続としたことを特徴とする請求項1記載の反
転増幅回路。
2. The inversion according to claim 1, wherein the first and second resistors are connected in parallel instead of being connected in series, and the third and fourth resistors are connected in parallel instead of being connected in series. Amplifier circuit.
【請求項3】 前記リファレンス抵抗器におけるバック
ゲート電圧がグランド電位とされた抵抗器及びバックゲ
ート電圧が電源電位とされた抵抗器の直列接続配置と、
前記フィードバック抵抗器におけるバックゲート電圧が
グランド電位とされた抵抗器及びバックゲート電圧が電
源電位とされた抵抗器の直列接続配置とが相似形となっ
ていることを特徴とする請求項1記載の反転増幅回路。
3. A series connection arrangement of a resistor whose back gate voltage is a ground potential and a resistor whose back gate voltage is a power supply potential in the reference resistor,
2. The series connection arrangement of a resistor in which the back gate voltage of the feedback resistor is set to the ground potential and a resistor in which the back gate voltage is set to the power supply potential are similar to each other. Inversion amplifier circuit.
【請求項4】 前記リファレンス抵抗器を、バックゲー
ト電圧がグランド電位とされた抵抗器及びバックゲート
電圧が電源電位とされた抵抗器を直列接続して構成し、
前記フィードバック抵抗器を、バックゲート電圧がグラ
ンド電位とされた抵抗器及びバックゲート電圧が電源電
位とされた抵抗器の何れかを用いて構成したことを特徴
とする請求項1記載の反転増幅回路。
4. The reference resistor is configured by serially connecting a resistor whose back gate voltage is ground potential and a resistor whose back gate voltage is power supply potential,
2. The inverting amplifier circuit according to claim 1, wherein the feedback resistor is configured by using one of a resistor having a back gate voltage at a ground potential and a resistor having a back gate voltage at a power supply potential. .
【請求項5】 前記フィードバック抵抗器を、バックゲ
ート電圧がグランド電位とされた抵抗器及びバックゲー
ト電圧が電源電位とされた抵抗器を直列接続して構成
し、前記リファレンス抵抗器を、バックゲート電圧がグ
ランド電位とされた抵抗器及びバックゲート電圧が電源
電位とされた抵抗器の何れかを用いて構成したことを特
徴とする請求項1記載の反転増幅回路。
5. The feedback resistor is configured by serially connecting a resistor having a back gate voltage at a ground potential and a resistor having a back gate voltage at a power supply potential, and the reference resistor is a back gate. The inverting amplifier circuit according to claim 1, wherein the inverting amplifier circuit is configured by using one of a resistor whose voltage is ground potential and a resistor whose back gate voltage is power supply potential.
JP6253684A 1994-10-19 1994-10-19 Inverting amplifier circuit Withdrawn JPH08125460A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6253684A JPH08125460A (en) 1994-10-19 1994-10-19 Inverting amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6253684A JPH08125460A (en) 1994-10-19 1994-10-19 Inverting amplifier circuit

Publications (1)

Publication Number Publication Date
JPH08125460A true JPH08125460A (en) 1996-05-17

Family

ID=17254719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6253684A Withdrawn JPH08125460A (en) 1994-10-19 1994-10-19 Inverting amplifier circuit

Country Status (1)

Country Link
JP (1) JPH08125460A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187470A (en) * 2012-03-09 2013-09-19 Asahi Kasei Electronics Co Ltd Non-inverting buffer circuit
JP2013197487A (en) * 2012-03-22 2013-09-30 Asahi Kasei Electronics Co Ltd Inverting buffer circuit and electronic volume circuit
JP2014099639A (en) * 2014-01-15 2014-05-29 Renesas Electronics Corp Semiconductor device
US8928397B2 (en) 2011-08-08 2015-01-06 Spansion Llc Semiconductor device and voltage divider

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928397B2 (en) 2011-08-08 2015-01-06 Spansion Llc Semiconductor device and voltage divider
JP2013187470A (en) * 2012-03-09 2013-09-19 Asahi Kasei Electronics Co Ltd Non-inverting buffer circuit
JP2013197487A (en) * 2012-03-22 2013-09-30 Asahi Kasei Electronics Co Ltd Inverting buffer circuit and electronic volume circuit
JP2014099639A (en) * 2014-01-15 2014-05-29 Renesas Electronics Corp Semiconductor device

Similar Documents

Publication Publication Date Title
JPH04312107A (en) Constant voltage circuit
JP3319406B2 (en) Comparison amplification detection circuit
JP2001168651A (en) Semiconductor device
US6018272A (en) Linearization of resistance
JPH08125460A (en) Inverting amplifier circuit
JPH04127467A (en) Semiconductor integrated circuit device
US6812780B2 (en) Filter circuit and detection circuit having filter circuit
US11199564B2 (en) Current sensing circuit
JPH08125452A (en) Inverting amplifier circuit
KR0158625B1 (en) Bipola transistor circuit having free collector node
JP7074398B2 (en) Voltage amplifier circuit device and voltage application circuit
US7057443B2 (en) Temperature independent current source and active filter circuit using the same
US7081787B2 (en) Analog circuit for calculating square and reciprocal of a current
JP2872006B2 (en) Semiconductor device
US7492225B2 (en) Gain-controlled amplifier
JP4427566B2 (en) Semiconductor device
JP4209072B2 (en) Full-wave rectifier circuit
JPH01268050A (en) Diffused resistor element
JP2001127167A (en) Semiconductor device
JP2000196370A (en) Distortion control circuit
JPH07273287A (en) Semiconductor resistance device and amplifier circuit using it
JP2734565B2 (en) Delay circuit
JPH0548009A (en) Semiconductor device
JPH02143554A (en) Resistance-type potential dividing circuit
JP2001211037A (en) Temperature detecting circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115