JPH08123704A - Controller - Google Patents

Controller

Info

Publication number
JPH08123704A
JPH08123704A JP6255492A JP25549294A JPH08123704A JP H08123704 A JPH08123704 A JP H08123704A JP 6255492 A JP6255492 A JP 6255492A JP 25549294 A JP25549294 A JP 25549294A JP H08123704 A JPH08123704 A JP H08123704A
Authority
JP
Japan
Prior art keywords
abnormality
restart
controlled object
reset
electronic computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6255492A
Other languages
Japanese (ja)
Inventor
Yasuo Shimada
安雄 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6255492A priority Critical patent/JPH08123704A/en
Publication of JPH08123704A publication Critical patent/JPH08123704A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To shoreten restoring time by resetting an electronic computer at the time of detecting abnormality in operation to judge the possibility/ impossibility of automatic restoration, and when automatic restoration is possible, setting up the state of a controlled object to a state matched with a restarting condition to restart the object. CONSTITUTION: At the time of inputting a hardware reset signal by a reset mechanism, the hysteresis of abnormal operation generated immediately before abnormal stop is read out from an error hysteresis storing part 20 and whether the abnormality can be automatically restored or not is judged by an automatic restoration judging part 21. A controlled object monitoring processing part 22 monitors the states of respective parts of a process 25 to be a controlled object at the time of the abnormal stop, a starting condition checking processing part 23 checks the restarting conditions of respective parts of the controlled object and an operation output processing part 24 operates respective parts so as to set up them to conditions matched with the restarting conditions instructed by the processing part 23.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は制御用の電子計算機を
使用する制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device using a control electronic computer.

【0002】[0002]

【従来の技術】電子計算機を使用する制御装置では、ハ
ードウェアあるいはソフトウェアの不具合、過酷な外部
環境などが原因で異常動作を起こすことがあるが、その
ような異常動作が発生した場合、異常動作の検出とこの
異常動作の履歴の登録とを行い、安全方向への動作停止
処理を行う。
2. Description of the Related Art In a control device using an electronic computer, an abnormal operation may occur due to a hardware or software defect, a harsh external environment, or the like. If such an abnormal operation occurs, an abnormal operation occurs. Is detected and the history of this abnormal operation is registered, and operation stop processing in the safe direction is performed.

【0003】このような停止が発生すれば、早急に異常
の原因を究明して正常な状態に復旧させる必要がある。
そこで、制御装置の異常動作の原因の中で、ノイズや振
動による接触不良などの一過性の障害で停止した場合に
は、単純に再試行処理で救済することができる。他方、
制御プログラムが暴走し、制御機能が喪失した場合に
は、通常、ウォッチドッグタイマなどで監視してプログ
ラムの暴走を検出し、ハードウェアの故障以外であれ
ば、ハードウェアリセット及び初期化処理によって救済
することが多い。
If such a stop occurs, it is necessary to immediately investigate the cause of the abnormality and restore it to a normal state.
Therefore, when the control device stops due to a temporary failure such as contact failure due to noise or vibration among the causes of abnormal operation, it can be remedied simply by retry processing. On the other hand,
When the control program runs out of control and the control function is lost, it is usually monitored by a watchdog timer to detect the program runaway, and if it is not a hardware failure, it is rescued by hardware reset and initialization processing. I often do it.

【0004】このような後者の救済処理を行う場合、制
御装置の種類により、例えば、プラントなどの連続制御
系では現状維持動作が安全方向であるので、一時的な無
制御状態から自動的に制御状態に復帰させるのが良い
が、制御対象が複数の電子計算機によってライン制御し
ているようなシステムでは特定の電子計算機が停止した
場合に全体のラインを停止することはできないので、異
常動作した電子計算機のみをラインから切り離し、自動
的に再起動してライン制御にスムーズに復帰するのが良
い。
In the case of performing the latter relief process as described above, depending on the type of the control device, for example, in a continuous control system such as a plant, the current state maintaining operation is in the safe direction, so that the control is automatically performed from a temporary uncontrolled state. It is better to return to the state, but in a system where the control target is line-controlled by multiple computers, it is not possible to stop the entire line when a specific computer stops It is good to disconnect only the computer from the line and restart it automatically to smoothly return to line control.

【0005】このような複数の電子計算機によってライ
ン制御する制御装置では、従来、図8に示すような再起
動制御手順をとっていた。すなわち、ハードウェア的に
リセットスタートがかかると、まずソフトウェアプログ
ラムに従って自己診断処理を実行して異常の有無を調べ
る(ステップS1,S2)。この自己診断処理は、ハー
ドウェア及びソフトウェアの異常を確認する診断機能
で、CPUの診断、メモリ診断、入出力診断などを行
う。そして異常がなければ、作業用メモリ、レジスタ、
割込みベクトル、周辺I/Oなどを初期化する初期化処
理し、本来のタスク制御に移行する(ステップS3,S
4)。しかしながら、リセットスタート後の自己診断の
結果、異常がある場合に異常内容とその異常処置をメッ
セージ出力し、実行を停止するガイダンス表示処理を行
う(ステップS6)。
In a control device for line control by such a plurality of electronic computers, conventionally, a restart control procedure as shown in FIG. 8 has been taken. That is, when a hardware-based reset start is performed, first, a self-diagnosis process is executed according to a software program to check whether there is an abnormality (steps S1 and S2). This self-diagnosis processing is a diagnosis function for confirming abnormality of hardware and software, and performs CPU diagnosis, memory diagnosis, input / output diagnosis, and the like. And if there is no abnormality, working memory, register,
Initialization processing for initializing interrupt vectors, peripheral I / O, etc. is performed, and the original task control is performed (steps S3 and S).
4). However, if there is an abnormality as a result of the self-diagnosis after the reset start, a message indicating the content of the abnormality and the abnormality countermeasure is output, and guidance display processing for stopping the execution is performed (step S6).

【0006】ステップS4のタスク制御処理では、シス
テムをいくつかの機能に分割した実行タスク各々を協調
制御するために相互排他、同期、実行タスク間通信など
を行い、システム全体をスケジューリングし、この後、
各実行タスクの実行処理を行う(ステップS5)。
In the task control processing of step S4, mutual exclusion, synchronization, communication between execution tasks, etc. are performed in order to coordinately control each execution task that divides the system into several functions, and the entire system is scheduled. ,
Execution processing of each execution task is performed (step S5).

【0007】[0007]

【発明が解決しようとする課題】ところが、このような
従来の制御装置では、異常停止後にリセットスタートが
かかれば、初期化処理した後、すぐにタスク制御処理に
よって各実行タスクを再起動するようにしていたため
に、停止していない連続制御系やライン制御系を再起動
させる場合にスムーズに再起動ができず、制御系に障害
を与える恐れがあった。すなわち、制御対象の各部の状
態が必ずしも再起動のためにふさわしい条件となってい
ないのに再起動がかけられると、例えば、本来開いてい
るべき弁が閉じた状態で停止しており、そこにポンプが
再起動されるならば流路配管に過負荷がかかり、再び停
止してしまうことになるといった現象が起こるのであ
る。
However, in such a conventional control device, if a reset start is made after an abnormal stop, each task is restarted by the task control process immediately after the initialization process. Therefore, when restarting the continuous control system or the line control system that has not stopped, the restart cannot be performed smoothly, and there is a risk that the control system may be damaged. That is, if the state of each part of the controlled object is not necessarily a suitable condition for restarting but restarting is applied, for example, the valve that should have been originally open is stopped in a closed state, If the pump is restarted, the flow path piping will be overloaded and it will stop again.

【0008】この発明はこのような従来の問題点に鑑み
てなされたもので、システムが異常停止した場合、自動
的にハードウェア的なリセットスタートをかけ、その
後、制御用の電子計算機の自動復帰の自己診断機能と共
に、制御対象の状態が再起動可能かどうかもモニタリン
グし、再起動条件にかなうように必要な部分の操作を行
ってから再起動をかける自動復帰機能をソフトウェアプ
ログラムとして持たせることにより、円滑な再起動を可
能にして、復旧時間の短縮が図れる制御装置を提供する
ことを目的とする。
The present invention has been made in view of such conventional problems. When the system abnormally stops, a hardware-like reset start is automatically performed, and then the control computer automatically returns. In addition to the self-diagnosis function of, the software program also has an automatic return function that monitors whether or not the control target status can be restarted and performs the necessary operation to meet the restart condition before restarting. Therefore, it is an object of the present invention to provide a control device that enables smooth restart and shortens the recovery time.

【0009】[0009]

【課題を解決するための手段】請求項1の発明の制御装
置は、電子計算機の動作を監視し、前記電子計算機の動
作異常を検出した際に異常検出信号を出力する異常検出
手段と、前記異常検出手段が前記異常検出信号を出力し
た際に前記電子計算機にリセット指令を出力するリセッ
ト手段と、前記リセット手段が前記リセット指令を出力
した際に、前記電子計算機が自動復帰可能かどうか判定
する自動復帰判定手段と、前記電子計算機の制御対象の
状態を再起動条件にかなう状態になるように操作する再
起動操作手段とを備えたものである。
According to a first aspect of the present invention, there is provided a control device for monitoring the operation of an electronic computer and outputting an abnormality detection signal when an abnormal operation of the electronic computer is detected. Reset means for outputting a reset command to the electronic computer when the abnormality detection means outputs the abnormality detection signal, and when the reset means outputs the reset instruction, it is determined whether or not the electronic computer can be automatically restored. The automatic recovery determination means and the restart operation means for operating the controlled object of the electronic computer so as to meet the restart condition are provided.

【0010】請求項2の発明は、請求項1記載の制御装
置において、停止時の制御対象の状態をモニタリングす
る制御対象モニタ手段と、前記制御対象の状態が所定時
間内に再起動条件にかなう状態にならなかった際に、前
記制御対象側の異常を表示する異常表示手段とを具備し
たものである。
According to a second aspect of the present invention, in the control device according to the first aspect, the control target monitoring means for monitoring the state of the control target at the time of stop, and the state of the control target satisfy the restart condition within a predetermined time. An abnormality display means for displaying an abnormality on the controlled object side when the state is not reached is provided.

【0011】請求項3の発明は、請求項1記載の制御装
置において、前記再起動操作手段に人工知能を用いたも
のである。
According to a third aspect of the present invention, in the control device according to the first aspect, artificial intelligence is used as the restart operation means.

【0012】[0012]

【作用】請求項1の発明の制御装置では、電子計算機の
動作異常を異常検出手段によって検出したとき、リセッ
ト手段が電子計算機にリセットをかけ、このリセット指
令を受けて、自動復帰判定手段が電子計算機の自動復帰
の可不可を判定する。そして、この自動復帰判定手段に
より電子計算機の自動復帰可能との判定があれば、再起
動操作手段によって制御対象の状態を再起動条件にかな
う状態になるように操作して再起動を行う。
In the control device according to the first aspect of the present invention, when the abnormality detecting means detects an abnormal operation of the electronic computer, the reset means resets the electronic computer, and in response to the reset command, the automatic return determining means performs the electronic operation. Determine whether the computer can be automatically restored. Then, if it is determined by the automatic return determination means that the electronic computer can be automatically returned, the restart operation means operates so that the state of the controlled object becomes a state that meets the restart condition, and restarts.

【0013】請求項2の発明の制御装置では、制御対象
モニタ手段が停止時の制御対象の状態をモニタリング
し、制御対象の状態が所定時間内に再起動条件にかなう
状態にならなかった際には、異常表示手段によって制御
対象側の異常を表示する。
According to another aspect of the control device of the present invention, the controlled object monitoring means monitors the state of the controlled object at the time of stop, and when the state of the controlled object does not meet the restart condition within a predetermined time, Displays the abnormality on the control target side by the abnormality display means.

【0014】請求項3の発明では、請求項1の制御装置
において、再起動操作手段に人工知能を用いることによ
り、電子計算機の異常動作による停止時には、再起動操
作手段に蓄積される再起動条件ルールに従って制御対象
の再起動操作を行う。
According to a third aspect of the present invention, in the control device of the first aspect, by using artificial intelligence as the restart operation means, the restart condition accumulated in the restart operation means at the time of a stop due to an abnormal operation of the computer. Restart the controlled object according to the rules.

【0015】[0015]

【実施例】以下、この発明の実施例を図に基づいて詳説
する。図1は請求項1及び請求項2の発明の共通する実
施例における制御用の電子計算機1のリセット機構部分
のハードウェア構成を示しており、CPU1、第1と第
2のシングルショットウォッチドッグタイマ(SS W
DT)2,3、このシステムに外部から入力される外部
リセット信号4とシステム内に具備されたハードウェア
的なリセットスイッチ5とCPU1からのリセット信号
(RETOUT)6と第2のシングルショットウォッチ
ドッグタイマ3からの信号7の論理和をとるOR回路
8、このOR回路8の出力を起動信号とするシングルシ
ョットリセットタイマ(SS RST)9、電源投入時
にリセット信号を発生するパワーオンリセット回路1
0、シングルショットリセットタイマ9とパワーオンリ
セット回路10との論理和をとるOR回路11から構成
されていて、このOR回路11の出力がハードウェアリ
セット信号を与えるようになっている。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows a hardware configuration of a reset mechanism portion of a control computer 1 in a common embodiment of the inventions of claim 1 and claim 2, wherein a CPU 1, a first single shot watchdog timer and a second single shot watchdog timer are shown. (SS W
DT) 2, 3, an external reset signal 4 input from the outside of the system, a hardware reset switch 5 provided in the system, a reset signal (RETOUT) 6 from the CPU 1 and a second single shot watchdog. An OR circuit 8 that ORs the signal 7 from the timer 3, a single shot reset timer (SS RST) 9 that uses the output of this OR circuit 8 as a start signal, and a power-on reset circuit 1 that generates a reset signal when the power is turned on.
0, a single-shot reset timer 9 and a power-on reset circuit 10 are constituted by an OR circuit 11, and the output of this OR circuit 11 gives a hardware reset signal.

【0016】図2はリセット回路の各部のタイミング信
号を示している。CPU1が実行するメインプログラム
の中で第1のシングルショットウォッチドッグタイマ2
で設定した設定時間t1以内の間隔でトリガパルス(W
DPLS)12を発生させ、このトリガパルス12がシ
ングルショットウォッチドッグタイマ2に入力すること
によってタイマ2がリセットしてタイムカウントを開始
する。したがって、トリガパルス12の間隔が延びる
と、シングルショットウォッチドッグタイマ2はタイム
アップしてCPU1に異常があることを示す割込み信号
(NMI)13を発生してCPU1に入力する。
FIG. 2 shows timing signals of various parts of the reset circuit. The first single shot watchdog timer 2 in the main program executed by the CPU 1
Trigger pulse (W
DPLS) 12 is generated, and the trigger pulse 12 is input to the single shot watchdog timer 2, whereby the timer 2 is reset and time counting is started. Therefore, when the interval of the trigger pulse 12 is extended, the single shot watchdog timer 2 times up and generates an interrupt signal (NMI) 13 indicating that the CPU 1 has an abnormality and inputs it to the CPU 1.

【0017】この割込み信号13はCPU1においては
割込み禁止できない信号であって、CPU1はこの割込
み信号13が発生すると異常処理を行い、プログラムの
実行を停止する。
The interrupt signal 13 is a signal that cannot be interrupt-disabled in the CPU 1, and when the interrupt signal 13 occurs, the CPU 1 performs an abnormal process and stops the execution of the program.

【0018】第2のシングルショットウォッチドッグタ
イマ3は第1のシングルショットウォッチドッグタイマ
2が割込み信号13を出力するときにCPU1が異常処
理を実行するのに必要な時間だけリセット信号を遅らせ
るために遅延時間t2を確保し、ウォッチドッグタイマ
信号(WDTD)7をOR回路8に出力する。
The second single-shot watchdog timer 3 delays the reset signal by the time required for the CPU 1 to execute the abnormal processing when the first single-shot watchdog timer 2 outputs the interrupt signal 13. The delay time t2 is secured, and the watchdog timer signal (WDTD) 7 is output to the OR circuit 8.

【0019】CPU1は第1のシングルショットウォッ
チドッグタイマ2から割込み信号13が入力されると異
常処理を行い、リセット信号(RETOUT)6をOR
回路8に出力する。
When the interrupt signal 13 is input from the first single shot watchdog timer 2, the CPU 1 carries out an abnormal process and ORs the reset signal (RETOUT) 6.
Output to the circuit 8.

【0020】OR回路8は外部リセット信号4、リセッ
トスイッチ5からのリセット信号、CPU1からのリセ
ット信号6又は第2のシングルショットウォッチドッグ
タイマ3のウォッチドッグタイマ信号7のいずれかの入
力があれば、シングルショットリセットタイマ9を起動
し、パルス幅t3のリセット信号(RST)14を最終
段のOR回路11に入力する。
The OR circuit 8 receives the external reset signal 4, the reset signal from the reset switch 5, the reset signal 6 from the CPU 1 or the watchdog timer signal 7 of the second single-shot watchdog timer 3 as input. , The single-shot reset timer 9 is started, and the reset signal (RST) 14 having the pulse width t3 is input to the final stage OR circuit 11.

【0021】このOR回路11は電源投入時のパワーオ
ンリセット回路10からのリセット信号とシングルショ
ットタイマ9からのリセット信号14の論理和をとり、
いずれかの信号が入力されるときにハードウェアリセッ
ト信号を出力する。
This OR circuit 11 takes the logical sum of the reset signal from the power-on reset circuit 10 and the reset signal 14 from the single shot timer 9 when the power is turned on,
It outputs a hardware reset signal when either signal is input.

【0022】以上が制御用電子計算機のリセット機構の
ハードウェア構成であり、電子計算機はまた図3に示す
ような自動再起動処理機構をソフトウェアプログラムと
して備えており、ハードウェアリセットの後にこの自動
再起動処理を実行して制御対象の再起動を行う。この自
動再起動処理機構は、電子計算機の異常動作の履歴を保
存するエラー履歴保存部20と、上述のリセット機構に
よってハードウェアリセット信号が入力されるときに、
エラー履歴保存部20の異常停止直前の異常動作の履歴
を読み出し、その異常が自動復帰可能なものかどうか判
定する自動復帰判定部21と、停止時の制御対象である
プロセス25の各部の状態をモニタリングする制御対象
モニタ処理部22と、制御対象の各部の再起動条件をチ
ェックする起動条件チェック処理部23と、制御対象の
各部が起動条件チェック処理部23によって指示される
再起動条件にかなう状態になるように操作する操作出力
処理部24とから構成される。
The above is the hardware configuration of the reset mechanism of the control electronic computer. The electronic computer also has an automatic restart processing mechanism as shown in FIG. 3 as a software program. Execute the startup process to restart the control target. This automatic restart processing mechanism includes an error history storage unit 20 that stores a history of abnormal operations of the electronic computer, and a hardware reset signal input by the reset mechanism described above.
The history of the abnormal operation immediately before the abnormal stop of the error history storage unit 20 is read, and the state of the automatic recovery determination unit 21 that determines whether the abnormality can be recovered automatically and the state of each part of the process 25 that is the control target at the time of the stop are shown. A control target monitor processing unit 22 for monitoring, a start condition check processing unit 23 for checking restart conditions of each control target unit, and a state where each control target unit meets the restart condition instructed by the start condition check processing unit 23. And an operation output processing unit 24 that operates so that

【0023】以上の構成の自動再起動処理機構は、電子
計算機の異常動作による停止があった場合、図4に示す
フローチャートに基づいて動作する。すなわち、電子計
算機が異常動作によって停止した後、図1に示したリセ
ット機構によってハードウェアリセット信号を出力する
と、このハードウェアリセット信号が自動復帰判定部2
1に入力され、自動復帰判定部21はまず、電子計算機
自身のハードウェア及びソフトウェアの異常を確認する
自己診断処理を実行する(ステップS21)。この自己
診断処理では、CPUの診断、メモリの診断、入出力診
断などを行う。
The automatic restart processing mechanism configured as described above operates based on the flow chart shown in FIG. 4 when there is a stop due to an abnormal operation of the electronic computer. That is, when a hardware reset signal is output by the reset mechanism shown in FIG. 1 after the electronic computer has stopped due to an abnormal operation, this hardware reset signal is output to the automatic recovery determination unit 2
1 is input, the automatic recovery determination unit 21 first executes a self-diagnosis process for confirming the abnormality of the hardware and software of the electronic computer itself (step S21). In this self-diagnosis processing, CPU diagnosis, memory diagnosis, input / output diagnosis, etc. are performed.

【0024】自己診断処理でハードウェアの異常、プロ
グラムやデータメモリの消失などの異常がないかチェッ
クし、異常があれば自動再起動は不可能なので、電子計
算機の異常をガイダンス表示し(ステップS34)、異
常が見つからなければ、次の初期化処理に移行する(ス
テップS23)。この初期化処理では、作業用メモリ、
レジスタ、割込みベクトル、周辺I/Oなどを初期化す
る。
In the self-diagnosis processing, it is checked whether there is any abnormality such as hardware abnormality, loss of program or data memory, and if there is abnormality, automatic restart is impossible. Therefore, guidance of abnormality of electronic computer is displayed (step S34). ), If no abnormality is found, the process proceeds to the next initialization process (step S23). In this initialization process, the working memory,
Initialize registers, interrupt vectors, peripheral I / O, etc.

【0025】続いてエラー履歴チェック処理を行い、電
子計算機の異常が発生した時の原因をチェックし、自動
復帰が可能かどうか判断する(ステップS24,S2
5)。図5にエラー履歴テーブル15が例示してある
が、このテーブル15はエラー履歴保存部20に順次保
存されていく異常動作の情報であり、最近の異常動作の
情報として、「94年6月2日、14時10分34秒
に、I/O無応答が03のボードに3回発生した」こと
が示されている。そしてその前には「12時にメモリパ
リティ発生」という異常が発生したことが分かる。
Subsequently, an error history check process is performed to check the cause when the abnormality of the electronic computer occurs, and to judge whether or not the automatic recovery is possible (steps S24 and S2).
5). The error history table 15 is illustrated in FIG. 5, but this table 15 is information about abnormal operations that are sequentially stored in the error history storage unit 20. As information about recent abnormal operations, “June 2, 1994” is shown. At 14:10:34 on the day, there was no I / O response three times on the 03 board. " And before that, it can be seen that an abnormality "memory parity occurred at 12:00" occurred.

【0026】そこで、自動復帰判定部21は異常動作が
発生したために電子計算機が停止したときには、このエ
ラー履歴保存部20のエラー履歴テーブル15を検索し
て直前に発生した異常を見つけだし、その異常が一過性
のもので、再起動した場合に再び同じ異常が生じないよ
うなものであれば自動復帰可能と判断して、次のステッ
プS26の制御対象モニタ処理に移行するが、異常が永
続的なもので再起動が不適当なものと判断すれば、その
旨ガイダンス表示する(ステップS35)。
Therefore, when the computer stops due to an abnormal operation, the automatic recovery judgment unit 21 searches the error history table 15 of the error history storage unit 20 to find the abnormality that has occurred immediately before, and the abnormality is detected. If it is a transient one and the same abnormality does not occur again when it is restarted, it is determined that automatic recovery is possible, and the process proceeds to the control target monitor process of the next step S26, but the abnormality is permanent. If it is determined that the restart is inappropriate, a guidance to that effect is displayed (step S35).

【0027】次のステップS26では、制御対象モニタ
処理部22が、異常発生によって電子計算機が停止した
ために無制御状態になっているプロセス25の各部の状
態をモニタリングする。例えば、電源状態、弁の開閉状
態、ポンプの状態、温度、圧力、流量など、制御に必要
なセンサ入出力、各部の機器の運転状態などをモニタリ
ングするのである。
In the next step S26, the controlled object monitor processing section 22 monitors the state of each section of the process 25 which is in an uncontrolled state because the computer has stopped due to the occurrence of an abnormality. For example, power supply status, valve open / close status, pump status, temperature, pressure, flow rate, and other sensor inputs / outputs required for control, and the operating status of the equipment of each part are monitored.

【0028】続いて、起動条件チェック処理部23が起
動条件チェック処理を実行する(ステップS27)。こ
の起動条件チェック処理は、無制御状態から再起動をか
けても障害を与えないかどうか、制御対象モニタ処理結
果を起動条件チェック処理部23に登録されているプロ
セス25の各部の再起動条件と照合し、再起動条件にか
なっていない状態が見出されれば、その情報を操作出力
処理部24に渡す。
Then, the activation condition check processing unit 23 executes the activation condition check processing (step S27). In this start condition check process, whether or not a failure is caused even when restarting from the uncontrolled state, the control target monitor process result is set as the restart condition of each part of the process 25 registered in the start condition check processing part 23. When the collation is performed and a state where the restart condition is not satisfied is found, the information is passed to the operation output processing unit 24.

【0029】操作出力処理部24では、起動条件チェッ
ク処理部23から渡されたチェック結果を見て、プロセ
ス25の必要な部分に操作指令を出力して再起動条件に
かなうように各部の状態を操作する(ステップS2
8)。この操作出力処理が開始されると、タイマ(図示
せず)が起動され、所定の時間内に起動条件チェックと
必要な操作出力処理が完了するかどうか判断し、再起動
可能状態になれば再起動される(ステップS29,S3
0)。しかしながら、再起動処理が所定の時間内に完了
せず、したがってステップS29でタイマがタイムアッ
プしてしまった場合、プロセス25側に異常があると判
断し、プロセス側の異常をガイダンス表示する(ステッ
プS36)。
The operation output processing unit 24 looks at the check result passed from the start condition check processing unit 23, outputs an operation command to a necessary portion of the process 25, and changes the state of each unit so as to meet the restart condition. Operate (Step S2
8). When this operation output process is started, a timer (not shown) is started, and it is determined whether the start condition check and the necessary operation output process are completed within a predetermined time, and if it becomes a restartable state, it is restarted. It is activated (steps S29 and S3).
0). However, if the restart process is not completed within the predetermined time, and therefore the timer expires in step S29, it is determined that there is an abnormality on the process 25 side, and a guidance is displayed regarding the abnormality on the process side (step S36).

【0030】再起動の際には、電子計算機はシステムを
いくつかの機能に分割した実行タスク各々を協調制御す
るために相互排他、同期、実行タスク間通信などを行
い、システム全体をスケジューリングするタスク制御処
理を行い(ステップS31)、この後、各実行タスクの
実行処理を行う(ステップS32)。
At the time of restart, the computer performs mutual exclusion, synchronization, communication between execution tasks, etc. in order to coordinately control each execution task that divides the system into several functions, and schedules the entire system. Control processing is performed (step S31), and thereafter, execution processing of each execution task is performed (step S32).

【0031】以上のようにして、この実施例の制御装置
では、制御用の電子計算機が異常動作によって停止し、
制御対象が無制御状態になったときに、電子計算機側で
自動的にハードウェアリセットをかけ、さらにソフトウ
ェアプログラムに従って自己の自動復帰の可能性を判断
し、自動復帰できる場合には、無制御状態におかれてい
る制御対象の各部の状態をモニタリングし、再起動条件
にかなうように操作し、所定の時間内に再起動条件を整
えることができれば自動再起動を行うので、迅速、かつ
的確にシステムの再起動を行うことができ、復旧時間を
短縮することができる。
As described above, in the control device of this embodiment, the control computer stops due to an abnormal operation,
When the controlled object goes into the uncontrolled state, the computer automatically resets the hardware, and the software program determines the possibility of automatic recovery. It monitors the status of each part of the controlled object that is placed, operates so as to meet the restart condition, and if the restart condition can be set within a predetermined time, it automatically restarts, so quickly and accurately. The system can be restarted and the recovery time can be shortened.

【0032】図6は請求項3の発明の一実施例の機能ブ
ロック図を示しており、この実施例の特徴は、人工知能
処理部26にあり、他の構成部分は 図1−図3に示し
た第1の実施例と共通であり、同一を符号を付すことに
よってその詳しい説明を省略する。
FIG. 6 shows a functional block diagram of an embodiment of the present invention as defined in claim 3. The characteristic feature of this embodiment lies in the artificial intelligence processing unit 26, and the other components are shown in FIGS. The second embodiment is common to the first embodiment shown, and the same reference numerals are given and detailed description thereof will be omitted.

【0033】この第2の実施例の制御装置では、図3に
示した第1の実施例の制御対象モニタ処理部22、起動
条件チェック処理部23及び操作出力処理部24を人工
知能処理部26で置き換えることにより、電子計算機側
の自動復帰可能の判断指令が与えられるときに、制御対
象であるプロセス25の各部のセンサ信号や状態信号を
読み込み、例えば、これらの信号を前件部とするIF−
THENルールに照らして再起動に必要な操作出力を導
き出し、プロセス25の各部の操作を所定の時間内に行
うようにしている。
In the control device of the second embodiment, the control target monitor processing unit 22, the starting condition check processing unit 23, and the operation output processing unit 24 of the first embodiment shown in FIG. When the judgment command of the automatic return possibility on the computer side is given, the sensor signal and the status signal of each part of the process 25 to be controlled are read, and, for example, these signals are used as the antecedent part. −
Based on the THEN rule, the operation output required for restart is derived, and the operation of each part of the process 25 is performed within a predetermined time.

【0034】この実施例の制御装置による再起動処理
は、図7に示すフローチャートに従う。すなわち、ステ
ップS21〜S25のリセットスタートから電子計算機
側の自動復帰判断までの処理は、図4に示した第1の実
施例のフローチャートと同じであるが、自動復帰可能と
判断された後の処理が人工知能処理に変わっている(ス
テップS40)。このステップS40の人工知能処理で
は、プロセス25の各部のセンサ信号、状態信号、スイ
ッチ信号などの入力を受けて、IF−THENルールの
前件部に照らし、該当するルールの後件部から必要な操
作出力を導き出し、プロセス25の該当する部分に操作
出力を行う。そしてこの人工知能処理による再起動操作
出力処理はタイマの管理する所定の時間内に完了させる
(ステップS41,S42)。もし所定の時間内に完了
しない場合には再起動不可としてガイダンス表示する
(ステップS41,S45)。
The restart process by the control device of this embodiment follows the flowchart shown in FIG. That is, the processing from the reset start in steps S21 to S25 to the automatic return determination on the electronic computer side is the same as the flowchart of the first embodiment shown in FIG. 4, but the processing after it is determined that automatic return is possible Has been changed to artificial intelligence processing (step S40). In the artificial intelligence processing of step S40, the sensor signal, the status signal, the switch signal, and the like of each part of the process 25 are received, the antecedent part of the IF-THEN rule is illuminated, and the consequent part of the corresponding rule is required. The operation output is derived, and the operation output is given to the corresponding part of the process 25. Then, the restart operation output process by the artificial intelligence process is completed within a predetermined time managed by the timer (steps S41 and S42). If it is not completed within a predetermined time, a guidance is displayed that restarting is impossible (steps S41 and S45).

【0035】円滑な再起動が可能となれば、第1の実施
例と同じように、電子計算機はシステムをいくつかの機
能に分割した実行タスク各々を協調制御するために相互
排他、同期、実行タスク間通信などを行い、システム全
体をスケジューリングするタスク制御処理を行い(ステ
ップS43)、この後、各実行タスクの実行処理を行う
(ステップS44)。
If a smooth restart is possible, as in the first embodiment, the electronic computer performs mutual exclusion, synchronization, and execution in order to coordinately control each execution task that divides the system into several functions. Inter-task communication is performed to perform task control processing for scheduling the entire system (step S43), and thereafter, execution processing of each execution task is performed (step S44).

【0036】以上のようにして、第2の実施例の制御装
置では人工知能処理によって再起動条件を整えて再起動
を自動的に行うようにしたことにより、知識ルールの蓄
積が増加することによっていっそう的確な再起動処理が
できるようになる。
As described above, in the control device of the second embodiment, the restart condition is adjusted by the artificial intelligence processing so that the restart is automatically performed, so that the accumulation of knowledge rules is increased. It becomes possible to perform more accurate restart processing.

【0037】[0037]

【発明の効果】以上のように請求項1の発明によれば、
電子計算機の動作異常を異常検出手段によって検出した
とき、リセット手段が電子計算機にリセットをかけ、こ
のリセット指令を受けて、自動復帰判定手段が電子計算
機の自動復帰の可不可を判定し、この自動復帰判定手段
により電子計算機の自動復帰可能との判定があれば、再
起動操作手段によって制御対象の状態を再起動条件にか
なう状態になるように操作して再起動を行うようにして
いるので、電子計算機の停止によって無制御状態になっ
た制御対象に対して再起動条件にかなうように各部を操
作し、自動的に再起動させることができ、迅速、かつ正
確に再起動処理することができて復旧時間を短縮するこ
とができる。
As described above, according to the invention of claim 1,
When the abnormality detection means detects an abnormal operation of the electronic computer, the reset means resets the electronic computer, and in response to this reset command, the automatic return determination means determines whether the automatic return of the electronic computer is possible or not. If it is determined by the return determination means that the computer can be automatically returned, the restart operation means operates so that the state of the controlled object meets the restart condition and restarts. Each part can be operated to meet the restart condition for the control target that has become uncontrolled due to the stop of the electronic computer, and it can be restarted automatically, and the restart process can be performed quickly and accurately. Recovery time can be shortened.

【0038】請求項2の発明によれば、制御対象モニタ
手段によって停止時の制御対象の状態をモニタリング
し、制御対象の状態が所定時間内に再起動条件にかなう
状態にならなかった際に異常表示手段によって制御対象
側の異常を表示するようにしているので、再起動ができ
ないときに制御対象側に異常があればそれを表示によっ
て知ることができ、異常の発生部分を容易に認識するこ
とができてその対処が容易となる。
According to the second aspect of the present invention, the state of the controlled object at the time of stop is monitored by the controlled object monitoring means, and when the state of the controlled object does not meet the restart condition within a predetermined time, an abnormality occurs. Since the display means displays the abnormality on the controlled object side, if there is an abnormality on the controlled object side when restarting is not possible, it can be known by the display, and the part where the abnormality has occurred can be easily recognized. It is possible to deal with it easily.

【0039】請求項3の発明によれば、請求項1の制御
装置において、再起動操作手段に人工知能を用いている
ので、電子計算機の異常動作による停止時には、再起動
操作手段に蓄積される再起動条件ルールに従って制御対
象の再起動操作を行うことができ、迅速、かつ正確に再
起動処理することができて復旧時間を短縮することがで
きる。
According to the invention of claim 3, in the control device of claim 1, since the artificial intelligence is used for the restart operation means, when the computer is stopped due to an abnormal operation, it is stored in the restart operation means. It is possible to perform the restart operation of the control target according to the restart condition rule, and it is possible to perform the restart processing quickly and accurately and reduce the recovery time.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1及び請求項2の発明の共通する実施例
のリセット機構部分の回路ブロック図。
FIG. 1 is a circuit block diagram of a reset mechanism portion of a common embodiment of the inventions of claims 1 and 2. FIG.

【図2】上記実施例のリセット機構部分の各部の信号波
形図。
FIG. 2 is a signal waveform diagram of each part of the reset mechanism portion of the above embodiment.

【図3】上記実施例の再起動処理機構部分の機能ブロッ
ク図。
FIG. 3 is a functional block diagram of a restart processing mechanism portion of the above embodiment.

【図4】上記実施例の自動再起動処理のフローチャー
ト。
FIG. 4 is a flowchart of an automatic restart process of the above embodiment.

【図5】上記実施例のエラー履歴テーブルのメモリ構造
図。
FIG. 5 is a memory structure diagram of an error history table of the above embodiment.

【図6】請求項3の発明の一実施例の再起動処理機構部
分の機能ブロック図。
FIG. 6 is a functional block diagram of a restart processing mechanism portion according to an embodiment of the invention of claim 3;

【図7】上記実施例の自動再起動処理のフローチャー
ト。
FIG. 7 is a flowchart of an automatic restart process of the above embodiment.

【図8】従来例の再起動処理のフローチャート。FIG. 8 is a flowchart of a restart process of a conventional example.

【符号の説明】[Explanation of symbols]

1 CPU 2 シングルショットウォッチドッグタイマ 3 シングルショットウォッチドッグタイマ 5 リセットスイッチ 8 OR回路 9 リセットタイマ 11 OR回路 20 エラー履歴保存部 21 自動復帰判定部 22 制御対象モニタ処理部 23 起動条件チェック処理部 24 操作出力処理部 25 プロセス 26 人工知能処理部 1 CPU 2 Single Shot Watchdog Timer 3 Single Shot Watchdog Timer 5 Reset Switch 8 OR Circuit 9 Reset Timer 11 OR Circuit 20 Error History Saving Section 21 Automatic Recovery Judgment Section 22 Control Target Monitor Processing Section 23 Startup Condition Check Processing Section 24 Operation Output processing unit 25 Process 26 Artificial intelligence processing unit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 電子計算機の動作を監視し、前記電子計
算機の動作異常を検出した際に異常検出信号を出力する
異常検出手段と、 前記異常検出手段が前記異常検出信号を出力した際に前
記電子計算機にリセット指令を出力するリセット手段
と、 前記リセット手段が前記リセット指令を出力した際に、
前記電子計算機が自動復帰可能かどうか判定する自動復
帰判定手段と、 前記電子計算機の制御対象の状態を再起動条件にかなう
状態になるように操作する再起動操作手段とを備えて成
る制御装置。
1. An abnormality detecting unit that monitors an operation of an electronic computer and outputs an abnormality detection signal when an operation abnormality of the electronic computer is detected; and an abnormality detecting unit that outputs the abnormality detection signal when the abnormality detecting unit outputs the abnormality detection signal. Reset means for outputting a reset command to the electronic computer, when the reset means outputs the reset command,
A control device comprising: an automatic return determination means for determining whether or not the electronic computer can be automatically returned, and a restart operation means for operating a state of a control target of the electronic computer so as to meet a restart condition.
【請求項2】 停止時の制御対象の状態をモニタリング
する制御対象モニタ手段と、前記制御対象の状態が所定
時間内に再起動条件にかなう状態にならなかった際に、
前記制御対象側の異常を表示する異常表示手段とを具備
して成る請求項1記載の制御装置。
2. A controlled object monitoring means for monitoring the state of the controlled object at the time of stop, and when the state of the controlled object does not meet a restart condition within a predetermined time,
The control device according to claim 1, further comprising an abnormality display unit that displays an abnormality on the control target side.
【請求項3】 前記再起動操作手段に人工知能を用いた
ことを特徴とする請求項1記載の制御装置。
3. The control device according to claim 1, wherein artificial intelligence is used for the restart operation means.
JP6255492A 1994-10-20 1994-10-20 Controller Pending JPH08123704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6255492A JPH08123704A (en) 1994-10-20 1994-10-20 Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6255492A JPH08123704A (en) 1994-10-20 1994-10-20 Controller

Publications (1)

Publication Number Publication Date
JPH08123704A true JPH08123704A (en) 1996-05-17

Family

ID=17279510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6255492A Pending JPH08123704A (en) 1994-10-20 1994-10-20 Controller

Country Status (1)

Country Link
JP (1) JPH08123704A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028431A (en) * 1997-03-25 2000-02-22 Mitsubishi Denki Kabushiki Kaisha On-board wiring fault detection device
JP2016014940A (en) * 2014-06-30 2016-01-28 日本信号株式会社 System restoration circuit and system restoration method
CN113179170A (en) * 2021-03-29 2021-07-27 普联国际有限公司 Method and device for processing abnormity of power receiving end equipment, power supply end equipment and medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028431A (en) * 1997-03-25 2000-02-22 Mitsubishi Denki Kabushiki Kaisha On-board wiring fault detection device
JP2016014940A (en) * 2014-06-30 2016-01-28 日本信号株式会社 System restoration circuit and system restoration method
CN113179170A (en) * 2021-03-29 2021-07-27 普联国际有限公司 Method and device for processing abnormity of power receiving end equipment, power supply end equipment and medium

Similar Documents

Publication Publication Date Title
US7890800B2 (en) Method, operating system and computing hardware for running a computer program
US4775957A (en) Microcomputer with abnormality sensing function
US7716524B2 (en) Restarting an errored object of a first class
JP2000187600A (en) Watchdog timer system
JP2000066963A (en) Device for diagnosing memory for microcomputer
JP4886558B2 (en) Information processing device
US20030023887A1 (en) Computer system with backup management for handling embedded processor failure
JP2001318807A (en) Method and device for controlling task switching
JPH08123704A (en) Controller
KR100279204B1 (en) Dual Controlling Method of Local Controller for An Automatic Control System and an Equipment thereof
JP2006285734A (en) Method for diagnosing controller
JP2002196948A (en) Operation control device
JPH06348535A (en) Abnormality generation history storage device
JPH1115661A (en) Self-diagnosis method for cpu
JP4647276B2 (en) Semiconductor circuit device
JPH1078896A (en) Industrial electronic computer
JP7001236B2 (en) Information processing equipment, fault monitoring method, and fault monitoring computer program
JP7394276B2 (en) PLC system error state control method
JPH04283840A (en) Diagnostic method for information processor
JPS61813A (en) Deciding system for faulty area of sequence controller
JPH0962534A (en) Self-diagnostic method for electronic computer
KR0125945B1 (en) Method of operating monitoring for processor
JPH11282726A (en) Information processing system, watch dog timer operation method and recording medium for recording control program for the same
JPH01183701A (en) Plant supervisory unit
JP2004102324A (en) Interrupt program module, recording medium storing the module and computer capable of interrupt processing