JP7001236B2 - Information processing equipment, fault monitoring method, and fault monitoring computer program - Google Patents
Information processing equipment, fault monitoring method, and fault monitoring computer program Download PDFInfo
- Publication number
- JP7001236B2 JP7001236B2 JP2019052459A JP2019052459A JP7001236B2 JP 7001236 B2 JP7001236 B2 JP 7001236B2 JP 2019052459 A JP2019052459 A JP 2019052459A JP 2019052459 A JP2019052459 A JP 2019052459A JP 7001236 B2 JP7001236 B2 JP 7001236B2
- Authority
- JP
- Japan
- Prior art keywords
- useful information
- control circuit
- stored
- volatile memory
- bios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
本発明は、情報処理装置、障害監視方法及び障害監視用コンピュータプログラムに関する。 The present invention relates to an information processing apparatus, a fault monitoring method, and a fault monitoring computer program.
サーバ等の情報処理装置において、オペレーティングシステム（ＯＳ）から独立して、ソフトウェア、ハードウェアの監視を行うコントローラとして、ベースボードマネジメントコントローラ（ＢＭＣ）がある。より具体的には、ＢＭＣは情報処理装置の電源制御、温度や電圧の監視機能、システムの動作監視機能などを持つ。さらに、近年の情報処理装置は、リモートコンピュータからのシステムの電源制御、リモートメディア制御、マルチタスク化などの機能も備え、それら機能に対応するためＢＭＣの機能も多様化、複雑化してきている。その結果、ＢＭＣ自身に異常が生じストールして停止状態となる場合も増えてきた。関連する技術において、ＢＭＣがストールした場合、ＢＭＣがストールした原因を追求する方法が特許文献１に開示されている。
In an information processing device such as a server, there is a baseboard management controller (BMC) as a controller that monitors software and hardware independently of an operating system (OS). More specifically, the BMC has a power supply control of an information processing device, a temperature and voltage monitoring function, a system operation monitoring function, and the like. Further, recent information processing devices are also provided with functions such as system power control from a remote computer, remote media control, and multitasking, and the functions of BMC are becoming more diverse and complicated in order to support these functions. As a result, there are increasing cases where the BMC itself becomes abnormal and stalls to a stopped state. In a related technique, when the BMC stalls, a method for pursuing the cause of the BMC stall is disclosed in
ところで、ＢＭＣにおいて、ソフトウェアトラブルの原因の特定が重要な機能の１つである。しかし、ＢＭＣがストール中に、ＯＳ（Operating System）やＢＩＯＳ（Basic Input/Output System）がストールする場合もある。この場合、原因を究明するための情報が取れず、ＢＭＣの本来の機能を果たすことができない。そこで本発明は、上述の課題を解決する情報処理装置、障害監視方法及び障害監視用コンピュータプログラムを提供することを目的としている。 By the way, in BMC, identification of the cause of software trouble is one of the important functions. However, the OS (Operating System) or BIOS (Basic Input / Output System) may stall while the BMC is stall. In this case, the information for investigating the cause cannot be obtained, and the original function of BMC cannot be fulfilled. Therefore, an object of the present invention is to provide an information processing apparatus, a fault monitoring method, and a fault monitoring computer program that solve the above-mentioned problems.
本発明の第１の態様によれば、情報処理装置は、オペレーティングシステムあるいはＢＩＯＳが停止状態となった際の原因解析に利用される情報である有益情報を記憶する不揮発性メモリと、指示に従って前記不揮発性メモリに前記有益情報を保存または削除する有益情報処理部を備えた制御回路と、前記オペレーティングシステムあるいは前記ＢＩＯＳの一方または双方に備えられ、所定のタイマ期間毎に前記有益情報を前記制御回路に送信して保存を指示するとともに、電源オフ時の処理の際に、前記有益情報の削除の指示を前記制御回路に対して行う制御回路指示部と、前記オペレーティングシステムから独立して情報処理装置の状態監視を行うコントローラと、を備え、前記コントローラは、該コントローラが起動した際、前記不揮発性メモリに前記有益情報が保存されているかを確認するメモリチェック部と、前記不揮発性メモリに前記有益情報が保存されている場合、保存されている前記有益情報に基づきログを登録するログ処理部と、前記制御回路指示部により前記不揮発性メモリに前記有益情報が保存された後、次の所定のタイマ期間の開始前に保存された前記有益情報の削除がなされるよう前記制御回路に対して指示を行う削除処理部とを備える、ことを特徴とする。 According to the first aspect of the present invention, the information processing apparatus includes a non-volatile memory for storing useful information which is information used for cause analysis when the operating system or the BIOS is stopped, and the above-mentioned according to the instruction. A control circuit provided with a useful information processing unit that stores or deletes the useful information in a non-volatile memory, and one or both of the operating system and the BIOS, and the useful information is stored in the control circuit at predetermined timer periods. A control circuit instruction unit that gives an instruction to delete useful information to the control circuit at the time of processing when the power is turned off, and an information processing device independent of the operating system. The controller comprises a controller for monitoring the status of the above, and the controller has a memory check unit for confirming whether the useful information is stored in the non-volatile memory when the controller is started, and the useful for the non-volatile memory. When the information is saved, after the useful information is saved in the non-volatile memory by the log processing unit that registers the log based on the saved useful information and the control circuit instruction unit, the next predetermined It is characterized by including a deletion processing unit for instructing the control circuit to delete the useful information stored before the start of the timer period.
本発明の第２の態様によれば、障害監視方法は、オペレーティングシステムあるいはＢＩＯＳが停止状態となった際の原因解析に利用される情報である有益情報を記憶する不揮発性メモリと、指示に従って、前記不揮発性メモリに前記有益情報を保存または削除する有益情報処理部を備えた制御回路と、前記オペレーティングシステムあるいは前記ＢＩＯＳの一方または双方に備えられ、所定のタイマ期間毎に前記有益情報を前記制御回路に送信して保存を指示するとともに、電源オフ時の処理の際に、前記有益情報の削除の指示を前記制御回路に対して行う制御回路指示部と、を備えた情報処理装置によって、オペレーティングシステムから独立して前記情報処理装置の状態監視を行い、起動した際、前記不揮発性メモリに前記有益情報が保存されているかを確認し、前記不揮発性メモリに前記有益情報が保存されている場合、保存されている前記有益情報に基づきログを登録し、前記制御回路指示部により前記不揮発性メモリに前記有益情報が保存された後、次の所定のタイマ期間の開始前に保存された前記有益情報の削除がなされるよう前記制御回路に対して指示を行う、ことを特徴とする。 According to the second aspect of the present invention, the fault monitoring method includes a non-volatile memory for storing useful information which is information used for cause analysis when the operating system or the BIOS is stopped, and according to instructions. A control circuit provided with a useful information processing unit that stores or deletes the useful information in the non-volatile memory, and one or both of the operating system and the BIOS are provided to control the useful information at predetermined timer periods. An information processing device provided with a control circuit instruction unit that sends an instruction to the circuit to save the information and gives an instruction to delete the useful information to the control circuit at the time of processing when the power is turned off. The state of the information processing apparatus is monitored independently of the operating system, and when the information processing device is started, it is confirmed whether the useful information is stored in the non-volatile memory, and the useful information is stored in the non-volatile memory. In the case, the log is registered based on the stored useful information, and after the useful information is stored in the non-volatile memory by the control circuit indicator, the stored before the start of the next predetermined timer period. It is characterized in that an instruction is given to the control circuit so that useful information is deleted.
本発明の第３の態様によれば、障害監視用コンピュータプログラムは、オペレーティングシステムあるいはＢＩＯＳが停止状態となった際の原因解析に利用される情報である有益情報を記憶する不揮発性メモリと、指示に従って前記不揮発性メモリに前記有益情報を保存または削除する有益情報処理部を備えた制御回路と、前記オペレーティングシステムあるいは前記ＢＩＯＳの一方または双方に備えられ、所定のタイマ期間毎に前記有益情報を前記制御回路に送信して保存を指示するとともに、電源オフ時の処理の際に、前記有益情報の削除の指示を前記制御回路に対して行う制御回路指示部と、を備えた情報処理装置のための障害監視用コンピュータプログラムであって、オペレーティングシステムから独立して前記情報処理装置の状態監視を行い、起動した際、前記不揮発性メモリに前記有益情報が保存されているかを確認し、前記不揮発性メモリに前記有益情報が保存されている場合、保存されている前記有益情報に基づきログを登録し、前記制御回路指示部により前記不揮発性メモリに前記有益情報が保存された後、次の所定のタイマ期間の開始前に保存された前記有益情報の削除がなされるよう前記制御回路に対して指示を行うことをコンピュータに実行させる、ことを特徴とする。 According to the third aspect of the present invention, the fault monitoring computer program has a non-volatile memory for storing useful information which is information used for cause analysis when the operating system or the BIOS is stopped, and an instruction. A control circuit provided with a useful information processing unit that stores or deletes the useful information in the non-volatile memory according to the above, and one or both of the operating system and the BIOS, and the useful information is stored at a predetermined timer period. For an information processing device provided with a control circuit instruction unit that transmits to a control circuit to instruct storage and also gives an instruction to delete useful information to the control circuit at the time of processing when the power is turned off. This is a computer program for fault monitoring, which monitors the status of the information processing apparatus independently of the operating system, and when it is started, it confirms whether the useful information is stored in the non-volatile memory, and the non-volatile memory is used. When the useful information is stored in the memory, a log is registered based on the stored useful information, and after the useful information is stored in the non-volatile memory by the control circuit indicator, the next predetermined value is specified. It is characterized in that the computer is instructed to instruct the control circuit to delete the useful information stored before the start of the timer period.
これにより、ＢＭＣがストール中に情報処理装置のＯＳやＢＩＯＳがストールしても、ＯＳやＢＩＯＳのストールの原因を究明するための情報を取得することができる、という効果が得られる。 As a result, even if the OS or BIOS of the information processing apparatus stalls while the BMC stalls, it is possible to obtain information for investigating the cause of the stall of the OS or BIOS.
以下、本発明の一実施形態によるサーバについて図面を参照して説明する。図１は本発明の一実施形態によるサーバの機能ブロック図である。図１において、符号１はサーバを示す。符号２は制御回路を、符号３はオペレーティングシステム（ＯＳ）を、符号４はＢＩＯＳ（Basic Input/Output System）を示す。また、符号５はベースボードマネジメントコントローラ（ＢＭＣ：Baseboard Management Controller）を示す。
Hereinafter, a server according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a functional block diagram of a server according to an embodiment of the present invention. In FIG. 1,
サーバ１は、制御回路２、ＯＳ・３、ＢＩＯＳ・４、ＢＭＣ・５を備え、これらはＩ２Ｃ（Inter-Integrated Circuit）のようなシリアルバスの通信路１１により接続される。また、サーバ１は、制御回路２から図示しないＣＰＵ（Central Processing Unit）に対してＮＭＩ（Non Maskable Interrupt）を発行するための通信路１２をさらに備える。ここで、ＮＭＩとは、ＣＰＵに対して外部から要求される割り込みの一種で、どのような場合でも強制的に割り込みが行われ、制御命令によりマスク（禁止）できない割り込みを指す。ＮＭＩは、サーバ１の機能に深刻な障害発生した場合など、緊急時や特殊な場合に用いられる。本実施の形態において、ＮＭＩは、ＯＳ・３またはＢＩＯＳ・４がストールし、操作を受け付けなくフリーズした状態（停止状態）での復活のために用いられるが、ＮＭＩの使用の詳細は別途説明する。以下では、情報処理装置の一例として、サーバ１を用いて説明するが、情報処理装置は、パーソナルコンピュータや、その他、ＣＰＵ、ＯＳ、ＢＩＯＳ等を備えた他の電子機器であってもよい。
The
制御回路２は、ＯＳ・３やＢＩＯＳ・４がストールした際の解析に有益な情報である有益情報の管理を行う。制御回路２は、有益情報処理部２１、復活処理部２２、不揮発性メモリ２３を備える。また、不揮発性メモリ２３は、前述の有益情報２４を記憶する。有益情報としては、有益情報を取得した時刻に関するタイムスタンプ、ＯＳ・３におけるその時点でのシステム構成/システムログ/カーネル情報、ＢＩＯＳ・４におけるその時点でのタスクコード（Task Code）などである。
The
不揮発性メモリ２３は、読み書き可能なメモリで、例えば、フラッシュメモリ等である。
有益情報処理部２１は、ＯＳ・３、ＢＩＯＳ・４、ＢＭＣ・５からの指示に応じて、不揮発性メモリ２３に有益情報２４を保存する処理、または、不揮発性メモリ２３から有益情報２４を削除する処理を行う。
復活処理部２２は、不揮発性メモリ２３に記憶された有益情報２４が一定期間更新されない場合、ＯＳ・３あるいはＢＩＯＳ・４のストールからの復活のためのマスク不可な割り込み命令をサーバ１のＣＰＵに対して発生する処理を行う。
The
The useful
When the
ＯＳ・３は、サーバ１の基本的な管理や制御のための機能や、多くのソフトウェアが共通して利用する基本的な機能などを実装した、サーバ１全体を管理するソフトウェアである。ＯＳ・３は、制御回路指示部３１と、タイマ処理部３２をデーモンまたはドライバとして備える。
OS 3 is software that manages the
制御回路指示部３１は、所定のタイマ期間毎に、ＯＳ・３に関する有益情報を収集して、収集した有益情報を制御回路２に送信し、保存を指示する処理を行う。さらに、制御回路指示部３１は、サーバ１の回路に対する直流電源が切られることによる電源オフ（シャットダウン）のための処理をする際に、不揮発性メモリ２３に記憶される有益情報２４の削除の指示を制御回路２に対して行う処理をする。
The control
タイマ処理部３２は、定期的に設けられる所定のタイマ期間に対する応答をする処理を行う。ここで、「定期的に設けられる所定のタイマ期間」は、ＯＳ・３やＢＩＯＳ・４が正常に機能しているかどうかを定期的に監視するためのタイマ期間である。ＷＤＴ（Watch Dog Timer）は、このタイマ期間の間に所定の応答（リセット信号）の有無を監視する。なお、ＷＤＴは、所定のタイマ期間に対して、ＯＳ・３やＢＩＯＳ・４から応答がある際、タイマがリセットされる。一方、ＯＳ・３やＢＩＯＳ・４のストールにより所定期間を経過してもＯＳ・３やＢＩＯＳ・４からの応答がない場合、タイマがリセットされない。このようにＷＤＴは、タイマがリセットされない期間が長いと、ＯＳ・３やＢＩＯＳ・４がストールしているもとの判断するために用いられる。
The
ＢＩＯＳ・４は、ＯＳ・３の起動や、サーバ１とサーバ１に対する接続機器の入出力を制御するソフトウェアである。ＢＩＯＳ・４は、制御回路指示部４１と、タイマ処理部４２をソフトウェアモジュールとして備える。制御回路指示部４１とタイマ処理部４２は、ＯＳ・３の制御回路指示部３１、タイマ処理部３２と同等の機能を備える。
The
ＢＭＣ・５は、ＯＳ・３から独立してサーバ１のハード面での監視や、システムの動作監視、ＯＳ・３やＢＩＯＳ・４のストールの原因の特定等をするためのものである。本実施の形態では、ＢＭＣ・５による、ＯＳ・３やＢＩＯＳ・４のストールの原因の特定に関する機能を説明する。ＢＭＣ・５に関し、ＩＰＭＩ（Intelligent Platform Management Interface）という情報処理装置の基本コンポーネントの監視や遠隔地からの制御などを行うためのインターフェース仕様がある。ＢＭＣ・５は、ＩＰＭＩに基づき、ＷＤＴを用いてＯＳ・３やＢＩＯＳ・４がストールした際の原因解析のための有益情報を収集する。ＢＭＣ・５は、メモリチェック部５１、ログ処理部５２、削除処理部５３を備える。
The
メモリチェック部５１は、起動のためＡＣ電源の投入やサーバ１のリセットで、ＢＭＣ・５が再起動した際、不揮発性メモリ２３に有益情報２４が保存されているかを確認する処理を行う。なお、ＢＭＣ・５が起動した際、不揮発性メモリ２３に有益情報２４が保存されている場合とは、ＢＭＣ・５の起動前に、ＢＭＣ・５がストールし、さらに、ＯＳ・３ないしはＢＩＯＳ・４がストールした状況となる。
The
ログ処理部５２は、メモリチェック部５１の処理により、不揮発性メモリ２３に有益情報２４が保存されている場合、保存されている有益情報２４に関するログを登録する処理を行う。
When the
削除処理部５３は、ＯＳ・３の制御回路指示部３１やＢＩＯＳ・４の制御回路指示部４１により不揮発性メモリ２３に有益情報２４が保存された後、次の所定のタイマの期間の開始前に保存された有益情報の削除がなされるよう制御回路２に対して指示を行う処理をする。
After the
図２は本発明の一実施形態によるＢＭＣ・５のハードウェア構成を示す図である。ＢＭＣ・５は、ＣＰＵ・６１、ＲＯＭ（Read Only Memory）６２、ＲＡＭ（Random Access Memory）６３、フラッシュメモリ６４、通信モジュール６５を備える。
ＣＰＵ６１は、ＲＯＭ・６２またはフラッシュメモリ６４等の記録媒体に記憶されるプログラムを実行することで、ＢＭＣ・５の各機能を実現する。
フラッシュメモリ６４には、ＢＭＣ・５の機能を実現するため必要となる有益情報２４やその他のデータ等も記憶する。
FIG. 2 is a diagram showing a hardware configuration of BMC ・ 5 according to an embodiment of the present invention. The BMC ・ 5 includes a
The
The
通信モジュール６５は、制御回路２、ＯＳ・３、ＢＩＯＳ・４等と通信路１１を介した通信が行えるようにする。また、サーバ１の稼動状態に依存せず、基本的なリモート操作ができるようにするための機能も備える。
なお、ＢＭＣ・５は、これらハードの機能を含んだ、オンボードチップとして提供されるものであってもよい。
The
The BMC / 5 may be provided as an on-board chip including the functions of these hardware.
図３は、本発明の一実施形態によるＯＳ・３、ＢＩＳＯ・４の有益情報に関する処理フローを示す図である。ＯＳ・３、ＢＩＳＯ・４の動作について処理フローを追って説明する。
FIG. 3 is a diagram showing a processing flow regarding useful information of OS · 3 and BISO · 4 according to an embodiment of the present invention. The operation of
サーバ１の起動に伴い、ＯＳ・３、ＢＩＳＯ・４も起動し、ストール時の解析に利用される有益情報に関する処理が開始する。また、ＯＳ・３、ＢＩＳＯ・４の起動後、ＯＳ・３、ＢＩＳＯ・４が正常に機能しているかを監視するため、ＷＤＴに関連しシステム・タイマが定期的に発せられる。
With the startup of the
ＯＳ・３、ＢＩＳＯ・４における有益情報に関する処理は同等である。そこで、以下では、ＯＳ・３の処理フローについて説明し、ＢＩＳＯ・４における有益情報に関する処理フローに関する説明を省略する。
The processing related to useful information in
ＯＳ・３のタイマ処理部３２は、所定のタイマ期間毎に、ＷＤＴのタイマリセットのための応答（更新処理）をする（ステップＳ３１）。
The
ＯＳ・３の制御回路指示部３１は、有益情報を収集する（ステップＳ３２）。なお、ＯＳ・３における有益情報としては、有益情報を収集した時刻に関するタイムスタンプ、その時点でのシステム構成/システムログ/カーネル情報等となる。なお、ＢＩＯＳ・４における有益情報としては、有益情報を収集した時刻に関するタイムスタンプ、その時点でタスクコード（Task Code）等となる。
The
制御回路指示部３１は、収集した有益情報を制御回路２に送信するとともに、制御回路２に対して送信した有益情報の保存を指示する（ステップＳ３３）。
The control
制御回路指示部３１は、ＯＳ・３のストールがない限り、ステップＳ３１からＳ３３の処理をタイマ期間毎に行う。
The control
さらに、サーバ１の回路に対する直流電源が切られるＤＣ－ＯＦＦの状態への移行がなければ（ステップＳ３４：Ｎｏ）、ＯＳ・３のストールがない限り、ＯＳ・３は、ステップＳ３１からＳ３３の処理を各タイマ期間に行う。
Further, unless there is a transition to the DC-OFF state in which the DC power supply to the circuit of the
サーバ１の回路に対する直流電源が切られるＤＣ－ＯＦＦの状態へ移行する場合（ステップＳ３４：Ｙｅｓ）、制御回路指示部３１は、不揮発性メモリ２３に記憶される有益情報２４の削除の指示を制御回路２に対して行う。これにより、ＯＳ・３は、ストールすることなく正常終了する場合、不揮発性メモリ２３に有益情報２４を残すことなく、有益情報に関する処理を終了することができる。
When shifting to the DC-OFF state in which the DC power supply to the circuit of the
図４は、本発明の一実施形態による制御回路２の有益情報に関する処理フローを示す図である。図４のフローは、制御回路２の起動により開始する。
FIG. 4 is a diagram showing a processing flow regarding useful information of the
制御回路２の有益情報処理部２１は、ＯＳ・３、ＢＩＯＳ・４からの有益情報の保存の指示があるか判断する（ステップＳ４１）。
The useful
保存の指示がある場合（ステップＳ４１：Ｙｅｓ）、有益情報処理部２１は、ＯＳ・３あるいはＢＩＯＳ・４から送信された有益情報を、不揮発性メモリ２３に保存する（ステップＳ４２）。一方、保存の指示がない場合（ステップＳ４１：Ｎｏ）、有益情報処理部２１は処理をステップＳ４３に移す。
When there is an instruction to save (step S41: Yes), the useful
有益情報処理部２１は、ＯＳ・３、ＢＩＯＳ・４、ＢＭＣ・５からの削除の指示があるか判断する（ステップＳ４３）。
The useful
削除の指示がある場合（ステップＳ４３：Ｙｅｓ）、有益情報処理部２１は、不揮発性メモリ２３に保存される有益情報２４を不揮発性メモリ２３から削除する（ステップＳ４４）。一方、削除の指示がない場合（ステップＳ４３：Ｎｏ）、有益情報処理部２１は処理をステップＳ４５に移す。
When there is an instruction to delete (step S43: Yes), the useful
制御回路２は、ＯＳ・３またはＢＩＯＳ・４の一方、あるいは、双方がストールしたか判断する（ステップＳ４５）。この判断は、ＷＤＴにおいて、タイマが所定のタイマ期間を超えてリセットされていないか否かで判断する。ＷＤＴにおいて、タイマが所定のタイマ期間を超えてリセットされていない場合は、ＯＳ・３またはＢＩＯＳ・４の一方、あるいは、双方がストールしたと判断する。
The
ＯＳ・３やＢＩＯＳ・４がストールしたと判断した場合（ステップＳ４５：Ｙｅｓ）、制御回路２の復活処理部２２は、ＯＳ・３やＢＩＯＳ・４におけるストールからの復活のため、ＮＭＩをサーバ１のＣＰＵに対して発行する（ステップＳ４６）。これにより、ＯＳ・３やＢＩＯＳ・４の復活のための処理が行われる。この処理により、ＯＳ・３やＢＩＯＳ・４が復活し、正常に機能し始める場合もある。
When it is determined that the
ＢＩＯＳ・４の一方、あるいは、双方がストールしていないと判断した場合（ステップＳ４５：Ｎｏ）、制御回路２は、処理をステップＳ４７に移す。ＢＭＣ・５は、サーバ１の回路に対する直流電源が切られシャットダウンがなされると（ステップＳ４７：Ｙｅｓ）、有益情報に関する処理を終了する。一方、処理が継続する場合（ステップＳ４７：Ｎｏ）、制御回路２は、ステップＳ４１からＳ４７の有益情報に関する処理を繰り返す。
When it is determined that one or both of the
図５は、本発明の一実施形態によるＢＭＣ・５の有益情報に関する処理フローを示す図である。 FIG. 5 is a diagram showing a processing flow regarding useful information of BMC ・ 5 according to an embodiment of the present invention.
起動のためＡＣ電源の投入やサーバ１のリセットによりＢＭＣ・５が起動した際、ＢＭＣ・５のメモリチェック部５１は、不揮発性メモリ２３に有益情報２４が保存されているかを確認する（ステップＳ５１）。不揮発性メモリ２３に有益情報２４が保存されていない場合（ステップＳ５１：Ｎｏ）、ＢＭＣ・５は、処理をステップＳ５４に移す。
When the BMC / 5 is started by turning on the AC power or resetting the
一方、不揮発性メモリ２３に有益情報２４が保存されている場合（ステップＳ５１：Ｙｅｓ）、ＢＭＣ・５の起動前に、ＢＭＣ・５がストールし、さらに、ＯＳ・３／ＢＩＯＳ・４がストールした状況であったことを示す。
On the other hand, when the
この場合、ログ処理部５２は、保存されている有益情報２４に基づきログを登録する（ステップＳ５２）。この処理により、ＢＭＣ・５がストールし、さらに、ＯＳ・３ないしはＢＩＯＳ・４がストールした状況であっても、ＯＳ・３ないしはＢＩＯＳ・４におけるストールの原因を解析するための有益情報を取得することができる。
In this case, the
削除処理部５３は、ステップＳ５２の処理の後、有益情報２４を不揮発性メモリ２３から削除する指示を制御回路２に対して行う（ステップＳ５３）。
After the processing in step S52, the
削除処理部５３は、ＯＳ・３やＢＩＯＳ・４からの所定のタイマの期間に対する応答があるか判断する（ステップＳ５４）。なお、この応答は、前述の通り、ＯＳ・３やＢＩＯＳ・４が正常に機能していることを示すためのＷＤＴのタイマリセットのための処理として行われる通知である。
The
ＯＳ・３やＢＩＯＳ・４からの所定のタイマ期間に対する応答がある場合（ステップＳ５４：Ｙｅｓ）、削除処理部５３は、不揮発性メモリ２３に保存される有益情報２４を削除するよう制御回路２に対して指示を行う（ステップＳ５５）。この処理により、ＯＳ・３やＢＩＯＳ・４が正常に動作している際、そのタイマ期間における有益情報２４を残すことなく、次の所定のタイマ期間の処理に移行できる。
When there is a response to a predetermined timer period from the
一方、ＯＳ・３やＢＩＯＳ・４からの所定のタイマ期間に対する応答がない場合（ステップＳ５４：Ｎｏ）、ＯＳ・３あるいはＢＩＯＳ・４の一方、または、双方にストールが生じている可能性がある。そこで、削除処理部５３は、保存された有益情報２４を用いた解析が行えるように、有益情報２４を削除することなく、ステップＳ５６に移行する。
On the other hand, if there is no response to the predetermined timer period from
サーバ１の回路に対する直流電源が切られてシャットダウンされると（ステップＳ５６：Ｙｅｓ）、ＢＭＣ・５は、有益情報に関する処理を終了する。一方、処理が継続する場合（ステップＳ５６：Ｎｏ）、ＢＭＣ・５は、ステップＳ５４からＳ５６の処理を繰り返す。
When the DC power supply to the circuit of the
図６は、本発明の一実施形態による正常時における各モジュールの動作の一例を示す図である。
図６において、所定のタイマ期間は“００：０１”であり、時刻“０９：００”から処理が開始している例を示している。図６に示すように、ＯＳ・３の制御回路指示部３１やＢＩＯＳ・４の制御回路指示部４１が、所定のタイマ期間“００：０１”毎に、有益情報の保存を制御回路２に対して指示する。その結果、制御回路２の有益情報処理部２１は、受け取った有益情報を不揮発性メモリ２３に保存する。
FIG. 6 is a diagram showing an example of the operation of each module in a normal state according to the embodiment of the present invention.
FIG. 6 shows an example in which the predetermined timer period is “00:01” and the processing is started from the time “09: 00”. As shown in FIG. 6, the control
また、ＯＳ・３のタイマ処理部３２やＢＩＯＳ・４のタイマ処理部４２は、ＷＤＴのリセットのための応答を行う。これに対応して、ＢＭＣ・５の削除処理部５３は、不揮発性メモリ２３に保存される有益情報２４の削除を制御回路２に対して指示する。
Further, the
サーバ１の回路に対する直流電源が切られて電源オフ（ＤＣ－ＯＦＦ）に移行する際、ＯＳ・３の制御回路指示部３１やＢＩＯＳ・４の制御回路指示部４１は、保存される有益情報２４の削除を制御回路２に対して指示する。
When the DC power supply to the circuit of the
このように、ＯＳ・３、ＢＩＯＳ・４、ＢＭＣ・５が正常に動作している際、ＯＳ・３やＢＩＯＳ・４は、ＷＤＴの更新時に制御回路２の不揮発性メモリ２３に有益情報２４を設定するが、ＢＭＣ・５の処理の処理により有益情報２４が直ぐに削除される。また、ＤＣ－ＯＦＦ時に、ＯＳ・３の制御回路指示部３１やＢＩＯＳ・４の制御回路指示部４１は、保存される有益情報２４の削除を制御回路２に対して指示する。
As described above, when the
よって、ＯＳ・３、ＢＩＯＳ・４、ＢＭＣ・５が正常に動作し、処理を終了した際、不揮発性メモリに有益情報は残らない。 Therefore, when OS / 3, BIOS / 4, BMC / 5 operate normally and the processing is completed, no useful information remains in the non-volatile memory.
図７は、本発明の一実施形態によるＢＭＣ・５のストール時の各モジュールの動作の一例を示す図である。図７の例では、時刻“１０:００”におけるＢＭＣ・５による有益情報２４の削除の後、符号７１に示すタイミングで、ＢＭＣ・５がストールした例を示す。
FIG. 7 is a diagram showing an example of the operation of each module when the BMC ・ 5 is stalled according to the embodiment of the present invention. The example of FIG. 7 shows an example in which the
図７の例では、ＯＳ・３、ＢＩＯＳ・４は正常に動作し、最後にサーバ１の回路に対する直流電源が切られて電源オフとなる（ＤＣ－ＯＦＦ）。この場合、ＯＳ・３の制御回路指示部３１やＢＩＯＳ・４の制御回路指示部４１は、保存される有益情報２４の削除を制御回路２に対して指示する。よって、ＢＭＣ・５がストールしても、ＯＳ・３やＢＩＯＳ・４が正常に動作していれば、ＤＣ－ＯＦＦ時にＯＳ・３やＢＩＯＳ・４が不揮発性メモリ２３内の有益情報２４の削除の処理をするので、ＤＣ－ＯＦＦ時に不揮発性メモリ２３に有益情報は残らない。
In the example of FIG. 7,
図８は、本発明の一実施形態によるＢＭＣ・５のストール時にＯＳ・３／ＢＩＯＳ・４がストールし、ＮＭＩで復活したときの各モジュールの動作の一例を示す図である。図８の例では、時刻“１１:００”におけるＢＭＣ・５による有益情報２４の削除の後、符号８１に示すタイミングで、ＢＭＣ・５がストールする。さらに、時刻“１１：０２”において、この時刻の有益情報の保存の後、符号８２で示すタイミングでＯＳ・３／ＢＩＯＳ・４がストールする。
FIG. 8 is a diagram showing an example of the operation of each module when the OS / 3 / BIOS / 4 stalls when the BMC / 5 is stalled according to the embodiment of the present invention and is restored by NMI. In the example of FIG. 8, after the
この場合、次の所定のタイマ期間“１１：０３”が開始するまでに、制御回路２の復活処理部２２は、ＯＳ・３／ＢＩＯＳ・４によるＷＤＴの更新のための通知を確認できない。そのため、復活処理部２２は、符号８３で示すタイミングで、ＯＳ・３／ＢＩＯＳ・４の復活のためＮＭＩを発行する。図８の例では、符号８４で示すタイミングで、ＮＭＩによる復活処理で、ＯＳ・３／ＢＩＯＳ・４が復活する例を示している。
In this case, the
ＯＳ・３、ＢＩＯＳ・４は、符号８４に示すタイミングでの復活の後、正常に動作する。サーバ１の回路に対する直流電源が切られて電源オフに移行する際（ＤＣ－ＯＦＦ）、ＯＳ・３の制御回路指示部３１やＢＩＯＳ・４の制御回路指示部４１は、保存される有益情報２４の削除を制御回路２に対して指示する。よって、ＢＭＣ・５がストールしても、ＯＳ・３やＢＩＯＳ・４が正常であれば、ＤＣ－ＯＦＦ時にＯＳ・３やＢＩＯＳ・４が不揮発性メモリ２３に保存される有益情報２４の削除の処理をするので、ＤＣ－ＯＦＦ時に不揮発性メモリ２３に有益情報２４は残らない。なお、ＮＭＩにより、ＯＳ・３やＢＩＯＳ・４が復活すれば、ＯＳ・３やＢＩＯＳ・４自身が持つ機能でストールの原因解析のための必要なログを保存することができる。
図９は、本発明の一実施形態によるＢＭＣ・５のストール時にＯＳ・３／ＢＩＯＳ・４がストールし、ＮＭＩで復活しなかったときの各モジュールの動作の一例を示す図である。図９の例では、時刻“１２:００”におけるＢＭＣ・５による有益情報２４の削除の後、符号９１に示すタイミングで、ＢＭＣ・５がストールする。さらに、時刻“１２：０２”において、この時刻の有益情報の保存の後、符号９２で示すタイミングでＯＳ・３／ＢＩＯＳ・４がストールする。
FIG. 9 is a diagram showing an example of the operation of each module when the OS / 3 / BIOS / 4 stalls when the BMC / 5 is stalled according to the embodiment of the present invention and is not restored by the NMI. In the example of FIG. 9, after the
この場合、次の所定のタイマ期間“１２：０３”が開始するまでに、制御回路２の復活処理部２２は、ＯＳ・３／ＢＩＯＳ・４からＷＤＴの更新のための通知を確認できない。そのため、復活処理部２２は、符号９３で示すタイミングで、ＯＳ・３／ＢＩＯＳ・４の復活のためＮＭＩを発行する。図９の例では、符号９３で示すタイミングのＮＭＩによる復活ができない状況を示している。そのため、図９に示すように、ＢＭＣ・５がストールしたときに、ＯＳ・３やＢＩＯＳ・４がストールした場合、ＮＭＩでＯＳ・３やＢＩＯＳ・４が復活しなければ、不揮発性メモリ２３にはＯＳ・３／ＢＩＯＳ・４のストール直前の有益情報２４が不揮発性メモリ２３に保存されている。
In this case, the
図１０は、本発明の一実施形態によるＢＭＣ・５の起動時の各モジュールの動作の一例を示す図である。図１０は、図９に示す状態の後における、サーバ１の再起動時の例を示す。ＢＭＣ・５のメモリチェック部５１は、起動後に不揮発性メモリ２３をチェックすると、有益情報２４が保存されていることを確認する。ＢＭＣ・５のログ処理部５２は、保存されている有益情報２４を、ログとして登録する。
FIG. 10 is a diagram showing an example of the operation of each module at the time of starting BMC ・ 5 according to the embodiment of the present invention. FIG. 10 shows an example when the
これにより、ＢＭＣ・５がストールして、ＯＳ・３やＢＩＯＳ・４と通信できない時に、ＯＳ・３やＢＩＯＳ・４がストールし復活できない場合でも、ＯＳ・３やＢＩＯＳ・４がストールした直前の情報を取得することができる。しがって、このような場合でも、ＯＳ・３やＢＩＯＳ・４のストールの原因究明を進めることができる。
As a result, even if the
なお、ＯＳ・３あるいはＢＩＯＳ・４はそれぞれ、制御回路指示部３１、４１、タイマ処理部３２，４２を備えるものとして説明した。これに限定されるものではなく、ＯＳ・３またはＢＩＯＳ・４の一方のストールの原因の解析のみでよい場合、ＯＳ・３あるいはＢＩＯＳ・４のどちらか一方が、制御回路指示部、タイマ処理部を備えるようにしてもよい。
It should be noted that the
制御回路２が不揮発性メモリ２３を備えるものとして説明した。制御回路２が直接、不揮発性メモリ２３に対する有益情報２４の保存、削除をできる構成であれば、制御回路２が不揮発性メモリ２３を内部に備えなくてもよい。
It has been described that the
図１１は、本発明の一実施形態による情報処理装置であるサーバ１の最小構成図を示す図である。サーバ１は、制御回路２と、ＯＳ・３と、ＢＩＯＳ・４と、コントローラであるＢＭＣ・５とを備える。
FIG. 11 is a diagram showing a minimum configuration diagram of a
サーバ１は、ＯＳ・３あるいはＢＩＯＳ・４が停止状態となった際の原因解析に利用される情報である有益情報を記憶する不揮発性メモリ２３を備える。
制御回路２は、指示に従って、不揮発性メモリ２３に有益情報２４を保存または削除する有益情報処理部２１を備える。
The
The
ＯＳ・３あるいはＢＩＯＳ・４の一方または双方は、所定のタイマ期間毎に有益情報を制御回路２に送信して保存を指示するとともに、電源オフ時の処理の際に、有益情報２４の削除の指示を制御回路２に対して行う制御回路指示部３１、４１を備える。
One or both of
ＢＭＣ・５は、ＯＳ・３から独立してサーバ１の状態監視を行い、ＢＭＣ・５が起動した際、不揮発性メモリ２３に有益情報２４が保存されているかを確認するメモリチェック部５１と、不揮発性メモリ２３に有益情報２４が保存されている場合、保存されている有益情報２４に基づきログを登録するログ処理部５２と、制御回路指示部３１、４１により不揮発性メモリ２３に有益情報２４が保存された後、次の所定のタイマ期間の開始前に保存された有益情報２４の削除がなされるよう制御回路２に対して指示を行う削除処理部５３とを備える。
The BMC / 5 monitors the status of the
１・・・サーバ
２・・・制御回路
３・・・ＯＳ
４・・・ＢＩＯＳ
５・・・ＢＭＣ
２１・・・有益情報処理部
２２・・・復活処理部
２３・・・不揮発性メモリ
２４・・・有益情報
３１・・・制御回路指示部
３２・・・タイマ処理部
４１・・・制御回路指示部
４２・・・タイマ処理部
５１・・・メモリチェック部
５２・・・ログ処理部
５３・・・削除処理部
1 ...
4 ... BIOS
5 ... BMC
21 ... Useful
Claims (6)
指示に従って、前記不揮発性メモリに前記有益情報を保存または削除する有益情報処理部を備えた制御回路と、
前記オペレーティングシステムあるいは前記ＢＩＯＳの一方または双方に備えられ、所定のタイマ期間毎に前記有益情報を前記制御回路に送信して保存を指示するとともに、電源オフ時の処理の際に、前記有益情報の削除の指示を前記制御回路に対して行う制御回路指示部と、
前記オペレーティングシステムから独立して情報処理装置の状態監視を行うコントローラと、
を備え、
前記コントローラは、
該コントローラが起動した際、前記不揮発性メモリに前記有益情報が保存されているかを確認するメモリチェック部と、
前記不揮発性メモリに前記有益情報が保存されている場合、保存されている前記有益情報に基づきログを登録するログ処理部と、
前記制御回路指示部により前記不揮発性メモリに前記有益情報が保存された後、次の所定のタイマ期間の開始前に保存された前記有益情報の削除がなされるよう前記制御回路に対して指示を行う削除処理部と
を備える情報処理装置。 Non-volatile memory that stores useful information that is used for cause analysis when the operating system or BIOS is stopped.
A control circuit including a useful information processing unit that stores or deletes the useful information in the non-volatile memory according to an instruction.
The useful information is provided in one or both of the operating system and the BIOS, and the useful information is transmitted to the control circuit at predetermined timer periods to instruct the control circuit to store the useful information, and when the power is turned off, the useful information is transmitted to the control circuit. A control circuit instruction unit that gives an instruction to delete the control circuit,
A controller that monitors the status of the information processing device independently of the operating system,
Equipped with
The controller
When the controller is started, a memory check unit for confirming whether the useful information is stored in the non-volatile memory, and a memory check unit.
When the useful information is stored in the non-volatile memory, a log processing unit that registers a log based on the stored useful information and a log processing unit.
After the useful information is stored in the non-volatile memory by the control circuit instruction unit, the control circuit is instructed to delete the stored useful information before the start of the next predetermined timer period. An information processing device equipped with a deletion processing unit to perform.
前記不揮発性メモリに記憶された前記有益情報が一定期間更新されない場合、前記オペレーティングシステムあるいは前記ＢＩＯＳの停止状態からの復活のためのマスク不可な割り込み命令を前記情報処理装置の中央処理装置に対して発生する復活処理部
を備える、請求項１に記載の情報処理装置。 The control circuit is
When the useful information stored in the non-volatile memory is not updated for a certain period of time, an unmaskable interrupt instruction for recovering from the stopped state of the operating system or the BIOS is sent to the central processing unit of the information processing unit. The information processing apparatus according to claim 1, further comprising a generation recovery processing unit.
前記コントローラの削除処理部は、前記タイマ処理部からの応答に対応して、前記次の所定のタイマ期間の開始前に保存された前記有益情報の削除を行う
請求項１または請求項２に記載の情報処理装置。 The operating system or one or both of the BIOS further comprises a timer processing unit that responds during the predetermined timer period.
The deletion processing unit of the controller according to claim 1 or 2, wherein the deletion processing unit of the controller deletes the useful information stored before the start of the next predetermined timer period in response to the response from the timer processing unit. Information processing device.
請求項１から請求項３のいずれか一項に記載の情報処理装置。 After the log is registered by the log processing unit, the deletion processing unit of the controller further performs a process of instructing the control circuit to delete the useful information stored in the non-volatile memory.
The information processing apparatus according to any one of claims 1 to 3.
指示に従って、前記不揮発性メモリに前記有益情報を保存または削除する有益情報処理部を備えた制御回路と、
前記オペレーティングシステムあるいは前記ＢＩＯＳの一方または双方に備えられ、所定のタイマ期間毎に前記有益情報を前記制御回路に送信して保存を指示するとともに、電源オフ時の処理の際に、前記有益情報の削除の指示を前記制御回路に対して行う制御回路指示部と、を備えた情報処理装置によって、
オペレーティングシステムから独立して前記情報処理装置の状態監視を行い、
起動した際、前記不揮発性メモリに前記有益情報が保存されているかを確認し、
前記不揮発性メモリに前記有益情報が保存されている場合、保存されている前記有益情報に基づきログを登録し、
前記制御回路指示部により前記不揮発性メモリに前記有益情報が保存された後、次の所定のタイマ期間の開始前に保存された前記有益情報の削除がなされるよう前記制御回路に対して指示を行う
障害監視方法。 Non-volatile memory that stores useful information that is used for cause analysis when the operating system or BIOS is stopped.
A control circuit including a useful information processing unit that stores or deletes the useful information in the non-volatile memory according to an instruction.
The useful information is provided in one or both of the operating system and the BIOS, and the useful information is transmitted to the control circuit at predetermined timer periods to instruct the control circuit to store the useful information, and when the power is turned off, the useful information is transmitted to the control circuit. By an information processing device provided with a control circuit instruction unit that gives a deletion instruction to the control circuit.
The status of the information processing device is monitored independently of the operating system.
At startup, check if the useful information is stored in the non-volatile memory,
When the useful information is stored in the non-volatile memory, a log is registered based on the stored useful information.
After the useful information is stored in the non-volatile memory by the control circuit instruction unit, the control circuit is instructed to delete the stored useful information before the start of the next predetermined timer period. Failure monitoring method to be performed.
指示に従って、前記不揮発性メモリに前記有益情報を保存または削除する有益情報処理部を備えた制御回路と、
前記オペレーティングシステムあるいは前記ＢＩＯＳの一方または双方に備えられ、所定のタイマ期間毎に前記有益情報を前記制御回路に送信して保存を指示するとともに、電源オフ時の処理の際に、前記有益情報の削除の指示を前記制御回路に対して行う制御回路指示部と、を備えた情報処理装置のための障害監視用コンピュータプログラムであって、
オペレーティングシステムから独立して前記情報処理装置の状態監視を行い、
起動した際、前記不揮発性メモリに前記有益情報が保存されているかを確認し、
前記不揮発性メモリに前記有益情報が保存されている場合、保存されている前記有益情報に基づきログを登録し、
前記制御回路指示部により前記不揮発性メモリに前記有益情報が保存された後、次の所定のタイマ期間の開始前に保存された前記有益情報の削除がなされるよう前記制御回路に対して指示を行う
ことをコンピュータに実行させる、障害監視用コンピュータプログラム。 Non-volatile memory that stores useful information that is used for cause analysis when the operating system or BIOS is stopped.
A control circuit including a useful information processing unit that stores or deletes the useful information in the non-volatile memory according to an instruction.
The useful information is provided in one or both of the operating system and the BIOS, and the useful information is transmitted to the control circuit at predetermined timer periods to instruct the control circuit to be stored, and when the power is turned off, the useful information is transmitted. A fault monitoring computer program for an information processing apparatus including a control circuit instruction unit that gives a deletion instruction to the control circuit.
The status of the information processing device is monitored independently of the operating system.
At startup, check if the useful information is stored in the non-volatile memory,
When the useful information is stored in the non-volatile memory, a log is registered based on the stored useful information.
After the useful information is stored in the non-volatile memory by the control circuit instruction unit, the control circuit is instructed to delete the stored useful information before the start of the next predetermined timer period. A fault monitoring computer program that lets a computer do what it does.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019052459A JP7001236B2 (en) | 2019-03-20 | 2019-03-20 | Information processing equipment, fault monitoring method, and fault monitoring computer program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019052459A JP7001236B2 (en) | 2019-03-20 | 2019-03-20 | Information processing equipment, fault monitoring method, and fault monitoring computer program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020154705A JP2020154705A (en) | 2020-09-24 |
| JP7001236B2 true JP7001236B2 (en) | 2022-01-19 |
Family
ID=72559171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019052459A Active JP7001236B2 (en) | 2019-03-20 | 2019-03-20 | Information processing equipment, fault monitoring method, and fault monitoring computer program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7001236B2 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001101032A (en) | 1999-09-29 | 2001-04-13 | Hitachi Ltd | Os monitoring system under inter-different kind of os control |
| JP2002251300A (en) | 2001-02-22 | 2002-09-06 | Hitachi Ltd | Fault monitoring method and device |
| JP2004302731A (en) | 2003-03-31 | 2004-10-28 | Toshiba Corp | Information processor and method for trouble diagnosis |
| JP2011210064A (en) | 2010-03-30 | 2011-10-20 | Nec Corp | Log information collection system, device, method and program |
| JP2012078948A (en) | 2010-09-30 | 2012-04-19 | Fujitsu Ltd | Termination-log acquiring program, termination-log acquiring device and termination-log acquiring method |
| US20140068350A1 (en) | 2012-08-29 | 2014-03-06 | Hon Hai Precision Industry Co., Ltd. | Self-checking system and method using same |
| JP2015049552A (en) | 2013-08-30 | 2015-03-16 | 日本電気株式会社 | Information processing device, log processing method, and program |
| JP2015130023A (en) | 2014-01-07 | 2015-07-16 | Ｎｅｃプラットフォームズ株式会社 | Information recording device, information processor, information recording method and information recording program |
| JP2017078998A (en) | 2015-10-21 | 2017-04-27 | Ｎｅｃプラットフォームズ株式会社 | Information processor, log management method, and computer program |
-
2019
- 2019-03-20 JP JP2019052459A patent/JP7001236B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001101032A (en) | 1999-09-29 | 2001-04-13 | Hitachi Ltd | Os monitoring system under inter-different kind of os control |
| JP2002251300A (en) | 2001-02-22 | 2002-09-06 | Hitachi Ltd | Fault monitoring method and device |
| JP2004302731A (en) | 2003-03-31 | 2004-10-28 | Toshiba Corp | Information processor and method for trouble diagnosis |
| JP2011210064A (en) | 2010-03-30 | 2011-10-20 | Nec Corp | Log information collection system, device, method and program |
| JP2012078948A (en) | 2010-09-30 | 2012-04-19 | Fujitsu Ltd | Termination-log acquiring program, termination-log acquiring device and termination-log acquiring method |
| US20140068350A1 (en) | 2012-08-29 | 2014-03-06 | Hon Hai Precision Industry Co., Ltd. | Self-checking system and method using same |
| JP2015049552A (en) | 2013-08-30 | 2015-03-16 | 日本電気株式会社 | Information processing device, log processing method, and program |
| JP2015130023A (en) | 2014-01-07 | 2015-07-16 | Ｎｅｃプラットフォームズ株式会社 | Information recording device, information processor, information recording method and information recording program |
| JP2017078998A (en) | 2015-10-21 | 2017-04-27 | Ｎｅｃプラットフォームズ株式会社 | Information processor, log management method, and computer program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020154705A (en) | 2020-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018095107A1 (en) | Bios program abnormal processing method and apparatus | |
| US20100082957A1 (en) | Information processing device | |
| CN111045866B (en) | BMC fault processing method and device, electronic equipment and storage medium | |
| US8677177B2 (en) | Apparatus, a recovery method and a program thereof | |
| JP2012069032A (en) | Information processor | |
| JP6130520B2 (en) | MULTISYSTEM SYSTEM AND MULTISYSTEM SYSTEM MANAGEMENT METHOD | |
| TW200426571A (en) | Policy-based response to system errors occurring during os runtime | |
| TWI723477B (en) | Electronic apparatus, system and method capable of remotely maintaining the operation of electronic apparatus | |
| CN114116280A (en) | Interactive BMC self-recovery method, system, terminal and storage medium | |
| EP2590072A1 (en) | System control device, information processing system, and data migration and restoration method for information processing system | |
| US11073893B2 (en) | System and method capable of remotely controlling electronic apparatus | |
| JP4886558B2 (en) | Information processing device | |
| JP4836732B2 (en) | Information processing device | |
| JP6599725B2 (en) | Information processing apparatus, log management method, and computer program | |
| JP7001236B2 (en) | Information processing equipment, fault monitoring method, and fault monitoring computer program | |
| CN111078452A (en) | BMC firmware image recovery method and device | |
| TWI808362B (en) | Computer system and method capable of self-monitoring and restoring an operation of operating system | |
| JP2003256240A (en) | Information processor and its failure recovering method | |
| JP3231561B2 (en) | Backup memory control method | |
| JP2760367B2 (en) | Information processing device with micro diagnostic device | |
| JP2019016218A (en) | Information processing device, control device, and control method of information processing device | |
| JP2004094455A (en) | Computer system | |
| TWI486770B (en) | System and method for recovering firmware of a baseboard management controller | |
| KR101969393B1 (en) | A cctv recorder watchdog system with 2-step control | |
| JP4368689B2 (en) | Power failure control program, power failure control device, and power failure control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7001236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |