JPH0812232B2 - Ｓｑｕｉｄ素子 - Google Patents
Ｓｑｕｉｄ素子Info
- Publication number
- JPH0812232B2 JPH0812232B2 JP2256973A JP25697390A JPH0812232B2 JP H0812232 B2 JPH0812232 B2 JP H0812232B2 JP 2256973 A JP2256973 A JP 2256973A JP 25697390 A JP25697390 A JP 25697390A JP H0812232 B2 JPH0812232 B2 JP H0812232B2
- Authority
- JP
- Japan
- Prior art keywords
- squid
- resistance layer
- input coil
- coil
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
本発明は、微弱な磁場を計測するのに好適な磁束計に
関し、特に薄膜技術で形成した超伝導量子干渉素子（以
下にSQUID素子）に関する。
関し、特に薄膜技術で形成した超伝導量子干渉素子（以
下にSQUID素子）に関する。
SQUID磁束計についてジャーナル・オブ・ロウ・テン
プレチャー・フィジクッス（J.Low Temp.Phys.）,Vol.
68,Nos.3/4,1987年、第269頁から第284頁に論じられて
いる。ここに示されたSQUID磁束計は、SQUID素子に対す
る入力磁束と出力電圧の関係である磁束−電圧特性の歪
を打ち消すために検出コイルとSQUIDの入力コイルとを
結ぶ２本の伝送線の間に抵抗とキャパシタの直列回路を
を接続している。またこれらの直列回路素子はSQUID素
子の外部に外付けされたものである。
プレチャー・フィジクッス（J.Low Temp.Phys.）,Vol.
68,Nos.3/4,1987年、第269頁から第284頁に論じられて
いる。ここに示されたSQUID磁束計は、SQUID素子に対す
る入力磁束と出力電圧の関係である磁束−電圧特性の歪
を打ち消すために検出コイルとSQUIDの入力コイルとを
結ぶ２本の伝送線の間に抵抗とキャパシタの直列回路を
を接続している。またこれらの直列回路素子はSQUID素
子の外部に外付けされたものである。
上記従来技術は、過大電流による入力コイルの破壊防
止については特に考慮はされていない。すなわち入力コ
イルと並列の関係となる上記直列回路はキャパシタを含
み、入力コイルの溶断に到るような過大電流の通路とは
ならない。 そこで本発明の第１の目的は過大電流によって入力コ
イルが破壊されるのを防止する手段を備えたSQUID素子
を提供することにある。 本発明の第２の目的は、上記の破壊防止手段の採用に
かかわらず素子面積の増大が少なく、また特に多チャン
ネル磁束計の実装が容易なSQUID素子を提供することに
ある。 本発明の第３の目的は、上記の破壊防止手段の採用に
かかわらず磁束計としての感度低下が少ないSQUID素子
を提供することにある。
止については特に考慮はされていない。すなわち入力コ
イルと並列の関係となる上記直列回路はキャパシタを含
み、入力コイルの溶断に到るような過大電流の通路とは
ならない。 そこで本発明の第１の目的は過大電流によって入力コ
イルが破壊されるのを防止する手段を備えたSQUID素子
を提供することにある。 本発明の第２の目的は、上記の破壊防止手段の採用に
かかわらず素子面積の増大が少なく、また特に多チャン
ネル磁束計の実装が容易なSQUID素子を提供することに
ある。 本発明の第３の目的は、上記の破壊防止手段の採用に
かかわらず磁束計としての感度低下が少ないSQUID素子
を提供することにある。
上記第１目的を達成するために、SQUIDの入力コイル
に抵抗を並置した点が本発明の特徴的なところである。
さらに具体的には、この抵抗は入力コイルの全体に接す
るように構成されるとともに、その一端はグランド電位
に接地される。 また上記第２の目的を達成するために、上記の抵抗は
薄膜で形成され、入力コイルの一部もしくは全体に接す
るように構成される。つまり薄膜抵抗層とSQUIDの入力
コイルとは積層される。 また上記第３の目的を達成するために、薄膜で形成さ
れた抵抗層のうち、SQUIDリングの開口部にあたる部
分、つまりSQUIDリングの開口部の成膜方向（膜の積層
方向）の位置に空孔が設けられる。さらに好ましくは、
この抵抗層には上記空孔と抵抗層の外縁とをつなぐスリ
ットが設けられる。
に抵抗を並置した点が本発明の特徴的なところである。
さらに具体的には、この抵抗は入力コイルの全体に接す
るように構成されるとともに、その一端はグランド電位
に接地される。 また上記第２の目的を達成するために、上記の抵抗は
薄膜で形成され、入力コイルの一部もしくは全体に接す
るように構成される。つまり薄膜抵抗層とSQUIDの入力
コイルとは積層される。 また上記第３の目的を達成するために、薄膜で形成さ
れた抵抗層のうち、SQUIDリングの開口部にあたる部
分、つまりSQUIDリングの開口部の成膜方向（膜の積層
方向）の位置に空孔が設けられる。さらに好ましくは、
この抵抗層には上記空孔と抵抗層の外縁とをつなぐスリ
ットが設けられる。
上記の構成では、SQUIDの入力コイルが超伝導状態で
あるかぎりは検出コイルから伝達される電流は入力コイ
ルを流れる。一方、例えば静電気による過大電流が流入
して入力コイルの超伝導性を破り、その一部が常伝導と
なると、この過大電流は入力コイルに並置された抵抗に
流入し、抵抗を介して接地点に吸収される。したがっ
て、過大電流が入力コイルを流れ続け、常伝導となった
部分が発熱により溶融して切断するのが防止される。 とくに抵抗が入力コイルの全体に接するようにされた
構成によれば、入力コイルのどの部分が常伝導となった
場合でも上記の破壊防止の作用が確実に行われる。さら
に、入力コイルとSQUIDリング間の絶縁破壊が起こった
場合でも絶縁破壊を起こした電流が上記同様に接地点に
流れ、コイルの破壊が防止される。 さらに薄膜の積層による構成は素子面積の増大を伴わ
ず、また抵抗の外付けに比べて実装が容易となる。 抵抗層が設けられることにより透磁率が変化し、入力
コイルとSQUIDリング間の磁気結合が弱められことは、
上記の空孔の配置により防止される。さらに、上記のス
リットは抵抗層にエディ・カレントが流れるのを防止
し、これらの構成はいずれも抵抗層が挿入されたことに
よる磁束計の感度低下の防止に役立つ。
あるかぎりは検出コイルから伝達される電流は入力コイ
ルを流れる。一方、例えば静電気による過大電流が流入
して入力コイルの超伝導性を破り、その一部が常伝導と
なると、この過大電流は入力コイルに並置された抵抗に
流入し、抵抗を介して接地点に吸収される。したがっ
て、過大電流が入力コイルを流れ続け、常伝導となった
部分が発熱により溶融して切断するのが防止される。 とくに抵抗が入力コイルの全体に接するようにされた
構成によれば、入力コイルのどの部分が常伝導となった
場合でも上記の破壊防止の作用が確実に行われる。さら
に、入力コイルとSQUIDリング間の絶縁破壊が起こった
場合でも絶縁破壊を起こした電流が上記同様に接地点に
流れ、コイルの破壊が防止される。 さらに薄膜の積層による構成は素子面積の増大を伴わ
ず、また抵抗の外付けに比べて実装が容易となる。 抵抗層が設けられることにより透磁率が変化し、入力
コイルとSQUIDリング間の磁気結合が弱められことは、
上記の空孔の配置により防止される。さらに、上記のス
リットは抵抗層にエディ・カレントが流れるのを防止
し、これらの構成はいずれも抵抗層が挿入されたことに
よる磁束計の感度低下の防止に役立つ。
次に本発明の実施例を説明する。 第１図は実施例のSQUID素子の主要部の積層構成を示
している。SQUIDリング４は中央に開口部９が設けら
れ、さらにスリットが設けられたワッシャ状の第１の薄
膜超伝導層４−１と、それぞれジョセフソン接合を介し
てこのスリットの間をブリッジする第２の薄膜超伝導層
４−２とで構成される。図示しない基板上に形成した上
記構造のSQUIDリング４の上に絶縁層６が積層され、さ
らに薄膜抵抗層10が積層される。さらに薄膜超伝導層で
平面スパイラルコイル状に形成した入力コイル３と、同
じく薄膜超伝導層で形成した帰還変調コイル８が抵抗層
10の上に積層され、それぞれSQUIDリング４と磁気結合
される。 この構成のうち抵抗値10がないのが従来のSQUID素子
であり、本実施例は抵抗層10が挿入されている点に特徴
がある。抵抗層10には、SQUIDリング４の中央の開口部
９と同一位置、つまり開口部９の成膜方向（膜の積層方
向）の位置に空孔30があり、更にこの空孔30と抵抗層の
外縁を結ぶ１本のスリットが設けられる。抵抗層の一端
20は接地用電極とされ、抵抗層10がグランド電位に接地
される。 第２図は周辺回路を含めた第１図のSQUID素子の等値
回路図であり、つまり第１図の素子を用いたSQUID磁束
計の回路図である。第１図の各部に対応する回路要素に
は第１図と同一の符号が付されている。検出コイル１を
鎖交する磁束によって発生する磁束検出電流は、検出コ
イルとともに一巡の超伝導ループをなす伝送線２、入力
コイル３を流れる。これによって入力コイル３は入力磁
束を発生し、これがSQUIDリング４に印加される。SQUID
は磁束信号を高感度に電圧に変換する動作をするが、一
般にはSQUIDの後段に帰還変調回路７を設け、帰還変調
コイル８により変調をかけるとともに帰還をかけて動作
させる。抵抗層10は入力コイル３の一面に接しているが
簡単には入力コイル３と並列に接続された抵抗として表
せる。 SQUID磁束計の代表的な数値として検出コイル及び入
力コイルのインダクタンスを50nH、入力コイルとSQUID
リングの相互インダクタンスを1nH、変調周波数を50kH
z、入力コイルが常伝導化したときの抵抗値を1kΩとす
る。このとき薄膜抵抗層10の等価抵抗は入力コイルが常
伝導化したときの抵抗値よりも十分に小さくする。実施
例においては約１Ωである。 各コイルが超伝導状態に保たれ、正常な動作を行って
いるときには、薄膜抵抗層10は検出コイルや入力コイル
に比べてインピーダンスが十分に大きい。したがって、
薄膜抵抗層10の存在はSQUID磁束計の動作の妨げになら
ない。一方、例えば静電気による大電流が入力コイルに
流入する場合がある。これは検出コイル１の交換のため
入力コイル３がオープンになっているような場合に起こ
りやすい。このような過大電流により入力コイルのいず
れかの位置で超伝導性がやぶれて常伝導となると、抵抗
率の差によりこの過大電流の大部分は入力コイル３の常
伝導化された部分でなく、抵抗層10に分布して流れ、電
極20を介して接地点に吸収される。したがって、過大電
流が入力コイル３を流れ続け、常伝導となった部分が発
熱により溶融して切断するのが防止される。とくに本実
施例では抵抗層10が入力コイル３の全体に接するように
積層されているので、入力コイルのどの部分が常伝導と
なった場合でも上記の破壊防止の作用が確実に行われ
る。さらに、本実施例では、抵抗層10が入力コイルとSQ
UIDリングの間に挿入されているので、入力コイルとSQU
IDリング間の絶縁破壊が起こった場合でも絶縁破壊を起
こした電流が上記同様に接地点に流れ、コイルの破壊が
防止される。 なお本実施例で、抵抗層10の中央を空孔30としている
のは、抵抗層が設けられることにより透磁率が変化し、
SQUIDリングと入力コイル間あるいはSQUIDリングと帰還
変調コイル間の磁気結合が弱められことを防止するため
である。さらに、スリット40を設けることにより抵抗層
にエディ・カレントが流れるのが防止される。つまりこ
れらの構成により、抵抗層が挿入されたことによるコイ
ル間の実効的な相互インダクタンスの低下が避けられ、
磁束計としての感度の低下が防止される。 上述の抵抗層の保護抵抗として作用は、上記実施例の
ような入力コイルの全面に抵抗層が接している構造でな
くても発揮される。第３図の例では、抵抗層10は入力コ
イルの一部に、ただしスパイラルコイルの各ターンに渡
って接している。SQUID素子の他の部分の構造は第１図
と同じであり、図から省略している。この構成でも、第
１図の実施例とほぼ同様に入力コイル３の一部の超伝導
性がこわれた場合に電流通路の変化が起こり、入力コイ
ル３の破壊が防止される。さらに、少なくとも等価回路
的に第２図の様に入力コイルのほぼ両端に並列接続され
る抵抗があれば良い場合もある。ただし過大電流を確実
に抵抗に流し、これを接地点に吸収する上で、入力コイ
ルに接する抵抗を設け、その一部を接地する構成が好ま
しい。さらに、抵抗の付加による素子面積の増大を避け
る意味から第１図、もしくは第３図のような薄膜抵抗層
の採用が好ましい。 第４図はさらに別の実施例を示す。この例はひとつの
素子基板上に複数のSQUIDを配列したものである。各々
のSQUIDリング４と入力コイル３のペアに対して抵抗層
は独立に設ける必要が無いので、薄膜抵抗層10が共通に
形成されている。各入力コイルに対する保護動作は第１
図の実施例と全くかわり無い。なお、図中で帰還変調コ
イルは省略されている。このような多チャンネル素子構
成とした場合にとくに保護用抵抗を薄膜抵抗層で形成す
ることの実装上のメリットが大きい。
している。SQUIDリング４は中央に開口部９が設けら
れ、さらにスリットが設けられたワッシャ状の第１の薄
膜超伝導層４−１と、それぞれジョセフソン接合を介し
てこのスリットの間をブリッジする第２の薄膜超伝導層
４−２とで構成される。図示しない基板上に形成した上
記構造のSQUIDリング４の上に絶縁層６が積層され、さ
らに薄膜抵抗層10が積層される。さらに薄膜超伝導層で
平面スパイラルコイル状に形成した入力コイル３と、同
じく薄膜超伝導層で形成した帰還変調コイル８が抵抗層
10の上に積層され、それぞれSQUIDリング４と磁気結合
される。 この構成のうち抵抗値10がないのが従来のSQUID素子
であり、本実施例は抵抗層10が挿入されている点に特徴
がある。抵抗層10には、SQUIDリング４の中央の開口部
９と同一位置、つまり開口部９の成膜方向（膜の積層方
向）の位置に空孔30があり、更にこの空孔30と抵抗層の
外縁を結ぶ１本のスリットが設けられる。抵抗層の一端
20は接地用電極とされ、抵抗層10がグランド電位に接地
される。 第２図は周辺回路を含めた第１図のSQUID素子の等値
回路図であり、つまり第１図の素子を用いたSQUID磁束
計の回路図である。第１図の各部に対応する回路要素に
は第１図と同一の符号が付されている。検出コイル１を
鎖交する磁束によって発生する磁束検出電流は、検出コ
イルとともに一巡の超伝導ループをなす伝送線２、入力
コイル３を流れる。これによって入力コイル３は入力磁
束を発生し、これがSQUIDリング４に印加される。SQUID
は磁束信号を高感度に電圧に変換する動作をするが、一
般にはSQUIDの後段に帰還変調回路７を設け、帰還変調
コイル８により変調をかけるとともに帰還をかけて動作
させる。抵抗層10は入力コイル３の一面に接しているが
簡単には入力コイル３と並列に接続された抵抗として表
せる。 SQUID磁束計の代表的な数値として検出コイル及び入
力コイルのインダクタンスを50nH、入力コイルとSQUID
リングの相互インダクタンスを1nH、変調周波数を50kH
z、入力コイルが常伝導化したときの抵抗値を1kΩとす
る。このとき薄膜抵抗層10の等価抵抗は入力コイルが常
伝導化したときの抵抗値よりも十分に小さくする。実施
例においては約１Ωである。 各コイルが超伝導状態に保たれ、正常な動作を行って
いるときには、薄膜抵抗層10は検出コイルや入力コイル
に比べてインピーダンスが十分に大きい。したがって、
薄膜抵抗層10の存在はSQUID磁束計の動作の妨げになら
ない。一方、例えば静電気による大電流が入力コイルに
流入する場合がある。これは検出コイル１の交換のため
入力コイル３がオープンになっているような場合に起こ
りやすい。このような過大電流により入力コイルのいず
れかの位置で超伝導性がやぶれて常伝導となると、抵抗
率の差によりこの過大電流の大部分は入力コイル３の常
伝導化された部分でなく、抵抗層10に分布して流れ、電
極20を介して接地点に吸収される。したがって、過大電
流が入力コイル３を流れ続け、常伝導となった部分が発
熱により溶融して切断するのが防止される。とくに本実
施例では抵抗層10が入力コイル３の全体に接するように
積層されているので、入力コイルのどの部分が常伝導と
なった場合でも上記の破壊防止の作用が確実に行われ
る。さらに、本実施例では、抵抗層10が入力コイルとSQ
UIDリングの間に挿入されているので、入力コイルとSQU
IDリング間の絶縁破壊が起こった場合でも絶縁破壊を起
こした電流が上記同様に接地点に流れ、コイルの破壊が
防止される。 なお本実施例で、抵抗層10の中央を空孔30としている
のは、抵抗層が設けられることにより透磁率が変化し、
SQUIDリングと入力コイル間あるいはSQUIDリングと帰還
変調コイル間の磁気結合が弱められことを防止するため
である。さらに、スリット40を設けることにより抵抗層
にエディ・カレントが流れるのが防止される。つまりこ
れらの構成により、抵抗層が挿入されたことによるコイ
ル間の実効的な相互インダクタンスの低下が避けられ、
磁束計としての感度の低下が防止される。 上述の抵抗層の保護抵抗として作用は、上記実施例の
ような入力コイルの全面に抵抗層が接している構造でな
くても発揮される。第３図の例では、抵抗層10は入力コ
イルの一部に、ただしスパイラルコイルの各ターンに渡
って接している。SQUID素子の他の部分の構造は第１図
と同じであり、図から省略している。この構成でも、第
１図の実施例とほぼ同様に入力コイル３の一部の超伝導
性がこわれた場合に電流通路の変化が起こり、入力コイ
ル３の破壊が防止される。さらに、少なくとも等価回路
的に第２図の様に入力コイルのほぼ両端に並列接続され
る抵抗があれば良い場合もある。ただし過大電流を確実
に抵抗に流し、これを接地点に吸収する上で、入力コイ
ルに接する抵抗を設け、その一部を接地する構成が好ま
しい。さらに、抵抗の付加による素子面積の増大を避け
る意味から第１図、もしくは第３図のような薄膜抵抗層
の採用が好ましい。 第４図はさらに別の実施例を示す。この例はひとつの
素子基板上に複数のSQUIDを配列したものである。各々
のSQUIDリング４と入力コイル３のペアに対して抵抗層
は独立に設ける必要が無いので、薄膜抵抗層10が共通に
形成されている。各入力コイルに対する保護動作は第１
図の実施例と全くかわり無い。なお、図中で帰還変調コ
イルは省略されている。このような多チャンネル素子構
成とした場合にとくに保護用抵抗を薄膜抵抗層で形成す
ることの実装上のメリットが大きい。
以上の様に、本発明によれば過大電流の流入によりSQ
UIDの入力コイルが溶断破壊を起こすことが未然に防止
され、SQUID素子の破壊率が著しく減少するとの効果が
得られる。
UIDの入力コイルが溶断破壊を起こすことが未然に防止
され、SQUID素子の破壊率が著しく減少するとの効果が
得られる。
第１図は本発明の一実施例のSQUID素子の主要な各層を
分離して示した図、第２図は実施例の等価回路図、第３
図、第４図はそれぞれ別の実施例を示す図である。
分離して示した図、第２図は実施例の等価回路図、第３
図、第４図はそれぞれ別の実施例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桐生 昭吾 茨城県つくば市梅園１丁目１番４ 工業技 術院電子技術総合研究所内 審査官 下中 義之 (56)参考文献 特開 昭61−20303（ＪＰ，Ａ) 特開 昭59−218712（ＪＰ，Ａ) 特開 昭61−121483（ＪＰ，Ａ) Ｊｏｕｒｎａｌ ｏｆ Ｌｏｗ Ｔｅｍ ｐｅｒａｔｕｒｅ Ｐｈｙｓｉｃｓ，Ｖｏ ｌ．68，Ｎｏｓ．３／４，1987ＰＰ．269 −284
Claims (5)
- 【請求項１】鎖交する磁束を電圧に変換するSQUIDリン
グと、薄膜超伝導層により形成され、外部から伝達され
た磁束検出電流により磁束を発生して前記SQUIDリング
に入力磁束を印加する入力コイルとが一体の素子とされ
たSQUID素子において、過大電流による前記入力コイル
の破壊を防止する抵抗層が前記入力コイルに接して形成
されたことを特徴とするSQUID素子。 - 【請求項２】前記抵抗層の一部が接地されていることを
特徴とする請求項１に記載のSQUID素子。 - 【請求項３】前記抵抗層は前記入力コイルと前記SQUID
リングとの間に挿入されていることを特徴とする請求項
１に記載のSQUID素子。 - 【請求項４】前記抵抗層の前記SQUIDリングの開口部に
当たる位置に空孔が設けられていることを特徴とする請
求項１に記載のSQUID素子。 - 【請求項５】前記抵抗層は、その外縁と前記空孔とを結
ぶスリットを有することを特徴とする請求項４に記載の
SQUID素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2256973A JPH0812232B2 (ja) | 1990-09-28 | 1990-09-28 | Ｓｑｕｉｄ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2256973A JPH0812232B2 (ja) | 1990-09-28 | 1990-09-28 | Ｓｑｕｉｄ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04136777A JPH04136777A (ja) | 1992-05-11 |
| JPH0812232B2 true JPH0812232B2 (ja) | 1996-02-07 |
Family
ID=17299949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2256973A Expired - Lifetime JPH0812232B2 (ja) | 1990-09-28 | 1990-09-28 | Ｓｑｕｉｄ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11776736B2 (en) * | 2019-12-18 | 2023-10-03 | United States Of America As Represented By The Secretary Of The Navy | Electronic package for an electrically small device with integrated magnetic field bias |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218712A (ja) * | 1983-05-27 | 1984-12-10 | Toshiba Corp | 超電導コイルの保護回路 |
| JPS6120303A (ja) * | 1984-07-09 | 1986-01-29 | Toshiba Corp | 超電導コイル装置 |
| JPS61121483A (ja) * | 1984-11-19 | 1986-06-09 | Mitsubishi Electric Corp | 直流駆動型超伝導量子干渉素子 |
-
1990
- 1990-09-28 JP JP2256973A patent/JPH0812232B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＪｏｕｒｎａｌｏｆＬｏｗＴｅｍｐｅｒａｔｕｒｅＰｈｙｓｉｃｓ，Ｖｏｌ．６８，Ｎｏｓ．３／４，１９８７ＰＰ．２６９−２８４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04136777A (ja) | 1992-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319307A (en) | Geometrically and electrically balanaced dc SQUID system having a pair of intersecting slits | |
| US5831426A (en) | Magnetic current sensor | |
| US6522516B2 (en) | Polymer fuse and filter apparatus | |
| US6169397B1 (en) | Damped superconducting coil system having a multiturn, planar geometry superconducting coil and shunt resistors electrically connecting successive coil turns | |
| JP3254162B2 (ja) | 超伝導量子干渉素子 | |
| US11793090B1 (en) | Superconducting device with asymmetric impedance | |
| JPH0812232B2 (ja) | Ｓｑｕｉｄ素子 | |
| JPH01200679A (ja) | 超電導量子干渉計 | |
| JP2981197B2 (ja) | 自己整列薄バリヤ高温超電導エッジ接合 | |
| JPH06194433A (ja) | 磁力計 | |
| JPS61121483A (ja) | 直流駆動型超伝導量子干渉素子 | |
| CA1304171C (en) | Overcurrent protection circuit for semiconductor device | |
| JP3114392B2 (ja) | 薄膜形磁気誘導素子 | |
| JPH07296339A (ja) | デュアル・エレメント磁気抵抗センサ | |
| JP3246774B2 (ja) | 直流型超電導量子干渉素子 | |
| JPH09107064A (ja) | 高温超伝導体を使用する静電気放電保護方法および装置 | |
| JP3232733B2 (ja) | 超電導量子干渉素子 | |
| JP3013542B2 (ja) | Ｄｃ−ｓｑｕｉｄ | |
| JPS63309876A (ja) | マルチ型ｄｃＳＱＵＩＤ磁力計 | |
| JPH02176531A (ja) | 温度感知素子 | |
| JPS61174782A (ja) | 二層埋込み接地面型ジョセフソン装置 | |
| Black Jr et al. | Magnetic current sensor | |
| JPH055193B2 (ja) | ||
| JPH04296070A (ja) | Ｄｃ−ｓｑｕｉｄ | |
| Black Jr et al. | Magnetically coupled signal isolator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080207 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090207 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100207 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110207 Year of fee payment: 15 |