JPH08111166A - Electron pulse emitting device and display device - Google Patents

Electron pulse emitting device and display device

Info

Publication number
JPH08111166A
JPH08111166A JP24600494A JP24600494A JPH08111166A JP H08111166 A JPH08111166 A JP H08111166A JP 24600494 A JP24600494 A JP 24600494A JP 24600494 A JP24600494 A JP 24600494A JP H08111166 A JPH08111166 A JP H08111166A
Authority
JP
Japan
Prior art keywords
electrode
electron
ferroelectric film
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24600494A
Other languages
Japanese (ja)
Other versions
JP3214256B2 (en
Inventor
Yasuhiro Shimada
恭博 嶋田
Toru Nasu
徹 那須
Atsuo Inoue
敦雄 井上
Koji Arita
浩二 有田
Akihiro Matsuda
明浩 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP24600494A priority Critical patent/JP3214256B2/en
Publication of JPH08111166A publication Critical patent/JPH08111166A/en
Application granted granted Critical
Publication of JP3214256B2 publication Critical patent/JP3214256B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/306Ferroelectric cathodes

Abstract

PURPOSE: To obtain pulsatively high electron emitting current density under low operating voltage by forming a second electrode on a first electrode through a ferroelectric substance film, and opposing a third electrode to the second electrode through a space. CONSTITUTION: A first electrode 2 is formed on a silicon board 1, and a second electrode 4 is formed on the electrode 2 through a ferroelectric substance film 3. A third electrode 5 opposed to the electrode 4 through a space is formed on the electrode 4. Here, a positive pulse is impressed on the electrode 2 between the electrode 2 and the electrode 4, and since a device is composed of the electrode 2, the ferroelectric substance film 3 and the electrode 4 and charging is performed, an electron is accumulated to the electrodes 2 and 4. When a negative pulse is impressed on the electrode 2 between the electrode 2 and the electrode 4, polarization of the ferroelectric substance film 3 is reversed, and the electron is emitted toward the electrode 5 from the electrode 4 by a DC bias 6. An electron 28 restricted by a defect level of the ferroelectric substance film 3 is accelerated by an electric field imposed on the ferroelectric substance film 3, and jumps out to a vacuum level 24 while hopping between defect levels.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、強誘電体膜または高い
誘電率を有する誘電体膜を容量絶縁膜とする容量装置の
一電極面を冷陰極電子放出面として用いた電子パルス放
出装置およびその電子パルス放出装置を用いた表示装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron pulse emission device which uses, as a cold cathode electron emission surface, one electrode surface of a capacitance device having a ferroelectric film or a dielectric film having a high dielectric constant as a capacitance insulating film. The present invention relates to a display device using the electron pulse emission device.

【0002】[0002]

【従来の技術】固体素子中の電子の移動速度はたかだか
光速の1/1000程度であり、固体素子の動作速度に
は限界がある。また、これらの固体素子の特性は、放射
線や温度変化に影響されやすいという欠点を持ってい
る。近年、固体素子の持つこれらの欠点を克服するため
に、微細加工技術を用いて微小な真空管を固体中に作り
こむ試みが活発になされている。
2. Description of the Related Art The moving speed of electrons in a solid-state element is at most about 1/1000 of the speed of light, and the operating speed of the solid-state element is limited. Further, the characteristics of these solid-state devices have a drawback that they are easily affected by radiation and temperature changes. In recent years, in order to overcome these drawbacks of solid-state devices, attempts have been made actively to make minute vacuum tubes in solids by using fine processing technology.

【0003】これらの微小真空管にはさまざまな形状の
冷陰極が使用されているが、そのなかでも針状電極は1
000A/cm2以上の高い放出電子密度を容易に得る
ことができるので、広く研究されている。また、半導体
中のなだれ降伏や、絶縁膜またはショットキー障壁での
トンネル効果を利用した平面陰極構造も研究されてい
る。
Cold cathodes of various shapes are used in these micro vacuum tubes. Among them, the needle-shaped electrode is one.
Since a high emission electron density of 000 A / cm 2 or more can be easily obtained, it has been widely studied. A planar cathode structure utilizing the avalanche breakdown in a semiconductor and the tunnel effect of an insulating film or a Schottky barrier has also been studied.

【0004】以下、従来の平面陰極構造を有する電子パ
ルス放出装置の一例について説明する。図6は従来の電
子パルス放出装置の要部断面図である。
An example of a conventional electron pulse emission device having a flat cathode structure will be described below. FIG. 6 is a sectional view of a main part of a conventional electron pulse emission device.

【0005】図6に示すように、従来の電子パルス放出
装置は、強誘電体膜3を第1の電極2と第2の電極4と
で挟み、第2の電極4には強誘電体膜3の表面を露出さ
せるための開口4aを設けている。このような構成にお
いて、交流パルス電源7からのパルス電圧で強誘電体膜
3の分極を急激に反転させることにより、強誘電体膜3
の表面の分極電荷によって拘束された電子をパルス的に
放出させる方法が試みられており、1A/cm2以上の
電流密度を得ている(例:H. Gundl他 Appl. Phys. Let
t., Vol.54, pp.2071, 1989)。
As shown in FIG. 6, in the conventional electron pulse emission device, a ferroelectric film 3 is sandwiched between a first electrode 2 and a second electrode 4, and a ferroelectric film is formed on the second electrode 4. An opening 4a for exposing the surface of the substrate 3 is provided. In such a configuration, the polarization of the ferroelectric film 3 is abruptly inverted by the pulse voltage from the AC pulse power supply 7, so that the ferroelectric film 3 is
Attempts have been made to release electrons confined by the polarization charge on the surface of helium in a pulsed manner, and current densities above 1 A / cm 2 have been obtained (eg H. Gundl et al. Appl. Phys. Let.
t., Vol.54, pp.2071, 1989).

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記の従
来の針状電極構造では、陰極の尖端部に電流が集中する
ため尖端部が蒸発し経時的に放出電流特性が変化するほ
か、尖端部へのガスの吸脱着により放出電流特性が不安
定になるなどの課題を有していた。
However, in the above-mentioned conventional needle-like electrode structure, current concentrates on the tip of the cathode, so that the tip evaporates and the emission current characteristic changes with time. There was a problem that the emission current characteristics became unstable due to the adsorption and desorption of gas.

【0007】一方、なだれ降伏やトンネル効果を利用し
た平面陰極構造では、電子放出に高電界を要するので動
作電圧が高くなるという課題を有していた。さらに、こ
れらの冷陰極を用いた微小真空管の多くは直流的に動作
するので、空間電荷制限効果によって放出電子電流が飽
和するという課題を有していた。
On the other hand, the flat cathode structure utilizing the avalanche breakdown and the tunnel effect has a problem that the operating voltage becomes high because a high electric field is required for electron emission. Furthermore, since many of the micro vacuum tubes using these cold cathodes operate in direct current, there is a problem that the emission electron current is saturated due to the space charge limiting effect.

【0008】この空間電荷制限効果は、瞬時電流値だけ
を問題にするのであれば、空間に電子をパルス的に放出
させることによって回避できる。たとえば、強誘電体の
分極反転を利用した強誘電体表面からの電子放出はその
一例である(例:H. Gundl他Appl. Phys. Lett., Vol.5
4, pp.2071, 1989および特開平5−325777号公
報)が、ここで放出される電子の量は高々強誘電体膜の
分極電荷と結合した電荷量のみであるので、高い放出電
子電流密度は望めない。また、電子放出面が強誘電体表
面であるため、ガスの吸脱着による電子放出特性が不安
定になるという課題があった。
This space charge limiting effect can be avoided by pulsing electrons into the space if only the instantaneous current value matters. For example, electron emission from a ferroelectric surface using polarization reversal of a ferroelectric substance is an example (eg H. Gundl et al. Appl. Phys. Lett., Vol.5).
4, pp.2071, 1989 and JP-A-5-325777), the amount of electrons emitted here is at most only the amount of charge combined with the polarization charge of the ferroelectric film, so that a high emission electron current density is obtained. Can't hope In addition, since the electron emission surface is a ferroelectric surface, there is a problem that the electron emission characteristic becomes unstable due to adsorption and desorption of gas.

【0009】この課題を解決するために、発明者らは、
強誘電体表面を金属電極で覆い、この金属電極と絶縁膜
を介して隔てられたトリガ板との間に印加した電界によ
って金属電極から電子を引き出し、電子放出特性の安定
化を図った(特開平6−259304号公報参照)。し
かし、この構造では、電子放出特性が従来の構造に比べ
て改善されたものの、金属電極とトリガ板の間の絶縁膜
の絶縁耐圧が高くなければならないのに加え、この装置
を駆動するための回路が複雑になるというあらたな課題
が生じた。
In order to solve this problem, the inventors have
The surface of the ferroelectric substance was covered with a metal electrode, and electrons were extracted from the metal electrode by an electric field applied between the metal electrode and a trigger plate separated by an insulating film to stabilize the electron emission characteristics. See Kaihei 6-259304). However, in this structure, although the electron emission characteristics are improved as compared with the conventional structure, the withstand voltage of the insulating film between the metal electrode and the trigger plate must be high, and the circuit for driving this device is The new challenge of complexity has arisen.

【0010】本発明は、上記従来の課題を解決するもの
で、空間電荷制限効果がなく、高い電子放出電流密度を
低い動作電圧によってパルス的に得ることができ、かつ
特性変動や特性劣化の少ない平面陰極構造を有する電子
パルス放出装置および表示装置を提供することを目的と
する。
The present invention solves the above-mentioned conventional problems, has no space charge limiting effect, can obtain a high electron emission current density in a pulsed manner with a low operating voltage, and has little characteristic fluctuation or characteristic deterioration. An object is to provide an electron pulse emission device and a display device having a flat cathode structure.

【0011】[0011]

【課題を解決するための手段】この目的を達成するため
に本発明の電子パルス放出装置は、支持基板と、支持基
板の上に形成された第1の電極と、第1の電極の上に形
成された強誘電体膜と、強誘電体膜の上に第1の電極と
接触することなく形成された第2の電極と、第2の電極
と空間を介して対向する第3の電極とからなる構成を有
している。
In order to achieve this object, an electron pulse emission device of the present invention comprises a support substrate, a first electrode formed on the support substrate, and a first electrode on the support substrate. A formed ferroelectric film, a second electrode formed on the ferroelectric film without contacting the first electrode, and a third electrode facing the second electrode with a space in between. It has a configuration consisting of.

【0012】また、本発明の表示装置は、一主面上に複
数の第1の電極と、第1の電極の上に形成された強誘電
体膜と、強誘電体膜の上に第1の電極と接触することな
く形成された複数の第2の電極と、第1の電極と第2の
電極の交点に開口を有する絶縁層とを備えた支持基板
と、透明導電層と蛍光体層が順に形成された透明基板と
が空間を介して対向して保持され、かつ周辺部で封止さ
れてなる構成を有している。
Further, the display device of the present invention has a plurality of first electrodes on one main surface, a ferroelectric film formed on the first electrodes, and a first ferroelectric film on the ferroelectric film. Support electrode having a plurality of second electrodes formed without contacting the electrodes of the above, and an insulating layer having an opening at the intersection of the first electrode and the second electrode, a transparent conductive layer and a phosphor layer Has a structure in which a transparent substrate formed in order is opposed to and held by a space, and is sealed at a peripheral portion.

【0013】[0013]

【作用】以上の構成により、電子パルス放出装置として
は、第2の電極に容量結合として蓄積された電子に加
え、第2の電極と強誘電体膜の界面準位に拘束された電
子、強誘電体膜内の欠陥準位に拘束された電子を放出電
子として利用できるので、放出電流密度を高くできる。
With the above-described structure, the electron pulse emission device has a structure in which, in addition to the electrons accumulated as capacitive coupling in the second electrode, the electrons confined to the interface state between the second electrode and the ferroelectric film Since the electrons confined to the defect levels in the dielectric film can be used as the emitted electrons, the emission current density can be increased.

【0014】なお支持基板をn型半導体基板とし、第1
の電極をp型拡散層で構成することによりpn接合部か
ら拡散注入された電子までも放出電子に供することがで
きるので、さらに放出電流密度が高くなる。
The support substrate is an n-type semiconductor substrate, and the first
Since the electrode of (1) is composed of the p-type diffusion layer, even the electrons diffused and injected from the pn junction can be used as the emitted electrons, so that the emission current density further increases.

【0015】また、強誘電体膜の膜厚を200nm程度
にすると、±5V程度の低電圧で分極を反転させること
が可能となり、低電圧での電子放出が可能となる。さら
に、電子放出面は第2の電極で覆われた平面構造である
ので、放出電流の集中がなく、またガスの吸脱着の影響
も受けにくい電子パルス放出装置を実現できる。さら
に、その動作は第1の電極と第2の電極との間に交流パ
ルス電圧を印加すればよいので、動作に必要な回路構成
も簡素化される。
Further, when the thickness of the ferroelectric film is set to about 200 nm, the polarization can be inverted at a low voltage of about ± 5 V, and the electrons can be emitted at a low voltage. Furthermore, since the electron emission surface has a planar structure covered with the second electrode, it is possible to realize an electron pulse emission device in which the emission current is not concentrated and the influence of gas adsorption / desorption is small. Furthermore, since the operation may be performed by applying an AC pulse voltage between the first electrode and the second electrode, the circuit configuration required for the operation is simplified.

【0016】また上記の電子パルス放出装置の第3の電
極として透明導電層を形成し、その上に蛍光体層を積層
した透明基板を用いることにより、低電圧動作可能な薄
型の表示装置を実現できる。
Further, by using a transparent substrate on which a transparent conductive layer is formed as a third electrode of the above-mentioned electron pulse emission device and a phosphor layer is laminated thereon, a thin display device capable of low voltage operation is realized. it can.

【0017】[0017]

【実施例】以下本発明の一実施例における電子パルス放
出装置について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An electron pulse emission device according to an embodiment of the present invention will be described below with reference to the drawings.

【0018】図1は本発明の第1の実施例における電子
パルス放出装置の断面図である。図1において、1はシ
リコン基板またはガラス基板等の支持基板、2は白金膜
からなる第1の電極、3はチタン酸鉛ジルコニウムから
なる厚さ200nmの強誘電体膜、4は白金膜からなる
厚さ10nmの第2の電極、5はアルミニウムからなる
第3の電極であり、第2の電極4と第3の電極5は1m
m程度隔てられている。6は直流バイアス電源、7は交
流パルス電源であり、それぞれ電子パルス放出装置を動
作させるための駆動回路の一部を構成している。
FIG. 1 is a sectional view of an electron pulse emission device according to the first embodiment of the present invention. In FIG. 1, 1 is a supporting substrate such as a silicon substrate or a glass substrate, 2 is a first electrode made of a platinum film, 3 is a ferroelectric film of lead zirconium titanate having a thickness of 200 nm, and 4 is a platinum film. A second electrode 5 having a thickness of 10 nm is a third electrode made of aluminum, and the second electrode 4 and the third electrode 5 have a thickness of 1 m.
They are separated by about m. Reference numeral 6 is a DC bias power supply, and 7 is an AC pulse power supply, each of which constitutes a part of a drive circuit for operating the electron pulse emission device.

【0019】以上のように構成された電子パルス放出装
置について、以下その動作について説明する。まず第1
の電極2と第2の電極4との間に第1の電極2に対して
正のパルスを印加し、第1の電極2と、強誘電体膜3
と、第2の電極4とで構成されるキャパシタを充電す
る。このとき、第2の電極4には電子が蓄積される。次
に第1の電極2と第2の電極4との間に第1の電極に対
して負のパルスを印加すると強誘電体膜3の分極が反転
し、直流バイアス6によって第2の電極4から第3の電
極5に向けて電子が放出される。
The operation of the electron pulse emission device constructed as above will be described below. First of all
A positive pulse is applied to the first electrode 2 between the electrode 2 and the second electrode 4 of the first electrode 2 and the ferroelectric film 3
And the capacitor composed of the second electrode 4 is charged. At this time, electrons are accumulated in the second electrode 4. Next, when a negative pulse is applied to the first electrode between the first electrode 2 and the second electrode 4, the polarization of the ferroelectric film 3 is inverted, and the DC bias 6 causes the second electrode 4 to move. The electrons are emitted from the third electrode 5 toward the third electrode 5.

【0020】上記の動作について、さらに電子エネルギ
ー帯図を用いて説明する。図2(a)は、第1の電極に
対して正であるパルス電圧を第2の電極に印加したとき
の電子エネルギー帯図、図2(b)は、第1の電極に対
して負であるパルス電圧を第2の電極に印加したときの
電子エネルギー帯図である。これらの図において、21
は第1の電極2の電子エネルギー帯、22は強誘電体膜
3の電子エネルギー帯、23は第2の電極4の電子エネ
ルギー帯、24は真空準位、25はフェルミ準位、26
は第2の電極4に容量結合した電子、27は第2の電極
4と強誘電体膜3との界面の界面準位に拘束された電
子、28は強誘電体膜3の欠陥準位に拘束された電子で
ある。以下電荷の単体として電子のみに着目して説明す
る。
The above operation will be further described with reference to the electron energy band diagram. 2 (a) is an electron energy band diagram when a pulse voltage that is positive with respect to the first electrode is applied to the second electrode, and FIG. 2 (b) is negative with respect to the first electrode. It is an electron energy band diagram when a certain pulse voltage is applied to the 2nd electrode. In these figures, 21
Is the electron energy band of the first electrode 2, 22 is the electron energy band of the ferroelectric film 3, 23 is the electron energy band of the second electrode 4, 24 is the vacuum level, 25 is the Fermi level, 26
Is an electron capacitively coupled to the second electrode 4, 27 is an electron bound to the interface level of the interface between the second electrode 4 and the ferroelectric film 3, and 28 is a defect level of the ferroelectric film 3. It is a restrained electron. In the following description, only electrons will be described as a single charge.

【0021】図2(a)に示すように、第1の電極2と
第2の電極4との間に第1の電極に対して正のパルスを
印加した場合、第2の電極4には容量結合した電子26
が、第2の電極4と強誘電体膜3との界面には界面準位
に拘束された電子27が、強誘電体膜3内には欠陥準位
に拘束された電子28がそれぞれ蓄積される。次に図2
(b)に示すように、第1の電極2と第2の電極4との
間に第1の電極2に対して負のパルスを印加すると強誘
電体膜3の分極が反転し、界面準位に拘束された電子2
7が反転した分極電荷による電界によって真空準位24
に飛び出す。さらに強誘電体膜3の欠陥準位に拘束され
た電子28が、強誘電体膜3にかかる電界に加速され、
欠陥準位間をホッピングしながら真空準位24へ飛び出
す。
As shown in FIG. 2A, when a positive pulse is applied to the first electrode 2 between the first electrode 2 and the second electrode 4, the second electrode 4 is not applied. Electron 26 capacitively coupled
However, at the interface between the second electrode 4 and the ferroelectric film 3, electrons 27 bound to the interface level are accumulated, and inside the ferroelectric film 3, electrons 28 bound to the defect level are accumulated. It Next, FIG.
As shown in (b), when a negative pulse is applied to the first electrode 2 between the first electrode 2 and the second electrode 4, the polarization of the ferroelectric film 3 is inverted and the interface Electronic 2 restrained
The vacuum level 24
Jump out to. Further, the electrons 28 bound to the defect level of the ferroelectric film 3 are accelerated by the electric field applied to the ferroelectric film 3,
It jumps to the vacuum level 24 while hopping between the defect levels.

【0022】次に、本発明の第2の実施例における電子
パルス放出装置について、図面を参照しながら説明す
る。
Next, an electron pulse emission device according to a second embodiment of the present invention will be described with reference to the drawings.

【0023】図3は同電子パルス放出装置の断面図であ
る。図3において、31はn型シリコン基板、32はp
型拡散層からなる第1の電極、33はチタン酸鉛ジルコ
ニウムからなる厚さ200nmの強誘電体膜、34は白
金膜からなる厚さ10nmの第2の電極、35はアルミ
ニウムからなる第3の電極であり、第2の電極34と第
3の電極35は1mm程度隔てられており、36は直流
バイアス電源、37は交流パルス電源である。第1の電
極32はn型シリコン基板31との間にpn接合を形成
している。第1の電極32には交流パルス電源37が電
気的に接続されており、第1の電極32と第2の電極3
4との間にかかる電圧と、第1の電極32とn型シリコ
ン基板31との間にかかる電圧とは極性が逆になってい
る。
FIG. 3 is a sectional view of the electron pulse emission device. In FIG. 3, 31 is an n-type silicon substrate, 32 is p
A first electrode composed of a die diffusion layer, 33 is a ferroelectric film of lead zirconium titanate having a thickness of 200 nm, 34 is a second electrode of platinum film having a thickness of 10 nm, and 35 is a third electrode of aluminum. The second electrode 34 and the third electrode 35 are electrodes, and are separated by about 1 mm. 36 is a DC bias power supply and 37 is an AC pulse power supply. The first electrode 32 forms a pn junction with the n-type silicon substrate 31. An AC pulse power supply 37 is electrically connected to the first electrode 32, and the first electrode 32 and the second electrode 3 are connected.
4 and the voltage applied between the first electrode 32 and the n-type silicon substrate 31 have opposite polarities.

【0024】以上のように構成された第2の実施例につ
いて、以下その動作について説明する。
The operation of the second embodiment constructed as described above will be described below.

【0025】図4(a)は、直流バイアス電源および交
流パルス電源が接続されていないときの電子エネルギー
帯図であり、図4(b)は、直流バイアス電源および交
流パルス電源37を接続し、第1の電極32に正のパル
ス電圧を印加したときの電子エネルギー帯図、図4
(c)は、第1の電極32に負のパルス電圧を印加した
ときの電子エネルギー帯図である。これらの図におい
て、41はpn接合の電子エネルギー帯、42は強誘電
体膜の電子エネルギー帯、43は第2の電極34の電子
エネルギー帯、44は真空準位、45はフェルミ準位、
46は第2の電極34に容量結合した電子、47は第2
の電極34と強誘電体膜33との界面の界面準位に拘束
された電子、48は強誘電体膜33内の欠陥準位に拘束
された電子、49はn型シリコン基板31から第1の電
極32に注入された電子である。
FIG. 4A is an electron energy band diagram when the DC bias power source and the AC pulse power source are not connected, and FIG. 4B is the DC bias power source and the AC pulse power source 37 connected. FIG. 4 is an electron energy band diagram when a positive pulse voltage is applied to the first electrode 32.
(C) is an electron energy band diagram when a negative pulse voltage is applied to the first electrode 32. In these figures, 41 is the electron energy band of the pn junction, 42 is the electron energy band of the ferroelectric film, 43 is the electron energy band of the second electrode 34, 44 is the vacuum level, 45 is the Fermi level,
46 is an electron capacitively coupled to the second electrode 34, and 47 is a second
Of the n-type silicon substrate 31 from the n-type silicon substrate 31 to the first electron from the interface level between the electrode 34 and the ferroelectric film 33, 48 from the defect level in the ferroelectric film 33. The electrons are injected into the electrode 32 of.

【0026】ここで、直流バイアス電圧を印加し、第1
の電極32に正のパルス電圧を印加すると、図2(a)
に示すように、第2の電極34には容量結合した電子4
6が、第2の電極34と強誘電体膜33との界面には界
面準位に拘束された電子47が、強誘電体膜33内には
欠陥準位に拘束された電子48がそれぞれ蓄積されるほ
か、pn接合部は順方向バイアスとなっているので、第
1の電極32にはn型シリコン基板31から電子49が
拡散注入され、これらの一部は強誘電体膜33と第1の
電極32との界面の界面準位に拘束された電子47とな
る。
Here, a DC bias voltage is applied to the first
When a positive pulse voltage is applied to the electrode 32 of FIG.
As shown in FIG.
6, electrons 47 bound to the interface state are stored in the interface between the second electrode 34 and the ferroelectric film 33, and electrons 48 bound to the defect level are stored in the ferroelectric film 33. In addition, since the pn junction is forward-biased, electrons 49 are diffused and injected from the n-type silicon substrate 31 into the first electrode 32, and some of them are deposited on the ferroelectric film 33 and the first electrode 32. The electrons 47 are restrained by the interface state at the interface with the electrode 32.

【0027】次に第1の電極32に負のパルスを印加す
ると、図4(c)に示すように強誘電体膜33の分極が
反転し、界面準位に拘束された電子47が反転した分極
電荷による電界によって真空準位44に飛び出す。さら
に強誘電体膜33の欠陥準位に拘束された電子48が、
強誘電体膜33にかかる電界に加速され、欠陥準位間を
ホッピングしながら真空準位44へ飛び出す。これに加
えて第1の電極32と強誘電体膜33との間の界面準位
に拘束された電子47も電界に加速されて真空準位44
へ放出されることとなる。
Next, when a negative pulse is applied to the first electrode 32, the polarization of the ferroelectric film 33 is inverted as shown in FIG. 4C, and the electrons 47 bound to the interface state are inverted. An electric field due to the polarization charge causes the electric field to jump to the vacuum level 44. Furthermore, the electrons 48 bound to the defect level of the ferroelectric film 33
It is accelerated by the electric field applied to the ferroelectric film 33 and jumps to the vacuum level 44 while hopping between the defect levels. In addition to this, the electrons 47 confined to the interface state between the first electrode 32 and the ferroelectric film 33 are also accelerated by the electric field to form the vacuum level 44.
Will be released to.

【0028】なお本実施例において基板としてn型シリ
コン基板を使用し、第1の電極としてp型拡散層を用
い、pn接合を利用した場合について説明したが、p型
シリコン基板にn型ウエルを形成し、そのn型ウエルに
p型拡散層を形成して第1の電極として用いても同様の
電子放出装置を構成することができる。またpn接合を
利用するのでなければ、p型シリコン基板にn型拡散層
を形成し、このn型拡散層を第1の電極として用いても
よい。
Although the n-type silicon substrate is used as the substrate, the p-type diffusion layer is used as the first electrode, and the pn junction is used in this embodiment, the n-type well is formed on the p-type silicon substrate. A similar electron-emitting device can be formed by forming the same and forming a p-type diffusion layer in the n-type well and using it as the first electrode. If the pn junction is not used, an n-type diffusion layer may be formed on the p-type silicon substrate and this n-type diffusion layer may be used as the first electrode.

【0029】次に本発明の一実施例における表示装置に
ついて、図面を参照しながら説明する。図5は同表示装
置の立体断面図である。図5において、51はn型シリ
コン基板、52はp型拡散層からなる第1の電極、53
はPZTなどの強誘電体膜、54は第1の電極52に直
交するようにして形成された白金膜などからなる第2の
電極、55はシリコン酸化膜などからなる絶縁層、56
は絶縁層55に設けた開口、57は蛍光体層、58は透
明導電層からなる第3の電極、59は透明基板、60は
直流バイアス電源、61は交流パルス電源である。なお
第1の電極52および第2の電極54は、図面では省略
したが、それぞれスイッチを介して交流パルス電源61
に接続されているものとする。このように本実施例は、
n型シリコン基板51の上に電子放出部を多数設け、こ
のn型シリコン基板51に対向して蛍光体層57、透明
導電層58を形成した透明基板59を設置し、それぞれ
の基板の周辺で真空封止しておくことにより表示装置を
構成したものである。
Next, a display device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 5 is a three-dimensional cross-sectional view of the display device. In FIG. 5, 51 is an n-type silicon substrate, 52 is a first electrode made of a p-type diffusion layer, and 53.
Is a ferroelectric film such as PZT, 54 is a second electrode made of a platinum film formed so as to be orthogonal to the first electrode 52, 55 is an insulating layer made of a silicon oxide film, and 56.
Is an opening provided in the insulating layer 55, 57 is a phosphor layer, 58 is a third electrode made of a transparent conductive layer, 59 is a transparent substrate, 60 is a DC bias power supply, and 61 is an AC pulse power supply. Although not shown in the drawing, the first electrode 52 and the second electrode 54 are respectively provided with an AC pulse power supply 61 via a switch.
Be connected to. Thus, the present embodiment is
A large number of electron emitting portions are provided on the n-type silicon substrate 51, and a transparent substrate 59 on which a phosphor layer 57 and a transparent conductive layer 58 are formed is placed facing the n-type silicon substrate 51, and around each substrate. The display device is configured by vacuum sealing.

【0030】すなわち、n型シリコン基板51の上に平
行に配置された多数の第1の電極52と、強誘電体膜5
3を介して平行に配置された多数の第2の電極54とが
互いに直角に配置されている。多数の第2の電極54
は、電子を真空中に放出するための開口56を備えたシ
リコン酸化膜からなる絶縁層55で互いに電気的に絶縁
されている。第1の電極52と第2の電極54の終端
は、それぞれスイッチ(図示せず)を介して交流パルス
電源61に接続されている。一方、交流パルス電源61
に対して直流バイアス電源60によってバイアスされた
放出電子を捕獲する第3の電極58は、開口56より空
間を隔てて電子放出面と対向する透明基板59の上に形
成された透明導電層であり、たとえば酸化インジウムス
ズ(ITO)などが使用される。さらに、本実施例で
は、電子の到達面である透明導電層58の面上に蛍光体
57が塗布されている。なお、シリコン基板51と透明
基板59とは絶縁層55の上にスペーサを設けて重ね合
わせることによって、両者の間隔を均一に保持すること
ができる。
That is, a large number of first electrodes 52 arranged in parallel on the n-type silicon substrate 51 and the ferroelectric film 5 are formed.
A large number of second electrodes 54 arranged in parallel with each other through 3 are arranged at right angles to each other. Multiple second electrodes 54
Are electrically insulated from each other by an insulating layer 55 made of a silicon oxide film having an opening 56 for emitting electrons into a vacuum. The ends of the first electrode 52 and the second electrode 54 are connected to an AC pulse power supply 61 via switches (not shown). On the other hand, AC pulse power supply 61
On the other hand, the third electrode 58 for capturing the emitted electrons biased by the DC bias power source 60 is a transparent conductive layer formed on the transparent substrate 59 facing the electron emission surface with a space from the opening 56. For example, indium tin oxide (ITO) or the like is used. Further, in this embodiment, the phosphor 57 is applied on the surface of the transparent conductive layer 58, which is the electron arrival surface. It should be noted that the silicon substrate 51 and the transparent substrate 59 can be kept uniform in space by providing a spacer on the insulating layer 55 and superposing them on each other.

【0031】以上のように構成された表示装置につい
て、以下その動作について説明する。まず、交流パルス
電源61によって第1の電極52、強誘電体膜53、お
よび第2の電極54からなるキャパシタへの充放電動作
は図3に示す電子パルス放出装置に同じであるが、電子
が放出される場所は、第1の電極52と第2の電極54
のおのおのに接続されているスイッチ(図示せず)の開
閉状態を組み合わせることによって選択される格子上の
点になる。このように、選択された任意の格子点の開口
56から放出された電子は、直流バイアス電源60によ
る電界で加速されて第3の電極58に到達するが、本実
施例では蛍光体57を第3の電極58の面上に塗布して
あるので、加速された電子は蛍光体57に衝突し、これ
を発光させる。すなわち、透明基板59の内面の任意の
場所を選択して発光させることができるので、平面画像
表示装置として利用できる。
The operation of the display device configured as described above will be described below. First, the AC pulse power supply 61 charges and discharges a capacitor composed of the first electrode 52, the ferroelectric film 53, and the second electrode 54 in the same manner as in the electron pulse emission device shown in FIG. The emission location is the first electrode 52 and the second electrode 54.
The points on the grid are selected by combining the open / closed states of the switches (not shown) connected to each of them. As described above, the electrons emitted from the opening 56 of the selected arbitrary lattice point are accelerated by the electric field by the DC bias power source 60 and reach the third electrode 58. Since it is coated on the surface of the third electrode 58, the accelerated electrons collide with the phosphor 57 and cause it to emit light. That is, since it is possible to select and emit light at any place on the inner surface of the transparent substrate 59, it can be used as a flat image display device.

【0032】上記実施例における表示装置では、第1の
電極52としてn型シリコン基板51に形成されたp型
拡散層を用いた例について説明したが、これはpn接合
を利用して効率を上げた例であり、単に拡散層を配線と
して使用するのであれば、導電型にはこだわる必要はな
い。また基板として半導体基板を使用するのではなく、
絶縁性基板上に導電性材料で複数本の第1の電極を形成
し、この第1の電極を覆って強誘電体膜を形成し、この
強誘電体膜の上に第1の電極に直交するようにして第2
の電極を形成しても同様の表示装置を構成することがで
きる。
In the display device in the above-mentioned embodiment, an example in which the p-type diffusion layer formed on the n-type silicon substrate 51 is used as the first electrode 52 has been described, but this uses a pn junction to improve efficiency. However, if the diffusion layer is simply used as the wiring, it is not necessary to pay attention to the conductivity type. Also, instead of using a semiconductor substrate as the substrate,
A plurality of first electrodes are formed of a conductive material on an insulating substrate, a ferroelectric film is formed so as to cover the first electrodes, and the first electrodes are orthogonal to the first electrode on the ferroelectric film. Second to do
The same display device can be formed by forming the electrodes of.

【0033】また上記実施例における表示装置では、第
2の電極54として白金膜を用いた例について説明した
が、白金膜以外にも仕事関数の低い金属を使用するか、
または低抵抗の金属の表面に酸化マグネシウム(Mg
O)やセシウム(Cs)など電子放出効率の高い材料を
塗布することにより、さらに電子放出効率の高い電子パ
ルス放出装置を備えた表示装置を構成することができ
る。
Further, in the display device in the above embodiment, an example in which a platinum film is used as the second electrode 54 has been described, but a metal having a low work function other than the platinum film is used,
Alternatively, magnesium oxide (Mg
By coating a material having a high electron emission efficiency such as O) or cesium (Cs), a display device including an electron pulse emission device having a higher electron emission efficiency can be configured.

【0034】また表示装置をカラー化するに際しては、
第1の電極52と第2の電極54との交点に対応する透
明基板59の上に異なる発色を示す蛍光体膜を形成して
もよいし、また蛍光体膜57として白色発光のものを選
択し、透明基板59にモザイク状のカラーフィルタを重
ねてもよい。このとき、第1の電極52と第2の電極5
4との交点が行同士または列同士で互いに半ピッチずつ
ずれるようにしておけば、鮮やかな色表示を可能にす
る。
In addition, when the display device is colorized,
A phosphor film exhibiting different colors may be formed on the transparent substrate 59 corresponding to the intersection of the first electrode 52 and the second electrode 54, or the phosphor film 57 is selected to emit white light. However, a mosaic-shaped color filter may be stacked on the transparent substrate 59. At this time, the first electrode 52 and the second electrode 5
If the intersections with 4 are offset from each other by a half pitch between rows or columns, vivid color display is possible.

【0035】なお、基板としてシリコン単結晶基板を用
いた場合、通常の半導体装置の製造方法を用いて電極形
成できるとともに、表示部の周辺に高性能の駆動回路を
形成でき、小型・高性能の表示装置を構成することがで
きる。
When a silicon single crystal substrate is used as the substrate, the electrodes can be formed by the usual semiconductor device manufacturing method, and a high-performance drive circuit can be formed around the display portion, which is small and high-performance. A display device can be configured.

【0036】また、基板として透明基板上に多結晶シリ
コン膜または非晶質シリコン膜を形成したものを用いた
場合、シリコン単結晶基板を用いた場合に比べて多少性
能は劣るものの、大画面の表示装置を構成することがで
きる。
When a transparent substrate on which a polycrystalline silicon film or an amorphous silicon film is formed is used as the substrate, the performance is slightly inferior to the case where a silicon single crystal substrate is used, but a large screen is obtained. A display device can be configured.

【0037】[0037]

【発明の効果】本発明は、支持基板上に形成された第1
の電極と、第1の電極の上に形成された強誘電体膜と、
強誘電体膜の上に第1の電極と接触することなく形成さ
れた第2の電極と、第2の電極と空間を介して対向する
第3の電極からなり、電極に容量結合として蓄積された
電子、電極と強誘電体膜の界面準位に拘束された電子、
および強誘電体膜内の欠陥準位に拘束された電子を放出
させることにより、低電圧で放出電流密度の高い電子パ
ルス放出装置を実現できるものである。たとえば強誘電
体膜を200nm程度の厚さにすると、±5V程度の低
電圧で強誘電体の分極を反転させることが可能であり、
低電圧動作させることができる。
According to the present invention, the first invention formed on the supporting substrate
Electrode and a ferroelectric film formed on the first electrode,
It is composed of a second electrode formed on the ferroelectric film without contacting the first electrode, and a third electrode opposed to the second electrode through a space, and is stored in the electrode as capacitive coupling. Electrons, electrons bound to the interface state between the electrode and the ferroelectric film,
By emitting electrons confined to the defect level in the ferroelectric film, it is possible to realize an electron pulse emission device with a low voltage and a high emission current density. For example, if the ferroelectric film has a thickness of about 200 nm, it is possible to invert the polarization of the ferroelectric substance at a low voltage of about ± 5V.
It can be operated at low voltage.

【0038】また、基板としてn型シリコン基板を用
い、p型拡散層を第1の電極としてその上に強誘電体
膜、第2の電極を順次形成し、これらの上に第3の電極
を設置することによりさらにpn接合部から注入された
電子も放出電子として利用できるため、さらに放出電流
密度を高くすることができる。
Further, an n-type silicon substrate is used as a substrate, a p-type diffusion layer is used as a first electrode, a ferroelectric film and a second electrode are sequentially formed thereon, and a third electrode is formed thereon. Since the electrons injected from the pn junction can be used as the emitted electrons by the installation, the emission current density can be further increased.

【0039】また、電子放出面は金属または酸化物の平
面構造であり、放出電流の集中がなく、ガスの吸脱着の
影響を受けにくい電子パルス放出装置を実現できる。
Further, since the electron emission surface has a planar structure of metal or oxide, it is possible to realize an electron pulse emission device which is free from concentration of emission current and is hardly affected by adsorption and desorption of gas.

【0040】さらに、上記の電子パルス放出装置を応用
し、第3の電極の上に蛍光体膜を塗布しておくことによ
り、放出された電子により蛍光体膜が励起されて発光す
るために、極めて薄型の表示装置を実現することができ
る。
Further, by applying the above-mentioned electron pulse emission device and applying a phosphor film on the third electrode in advance, the phosphor film is excited by the emitted electrons to emit light, An extremely thin display device can be realized.

【0041】また、表示装置の基板として単結晶シリコ
ン基板を用い、表示部の周辺部に駆動回路を一体的に形
成することができ、表示装置の入力端子数および外付け
回路を簡略化することができる。
Further, a single crystal silicon substrate is used as a substrate of the display device, and a driving circuit can be integrally formed in the peripheral portion of the display portion, so that the number of input terminals of the display device and an external circuit can be simplified. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における電子パルス放出
装置の断面図
FIG. 1 is a sectional view of an electron pulse emission device according to a first embodiment of the present invention.

【図2】(a)は同電子パルス放出装置において、第1
の電極に対して正であるパルス電圧を第2の電極に印加
したときの電子エネルギー帯図 (b)は同電子パルス放出装置において、第1の電極に
対して負であるパルス電圧を第2の電極に印加したとき
の電子エネルギー帯図
FIG. 2 (a) shows a first example of the same electron pulse emission device.
(B) is an electron energy band diagram when a pulse voltage that is positive to the second electrode is applied to the second electrode. Energy band diagram when applied to the electrodes of

【図3】本発明の第2の実施例における電子パルス放出
装置の断面図
FIG. 3 is a sectional view of an electron pulse emission device according to a second embodiment of the present invention.

【図4】(a)は、同電子パルス放出装置において、直
流バイアス電圧およびパルス電圧が印加されていないと
きの電子エネルギー帯図 (b)は、同電子パルス放出装置において、直流バイア
ス電圧を印加し、p型拡散層に正のパルス電圧を印加し
たときの電子エネルギー帯図 (c)は、同電子パルス放出装置において、直流バイア
ス電圧を印加し、p型拡散層に負のパルス電圧を印加し
たときの電子エネルギー帯図
4A is an electron energy band diagram when a DC bias voltage and a pulse voltage are not applied in the same electron pulse emission device, and FIG. 4B is a DC bias voltage applied in the same electron pulse emission device. In the electron energy band diagram (c) when a positive pulse voltage is applied to the p-type diffusion layer, a DC bias voltage is applied and a negative pulse voltage is applied to the p-type diffusion layer in the electron pulse emission device. Energy band diagram when

【図5】本発明の一実施例における表示装置の立体断面
FIG. 5 is a three-dimensional cross-sectional view of a display device according to an embodiment of the present invention.

【図6】従来の電子パルス放出装置の要部断面図FIG. 6 is a sectional view of a main part of a conventional electron pulse emission device.

【符号の説明】 1 支持基板 2 第1の電極 3 強誘電体膜 4 第2の電極 5 第3の電極[Explanation of reference numerals] 1 support substrate 2 first electrode 3 ferroelectric film 4 second electrode 5 third electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 有田 浩二 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 松田 明浩 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koji Arita 1-1 Sachimachi, Takatsuki City, Osaka Prefecture Matsushita Electronics Co., Ltd. (72) Inventor Akihiro Matsuda 1-1, Sachimachi, Takatsuki City, Osaka Matsushita Electronics Industry Within the corporation

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 支持基板と、前記支持基板の上に形成さ
れた第1の電極と、前記第1の電極の上に形成された強
誘電体膜と、前記強誘電体膜の上に前記第1の電極と接
触することなく形成された第2の電極と、前記第2の電
極と空間を介して対向する第3の電極とからなる電子パ
ルス放出装置。
1. A support substrate, a first electrode formed on the support substrate, a ferroelectric film formed on the first electrode, and the ferroelectric film formed on the ferroelectric film. An electron pulse emission device comprising a second electrode formed without contact with the first electrode, and a third electrode facing the second electrode with a space in between.
【請求項2】 支持基板が一方導電型の半導体基板であ
り、第1の電極が前記半導体基板の上に形成された他方
導電型の拡散層である請求項1記載の電子パルス放出装
置。
2. The electron pulse emission device according to claim 1, wherein the supporting substrate is a semiconductor substrate of one conductivity type, and the first electrode is a diffusion layer of the other conductivity type formed on the semiconductor substrate.
【請求項3】 一主面上に複数の第1の電極と、前記第
1の電極の上に形成された強誘電体膜と、前記強誘電体
膜の上に前記第1の電極と接触することなく形成された
複数の第2の電極と、前記第1の電極と第2の電極の交
点に開口を有する絶縁層とを備えた支持基板と、透明導
電層と蛍光体層が順に形成された透明基板とが空間を介
して対向して保持され、かつ周辺部で封止されてなる表
示装置。
3. A plurality of first electrodes on one main surface, a ferroelectric film formed on the first electrode, and a contact with the first electrode on the ferroelectric film. A plurality of second electrodes which are formed without any action, a support substrate including an insulating layer having an opening at an intersection of the first electrode and the second electrode, a transparent conductive layer and a phosphor layer are sequentially formed. A display device in which the transparent substrate is held so as to face it through a space and is sealed in the peripheral portion.
【請求項4】 支持基板が一方導電型の半導体基板であ
り、第1の電極が前記半導体基板の上に形成された他方
導電型の拡散層である請求項3記載の表示装置。
4. The display device according to claim 3, wherein the support substrate is a semiconductor substrate of one conductivity type, and the first electrode is a diffusion layer of the other conductivity type formed on the semiconductor substrate.
【請求項5】 支持基板の上に、複数の第1の電極およ
び複数の第2の電極に電気信号を供給するための駆動回
路を設けた請求項4記載の表示装置。
5. The display device according to claim 4, wherein a drive circuit for supplying electric signals to the plurality of first electrodes and the plurality of second electrodes is provided on the supporting substrate.
【請求項6】 複数の第1の電極と複数の第2の電極と
の交点が、行または列同士で半ピッチずれている請求項
3、4または5記載の表示装置。
6. The display device according to claim 3, 4 or 5, wherein the intersections of the plurality of first electrodes and the plurality of second electrodes are offset by a half pitch between rows or columns.
【請求項7】 複数の第1の電極と複数の第2の電極の
交点に対応して透明基板の上に2種類以上の蛍光体が独
立してマトリックス状に塗布されている請求項3、4、
5または6記載の表示装置。
7. The phosphor of two or more types is independently applied in a matrix form on a transparent substrate corresponding to the intersections of the plurality of first electrodes and the plurality of second electrodes. 4,
5. The display device according to 5 or 6.
JP24600494A 1994-10-12 1994-10-12 Electronic pulse emission device and display device Expired - Fee Related JP3214256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24600494A JP3214256B2 (en) 1994-10-12 1994-10-12 Electronic pulse emission device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24600494A JP3214256B2 (en) 1994-10-12 1994-10-12 Electronic pulse emission device and display device

Publications (2)

Publication Number Publication Date
JPH08111166A true JPH08111166A (en) 1996-04-30
JP3214256B2 JP3214256B2 (en) 2001-10-02

Family

ID=17142039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24600494A Expired - Fee Related JP3214256B2 (en) 1994-10-12 1994-10-12 Electronic pulse emission device and display device

Country Status (1)

Country Link
JP (1) JP3214256B2 (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013197A1 (en) * 1998-08-26 2000-03-09 Matsushita Electric Works, Ltd. Field emission source array, method for producing the same, and its use
WO2001091155A1 (en) * 2000-05-23 2001-11-29 Japan Science And Technology Corporation Quantum size effect type micro electron gun and flat display unit using it and method for manufacturing the same
US6897620B1 (en) 2002-06-24 2005-05-24 Ngk Insulators, Ltd. Electron emitter, drive circuit of electron emitter and method of driving electron emitter
US6936972B2 (en) 2000-12-22 2005-08-30 Ngk Insulators, Ltd. Electron-emitting element and field emission display using the same
US6946800B2 (en) 2002-02-26 2005-09-20 Ngk Insulators, Ltd. Electron emitter, method of driving electron emitter, display and method of driving display
US6975074B2 (en) 2002-11-29 2005-12-13 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US7067970B2 (en) 2002-09-30 2006-06-27 Ngk Insulators, Ltd. Light emitting device
US7071628B2 (en) 2002-11-29 2006-07-04 Ngk Insulators, Ltd. Electronic pulse generation device
JP2006216386A (en) * 2005-02-03 2006-08-17 Sonac Kk Electron emission device and its driving method
US7129642B2 (en) 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
US7176609B2 (en) 2003-10-03 2007-02-13 Ngk Insulators, Ltd. High emission low voltage electron emitter
US7187114B2 (en) 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US7230371B2 (en) 2004-07-27 2007-06-12 Ngk Insulators, Ltd. Light source
CN100341092C (en) * 2005-04-21 2007-10-03 西安交通大学 Panel display device using ferroelectric film as cathode
US7288881B2 (en) 2002-11-29 2007-10-30 Ngk Insulators, Ltd. Electron emitter and light emission element
US7307383B2 (en) 2003-10-03 2007-12-11 Ngk Insulators, Ltd. Electron emitter and method of producing the same
US7336026B2 (en) 2003-10-03 2008-02-26 Ngk Insulators, Ltd. High efficiency dielectric electron emitter
US7379037B2 (en) 2003-03-26 2008-05-27 Ngk Insulators, Ltd. Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
US7474060B2 (en) 2003-08-22 2009-01-06 Ngk Insulators, Ltd. Light source
US7719201B2 (en) 2003-10-03 2010-05-18 Ngk Insulators, Ltd. Microdevice, microdevice array, amplifying circuit, memory device, analog switch, and current control unit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528539B2 (en) 2004-06-08 2009-05-05 Ngk Insulators, Ltd. Electron emitter and method of fabricating electron emitter

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794805B1 (en) 1998-05-26 2004-09-21 Matsushita Electric Works, Ltd. Field emission electron source, method of producing the same, and use of the same
KR100366805B1 (en) * 1998-08-26 2003-01-09 마츠시다 덴코 가부시키가이샤 Field emission source, method for producing the same, and its use
WO2000013197A1 (en) * 1998-08-26 2000-03-09 Matsushita Electric Works, Ltd. Field emission source array, method for producing the same, and its use
WO2001091155A1 (en) * 2000-05-23 2001-11-29 Japan Science And Technology Corporation Quantum size effect type micro electron gun and flat display unit using it and method for manufacturing the same
US6661021B2 (en) 2000-05-23 2003-12-09 Japan Science And Technology Corporation Quantum size effect type micro electron gun and flat display unit using it and method for manufacturing the same
US6887725B2 (en) 2000-05-23 2005-05-03 Japan Science And Technology Agency Micro electron gun of quantum size effect type and flat display using such electron guns as well as methods of their manufacture
US6936972B2 (en) 2000-12-22 2005-08-30 Ngk Insulators, Ltd. Electron-emitting element and field emission display using the same
US6946800B2 (en) 2002-02-26 2005-09-20 Ngk Insulators, Ltd. Electron emitter, method of driving electron emitter, display and method of driving display
US6897620B1 (en) 2002-06-24 2005-05-24 Ngk Insulators, Ltd. Electron emitter, drive circuit of electron emitter and method of driving electron emitter
US7067970B2 (en) 2002-09-30 2006-06-27 Ngk Insulators, Ltd. Light emitting device
US7288881B2 (en) 2002-11-29 2007-10-30 Ngk Insulators, Ltd. Electron emitter and light emission element
US6975074B2 (en) 2002-11-29 2005-12-13 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US7129642B2 (en) 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
US7187114B2 (en) 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US7071628B2 (en) 2002-11-29 2006-07-04 Ngk Insulators, Ltd. Electronic pulse generation device
US7379037B2 (en) 2003-03-26 2008-05-27 Ngk Insulators, Ltd. Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
US7474060B2 (en) 2003-08-22 2009-01-06 Ngk Insulators, Ltd. Light source
US7336026B2 (en) 2003-10-03 2008-02-26 Ngk Insulators, Ltd. High efficiency dielectric electron emitter
US7307383B2 (en) 2003-10-03 2007-12-11 Ngk Insulators, Ltd. Electron emitter and method of producing the same
US7176609B2 (en) 2003-10-03 2007-02-13 Ngk Insulators, Ltd. High emission low voltage electron emitter
US7719201B2 (en) 2003-10-03 2010-05-18 Ngk Insulators, Ltd. Microdevice, microdevice array, amplifying circuit, memory device, analog switch, and current control unit
US7230371B2 (en) 2004-07-27 2007-06-12 Ngk Insulators, Ltd. Light source
JP2006216386A (en) * 2005-02-03 2006-08-17 Sonac Kk Electron emission device and its driving method
CN100341092C (en) * 2005-04-21 2007-10-03 西安交通大学 Panel display device using ferroelectric film as cathode

Also Published As

Publication number Publication date
JP3214256B2 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
JP3214256B2 (en) Electronic pulse emission device and display device
US5189341A (en) Electron emitting element
KR960002458A (en) Bipolar Plates for Flat Panel Displays with Integrated Getters
JPS6031061B2 (en) multicolor plasma display device
JPH0990882A (en) Emissive display element
US6011356A (en) Flat surface emitter for use in field emission display devices
US4081716A (en) Fluorescent display elements
US5945777A (en) Surface conduction emitters for use in field emission display devices
JP2004146365A (en) Light emitting device
US7067970B2 (en) Light emitting device
WO2006102796A1 (en) A field emission display having multi-layer structure
Josephs A review of panel-type display devices
JP3221623B2 (en) Cold cathode electron pulse emission device
GB1032768A (en) Improvements in or relating to electron discharge devices
GB2063544A (en) Thin panel display
US4123687A (en) Display system using low energy electrons
JPH06283269A (en) Light source element in electric light emitting plane
US6693386B2 (en) Reflective edge field-emission pixel and associated display
JPS598944B2 (en) display device
JPH0794124A (en) Display device
JP2003123624A (en) Lamination type electron source and its manufacturing method
JPH0567426A (en) Electric field emission type electron source
US3390295A (en) Display element comprising phosphor and metal-insulator-metal bistable device
JPH0544157B2 (en)
JPS63284795A (en) Electroluminescence display element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees