JPH08110218A - Semiconductor manufacturing apparatus - Google Patents

Semiconductor manufacturing apparatus

Info

Publication number
JPH08110218A
JPH08110218A JP6247703A JP24770394A JPH08110218A JP H08110218 A JPH08110218 A JP H08110218A JP 6247703 A JP6247703 A JP 6247703A JP 24770394 A JP24770394 A JP 24770394A JP H08110218 A JPH08110218 A JP H08110218A
Authority
JP
Japan
Prior art keywords
lead frame
lead
pattern
detecting
erroneous setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6247703A
Other languages
Japanese (ja)
Inventor
Takafumi Nakai
隆文 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP6247703A priority Critical patent/JPH08110218A/en
Publication of JPH08110218A publication Critical patent/JPH08110218A/en
Pending legal-status Critical Current

Links

Landscapes

  • Length Measuring Devices Characterised By Use Of Acoustic Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: To prevent a defective product from occurring due to erroneous setting of a lead frame. CONSTITUTION: In a semiconductor manufacturing apparatus for transferring a lead frame 12 to a position of a means for electrically connecting an electrode on a semiconductor chip with an inner lead, electrically connecting the electrode on the semiconductor chip with the inner lead and sealing it with resin, a guide rail 13 for the frame 12 is provided, a camera 15 and an ultrasonic image pickup device 16 for detecting a pattern of an upper face or a lower face of the frame 12 on the rail 13 are provided, and a lead frame erroneous setting detecting means for detecting erroneous setting of the frame 12 based on the pattern detected by the camera 15 and the device 16 is provided. The frame erroneous setting detecting means comprises a means for storing reference patterns of various lead frames in a memory in advance, comparing the pattern detected by the pattern detecting means with the reference patterns of the various lead frames and detecting erroneous setting of the lead frame 12.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体製造装置に関
し、特に、カメラと超音波装置とを有するパターン検出
手段を設け、検出されたパターンに基づいてリードフレ
ームの誤設定を検出するリードフレーム誤設定検出手段
を設けた半導体製造装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a lead frame erroneous device which is provided with a pattern detecting means having a camera and an ultrasonic device and detects erroneous setting of the lead frame based on the detected pattern. The present invention relates to a semiconductor manufacturing apparatus provided with setting detection means.

【0002】[0002]

【従来の技術】最近のVLSI等の半導体製造装置にお
いて、パッケージ工程、例えば、プラスチックパッケー
ジ工程は、ウエーハの裏面研削から組み立てプロセスが
始まり、ダイシングでウエーハからチップにされる。次
に、チップがパッケージ基板にダイ・ボンディングさ
れ、チップのパッド(電極)とリード(インナーリー
ド)とがワイヤーボンデングされ電気的に接続された
後、樹脂で封止される。前記ダイ・ボンディングとワイ
ヤーボンデングを行う際、リードフレームの両サイドに
ほとんど存在する位置決め穴の位置と、位置決めピンの
位置を検出して半導体チップとリードフレームとの位置
合わせが行われる。
2. Description of the Related Art In a recent semiconductor manufacturing apparatus such as VLSI, in a packaging process, for example, a plastic packaging process, an assembling process starts from the backside grinding of a wafer, and the wafer is made into chips by dicing. Next, the chip is die-bonded to the package substrate, the pads (electrodes) and the leads (inner leads) of the chip are wire bonded and electrically connected, and then sealed with resin. When the die bonding and the wire bonding are performed, the positions of the positioning holes and the positions of the positioning pins existing on both sides of the lead frame are detected to align the semiconductor chip with the lead frame.

【0003】前記リードフレームは、搬送マガジンに人
手または機械で複数個が収納される。そして、前記半導
体製造装置に前記搬送マガジンを設定(セット)し、該
搬送マガジンからリードフレームを取り出して、前記搬
送用ガイドレールに設定するようになっている。
A plurality of lead frames are housed in a carrier magazine manually or mechanically. Then, the transport magazine is set (set) in the semiconductor manufacturing apparatus, the lead frame is taken out from the transport magazine, and set on the transport guide rail.

【0004】また、リードフレームの向きの間違防止手
段としては、カメラを用いたパターン認識手段を利用し
ている。
A pattern recognition means using a camera is used as a means for preventing erroneous lead frame orientation.

【0005】前記プラスチックパッケージ工程の技術に
ついては、例えば、日経BP社、1993年5月31日
発行の「実践講座 VLSIパッケージング技術
(下)」、第9頁〜第53頁に記載されている。
The technology of the plastic packaging process is described, for example, in "Practical course VLSI packaging technology (below)", pages 9 to 53, issued by Nikkei BP, May 31, 1993. .

【0006】[0006]

【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。
The present inventor has found the following problems as a result of examining the above-mentioned prior art.

【0007】前記搬送マガジンに人手または機械でリー
ドフレームを収納する際、その作業工程におけるリード
フレームの向き、リードフレームの表裏の設定ミスによ
る逆フレームボンディング等の問題があった。
When the lead frame is stored in the transport magazine manually or mechanically, there are problems such as the orientation of the lead frame in the working process and reverse frame bonding due to a setting mistake on the front and back of the lead frame.

【0008】また、前記従来のリードフレームの向きの
間違防止手段では、あまりにも単純で満足できるもので
ないため、カメラのロケーションにおける時間的ロスお
よび誤検出を起す等の問題があった。
Further, the above-described conventional lead frame orientation error preventing means is too simple and unsatisfactory, and therefore has problems such as time loss and erroneous detection at the camera location.

【0009】本発明の目的は、リードフレームの誤設定
による不良品の発生を防止することが可能な技術を提供
することにある。
An object of the present invention is to provide a technique capable of preventing the generation of defective products due to incorrect setting of the lead frame.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば以
下の通りである。
The following is a brief description of the outline of the typical inventions among the inventions disclosed in the present application.

【0012】リードフレームを半導体チップ上の電極と
リードのインナーリードとを電気的に接続する手段の位
置まで搬送し、該半導体チップ上の電極とインナーリー
ドとを電気的に接続し、それを樹脂で封止する半導体製
造装置において、前記リードフレームのガイドレールを
設け、該レール上のリードフレームの上面もしくは下面
のパターンを検出するカメラと超音波撮像装置を有する
パターン検出手段を設け、該パターン検出手段で検出さ
れたパターンに基づいてリードフレームの誤設定を検出
するリードフレーム誤設定検出手段を設けたものであ
る。
The lead frame is conveyed to the position of the means for electrically connecting the electrode on the semiconductor chip and the inner lead of the lead, and the electrode on the semiconductor chip and the inner lead are electrically connected, and the resin is connected to the lead frame. In the semiconductor manufacturing apparatus for sealing with, a guide rail of the lead frame is provided, and a pattern detecting means having a camera for detecting a pattern on the upper surface or the lower surface of the lead frame on the rail and an ultrasonic imaging device is provided, and the pattern detection is performed. There is provided lead frame erroneous setting detection means for detecting erroneous setting of the lead frame based on the pattern detected by the means.

【0013】前記リードフレーム誤設定検出手段は、各
種のリードフレームの基準パターンを記憶装置に予め記
憶しておき、前記パターン検出手段で検出されたパター
ンと前記各種のリードフレームの基準パターンとを比較
してリードフレームの誤設定を検出する手段からなって
いる。
The lead frame erroneous setting detection means stores the reference patterns of various lead frames in a storage device in advance, and compares the patterns detected by the pattern detection means with the reference patterns of the various lead frames. Then, the lead frame is erroneously set.

【0014】[0014]

【作用】上述した手段によれば、前記リードフレームの
ガイドレールを設け、該レール上のリードフレームの上
面もしくは下面のパターンをカメラと超音波撮像装置の
両者で検出し、この検出されたリードフレームのパター
ンと、予め記憶装置に記憶されている各種のリードフレ
ームの基準パターンとを比較してリードフレームの設定
を確認して誤設定を検出することにより、設定されたリ
ードフレームの向き、リードフレームの表裏を正確に認
識し、リードフレームの誤設定を精度よく検出すること
ができる。このリードフレームの誤設定の検出により搬
送装置を制御するので、リードフレームの誤設定による
不良品の発生を防止することができる。
According to the above-mentioned means, the guide rail of the lead frame is provided, the pattern of the upper surface or the lower surface of the lead frame on the rail is detected by both the camera and the ultrasonic imaging device, and the detected lead frame is detected. Of the lead frame and the reference pattern of the various lead frames stored in the storage device in advance to confirm the setting of the lead frame and detect an erroneous setting. It is possible to accurately recognize the front and back sides of the lead frame and accurately detect an erroneous setting of the lead frame. Since the conveyance device is controlled by detecting the erroneous setting of the lead frame, it is possible to prevent defective products due to the erroneous setting of the lead frame.

【0015】[0015]

【実施例】以下図面を参照して本発明の実施例を説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、繰り返し
の説明は省略する。
In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and repeated description will be omitted.

【0017】図1は、本発明による一実施例の半導体製
造装置の概略構成を示す平面図であり、11はローダマ
ガジンラック、12はリードフレーム、13はリードフ
レーム12を搬送する際のガイドレール、14はアンロ
ーダマガジンラック、15はカメラ、16は超音波撮像
装置である。
FIG. 1 is a plan view showing a schematic structure of a semiconductor manufacturing apparatus according to an embodiment of the present invention. 11 is a loader magazine rack, 12 is a lead frame, and 13 is a guide rail for carrying the lead frame 12. , 14 is an unloader magazine rack, 15 is a camera, and 16 is an ultrasonic imaging apparatus.

【0018】図2は、本実施例のリードフレーム誤設定
検出手段の概略構成を示すブロック図であり、21はア
ナログ・ディジタル変換器(A/D)、22はコンピュ
ータからなる情報処理装置(CPU)である。情報処理
装置(CPU)22は、処理部22A、メモリ部22
B、及び製造装置制御部22Cを有する。前記メモリ部
22Bには、各種のリードフレームのそれぞれの基準パ
ターンを予め記憶しておく。この各種のリードフレーム
のそれぞれの基準パターンは、ディスク、ROM等の外
部記憶装置に予め記憶しておき、読み出して前記メモリ
部22Bにセットしてもよい。
FIG. 2 is a block diagram showing the schematic arrangement of the lead frame erroneous setting detection means of this embodiment. Reference numeral 21 is an analog / digital converter (A / D), and 22 is an information processing device (CPU) including a computer. ). The information processing device (CPU) 22 includes a processing unit 22A and a memory unit 22.
B, and the manufacturing apparatus control unit 22C. The reference patterns of various lead frames are stored in advance in the memory unit 22B. The respective reference patterns of the various lead frames may be stored in advance in an external storage device such as a disk or a ROM, read out and set in the memory unit 22B.

【0019】本実施例の半導体製造装置は、図1に示す
ように、リードフレーム12を半導体チップ上の電極と
リードのインナーリードとを電気的に接続する手段位置
まで搬送し、該半導体チップ上の電極とインナーリード
とを電気的に接続し、それを樹脂で封止する半導体製造
装置において、前記リードフレーム12のガイドレール
13を設け、このレール13の上部にリードフレーム1
2の上面もしくは下面のパターンを検出するためのカメ
ラ15と超音波撮像装置16を設けている。
In the semiconductor manufacturing apparatus of this embodiment, as shown in FIG. 1, the lead frame 12 is transported to a position where the electrodes on the semiconductor chip and the inner leads of the leads are electrically connected, and the semiconductor device is mounted on the semiconductor chip. In the semiconductor manufacturing apparatus for electrically connecting the electrode of FIG. 1 and the inner lead and sealing it with resin, the guide rail 13 of the lead frame 12 is provided, and the lead frame 1 is provided on the rail 13.
A camera 15 and an ultrasonic imaging device 16 are provided for detecting the pattern on the upper surface or the lower surface of 2.

【0020】そして、ローダマガジンラック11からリ
ードフレーム12を取り出したリードフレーム12は、
搬送用ガイドレール13にガイドされ、リードフレーム
12を半導体チップ上の電極とインナーリードとを電気
的に接続する手段の位置まで搬送される。その搬送途中
で、図2に示すように、前記カメラ15と超音波撮像装
置16で設定リードフレーム12のパターンが撮像さ
れ、それぞれ撮像されたパターンはアナログ・ディジタ
ル変換器(A/D)21でディジタル信号に変換され、
情報処理装置(CPU)22の処理部22Aに入力され
る。処理部22Aで、前記メモリ部22Bに記憶されて
いる各種のリードフレームの基準パターンを順次読み出
し、前記設定リードフレーム12のパターンとを比較し
て設定リードフレーム12が所定のリードフレームであ
るか否かを確認し、もし、所定のリードフレームのパタ
ーンが基準パターンの向き、リードフレームの表裏のパ
ターンと一致しないときは、製造装置制御部22Cから
搬送装置ストップ信号、エラー信号等を各装置へ送るよ
うになっている。
The lead frame 12 taken out from the loader magazine rack 11 is
The lead frame 12 is guided by the carrying guide rails 13 and is carried to the position of a means for electrically connecting the electrodes on the semiconductor chip and the inner leads. During the transportation, as shown in FIG. 2, the pattern of the set lead frame 12 is imaged by the camera 15 and the ultrasonic imaging apparatus 16, and the imaged patterns are respectively converted by the analog / digital converter (A / D) 21. Converted to digital signal,
It is input to the processing unit 22A of the information processing device (CPU) 22. The processing unit 22A sequentially reads the reference patterns of various lead frames stored in the memory unit 22B, compares them with the patterns of the set lead frame 12, and determines whether the set lead frame 12 is a predetermined lead frame. If the predetermined lead frame pattern does not match the orientation of the reference pattern or the front and back patterns of the lead frame, the manufacturing device controller 22C sends a transport device stop signal, an error signal, etc. to each device. It is like this.

【0021】以上の説明からわかるように、本実施例に
よれば、前記リードフレーム12の搬送用ガイドレール
13の上部に設けられているカメラ15と超音波撮像装
置16の両者でリードフレームの上面もしくは下面のパ
ターンが検出され、この検出されたリードフレーム12
のパターンと、メモリ22Bに予め記憶されている各種
のリードフレームの基準パターンとを比較してリードフ
レーム12の設定を確認することにより、設定されたリ
ードフレーム12の向き、リードフレーム12の表裏を
正確に認識できるので、リードフレーム12の誤設定を
精度よく検出することができる。このリードフレーム1
2の誤設定の検出により搬送装置を制御するので、リー
ドフレーム12の誤設定による不良品の発生を防止する
ことができる。
As can be seen from the above description, according to this embodiment, both the camera 15 and the ultrasonic imaging device 16 provided above the transport guide rail 13 of the lead frame 12 have the upper surface of the lead frame. Alternatively, a pattern on the lower surface is detected, and the detected lead frame 12
Of the lead frame 12 and the front and back of the lead frame 12 by confirming the setting of the lead frame 12 by comparing the pattern of the lead frame 12 with the reference patterns of various lead frames stored in advance in the memory 22B. Since the recognition can be performed accurately, erroneous setting of the lead frame 12 can be detected accurately. This lead frame 1
Since the conveyance device is controlled by detecting the erroneous setting of No. 2, it is possible to prevent defective products due to the erroneous setting of the lead frame 12.

【0022】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
As described above, the invention made by the present inventor is
Although the present invention has been specifically described based on the above-mentioned embodiments, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.

【0023】[0023]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0024】カメラと超音波撮像装置の両者で、設定さ
れたリードフレームの向き、上面もしくは下面のパター
ンが検出されることにより、各種のリードフレームのパ
ターンを正確に認識できるので、リードフレームの誤設
定を精度よく検出することができる。このリードフレー
ムの誤設定の検出により搬送装置を制御するので、リー
ドフレームの誤設定による不良品の発生を防止すること
ができる。
Both the camera and the ultrasonic imaging device can accurately recognize various lead frame patterns by detecting the set lead frame orientation and the upper surface or lower surface pattern. The setting can be detected accurately. Since the conveyance device is controlled by detecting the erroneous setting of the lead frame, it is possible to prevent defective products due to the erroneous setting of the lead frame.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による一実施例の概略構成を示す平面図
である。
FIG. 1 is a plan view showing a schematic configuration of an embodiment according to the present invention.

【図2】本実施例のリードフレーム誤設定検出手段の概
略構成を示すブロック図である。
FIG. 2 is a block diagram showing a schematic configuration of lead frame erroneous setting detection means of the present embodiment.

【符号の説明】[Explanation of symbols]

11…ローダマガジンラック、12…リードフレーム、
13…リードフレーム 12…ガイドレール、14…アンローダマガジンラッ
ク、15…カメラ、16…超音波撮像装置、21…アナ
ログ・ディジタル変換器(A/D)、22…情報処理装
置(CPU)、22A…処理部、22B…メモリ部、2
2C…製造装置制御部。
11 ... loader magazine rack, 12 ... lead frame,
13 ... Lead frame 12 ... Guide rail, 14 ... Unloader magazine rack, 15 ... Camera, 16 ... Ultrasonic imaging device, 21 ... Analog-digital converter (A / D), 22 ... Information processing device (CPU), 22A ... Processing unit, 22B ... Memory unit, 2
2C ... Manufacturing device control unit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 リードフレームを半導体チップ上の電極
とリードのインナーリードとを電気的に接続する手段の
位置まで搬送し、該半導体チップ上の電極とインナーリ
ードとを電気的に接続し、それを樹脂で封止する半導体
製造装置において、前記リードフレームのガイドレール
を設け、該レール上のリードフレームの上面もしくは下
面のパターンを検出するカメラと超音波撮像装置とを有
するパターン検出手段を設け、該パターン検出手段で検
出されたパターンに基づいてリードフレームの誤設定を
検出するリードフレーム誤設定検出手段を設けたことを
特徴とする半導体製造装置。
1. A lead frame is carried to a position of a means for electrically connecting an electrode on a semiconductor chip and an inner lead of a lead, and the electrode on the semiconductor chip and an inner lead are electrically connected, In a semiconductor manufacturing apparatus for sealing with a resin, a guide rail of the lead frame is provided, and pattern detection means having a camera for detecting a pattern on the upper surface or the lower surface of the lead frame on the rail and an ultrasonic imaging device is provided, A semiconductor manufacturing apparatus, comprising: lead frame erroneous setting detection means for detecting erroneous setting of a lead frame based on the pattern detected by the pattern detecting means.
【請求項2】 前記リードフレーム誤設定検出手段は、
各種のリードフレームの基準パターンを記憶装置に予め
記憶しておき、前記パターン検出手段で検出されたパタ
ーンと前記各種のリードフレームの基準パターンとを比
較してリードフレームの誤設定を検出する手段からなっ
ていることを特徴とする請求項1に記載の半導体製造装
置。
2. The lead frame erroneous setting detection means,
Reference patterns of various lead frames are stored in a storage device in advance, and the means for detecting erroneous lead frame settings by comparing the patterns detected by the pattern detection means with the reference patterns of the various lead frames. The semiconductor manufacturing apparatus according to claim 1, wherein:
JP6247703A 1994-10-13 1994-10-13 Semiconductor manufacturing apparatus Pending JPH08110218A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6247703A JPH08110218A (en) 1994-10-13 1994-10-13 Semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6247703A JPH08110218A (en) 1994-10-13 1994-10-13 Semiconductor manufacturing apparatus

Publications (1)

Publication Number Publication Date
JPH08110218A true JPH08110218A (en) 1996-04-30

Family

ID=17167406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6247703A Pending JPH08110218A (en) 1994-10-13 1994-10-13 Semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JPH08110218A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990027831A (en) * 1997-09-30 1999-04-15 이해규 Lead frame inspection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990027831A (en) * 1997-09-30 1999-04-15 이해규 Lead frame inspection device

Similar Documents

Publication Publication Date Title
US8640943B2 (en) Fabrication method of semiconductor integrated circuit device
JP3014347B2 (en) Die bonding apparatus having multiple bonding systems
US6392433B2 (en) Method and apparatus for testing semiconductor devices
US7568606B2 (en) Electronic device handler for a bonding apparatus
KR100591951B1 (en) Die bonding method and apparatus
JPH08110218A (en) Semiconductor manufacturing apparatus
JPH0250440A (en) Die bonding device
JP4025490B2 (en) Manufacturing method of semiconductor device
JPH1167876A (en) Die recognition method and semiconductor manufacture device
JP3415069B2 (en) Dicing equipment
KR100312743B1 (en) Semiconductor die bonder position recognizing and testing apparatus and method thereof
JP2849519B2 (en) Semiconductor device bonding equipment
JP2002164361A (en) Semiconductor manufacturing apparatus and method of manufacturing the same
JPH07297211A (en) Die bonding device
JP2006032873A (en) Strap bonding apparatus and method
JP2765098B2 (en) Wire bonding apparatus and wire bonding method
KR200286752Y1 (en) Semiconductor Package Manufacturing Equipment
JPH04368139A (en) Bonding position information detector
JP3528366B2 (en) Integrated circuit device
JPH0455527B2 (en)
KR20020088269A (en) Wire bonding method for ball grid array package skipping reject unit
JPS60105243A (en) Fully automatic wire bonding equipment for multichip
JPS61111551A (en) Wire bonder
KR20000045242A (en) Method for detecting paddle of die bonding machine and apparatus for performing the same
JPH1167877A (en) Wafer alignment method/device