JPH08109468A

JPH08109468A - 磁電変換素子の製造方法

Info

Publication number: JPH08109468A
Application number: JP6246223A
Authority: JP
Inventors: Toshiaki Fukunaka; 敏昭福中; Takeki Matsui; 雄毅松居; Kenji Kai; 健司甲斐; Hideki Araki; 秀輝荒木; Fujimi Kumazawa; 富士美熊沢
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 1994-10-12
Filing date: 1994-10-12
Publication date: 1996-04-30
Anticipated expiration: 2016-04-16
Also published as: JP3155670B2

Abstract

(57)【要約】【目的】アルミナ等のパッシベーションを形成するこ
となく、耐湿性を向上させ、高い信頼性を有するインジ
ウムアンチモン系磁電変換素子を形成する。【構成】基板上に、インジウムアンチモン化合物の結
晶と単体インジウムとの複合結晶からなり、かつ全イン
ジウムのアンチモンに対する原子比が１．１〜１．７の
範囲にあるインジウムアンチモン複合結晶薄膜を蒸着に
より形成させ、次いでインジウムをインジウムアンチモ
ン化するに必要な量よりも２倍以上過剰のアンチモン
を、アンチモンの再蒸発が起こる以上の基板温度で蒸着
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁電変換素子の製造方
法に関し、さらに詳しくは信頼性に優れたインジウムア
ンチモン系磁電変換素子の製造方法に関する。

【０００２】

【従来の技術】インジウムアンチモン（以下ＩｎＳｂと
略す）は、他の化合物半導体、例えばインジウム砒素
（ＩｎＡｓ、移動度３０，０００ｃｍ² ／Ｖ／ｓｅｃ）
やガリウム砒素（ＧａＡｓ、移動度７，０００ｃｍ² ／
Ｖ／ｓｅｃ）に比べて非常に高い電子移動度（７８，０
００ｃｍ² ／Ｖ／ｓｅｃ）を有するため、磁電変換素子
の素材として好適であることが知られている。ここで、
磁電変換素子としては、ＶＴＲ、フロッピディスクやＣ
Ｄ−ＲＯＭ等のドライブモータ用の回転位置検出センサ
として用いられるホール素子；ポテンショメータ、歯車
の回転検出センサあるいは紙幣に塗られている磁気イン
クパターンを検出する紙幣認識用磁気センサとして用い
られる半導体磁気抵抗素子などを挙げることができる。

【０００３】ＩｎＳｂを素材として用いた磁電変換素子
がセンサとして機能するためには、実用上の抵抗値を確
保するため、ＩｎＳｂを厚さ１μｍ程度に薄膜化する必
要がある。

【０００４】また、ＩｎＳｂの高感度な特性を用いるた
めには、薄膜化すると同時に高い電子移動度を確保する
必要がある。この要求に応じる一つの方法としては、単
結晶を切り出し研磨して薄膜化する方法がある。しかし
ながら、この方法によるとほぼ単結晶なみの電子移動度
が確保できるものの、所望の厚さ１μｍ程度の薄膜を均
一につくることは困難である。また、この方法ではコス
トが非常に高いという問題がある。

【０００５】そこで、量産化可能で、かつ所望の特性を
得ることができるＩｎＳｂの薄膜化方法が種々検討され
ている。例えば、特公昭５１−４５２３４号公報には、
いわゆる転写法が示されている。すなわち、雲母等の結
晶性基板上にＩｎＳｂ薄膜を蒸着により形成した後、こ
の薄膜をエポキシ樹脂などの接着剤を用いて別の絶縁性
基板に接着し、次いで結晶性基板を除去するというもの
である。この場合、結晶性基板を用いるので、蒸着条件
を選べばかなり高い移動度で所望の膜厚のＩｎＳｂ薄膜
が量産性よく形成できるというメリットがある。

【０００６】また、本発明者らは、高移動度ＩｎＳｂ薄
膜形成のための条件を種々提案してきた。特公平１−１
３２１１号公報では、ＩｎのＳｂに対する原子比が１．
０ではなく、１．１〜１．７という過剰のＩｎとするこ
とが、高移動度ＩｎＳｂ薄膜形成のための必要条件であ
ることを明らかにした。さらに、基板温度、ＩｎとＳｂ
とのフラックス等の高移動度化のための他の必要条件を
明らかにした（特公平１−１３２１１号公報、特公平１
−１５１３５号公報、特公平２−４７８４９号公報、特
公平３−５９５７１号公報参照）。このようにして、Ｉ
ｎを著しく過剰にして移動度が極めて高い、例えば６
０，０００ｃｍ² ／Ｖ／ｓｅｃにも達する薄膜を作成す
ることができる。そして、このような薄膜を樹脂を介し
て、例えばフェライト、セラミックスのような別の絶縁
性基板に転写し、パターニング、組立てを行うことによ
り、ホール素子や半導体磁気抵抗素子を作成した。

【０００７】一方、特開昭５９−２０２６７４号公報に
は、ＩｎのＳｂに対する原子比が、１．１〜１．７の範
囲にあるＩｎＳｂ系複合結晶薄膜を蒸着により形成さ
せ、次いでＳｂを蒸着して、最終的に原子比が１．０に
近い薄膜とすることが示されている。つまり、予め過剰
のＩｎを含むＩｎＳｂ系複合結晶薄膜を作成し、次いで
単体Ｉｎ量を減少させることにより、ホール係数が高
く、高抵抗の磁電変換素子が作成できることが示されて
いる。

【０００８】

【発明が解決しようとする課題】ところが、このような
薄膜を用いた場合、実用上の信頼性を確保するため、特
に耐湿性を向上させるため、パッケージ用の樹脂と薄膜
の間にパッシベーション層、例えばアルミナ薄膜を形成
するという付加的な処置を施す必要があった。

【０００９】本発明者らは、かかる信頼性の問題をさら
に詳しく検討してきたが、基本的には蒸着薄膜にかかわ
るものであることを究明するに到った。

【００１０】ホール素子の場合は転写の前にアルミナを
蒸着することにより、耐湿性等の信頼性を確保すること
ができたが、半導体磁気抵抗素子の場合は感度が特に重
視される関係で、アルミナ蒸着を行わず、湿度進入の防
止処理を施す必要がある。

【００１１】一方、技術の発達と共に、信頼性の要求レ
ベルが高くなり、また、コストダウンの要請があるの
で、複雑な工程を導入することなく、つまりアルミナを
蒸着することなく、高い信頼性を有する素子を製造する
ことが求められてきた。

【００１２】本発明は、以上の事情に鑑み、信頼性の高
い磁電変換素子を作成することができる磁電変換素子の
製造方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、ＩｎＳｂ自体
は酸化されにくい非常に安定した化合物であり、信頼性
を悪くする要因は過剰の単体Ｉｎであり、過剰の単体Ｉ
ｎを無くすことができること、そして、そのようにして
作った薄膜を用いれば何等別の処理をしなくても信頼性
が非常に向上した素子を作ることができることを見いだ
し本発明を完成するに到った。

【００１４】すなわち本発明は、基板上に、インジウム
アンチモン（ＩｎＳｂ）化合物の結晶と単体インジウム
（Ｉｎ）との複合結晶からなり、かつ全インジウム（Ｉ
ｎ）のアンチモン（Ｓｂ）に対する原子比が１．１〜
１．７の範囲にあるインジウムアンチモン（ＩｎＳｂ）
複合結晶薄膜を蒸着により形成し、次いで、残りのイン
ジウム（Ｉｎ）をインジウムアンチモン（ＩｎＳｂ）化
するに必要な量よりも２倍以上の過剰なアンチモン（Ｓ
ｂ）を、アンチモン（Ｓｂ）の再蒸発が起こる以上の基
板温度で蒸着することを特徴とする磁電変換素子の製造
方法にある。

【００１５】本発明に用いる基板は、ＩｎＳｂの結晶を
よく成長させ、しかもＩｎＳｂ薄膜が強く付着しないで
すぐ後で剥離できる雲母が好ましい。

【００１６】この基板上にＩｎＳｂ薄膜を形成するため
には、通常蒸着、分子線エピタキシー（ＭＢＥ）、スパ
ッタリング等の蒸着法が用いることができる。この際、
実用特性の点から薄膜の厚みは０．１〜２μｍの範囲が
好適である。

【００１７】本発明においては、まず、ＩｎＳｂ系薄膜
におけるＩｎＳｂ中のＩｎと単体Ｉｎとの合計ＩｎのＳ
ｂに対する原子比が１．１〜１．７の範囲になるように
制御することが必要である。この範囲は、範囲外のもの
に比べて特に高い移動度を示し、実用的な特性の薄膜を
形成し得るものである。原子比が１．１未満の場合に
は、脆い薄膜しか得られず、結晶性も悪くてノイズも大
きい。また、１．７を越えるとピンホールが生じ収率の
低下をもらす。特に好ましい原子比は、１．２〜１．６
の範囲であって、この範囲内では薄膜の結晶性がよく、
かつ高移動度である上に、ノイズレベルの低い均一性の
よいものとなる。

【００１８】ＩｎＳｂ系複合結晶薄膜を形成させる方法
として本発明者らが先に提案した方法（特公平１−１３
２１１号公報、特公平２−４７８４９号公報、特公平３
−５９５７１号公報）に基づき、ＩｎおよびＳｂの飛量
と基板温度とを別々に制御する蒸着手段を用いることが
できる。特に高い移動度を有する薄膜を得るためには、
基板温度の上昇などの手段が有用である。

【００１９】例えば、特公平３−５９５７１号公報によ
ると、ＩｎとＳｂとの平均原子比を１．１〜１．７の範
囲に蒸着させるに際し、蒸着初期におけるＳｂに対する
Ｉｎの到達速度比を１．０以下とし、かつ基板温度（絶
対温度）Ｔを以下の式の範囲に入るように選択した場
合、特に高移動度のＩｎＳｂ系複合薄膜が得られる。

【００２０】

【数１】Ｔｃ ≦ Ｔ ≦ Ｔｃ＋３０ここに、Ｔｃは、下記式で与えられる境界の基板温度Ｔ
ｃである。

【００２１】

【数２】１／Ｔｃ＝１．２９×１０^-3−３．８４×１０
^-5ｌｏｇＰ（Ｔｃは境界の基板温度（絶対温度）、Ｐは蒸着中の真
空度（Ｔｏｒｒ））この段階で、形成されたＩｎＳｂ系複合結晶薄膜は、Ｉ
ｎＳｂの膜面にＩｎＳｂ膜内から析出した単体Ｉｎが分
布している形態となっている。

【００２２】次に、このＩｎが極めて過剰であるＩｎＳ
ｂ系複合結晶薄膜に、さらに、単体ＩｎをＩｎＳｂ化す
るに必要な量よりも２倍以上過剰の、より好ましくは４
倍以上のＳｂを、Ｓｂの再蒸発が起こる以上の基板温度
で蒸着する。この結果、複合結晶中の単体ＩｎがＩｎＳ
ｂとなるが、移動度は高いまま保たれる。２倍未満であ
るとＩｎが残ってしまい、後でアルミナを蒸着する方式
の場合以上の信頼性を確保することができない。

【００２３】また、基板温度は、蒸着チェンバ中の真空
度にもよるが、熱力学データにより見通しをつけること
ができる。例えば、ストゥル、シンケ量子の著書、サー
モダイナミック・プロパティーズ・オブ・ザ・エレメン
ツ（ＴｈｅｒｍｏｄｙｎａｍｉｃＰｒｏｐｅｒｔｉｅ
ｓｏｆＴｈｅＥｌｅｍｅｎｎｔｓ，Ｄ．Ｒ．Ｓｔ
ｕｌｌａｎｄＧ．Ｃ．Ｓｉｎｋｅ，Ａｍｅｒｉｃａ
ｎＣｈｅｍｉｃａｌＳｏｃｉｅｔｙ，１９５６）のデ
ータを参考にすると、４２７℃で９．９×１０^-5Ｔｏｒ
ｒ、５２７℃で６．５×１０^-3Ｔｏｒｒの平衡蒸気圧に
なるから、蒸着器の真空度が例えば１０^-6Ｔｏｒｒであ
れば、４２７℃の基板温度でＳｂが再蒸発するというこ
とになる。

【００２４】本発明においては、Ｓｂを過剰に蒸着する
ことにより、再蒸発が抑えられ、過剰の単体ＩｎはＩｎ
Ｓｂ化され、余分のＳｂは付着しない条件を選択する。
例えば、１０¹⁶Ｔｏｒｒの真空中、基板温度を５００℃
にし、Ｓｂを、過剰の単体ＩｎがＩｎＳｂ化するに必要
な量の１０倍を蒸着するというような条件である。この
ようにして、最終的にＩｎとＳｂとの原子比が１．０の
薄膜とすることができる。

【００２５】Ｓｂ蒸発源としては、Ｓｂ単体はもちろ
ん、ＩｎＳｂやＧａＳｂを使用できる。さらに、これら
にＳｂを加えてもよい。この場合、Ｓｂは蒸発するが、
ＩｎやＧａが蒸発しないボート温度条件を選択すること
が必要である。

【００２６】次に、上記のようにして雲母基板上に形成
されたＩｎＳｂ薄膜を樹脂を介して別の絶縁性基板に接
着する。この際、絶縁性基板として、半永久的に素子を
保持するための基板であるから、高い信頼性のあるもの
が好ましい。例えば、無機材料が挙げられ、アルミナ、
フェライト、窒化ケイ素、石英、サファイア等を用いる
ことができる。このうち、特公昭５１−４５２３４号公
報に記載されたように、フェライトを用いると、磁気集
束チップを新たに載置することにより、さらに大幅な感
度アップをはかることができる。

【００２７】かかる絶縁性基板にＩｎＳｂ薄膜を接着す
る樹脂は、熱硬化性樹脂、熱可塑性樹脂等、例えばエポ
キシ樹脂、ポリミド樹脂等から選ぶことができる。ま
た、接着は極めて簡便な方法を用いることができる。例
えば、薄膜上に樹脂を滴下し、絶縁性基板をその上に載
置し、加温、あるいは、さらに加圧して所定時間放置す
るといった方法である。滴下するかわりにスクリーン印
刷を用いてもよい。一般に、樹脂の適度な粘度のもとで
は、接着層である樹脂層の厚みは数μｍまで均一に転写
することが可能である。

【００２８】次いで、雲母を剥離し、半永久的な絶縁性
基板に担持されたＩｎＳｂ薄膜が形成される。

【００２９】以上のようにして形成されたＩｎＳｂ薄膜
を担持した基板を、パターニング工程で電極形成および
個別素子化を行う。この電極用金属としてＡｌ、Ｎｉ、
Ｃｒ、Ｃｕ、Ｐｄ、Ａｕ等が用いられ、電極は一般にこ
れらの金属の積層構造とする。さらにダイシング工程に
より、一個一個のペレットとし、これらのペレットをダ
イボンダ等でリードフレームに固着し、ペレットの電極
とリードフレームとをワイヤボンダ等でつなぎ、さらに
モールド工程等をにより、磁電変換素子とする。

【００３０】

【作用】このようにしてつくった磁電変換素子は、過剰
のＩｎのないＩｎＳｂ薄膜を作成でき、信頼性が極めて
優れた素子となる。

【００３１】

【実施例】次に、実施例によって本発明をさらに詳細に
説明する。

【００３２】まず、結晶成長用基板として雲母を用い、
この１２枚の結晶成長用基板を、円盤状の基板ホルダに
設置する。回転駆動される基板ホルダには、同心円上に
５２ｍｍ角の大きさの穴が形成され、結晶成長用基板
は、これらの穴の部分に設置される。基板ホルダは、３
つの蒸着源用ボートを有する真空蒸着装置内に設置さ
れ、かかる真空蒸着装置を用いて、結晶成長用基板上に
ＩｎＳｂを蒸着した。蒸着にあたっては、真空度を７×
１０^-6Ｔｏｒｒにし、基板温度を４００℃に設定して、
トータル蒸着時間は１７分間とし、最終温度を４８０℃
とした。この間の基板温度上昇速度を、蒸着開始後０〜
６分、６〜１４分、１４〜１７分で各々０℃／分、１
２．５℃／分、０℃／分に設定した。

【００３３】このような条件でボートからのＩｎおよび
Ｓｂの飛び量をそれぞれ２ｇおよび３ｇとすると、最初
の１４分間のＩｎとＳｂとの比は、Ｉｎが約３０％過剰
となる。

【００３４】最後の３分間はＳｂのみを、過剰である単
体Ｉｎの当量より、飛び量から換算して、約１．５倍、
２倍、４倍、８倍過剰にして、それぞれＳｂ蒸着した。
なお、比較のため、Ｓｂのみの蒸着を行わないもの（０
倍）も作製した。

【００３５】各蒸着条件において、それぞれ、１２枚の
薄膜がともに同一の性状を示した。また、８倍過剰にし
た場合の、１２枚のうち１枚の組成分析をＸＭＡで行っ
たが、ウェハ全面の組成比が１．０であった。さらに、
この薄膜について、ファン・デル・パウ法で移動度を測
定したところ、４５，０００±５００ｃｍ² ／Ｖ／ｓｅ
ｃであった。また、厚みは０．７±０．０５μｍであっ
た（パターニング後ディックタックで測定）。

【００３６】得られた薄膜のうち、Ｓｂのみの蒸着を２
倍以上で行ったもは金色かかった色に近いが、Ｓｂのみ
の蒸着を行わなかったもの（０倍）およびＳｂ蒸着を
１．５倍で行ったものは、白っぽい外観を有するので、
本発明によりできる薄膜は目視で識別できる。７００倍
以上拡大した金属顕微鏡での膜面観察では、Ｓｂ蒸着前
では半球状に析出している単体ＩｎがＳｂ蒸着後潰れた
様態になっている。この表面状態の形状差と、単体Ｉｎ
がＩｎＳｂ化となる膜構成成分差が外観色調に変化を与
えているものと考えられる。

【００３７】次に、５０ｍｍ角のフェライトを準備し、
ＩｎＳｂ薄膜上にポリイミド樹脂を滴下し、フェライト
をその上に重ね、重しを置いて２００℃で１２時間放置
した。次に室温に戻し、雲母を剥ぎ取った。このＩｎＳ
ｂ薄膜を担持したウェハよりホール素子パターンを形成
するのに、フォトリソグラフィの手法を用いた。

【００３８】図１〜図２にパターニング後のホール素子
の構造を示す。図１はその平面図、図２は図１のＡ−Ａ
線断面図である。図示したように、絶縁性基板１上に
は、ポリイミド樹脂層２およびＩｎＳｂ薄膜層３が順次
積層されている。このＩｎＳｂ薄膜層３の中央の感磁部
３ａ以外の部分には、オーミックコンタクトしたＣｕな
どの導体層４が形成されており、さらにその上に、ボン
ディングのための電極層としてＮｉ層５、およびＡｕ層
６が積層されている。本実施例では、Ｃｕ、Ｎｉ、Ａｕ
各層の厚みは約３μｍであった。ペレットの大きさは
０．８ｍｍ角であった。

【００３９】次いで、ダイシングして個々の素子に分割
し、これらのペレットをリードフレーム上のアイランド
部にダイボンドし、さらにリードとペレットの電極部と
をワイヤボンディングによりＡｕ線でつないで電気的接
続をした。さらに、トランスファーモールド、電気検査
等の工程を経てホール素子が完成した。

【００４０】これらの素子の中から１００ケ抜き取っ
て、半田ディップ３００℃を５秒間行った後、８５℃、
８５％ＲＨの恒温恒湿槽中に２００時間放置という信頼
性テストを行った。

【００４１】この信頼性試験前後で、ホール素子の電気
磁気特性を示す抵抗値と０．０５テラス中でのホール電
圧の各値がそれぞれどれだけ変化したかを変化率に換算
し評価した。

【００４２】過剰の単体Ｉｎの等等の８倍過剰にしてＳ
ｂのみを蒸着した場合、抵抗値の変化率が約０．６％、
ホール電圧の変化率が約０．５％であり、変化率の偏差
でも、抵抗値が約０．３％、ホール電圧が約０．４％で
あり、良好な結果が得られた。

【００４３】過剰の単体Ｉｎの等量の４倍過剰にしてＳ
ｂのみを蒸着した場合、ＸＭＡでの成分分析において、
組成比１．０であった。信頼性試験を実施したところ、
抵抗値の変化率の平均で０．９％、０．０５テラス中で
のホール電圧の変化率が０．５％であった。また、変化
率の偏差でも、抵抗値が０．３％、ホール電圧が０．５
％であり、良好な結果が得られた。

【００４４】過剰の単体Ｉｎの等量の２倍過剰にしてＳ
ｂのみを蒸着した場合、ＸＭＡでの成分分析において、
組成比１．０であった。信頼性試験を実施したところ、
抵抗値の変化率の平均が１．７％、０．０５テラス中で
のホール電圧の変化率が０．７％であった。また、変化
率の偏差でも、抵抗値が０．３％、ホール電圧が０．６
％であり、良好な結果が得られた。

【００４５】過剰の単体Ｉｎの等量の１．５倍過剰にし
てＳｂのみを蒸着した場合、Ｘ線解析によるＩｎ（１０
１）ピークがみられた。この薄膜を用いて素子をつく
り、信頼性テストを行ったところ、抵抗値の変化率が
９．７％、０．０５テラス中でのホール電圧の変化率が
約８．９％であった。Ｓｂの蒸着を行わなかった場合
（０倍）に比べ若干向上するが過剰の単体Ｉｎの等量の
２倍過剰にしてＳｂのみを蒸着した場合より変化率が大
きい。また、この結果は、少しのＩｎの存在も信頼性を
低下させることを示している。

【００４６】後半のＳｂのみの蒸着を行わなかった場
合、すなわち過剰の単体Ｉｎの等量の０倍過剰にしてＳ
ｂのみを蒸着した場合、抵抗値の変化率の平均が１１．
１％、０．０５テラス中でのホール電圧の変化率が１
０．５％であった。また、変化率の偏差でも、抵抗値が
０．８％、ホール電圧が０．７％であった。

【００４７】なお、Ｓｂのみの蒸着を行わなかった場
合、すなわち過剰Ｉｎの状態にしてその薄膜上にアルミ
ナを２，５００Å程度蒸着した薄膜を用いてホール素子
を作成し、同様の信頼性試験を行ったところ、抵抗変化
率は平均が約２．５％、０．０５テラス中でのホール電
圧の変化率は平均が約３．２％であった。これよりＳｂ
を過剰の単体Ｉｎの等量の２倍以上過剰に蒸着した場合
の方が、アルミナ蒸着より信頼性において優れているこ
とが判る。また、この結果は、過剰に存在する単体Ｉｎ
が、耐湿性に対して悪影響を与えていることを示してい
る。

【００４８】過剰である単体Ｉｎの当量とＳｂ飛び量か
ら換算したＳｂの等量との比と半田ディップ（３００
℃、５秒）後の湿度放置試験（８５℃、８５％ＲＨ）の
結果を表１に示す。

【００４９】

【表１】

【００５０】次に、他の実施例として、最初にＩｎおよ
びＳｂのボートからの飛び量を、それぞれ２．１ｇおよ
び４ｇ、１．５ｇおよび３ｇに変える以外は上記の実施
例と同じようにして、組成上１．０のＩｎＳｂ薄膜を作
成した。これらの移動度は各々４１，０００±５００ｃ
ｍ² ／Ｖ／ｓｅｃ、３７，０００ｃｍ² ／Ｖ／ｓｅｃで
あった。これらの薄膜から上記の実施例と同様にしてホ
ール素子をつくり、信頼性テストにかけたところ、Ｓｂ
を過剰の単体Ｉｎの等量の２倍以上過剰に蒸着した場
合、変化率と偏差の平均はいずれも１％以下で、良好な
結果が得られた。

【００５１】また、電極構造のみを３μｍのＣｕ、３．
５μｍのＮｉ、および０．５μｍのＰｄの積層構造に変
えた場合でも、信頼性テストの結果は、上記と同程度の
優れたものであった。

【００５２】次に、ホール素子を作成したものと同様の
薄膜を用い、半導体磁気抵抗素子を作成した。

【００５３】５０ｍｍ角のアルミナ基板を準備し、Ｉｎ
Ｓｂ薄膜上にポリイミド樹脂を滴下し、アルミナ基板を
その上に重ね、重しを置いて２００℃、１２時間放置し
た。それから室温に戻し、雲母を剥ぎ取った。このＩｎ
Ｓｂ薄膜を担持したウェハより半導体磁気抵抗素子パタ
ーンを形成するのに、フォトリソグラフィの手法を用い
た。

【００５４】図３〜図５には、パターニング後の半導体
磁気抵抗素子の構造を示す。図３はその平面図、図４は
図３のＢ−Ｂ線断面図、図５は図３のＣ−Ｃ線断面図で
ある。

【００５５】これらの図に示すように、絶縁性基板１１
上には、ポリイミド樹脂層１２およびＩｎＳｂ薄膜層１
３が順次積層されている。このＩｎＳｂ薄膜層１３の感
磁部以外の部分には、オーミックコンタクトしたＣｕな
どの導体層１６が短冊状に形成されており、ラスタ電極
と呼ばれる電界を短絡する部分が構成されている。ラス
タ電極の幅Ｗを２００μｍ、ラスタ電極間のＩｎＳｂの
間隔Ｌを３０μｍで形成した。

【００５６】さらに外部の回路と接続するための電極層
１７を半田で形成し、０．０３ｍｍ厚のリン青銅箔でで
きたリード端子を半田付けした。その上に、０．１５ｍ
ｍ厚の保護ガラスをシリコーン樹脂で貼り付け、ポテン
ショメータ用半導体磁気抵抗素子を作成した。

【００５７】これらの素子の中から１００ケ抜き取っ
て、３００℃の半田ディップを５秒間行った後、８５
℃、８５％ＲＨの恒温恒湿層中に２００時間放置という
信頼性テストを行った。この信頼性試験前後で、半導体
磁気抵抗素子の電気磁気特性を示す項目である抵抗値と
０．４テラス中での磁気抵抗変化率がそれぞれどのくら
い変化したかを変化率に換算し評価した。抵抗値の変化
率、磁気抵抗変化率の変化率とも平均で１％以下であっ
た。また、変化率の偏差でも、抵抗値で０．２％、磁気
抵抗変化率で０．３％であった。

【００５８】しかし、後半の蒸着を行わないで、半導体
磁気抵抗素子を作成し、同じ信頼性試験を実施したとこ
ろ、抵抗値の変化率、磁気抵抗変化率の変化率とも１０
％以上であった。半導体磁気抵抗素子においては、蒸着
膜にアルミナを蒸着すると磁気抵抗変化率が１０％低下
するため、感度を重視しアルミナは蒸着しない。従っ
て、半導体磁気抵抗素子では、本発明によって信頼性が
著しい改善となった。

【００５９】

【発明の効果】以上の説明から明らかなように、本発明
の磁電変換素子は、アルミナ等のパッシベーションを形
成することなく、耐湿性に優れ、信頼性の極めて優れた
ものである。

【図面の簡単な説明】

【図１】本発明を適用したホール素子の平面図である。

【図２】図１のＡ−Ａ線断面図である。

【図３】本発明を適用した半導体磁気抵抗素子の平面図
である。

【図４】図３のＢ−Ｂ線断面図である。

【図５】図３のＣ−Ｃ線断面図である。

【符号の説明】

１絶縁性基板２樹脂層３ＩｎＳｂ薄膜層４導電層５ボンディング用電極層６ラスタ電極層７リード端子半田付け用電極層

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０１Ｒ 33/09 Ｈ０１Ｌ 43/12 (72)発明者荒木秀輝宮崎県延岡市旭町６丁目4100番地旭化成電子株式会社内 (72)発明者熊沢富士美宮崎県延岡市旭町６丁目4100番地旭化成電子株式会社内

Claims

【特許請求の範囲】

【請求項１】基板上に、インジウムアンチモン化合物
の結晶と単体インジウムとの複合結晶からなり、かつ全
インジウムのアンチモンに対する原子比が１．１〜１．
７の範囲にあるインジウムアンチモン複合結晶薄膜を蒸
着により形成し、次いでインジウムをインジウムアンチ
モン化するに必要な量よりも２倍以上過剰のアンチモン
を、アンチモンの再蒸発が起こる以上の基板温度で蒸着
することを特徴とする磁電変換素子の製造方法。