JPH08102990A - Sound output device - Google Patents
Sound output deviceInfo
- Publication number
- JPH08102990A JPH08102990A JP23750094A JP23750094A JPH08102990A JP H08102990 A JPH08102990 A JP H08102990A JP 23750094 A JP23750094 A JP 23750094A JP 23750094 A JP23750094 A JP 23750094A JP H08102990 A JPH08102990 A JP H08102990A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- scale
- speaker
- circuit
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、スピーカから放音させ
る音量を集積回路を用いて制御するのに好適な音声出力
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an audio output device suitable for controlling the volume of sound emitted from a speaker by using an integrated circuit.
【0002】[0002]
【従来の技術】現在、スピーカから音階(メロディ、ブ
ザー等)を放音させる為のマイクロコンピュータが販売
されているが、このマイクロコンピュータは以下の様に
構成されている。つまり、マイクロコンピュータ内部
に、複数の音階に対応する周波数信号を発生可能な音階
発生源を内蔵させ、プログラムに応じて選択された所定
の音階の周波数信号を出力端子から取り出し、この周波
数信号を外部の抵抗を介してスピーカに与えることによ
り放音動作を実現している。ところで、スピーカの音量
を現状の大きさから更に大きくしたり或いは小さくした
りといった所謂音量調整を行う場合、周波数信号が出力
されるマイクロコンピュータの出力端子と前記周波数信
号を与えるスピーカの端子との間に、複数の抵抗を直列
接続して負荷として設け、これらの複数の抵抗の中の所
定の抵抗を短絡することによりスピーカの負荷を可変と
し、これより、スピーカから放音される音声の音量調整
を実現している。その具体的方法としては、マイクロコ
ンピュータに外部接続された複数の抵抗の個々に機械ス
イッチ又はスイッチングトランジスタを各々設け、機械
スイッチの開閉又はスイッチングトランジスタのオンオ
フを使用者の操作により行うことで、抵抗の直列数を変
化させ対処していた。2. Description of the Related Art Currently, a microcomputer for emitting a musical scale (melody, buzzer, etc.) from a speaker is on sale, and this microcomputer is constructed as follows. That is, a scale generation source capable of generating frequency signals corresponding to a plurality of scales is built in the microcomputer, a frequency signal of a predetermined scale selected according to a program is taken out from an output terminal, and this frequency signal is externally output. The sound emission operation is realized by giving it to the speaker through the resistance of. By the way, in the case of performing so-called volume adjustment such that the volume of the speaker is further increased or decreased from the current volume, a gap between the output terminal of the microcomputer that outputs the frequency signal and the terminal of the speaker that gives the frequency signal is used. , A plurality of resistors are connected in series as a load, and a load of the speaker is made variable by short-circuiting a predetermined resistor among the plurality of resistors, thereby adjusting the volume of the sound emitted from the speaker. Has been realized. As a specific method, a mechanical switch or a switching transistor is provided for each of a plurality of resistors externally connected to the microcomputer, and the mechanical switch is opened / closed or the switching transistor is turned on / off by a user's operation. I was dealing with it by changing the number of series.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、マイク
ロコンピュータの外部素子が非常に多く、コストアップ
という問題が生じる。更に、使用者が自らの意志で個々
の機械スイッチの操作又はスイッチングトランジスタの
オンオフ制御の為の信号発生を行わなければならない
為、操作が煩雑となる問題もあった。However, the number of external elements of the microcomputer is very large, which causes a problem of cost increase. Further, the user must voluntarily operate the individual mechanical switches or generate the signals for the on / off control of the switching transistors, which causes a problem that the operation becomes complicated.
【0004】そこで、本発明は、外付部品数が少なく、
且つ、スピーカの音量調整が容易な音声出力装置を提供
することを目的とする。Therefore, according to the present invention, the number of external parts is small,
Moreover, it is an object of the present invention to provide an audio output device in which the volume of a speaker can be easily adjusted.
【0005】[0005]
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、複数の音階に対応する周波数信号を選択的に発生
できる音階発生源と、1種類の音階を指示し、前記音階
発生源の中に設定されている所定の1種類の音階に対応
する周波数信号を前記音階発生源から出力させる音階設
定回路と、前記音階発生源から出力される周波数信号に
よりスイッチングされるスイッチングトランジスタと、
前記スイッチングトランジスタに直列接続された複数の
抵抗群と、前記複数の抵抗群の個々に並列接続され、前
記抵抗群の各々を選択的に短絡する複数の短絡回路と、
前記複数の短絡回路を選択的に接続又は遮断する為の制
御信号を保持する保持回路と、をマイクロコンピュータ
内部に設け、前記複数の抵抗群の前記スイッチングトラ
ンジスタと接続されない側の一端を前記マイクロコンピ
ュータ外部のスピーカと接続し、前記マイクロコンピュ
ータにてプログラムを解読することにより得られた前記
制御信号を前記保持回路に保持させ、前記短絡回路の接
続及び遮断を制御することにより、前記スピーカから放
音される音量を調整する点である。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and is characterized by a scale capable of selectively generating frequency signals corresponding to a plurality of scales. A generation source and a scale setting circuit for instructing one kind of scale and causing the scale generation source to output a frequency signal corresponding to a predetermined one kind of scale set in the scale generation source, and the scale generation A switching transistor that is switched by a frequency signal output from the source,
A plurality of resistance groups connected in series to the switching transistor, a plurality of short-circuits that are respectively connected in parallel to each of the plurality of resistance groups, and selectively short-circuit each of the resistance groups;
A holding circuit that holds a control signal for selectively connecting or disconnecting the plurality of short-circuit circuits is provided inside the microcomputer, and one end of the plurality of resistor groups on the side not connected to the switching transistor is the microcomputer. Sound is emitted from the speaker by connecting to an external speaker, holding the control signal obtained by decoding the program in the microcomputer in the holding circuit, and controlling connection and disconnection of the short circuit. The point is to adjust the volume.
【0006】[0006]
【作用】本発明によれば、スピーカの音量を調整する為
の複数の抵抗群及びこれらの抵抗群の個々を選択的に短
絡する為の複数の短絡回路を、マイクロコンピュータ内
部に設け、プログラムデータの解読結果により得られた
制御信号を保持回路に保持させることにより、抵抗群の
直列数を制御する様にした。これより、マイクロコンピ
ュータの外付部品が削減されてコストダウンが図れ、更
には使用者の操作が容易となる。According to the present invention, a plurality of resistor groups for adjusting the volume of the speaker and a plurality of short-circuit circuits for selectively short-circuiting each of these resistor groups are provided inside the microcomputer, and the program data is stored. By holding the control signal obtained from the decoding result of the above in the holding circuit, the number of resistors in series is controlled. As a result, the external parts of the microcomputer can be reduced, the cost can be reduced, and the operation by the user becomes easy.
【0007】[0007]
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図1は本発明の音声出力装置を示す図である。図1
において、(1−1)〜(1−n)は音階発生源であ
り、内部に複数の直列接続されたTフリップフロップ
(図示せず)が設けられており、基準クロックRCKを
分周し、所定段数目のTフリップフロップから周波数信
号を発生できる構造となっている。つまり、個々の音階
発生源(1−1)〜(1−n)は、ドからシまでの12
音に相当する周波数信号を選択的に発生できるものであ
る。(2−1)〜(2−n)は音階設定回路であり、各
々音階発生源(1−1)〜(1−n)に12音の中の何
れかの音階を設定する為の設定信号を出力するものであ
る。つまり、音階設定回路(2−1)〜(2−n)から
音階発生源(1−1)〜(1−n)に印加される設定信
号は、音階発生源(1−1)〜(1−n)内部に内蔵さ
れる複数のTフリップフロップの何段目のTフリップフ
ロップから周波数信号を発生するのかを制御する信号で
ある。具体的には、音階発生源(1−1)〜(1−n)
の各内部では、直列接続されている複数のTフリップフ
ロップを各々音階に応じてセットする為の複数ビットの
プリセットレジスタが設けられており、任意のTフリッ
プフロップをセットしておき基準クロックRCKを分周
することにより、最終段のTフリップフロップから希望
する音階に対応する周波数信号を得ることができる。特
に、前記プリセットレジスタは、出力すべき音階の指示
を受けて該音階に応じたプリセットデータがその都度プ
リセットされ、最終段のTフリップフロップから得られ
た出力を基に作成されたトリガ信号により、プリセット
データがプリセットレジスタからTフリップフロップに
印加される構成となっている。(3−1)〜(3−n)
はANDゲートであり、一方の入力端子は各々音階発生
源(1−1)〜(1−n)の出力Tフリップフロップの
最終段の出力と接続されており、他方の入力端子には、
各々ANDゲート(3−1)〜(3−n)のどれを開く
のかを指示する選択信号が印加される。ここで、音階設
定回路(2−1)〜(2−n)から出力される設定信号
及びANDゲート(3−1)〜(3−n)の開閉を制御
する選択信号は、マイクロコンピュータを動作させるR
OMから読み出されたプログラムを解読した結果に基づ
き、所定の状態に決定されるものとする。また、(4−
1)〜(4−n)はNチャンネル型MOSトランジスタ
であり、各々のゲートはANDゲート(3−1)〜(3
−n)の出力端子と接続され、ソースは接地されてい
る。また、(5−1)〜(5−4)は、直列接続された
抵抗であり、その一端はNチャンネル型MOSトランジ
スタ(4−1)のドレインと接続され、その他端は出力
端子(6)と接続されている。(7−1)〜(7−4)
はトランスミッションゲート(短絡回路)であり、個々
のトランスミッションゲート(7−1)〜(7−4)は
各々抵抗(5−1)〜(5−4)と並列接続されてい
る。(8)はラッチ回路群(保持回路)であり、4個の
ラッチ回路(9−1)〜(9−4)から構成される。ラ
ッチ回路(9−1)〜(9−4)のL(ラッチ)端子は
各々4ビットのデータバスと接続され、C(クロック)
端子はANDゲート(10)の出力端子と共通接続さ
れ、Q(出力)端子は各々トランスミッションゲート
(7−1)〜(7−4)の制御端子と接続されている。
同様の構成はNチャンネル型MOSトランジスタ(4−
2)(4−3)に対しても設けられているが、接続関係
が同じなので、その説明は省略するものとする。尚、以
上の構成は、マイクロコンピュータ内部に設けられてい
るものとする。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 is a diagram showing an audio output device of the present invention. FIG.
In (1) to (1-n) are scale generation sources, a plurality of T flip-flops (not shown) connected in series are provided inside, and the reference clock RCK is divided. The structure is such that a frequency signal can be generated from a predetermined number of T flip-flops. In other words, each scale source (1-1) to (1-n) is 12
A frequency signal corresponding to sound can be selectively generated. (2-1) to (2-n) are scale setting circuits, which are setting signals for setting any scale of 12 tones to the scale generation sources (1-1) to (1-n), respectively. Is output. That is, the setting signals applied from the scale setting circuits (2-1) to (2-n) to the scale generation sources (1-1) to (1-n) are the scale generation sources (1-1) to (1). -N) This signal is for controlling from which stage of the plurality of T flip-flops incorporated inside the T flip-flop the frequency signal is generated. Specifically, the scale generation sources (1-1) to (1-n)
In each of the above, there is provided a multi-bit preset register for setting a plurality of T flip-flops connected in series in accordance with each scale, and an arbitrary T flip-flop is set and the reference clock RCK is set. By dividing the frequency, a frequency signal corresponding to a desired scale can be obtained from the T flip-flop at the final stage. In particular, the preset register receives the instruction of the scale to be output, preset data corresponding to the scale is preset each time, and by the trigger signal created based on the output obtained from the T flip-flop at the final stage, The preset data is applied from the preset register to the T flip-flop. (3-1) to (3-n)
Is an AND gate, one input terminal is connected to the output of the final stage of the output T flip-flop of each of the scale generation sources (1-1) to (1-n), and the other input terminal is
A selection signal is applied which indicates which of the AND gates (3-1) to (3-n) is to be opened. Here, the setting signal output from the scale setting circuits (2-1) to (2-n) and the selection signal controlling the opening and closing of the AND gates (3-1) to (3-n) operate the microcomputer. Let R
It is assumed that the predetermined state is determined based on the result of decoding the program read from the OM. In addition, (4-
1) to (4-n) are N-channel MOS transistors, and each gate has AND gates (3-1) to (3).
-N) is connected to the output terminal and the source is grounded. Further, (5-1) to (5-4) are resistors connected in series, one end of which is connected to the drain of the N-channel type MOS transistor (4-1) and the other end of which is an output terminal (6). Connected with. (7-1) to (7-4)
Is a transmission gate (short circuit), and the individual transmission gates (7-1) to (7-4) are connected in parallel with the resistors (5-1) to (5-4), respectively. (8) is a latch circuit group (holding circuit), which is composed of four latch circuits (9-1) to (9-4). The L (latch) terminals of the latch circuits (9-1) to (9-4) are each connected to a 4-bit data bus, and C (clock)
The terminals are commonly connected to the output terminal of the AND gate (10), and the Q (output) terminals are connected to the control terminals of the transmission gates (7-1) to (7-4), respectively.
The same structure is used for N-channel MOS transistor (4-
2) It is also provided for (4-3), but since the connection relationship is the same, its explanation is omitted. The above configuration is provided inside the microcomputer.
【0008】また、マイクロコンピュータの外部構成と
して、電源Vと出力端子(6)との間にダイオード(1
5)及びコイル(16)が直列接続され、コイル(1
6)にはスピーカ(17)が放音可能な状態に接続され
ている。図2はマイクロコンピュータ内部でラッチ回路
群(8)(13)(14)の為のラッチデータ(制御信
号)を作成する構成を示す図である。図2において、
(18)はROMであり、マイクロコンピュータを制御
する為のプログラムデータが記憶されたものである。
(19)はインストラクションデコータであり、ROM
(18)から読み出されたプログラムデータを解読する
ものである。(20)はRAMであり、マイクロコンピ
ュータ内部で演算された各種データが書き込み又は読み
出されるものである。(21)は論理演算を行うALU
であり、インストラクションデコーダ(19)の出力A
に基づき、RAM(20)から読み出されたデータをデ
ータバス(22)を介して取り込んでトランスミッショ
ンゲート(5−1)〜(5−4)の何れかをオンする制
御信号を作る為の演算処理を行い、その結果をデータバ
ス(22)を介してRAM(20)に再び書き込ませる
ものである。Further, as an external configuration of the microcomputer, a diode (1) is provided between the power supply V and the output terminal (6).
5) and the coil (16) are connected in series, and the coil (1
A speaker (17) is connected to 6) in a state capable of emitting sound. FIG. 2 is a diagram showing a configuration for creating latch data (control signal) for the latch circuit groups (8), (13) and (14) inside the microcomputer. In FIG.
Reference numeral (18) is a ROM in which program data for controlling the microcomputer is stored.
(19) is an instruction decoder, ROM
The program data read from (18) is decoded. Reference numeral (20) is a RAM in which various data calculated in the microcomputer are written or read. (21) is an ALU that performs a logical operation
And the output A of the instruction decoder (19)
Calculation for taking in the data read from the RAM (20) via the data bus (22) and generating a control signal for turning on any of the transmission gates (5-1) to (5-4) based on The processing is performed, and the result is written again in the RAM (20) via the data bus (22).
【0009】以下、図1及び図2の動作について説明す
る。まず、音階発生源(1−1)の周波数信号のみでス
ピーカ(17)から放音させる場合について考える。こ
の場合、音階設定回路(2−1)の出力で選択された周
波数信号がANDゲート(3−1)を介して出力され、
Nチャンネル型MOSトランジスタ(4−1)をスイッ
チングしている、ここで、スピーカ(17)の音量はそ
の負荷となる抵抗(5−1)〜(5−4)の直列数で定
まる。即ち、抵抗の数が多いほど負荷が大きくなって音
量が下がり、抵抗の数が少ないほど負荷が小さくなって
音量が上がる。そこで、所定の音量を得ようとして、使
用者が音量調整用キー(図示せず)を操作すると、この
キーの操作と同時に音量変更(大又は小)を指示する割
り込み信号が発生する。この割り込み信号により、RO
M(18)は現在読み出しを行っている番地からこの割
り込み番地へジャンプし、この割り込み番地に記憶され
たプログラムデータを読み出す。インストラクションデ
コーダ(19)は、この時のROM(18)から読み出
されたプログラムデータを解読した結果、解読信号Aを
発生する。RAM(20)は、解読信号Aに基づき、現
在トランスミッションゲート(5−1)〜(5−4)を
所定の開閉状態としている4ビットの制御データが記憶
された番地から該制御データを読み出して、ALU(2
1)内部で音量を変更する為の演算処理を行い、変更さ
れた制御データを再びRAM(20)の前記読み出し番
地に書き込む。更に、変更後の制御データはRAM(2
0)から読み出されてラッチ回路群(8)(13)(1
4)に供給される。一方、インストラクションデコーダ
(19)からは、前記解読信号Aの他に、ANDゲート
(10)(11)(12)の何れを開くのかを指示する
解読信号B、更に、どのラッチ回路群(8)(13)
(14)にクロック信号を与えるのかをタイミング発生
回路(23)に指示する解読信号Cが発生する。本実施
例動作の場合は、ANDゲート(10)の入力のみがハ
イレベルとなり、ラッチ回路群(8)に4ビットの新た
な制御データがラッチされ、トランスミッションゲート
(5−1)〜(5−4)の開閉状態が変更され、この結
果、抵抗(5−1)〜(5−4)の直列数が変更されて
スピーカ(17)の音量が変更されることになる。The operation of FIGS. 1 and 2 will be described below. First, consider a case where sound is emitted from the speaker (17) using only the frequency signal of the scale generation source (1-1). In this case, the frequency signal selected by the output of the scale setting circuit (2-1) is output via the AND gate (3-1),
The N-channel MOS transistor (4-1) is being switched. Here, the volume of the speaker (17) is determined by the number of resistors (5-1) to (5-4) in series, which are its load. That is, as the number of resistors increases, the load increases and the volume decreases, and as the number of resistors decreases, the load decreases and the volume increases. Therefore, when the user operates a volume adjusting key (not shown) in order to obtain a predetermined volume, an interrupt signal for instructing volume change (high or low) is generated at the same time when this key is operated. This interrupt signal causes RO
M (18) jumps from the currently read address to this interrupt address and reads the program data stored at this interrupt address. The instruction decoder (19) generates a decoding signal A as a result of decoding the program data read from the ROM (18) at this time. On the basis of the decoded signal A, the RAM (20) reads out the control data from the address in which the 4-bit control data that currently sets the transmission gates (5-1) to (5-4) in a predetermined open / close state is stored. , ALU (2
1) The arithmetic processing for changing the volume is internally performed, and the changed control data is again written in the read address of the RAM (20). Furthermore, the changed control data is stored in RAM (2
0) read from the latch circuit group (8) (13) (1
4). On the other hand, from the instruction decoder (19), in addition to the decoded signal A, a decoded signal B indicating which of the AND gates (10), (11) and (12) is to be opened, and which latch circuit group (8) (13)
A decoded signal C is generated which instructs the timing generation circuit (23) whether to apply the clock signal to (14). In the case of the operation of this embodiment, only the input of the AND gate (10) becomes high level, new control data of 4 bits is latched in the latch circuit group (8), and the transmission gates (5-1) to (5-). 4) the open / closed state is changed, and as a result, the number of resistors (5-1) to (5-4) in series is changed and the volume of the speaker (17) is changed.
【0010】尚、上記した説明は、単一の音階発生源の
周波数信号のみを使用する例であったが、複数の音階発
生源の異なる周波数信号を用いて対応する複数のNチャ
ンネル型MOSトランジスタを同時にスイッチングし、
スピーカ(17)から和音を放音させる様にすることも
できる。この場合、ANDゲート(3−1)〜(3−
n)の中の所定の複数個を開状態とすればよい。また、
制御データの書き換えを必要とするラッチ回路群に対し
て、上記したRAM(20)の書き換え動作を繰り返
し、ラッチ回路群に順次ラッチさせることにより実現で
きる。Although the above description is an example of using only the frequency signals of a single scale generation source, a plurality of N channel type MOS transistors corresponding to the frequency scale signals of different scale generation sources are used. Switching at the same time,
A chord may be emitted from the speaker (17). In this case, AND gates (3-1) to (3-
It suffices to open a predetermined plurality of n). Also,
This can be realized by repeating the above-mentioned rewriting operation of the RAM (20) for a latch circuit group that needs rewriting of control data and causing the latch circuit group to sequentially latch.
【0011】本実施例では、Nチャンネル型MOSトラ
ンジスタのドレインと出力端子との間に直列接続される
抵抗数を4個としたがこれに限定されるものではない。
以上より、マイクロコンピュータの外付部品を削減で
き、この結果、コストダウンが可能となる。また、使用
者の操作も容易となる。In this embodiment, the number of resistors connected in series between the drain of the N-channel type MOS transistor and the output terminal is four, but the number of resistors is not limited to four.
As described above, the external parts of the microcomputer can be reduced, and as a result, the cost can be reduced. Also, the operation by the user becomes easy.
【0012】[0012]
【発明の効果】本発明によれば、スピーカの音量を調整
する為の複数の抵抗群及びこれらの抵抗群の個々を選択
的に短絡する為の複数の短絡回路を、マイクロコンピュ
ータ内部に設け、プログラムデータの解読結果により得
られた制御信号を保持回路に保持させることにより、抵
抗群の直列数を制御する様にした。これより、マイクロ
コンピュータの外付部品が削減されてコストダウンが図
れ、更には使用者の操作が容易となる利点が得られる。According to the present invention, a plurality of resistor groups for adjusting the volume of a speaker and a plurality of short-circuit circuits for selectively short-circuiting each of these resistor groups are provided inside a microcomputer. By holding the control signal obtained from the result of decoding the program data in the holding circuit, the number of resistors in series is controlled. As a result, the number of external components of the microcomputer can be reduced, the cost can be reduced, and further, the operation by the user can be facilitated.
【図1】本発明の音声出力装置を示す図である。FIG. 1 is a diagram showing an audio output device of the present invention.
【図2】本発明の音量調整を実現する為の図である。FIG. 2 is a diagram for realizing the volume adjustment of the present invention.
(1−1)〜(1−n) 音階発生源 (2−1)〜(2−n) 音階設定回路 (4−1)〜(4−n) Nチャンネル型MOSトラン
ジスタ (5−1)〜(5−4) 抵抗 (6) 出力端子 (7−1)〜(7−4) トランスミッションゲート (8)(13)(14) ラッチ回路群(1-1) to (1-n) Scale generation source (2-1) to (2-n) Scale setting circuit (4-1) to (4-n) N-channel MOS transistor (5-1) to (5-4) Resistor (6) Output terminal (7-1) to (7-4) Transmission gate (8) (13) (14) Latch circuit group
Claims (2)
的に発生できる音階発生源と、 1種類の音階を指示し、前記音階発生源の中に設定され
ている所定の1種類の音階に対応する周波数信号を前記
音階発生源から出力させる音階設定回路と、 前記音階発生源から出力される周波数信号によりスイッ
チングされるスイッチングトランジスタと、 前記スイッチングトランジスタに直列接続された複数の
抵抗群と、 前記複数の抵抗群の個々に並列接続され、前記抵抗群の
各々を選択的に短絡する複数の短絡回路と、 前記複数の短絡回路を選択的に接続又は遮断する為の制
御信号を保持する保持回路と、をマイクロコンピュータ
内部に設け、 前記複数の抵抗群の前記スイッチングトランジスタと接
続されない側の一端を前記マイクロコンピュータ外部の
スピーカと接続し、前記マイクロコンピュータにてプロ
グラムを解読することにより得られた前記制御信号を前
記保持回路に保持させ、前記短絡回路の接続及び遮断を
制御することにより、前記スピーカから放音される音量
を調整することを特徴とする音声出力装置。1. A scale generation source capable of selectively generating frequency signals corresponding to a plurality of scales and one kind of scale, and a predetermined one kind of scale set in the scale generation source is specified. A scale setting circuit that outputs a corresponding frequency signal from the scale generation source, a switching transistor that is switched by the frequency signal output from the scale generation source, a plurality of resistance groups connected in series to the switching transistor, and A plurality of short-circuits that are individually connected in parallel to each other in the plurality of resistance groups and that selectively short-circuit each of the resistance groups; and a holding circuit that holds a control signal for selectively connecting or disconnecting the plurality of short-circuit circuits. Is provided inside the microcomputer, and one end of the plurality of resistor groups that is not connected to the switching transistor is connected to the microcomputer. Sound is emitted from the speaker by connecting to an external speaker, holding the control signal obtained by decoding the program in the microcomputer in the holding circuit, and controlling connection and disconnection of the short circuit. An audio output device for adjusting the volume of sound output.
は、前記スピーカからの音量を調整する割り込み信号に
より、前記マイクロコンピュータ内部又は外部に設けら
れたプログラムメモリから読み出されることを特徴とす
る請求甲記載の音声出力装置。2. The program for generating the control signal is read from a program memory provided inside or outside the microcomputer by an interrupt signal for adjusting the volume from the speaker. The audio output device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23750094A JPH08102990A (en) | 1994-09-30 | 1994-09-30 | Sound output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23750094A JPH08102990A (en) | 1994-09-30 | 1994-09-30 | Sound output device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08102990A true JPH08102990A (en) | 1996-04-16 |
Family
ID=17016243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23750094A Pending JPH08102990A (en) | 1994-09-30 | 1994-09-30 | Sound output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08102990A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001013512A1 (en) * | 1999-08-10 | 2001-02-22 | Matsushita Electric Industrial Co., Ltd. | Volume adjuster for sound generating device |
JP2001060834A (en) * | 1999-06-18 | 2001-03-06 | Matsushita Electric Ind Co Ltd | Sounder volume adjusting device |
-
1994
- 1994-09-30 JP JP23750094A patent/JPH08102990A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001060834A (en) * | 1999-06-18 | 2001-03-06 | Matsushita Electric Ind Co Ltd | Sounder volume adjusting device |
WO2001013512A1 (en) * | 1999-08-10 | 2001-02-22 | Matsushita Electric Industrial Co., Ltd. | Volume adjuster for sound generating device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818255A (en) | Method and circuit for using a function generator of a programmable logic device to implement carry logic functions | |
US5760602A (en) | Time multiplexing a plurality of configuration settings of a programmable switch element in a FPGA | |
US20010020856A1 (en) | Buzzer drive circuit | |
JPH08102990A (en) | Sound output device | |
US4382251A (en) | Envelope control device for piezoelectric buzzer | |
JPH02130023A (en) | Multifunction programmable logic device | |
JPH08101695A (en) | Audio output device | |
JP2004056723A (en) | Digital/analog conversion circuit | |
JP2004208060A (en) | D/a converter | |
JPS5830598B2 (en) | Tone selection device for electronic musical instruments | |
JPH0936722A (en) | Method and device to drive array of logical gates softly andmethod of suppressing distortion of switching | |
JP2682394B2 (en) | Multiplexer circuit | |
JP2500704B2 (en) | Electronic musical instrument | |
JP2728243B2 (en) | Electronic musical instrument | |
US5373291A (en) | Decoder circuits | |
JP3702169B2 (en) | Booster system | |
JPS60128717A (en) | Integrated circuit device | |
JP2844971B2 (en) | Digital code processing system | |
JPH0231885B2 (en) | KAHENINPIIDANSUKAIRONOSEIGYOKAIRO | |
KR900006190Y1 (en) | Circuit for controlling key click and alarming system reset | |
JPS62192085A (en) | Bit processing circuit | |
JP2001024511A (en) | Current addition d/a converter | |
JPH0713955A (en) | Low power consumption circuit | |
JPH0821052B2 (en) | Adder | |
KR20020017498A (en) | Current cell type digital-analog converter |