JPH08102406A - Surface mount surge absorption semiconductor element and manufacturing method thereof - Google Patents
Surface mount surge absorption semiconductor element and manufacturing method thereofInfo
- Publication number
- JPH08102406A JPH08102406A JP6237385A JP23738594A JPH08102406A JP H08102406 A JPH08102406 A JP H08102406A JP 6237385 A JP6237385 A JP 6237385A JP 23738594 A JP23738594 A JP 23738594A JP H08102406 A JPH08102406 A JP H08102406A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- surge
- semiconductor chip
- absorbing element
- surge absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、異常電圧が発生した場
合に電子機器の故障や誤動作を防止する表面実装型半導
体サージ吸収素子およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface-mounting type semiconductor surge absorbing element which prevents a failure or malfunction of an electronic device when an abnormal voltage is generated, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】図５（ａ）は、従来の表面実装型半導体
サージ吸収素子の断面図である。図５（ａ）に示す表面
実装型半導体サージ吸収素子５０には、シリコンウェハ
の不純物拡散法により製作されたサイリスタ型のサージ
吸収素子が形成された半導体チップ５１が備えられてい
る。その半導体チップ５１の両面には半導体チップ５１
と外部回路とを接続するための電極（図示せず）が形成
されており、それら電極に、半導体チップ５１を挟んで
Ｃｕ板８ａ，８ｂがそれぞれ接続されている。2. Description of the Related Art FIG. 5A is a sectional view of a conventional surface mount type semiconductor surge absorber. The surface-mounted semiconductor surge absorbing element 50 shown in FIG. 5A is provided with a semiconductor chip 51 having a thyristor type surge absorbing element manufactured by the impurity diffusion method of a silicon wafer. The semiconductor chip 51 is provided on both sides of the semiconductor chip 51.
And electrodes (not shown) for connecting the external circuit and the external circuit are formed, and the Cu plates 8a and 8b are connected to these electrodes with the semiconductor chip 51 interposed therebetween.
【０００３】また、半導体チップ５１と、Ｃｕ板８ａ，
８ｂの、半導体チップ５１と接続された部分とを保護す
るために、その部分がエポキシ樹脂９でパッケージング
されている。このようにして表面実装型半導体サージ吸
収素子５０が形成されている。図５（ｂ）は、図５
（ａ）とは異なる形状の表面実装型半導体サージ吸収素
子を示す図である。Further, the semiconductor chip 51, the Cu plate 8a,
In order to protect the portion of 8b connected to the semiconductor chip 51, that portion is packaged with epoxy resin 9. In this way, the surface-mounted semiconductor surge absorber 50 is formed. FIG.
It is a figure which shows the surface mount type | mold semiconductor surge absorption element of a shape different from (a).
【０００４】図５（ａ）に示す表面実装型半導体サージ
吸収素子５０と比較すると、Ｃｕ板８ａ，８ｂとは異な
る形状のＣｕ板８ｃ，８ｄが、半導体チップ５１の片面
に形成された電極（図示せず）とそれぞれ接続されてお
り、Ｃｕ板８ｃ，８ｄは互いに同じ形状のものが使用さ
れている。このようにして表面実装型半導体サージ吸収
素子６０が形成されている。Compared with the surface-mounted semiconductor surge absorber 50 shown in FIG. 5A, Cu plates 8c and 8d having a different shape from the Cu plates 8a and 8b are electrodes () formed on one surface of the semiconductor chip 51. (Not shown), and Cu plates 8c and 8d having the same shape are used. In this way, the surface-mounted semiconductor surge absorber 60 is formed.
【０００５】[0005]
【発明が解決しようとする課題】上述した、従来の図５
（ａ）に示す表面実装型半導体サージ吸収素子５０のＣ
ｕ板８ａ，８ｂの形状はコ字状に折り曲げられているた
め複雑であり、表面実装型半導体サージ吸収素子５０の
小型化に限界があった。また半導体チップ５１を、図５
（ａ）に示すエポキシ樹脂９で覆うにはトランスファー
モールドのような複雑な工程が必要とされ、工程の管理
項目が多くコストアップの要因となり問題がある。さら
にエポキシ樹脂９を使用しているため、耐熱性等にも問
題がある。The above-mentioned conventional FIG.
C of the surface-mounted semiconductor surge absorber 50 shown in (a)
The u plates 8a and 8b are complicated because they are bent in a U shape, and there is a limit to the miniaturization of the surface mount semiconductor surge absorbing element 50. The semiconductor chip 51 is shown in FIG.
In order to cover with the epoxy resin 9 shown in (a), a complicated process such as transfer molding is required, and there are many control items of the process, which causes a cost increase and there is a problem. Further, since the epoxy resin 9 is used, there is a problem in heat resistance and the like.
【０００６】一方、図５（ｂ）に示す表面実装型半導体
サージ吸収素子６０のＣｕ板８ｃ，８ｄの形状は互いに
同じ形状であるもののその形状はやはりコ字状に折り曲
げられているため複雑であり、小型化に限界があり、そ
の他にも図５（ａ）に示す表面実装型半導体サージ吸収
素子５０と同じ複雑な工程や耐熱性等の問題を抱えてい
る。On the other hand, although the Cu plates 8c and 8d of the surface-mounted semiconductor surge absorber 60 shown in FIG. 5 (b) have the same shape as each other, the shape is complicated because they are also bent in a U shape. However, there is a limit to miniaturization, and in addition, there are problems such as the same complicated process and heat resistance as those of the surface mount semiconductor surge absorber 50 shown in FIG.
【０００７】本発明は、上記事情に鑑み、小型化されコ
ストの低減化が図られるとともに耐熱性が向上した表面
実装型半導体サージ吸収素子を提供することを目的とす
る。In view of the above circumstances, it is an object of the present invention to provide a surface-mounting type semiconductor surge absorbing element which is miniaturized and reduced in cost and has improved heat resistance.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成する本発
明の表面実装型半導体サージ吸収素子は、 （１ー１）サージを吸収するサージ吸収素子が形成され
てなる半導体チップ （１−２）その半導体チップの両面に形成されたガラス
層 （１ー３）上記サージ吸収素子と外部回路とを接続する
ための電極 を備えたことを特徴とするものである。A surface mount type semiconductor surge absorbing element of the present invention which achieves the above object is (1-1) A semiconductor chip having a surge absorbing element for absorbing surge formed (1-2) Glass layers formed on both sides of the semiconductor chip (1-3), characterized by including electrodes for connecting the surge absorbing element and an external circuit.
【０００９】また、上記表面実装型半導体サージ吸収素
子を製造する本発明の第１の製造方法は、 （２ー１）サージを吸収するサージ吸収素子が形成され
てなる半導体チップと、そのサージ吸収素子と外部回路
とを接続するための電極と、ガラス板とを用意し （２ー２）上記半導体チップと上記電極を上記ガラス板
で挟んで加熱する工程を有することを特徴とするもので
ある。The first manufacturing method of the present invention for manufacturing the above-mentioned surface mount type semiconductor surge absorbing element is (2-1) a semiconductor chip having a surge absorbing element for absorbing a surge, and the surge absorbing element. An electrode for connecting an element and an external circuit and a glass plate are prepared (2-2), and the method has a step of heating by sandwiching the semiconductor chip and the electrode with the glass plate. .
【００１０】また上記表面実装型半導体サージ吸収素子
を製造する本発明の第２の製造方法は、 （３ー１）サージを吸収するサージ吸収素子が形成され
てなる半導体チップを用意し （３ー２）その半導体チップ両面にガラス膜をコーティ
ングし、上記サージ吸収素子と外部電極とを接続するた
めの電極が形成される電極部のガラス膜をエッチングし
て除去し、その電極部に電極を形成する工程 を有することを特徴とするものである。The second manufacturing method of the present invention for manufacturing the above-mentioned surface-mounted semiconductor surge absorbing element is (3-1) preparing a semiconductor chip formed with a surge absorbing element for absorbing surges. 2) A glass film is coated on both sides of the semiconductor chip, the glass film of the electrode portion where the electrode for connecting the surge absorbing element and the external electrode is formed is removed by etching, and the electrode is formed on the electrode portion. It is characterized by having a step of
【００１１】ここで、半導体チップ法にガラス膜をコー
トする方法としては例えば、スパッタ法あるいはディッ
プが採用される。また、電極部に電極を形成するにはス
パッタ法を用いてもよく、あるいは電極部に、Ａｕ，Ａ
ｇ，Ａｕ−Ｐｄペーストを印刷して焼成してもよい。ま
た、上記表面実装型半導体サージ吸収素子を製造する本
発明の第３の製造方法は、 （４ー１）サージを吸収するサージ吸収素子が形成され
てなる半導体チップを用意し （４−２）その半導体チップ両面にガラス膜をコーティ
ングし、上記サージ吸収素子と外部電極とを接続するた
めの電極が形成される電極部に、ガラス膜上から電極ペ
ーストを印刷し、焼付けを行なう工程 を有することを特徴とするものである。Here, as a method of coating the glass film on the semiconductor chip method, for example, a sputtering method or a dip is adopted. Further, a sputtering method may be used to form an electrode on the electrode portion, or Au, A
Alternatively, the g, Au-Pd paste may be printed and fired. Further, the third manufacturing method of the present invention for manufacturing the above-mentioned surface-mounted semiconductor surge absorber includes (4-1) preparing a semiconductor chip formed with a surge absorber that absorbs surges (4-2) A step of coating a glass film on both sides of the semiconductor chip, printing an electrode paste from the glass film on the electrode portion where the electrode for connecting the surge absorbing element and the external electrode is formed, and baking it It is characterized by.
【００１２】ここで、上記電極ペーストとしては、例え
ば、ガラスフリット入りのＡｕ，Ａｇ，Ａｇ−Ｐｄペー
スト等が用いられる。Here, as the electrode paste, for example, a glass frit-containing Au, Ag, Ag-Pd paste or the like is used.
【００１３】[0013]
【作用】本発明の表面実装型半導体サージ吸収素子は、
半導体チップの両面にガラス層が形成されているため、
従来技術の、エポキシ樹脂で覆われた表面実装型半導体
サージ吸収素子と比較し、耐熱性が大幅に向上し、例え
ば過電圧試験等においても発火等が防止される。The function of the surface mount type semiconductor surge absorber of the present invention is as follows.
Since the glass layer is formed on both sides of the semiconductor chip,
Compared with the conventional surface mount type semiconductor surge absorbing element covered with epoxy resin, the heat resistance is significantly improved, and, for example, ignition is prevented even in an overvoltage test.
【００１４】また本発明の第１の製造方法では、半導体
チップと電極をガラス板で挟んで加熱する工程を有し、
半導体チップ、および電極の、半導体チップと接続され
た部分が溶融されたガラス層で容易にパッケージングさ
れるため、従来技術の、複雑な形状のＣｕ板をエポキシ
樹脂でパッケージングするための複雑な樹脂モールド工
程が不要になり、工程が簡略化されコストが低減され
る。Further, the first manufacturing method of the present invention includes a step of sandwiching the semiconductor chip and the electrodes with a glass plate and heating.
Since the semiconductor chip and the portion of the electrode that is connected to the semiconductor chip are easily packaged with the molten glass layer, there is a complicated method for packaging a Cu plate having a complicated shape of the related art with an epoxy resin. The resin molding process is unnecessary, the process is simplified and the cost is reduced.
【００１５】また本発明の第２の製造方法では、半導体
チップ両面にガラス膜をコーティングし、エッチングし
た後電極を形成する工程を有し、半導体チップは、その
半導体チップ両面のガラス膜で保護されるため、従来技
術の、複雑な形状のＣｕ板をエポキシ樹脂でパッケージ
ングするための複雑な樹脂モールド工程が不要になり、
工程が簡略化されコストが低減される。Further, the second manufacturing method of the present invention has a step of coating glass films on both sides of the semiconductor chip and forming electrodes after etching, and the semiconductor chip is protected by the glass films on both sides of the semiconductor chip. Therefore, the complicated resin molding process for packaging a Cu plate having a complicated shape with an epoxy resin, which is a conventional technique, becomes unnecessary,
The process is simplified and the cost is reduced.
【００１６】さらに本発明の第３の製造方法では、半導
体チップ両面にガラス膜をコーティングし、ガラス膜の
上から電極ペーストを印刷して焼成する工程を有し、焼
成によりガラス膜が反応溶融して半導体チップ上の電極
と導通した電極が形成される。この場合も、上記第２の
製造方法と同様に、従来技術の、複雑な形状のＣｕ板を
エポキシ樹脂でパッケージングするための複雑な樹脂モ
ールド工程が不要になり、工程が簡略化されコストが低
減される。Further, the third manufacturing method of the present invention has a step of coating a glass film on both surfaces of the semiconductor chip, printing an electrode paste on the glass film and baking the glass film. As a result, an electrode that is electrically connected to the electrode on the semiconductor chip is formed. Also in this case, similar to the second manufacturing method described above, the complicated resin molding process for packaging the Cu plate having a complicated shape with the epoxy resin of the related art is not necessary, and the process is simplified and the cost is reduced. Will be reduced.
【００１７】[0017]
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の第１の製造方法の一実施例の、表面実装
型半導体サージ吸収素子１０の製造過程を示す図であ
る。先ず、ｎ型シリコン基板上にｐ型拡散層，ｎ型拡散
層のペアを２組形成し、図１（ａ）に示す双方向特性を
有するシリコンサージアブソーバ４を形成した。Embodiments of the present invention will be described below. FIG. 1 is a diagram showing a manufacturing process of a surface-mounted semiconductor surge absorber 10 according to an embodiment of the first manufacturing method of the present invention. First, two pairs of a p-type diffusion layer and an n-type diffusion layer were formed on an n-type silicon substrate, and a silicon surge absorber 4 having bidirectional characteristics shown in FIG. 1A was formed.
【００１８】次に、このシリコンサージアブソーバ４
の、ｐ型拡散層，ｎ型拡散層のペアそれぞれに対応し
て、シリコンサージアブソーバ４と外部の回路基板とを
接続するためのＣｕ電極１を形成した。次に、図１
（ｂ）に示すようにＣｕ電極１と接続されるＣｕ板５を
２枚とガラス板３を２枚用意し、Ｃｕ電極１にＣｕ板５
を接続し、これらＣｕ電極１とＣｕ板５を２枚のガラス
板３で挟んで、Ｎ2 雰囲気中で１分間最大温度６５０℃
に保たれるように制御された温度プロファイルにより焼
成した。 このようにして、図１（ｃ）に示すようなシ
リコンサージアブソーバ４の両面にガラス層３ａが形成
された、Ｃｕ板５を有する表面実装型半導体サージ吸収
素子１０を形成した。Next, this silicon surge absorber 4
The Cu electrode 1 for connecting the silicon surge absorber 4 and the external circuit board was formed corresponding to each pair of the p-type diffusion layer and the n-type diffusion layer. Next, FIG.
As shown in (b), two Cu plates 5 and two glass plates 3 to be connected to the Cu electrode 1 are prepared, and the Cu plate 5 is attached to the Cu electrode 1.
, The Cu electrode 1 and the Cu plate 5 are sandwiched between two glass plates 3, and the maximum temperature is 650 ° C. for 1 minute in an N 2 atmosphere.
Calcination was performed with a temperature profile controlled so that In this way, the surface-mounted semiconductor surge absorber 10 having the Cu plate 5 having the glass layers 3a formed on both surfaces of the silicon surge absorber 4 as shown in FIG. 1C was formed.
【００１９】尚、本実施例では、ガラス板３には、Ｋ2
Ｏ・ＰｂＯ・ＳｉＯ2 の組成系、９４．０×１０-7／℃
の熱膨張率、６２５℃の軟化点を有するダイオードガラ
スＬ−２９を使用した。また本実施例では、本発明にい
うサージ吸収素子として、シリコンサージアブソーバ４
を使用した例について説明したがシリコンサージアブソ
ーバ４に代わりＰＮＰＮまたはＮＰＮＰのサイリスタ構
造を有するサージ吸収素子を使用してもよい。またＣｕ
板５に代わりコバール板を使用して表面実装型半導体サ
ージ吸収素子１０を形成してもよい。さらに、Ｃｕ板５
は、図１（ｃ）に示すようにシリコンサージアブソーバ
４の同一面に取り付けたが、これに限定されるものでな
く、シリコンサージアブソーバ４の表面、裏面それぞれ
に取り付けてもよい。In this embodiment, the glass plate 3 is provided with K 2
O ・ PbO ・ SiO 2 composition system, 94.0 × 10 -7 / ° C
A diode glass L-29 having a coefficient of thermal expansion of 1 and a softening point of 625 ° C. was used. In the present embodiment, the silicon surge absorber 4 is used as the surge absorbing element according to the present invention.
Although the example using the above has been described, a surge absorbing element having a PNPN or NPNP thyristor structure may be used instead of the silicon surge absorber 4. Also Cu
Instead of the plate 5, a Kovar plate may be used to form the surface-mounted semiconductor surge absorbing element 10. Furthermore, Cu plate 5
Is attached to the same surface of the silicon surge absorber 4 as shown in FIG. 1C, but the present invention is not limited to this and may be attached to the front surface and the back surface of the silicon surge absorber 4.
【００２０】図２は、本発明の第２の製造方法の一実施
例の、表面実装型半導体サージ吸収素子２０の製造過程
を示す図である。先ず、図１と同じ方法でシリコンサー
ジアブソーバ４を形成した。次にこのシリコンサージア
ブソーバ４全面にスパッタ法（バレルコータ）でガラス
膜２をコートした。FIG. 2 is a diagram showing a manufacturing process of the surface-mounting type semiconductor surge absorbing element 20 according to an embodiment of the second manufacturing method of the present invention. First, the silicon surge absorber 4 was formed by the same method as in FIG. Next, the glass film 2 was coated on the entire surface of the silicon surge absorber 4 by a sputtering method (barrel coater).
【００２１】次に、シリコンサージアブソーバ４の底面
部を２ケ所エッチングしてガラス膜２を除去し、エッチ
ングされた部分以外をマスクして、エッチングされた部
分にスパッタ法でＣｕ電極６を形成した。 このように
してシリコンサージアブソーバ４にガラス膜２がコート
された、Ｃｕ電極６を有する表面実装型半導体サージ吸
収素子２０を形成した。Next, the bottom surface of the silicon surge absorber 4 is etched at two places to remove the glass film 2, mask the portions other than the etched portion, and form a Cu electrode 6 on the etched portion by the sputtering method. . In this way, the surface mount semiconductor surge absorber 20 having the Cu electrode 6 in which the glass film 2 was coated on the silicon surge absorber 4 was formed.
【００２２】尚、本実施例における、ガラス膜２には、
上述の実施例におけるガラス板３と同じ組成を有するガ
ラスを使用した。また本実施例では、シリコンサージア
ブソーバ４全面にスパッタ法でガラス膜２をコートした
例で説明したが、スパッタ法に代わりディップ法でシリ
コンサージアブソーバ４全面にガラス膜２をコートして
もよい。In the present embodiment, the glass film 2 includes
A glass having the same composition as the glass plate 3 in the above-mentioned examples was used. In the present embodiment, the glass film 2 is coated on the entire surface of the silicon surge absorber 4 by the sputtering method. However, the glass film 2 may be coated on the entire surface of the silicon surge absorber 4 by the dip method instead of the sputtering method.
【００２３】図３は、本発明の第２の製造方法の、図２
とは異なる実施例の、表面実装型半導体サージ吸収素子
３０の製造過程を示す図である。先ず、図１，図２と同
じ方法でシリコンサージアブソーバ４を形成し、そのシ
リコンサージアブソーバ４全面にスパッタ法でガラス膜
２をコーティングし、そのシリコンサージアブソーバ４
の底面部２ケ所に、コーティングされたガラス膜２の上
からガラスフリット入りの電極ペーストを塗布し焼き付
けを行い電極７を形成した。ここで電極ペーストとして
Ａｕ，Ａｇ，Ａｇ−Ｐｄペーストを使用するとよい。FIG. 3 shows the second manufacturing method of the present invention, which is shown in FIG.
FIG. 6 is a diagram showing a manufacturing process of the surface-mounted semiconductor surge absorber 30 of an embodiment different from that of FIG. First, the silicon surge absorber 4 is formed by the same method as in FIGS. 1 and 2, and the glass film 2 is coated on the entire surface of the silicon surge absorber 4 by the sputtering method.
Electrode paste containing glass frit was applied onto the coated bottom surface of the glass film 2 at two places, and baked to form electrodes 7. Here, Au, Ag, or Ag-Pd paste may be used as the electrode paste.
【００２４】このようにして、シリコンサージアブソー
バ４にガラス膜２がコートされた、電極７を有する表面
実装型半導体サージ吸収素子３０を形成した。尚、本実
施例においても、スパッタ法に代わりディップ法でシリ
コンサージアブソーバ４全面にガラス膜２をコーティン
グしてもよい。以上説明した本発明の表面実装型半導体
サージ吸収素子１０，２０，３０と、従来の表面実装型
半導体サージ吸収素子５０との、耐熱性試験および過電
圧試験の比較結果を表１に示す。In this way, the surface mount type semiconductor surge absorbing element 30 having the electrode 7 in which the glass film 2 was coated on the silicon surge absorber 4 was formed. Also in this embodiment, the glass film 2 may be coated on the entire surface of the silicon surge absorber 4 by the dip method instead of the sputtering method. Table 1 shows the comparison results of the heat resistance test and the overvoltage test between the surface mount type semiconductor surge absorbing elements 10, 20, 30 of the present invention described above and the conventional surface mount type semiconductor surge absorbing element 50.
【００２５】 ［表１］ 初期特性 耐熱性試験 過電圧試験 No. ＶBO(V) ＩH (mA) ＶBO(V) ＩH (mA) １ 31.0 300 31.0 300 10秒以内 SHORT破壊、発火無し ２ 31.5 320 31.5 320 10秒以内 SHORT破壊、発火無し ３ 32.0 315 32.0 315 10秒以内 SHORT破壊、発火無し ４ 33.0 300 32.0 300 10秒以内 SHORT破壊、20秒後発火 ここで、Ｎｏ．１は表面実装型半導体サージ吸収素子１
０（３．０×１．０×１．６５），Ｎｏ．２は表面実装
型半導体サージ吸収素子２０（２．０×１．０×０．６
５），Ｎｏ．３は表面実装型半導体サージ吸収素子３０
（２．１×１．１×０．６５），Ｎｏ．４は表面実装型
半導体サージ吸収素子５０（５．５×３．８×２．３）
を示す。尚（ ）内は、その表面実装型半導体サージ吸
収素子の幅×奥行×厚み（ｍｍ）を示す。 また耐熱性
試験は、ＪＩＳハンドブック Ｃ００２１を準用し、１
５０±２℃の雰囲気中に１０００時間放置することによ
り行なった。[Table 1] Initial characteristics Heat resistance test Overvoltage test No. V BO (V) I H (mA) V BO (V) I H (mA) 1 31.0 300 31.0 300 Within 10 seconds SHORT destruction, no ignition 2 31.5 320 31.5 320 Within 10 seconds SHORT destruction, no ignition 3 32.0 315 32.0 315 Within 10 seconds SHORT destruction, no ignition 4 33.0 300 32.0 300 Within 10 seconds SHORT destruction, ignition after 20 seconds No. 1 is a surface-mounted semiconductor surge absorber 1
0 (3.0 × 1.0 × 1.65), No. 2 is a surface-mounted semiconductor surge absorber 20 (2.0 × 1.0 × 0.6
5), No. 3 is a surface-mounted semiconductor surge absorber 30
(2.1 × 1.1 × 0.65), No. 4 is a surface mount type semiconductor surge absorber 50 (5.5 × 3.8 × 2.3)
Indicates. In addition, () shows the width x depth x thickness (mm) of the surface mount type semiconductor surge absorber. For the heat resistance test, JIS Handbook C0021 shall apply mutatis mutandis.
It was carried out by leaving it in an atmosphere of 50 ± 2 ° C. for 1000 hours.
【００２６】また、過電圧試験は、ＡＣ２２０Ｖの電圧
を１５分間印加し、負荷抵抗の値は１０Ωで行った。図
４は、表１に示すブレークオーバ電圧ＶBOとその電流Ｉ
H の関係を示すグラフである。表面実装型半導体サージ
吸収素子１０，２０，３０，５０それぞれのブレークオ
ーバ電圧ＶBOはいずれも３０Ｖ品を用いた。In the overvoltage test, a voltage of AC220V was applied for 15 minutes, and the load resistance value was 10Ω. FIG. 4 shows the breakover voltage V BO and its current I shown in Table 1.
It is a graph which shows the relationship of H. The break-over voltage V BO of each of the surface-mounted semiconductor surge absorbers 10, 20, 30, 50 was 30 V.
【００２７】表１に示すように初期特性のブレークオー
バ電圧ＶBOとその電流ＩH の関係、および耐熱性試験後
のブレークオーバ電圧ＶBOとその電流ＩH の関係は、本
発明の実施例の表面実装型半導体サージ吸収素子１０，
２０，３０の寸法の方が従来の表面実装型半導体サージ
吸収素子５０の寸法より小さいにもかかわらず差は見ら
れない。As shown in Table 1, the relationship between the breakover voltage V BO of the initial characteristics and its current I H , and the relationship between the breakover voltage V BO after the heat resistance test and its current I H are as shown in the examples of the present invention. Surface mount semiconductor surge absorber 10,
Although the dimensions of 20 and 30 are smaller than those of the conventional surface mount semiconductor surge absorber 50, no difference is observed.
【００２８】また、過電圧試験においては、本発明の実
施例の表面実装型半導体サージ吸収素子１０，２０，３
０には、発火の現象が見られないが、従来の表面実装型
半導体サージ吸収素子５０には２０秒後発火の現象が見
られ、本発明の実施例の表面実装型半導体サージ吸収素
子１０，２０，３０の耐熱性の優位性が証明された。Further, in the overvoltage test, the surface mount type semiconductor surge absorbing elements 10, 20, 3 according to the embodiment of the present invention.
0 does not show the phenomenon of ignition, but the conventional surface mount type semiconductor surge absorbing element 50 shows the phenomenon of ignition after 20 seconds, and the surface mount type semiconductor surge absorbing element 10 of the embodiment of the present invention, The heat resistance superiority of 20, 30 was proved.
【００２９】[0029]
【発明の効果】以上説明したように本発明の表面実装型
半導体サージ吸収素子およびその製造方法によれば、 （１）半導体チップの両面にガラス層が形成されている
ため、耐熱性が大幅に向上する。 （２）半導体チップに複雑な形状の電極を取り付ける必
要がないため、小型化される。このため実装面積が小さ
く、また実装高さも低く済み、実装密度が上がる。 （３）複雑な形状の電極をパッケージングするための複
雑な樹脂モールドの工程が不要のため、工程が簡素化さ
れコストが低減される。 （４）簡素な形状の電極で済むため、従来の、複雑な形
状の電極を有する表面実装型半導体サージ吸収素子と比
較し、電極自体の信頼性が向上するとともに、電極と外
部の回路基板の接続部分、及び電極と半導体チップとの
接続部分の信頼性も向上する。As described above, according to the surface-mounting type semiconductor surge absorbing element of the present invention and the method for manufacturing the same, (1) since the glass layers are formed on both sides of the semiconductor chip, the heat resistance is greatly improved. improves. (2) Since it is not necessary to attach electrodes having a complicated shape to the semiconductor chip, the size is reduced. Therefore, the mounting area is small, the mounting height is low, and the mounting density is increased. (3) Since a complicated resin molding step for packaging electrodes having a complicated shape is unnecessary, the steps are simplified and the cost is reduced. (4) Compared with the conventional surface mount type semiconductor surge absorbing element having an electrode of a complicated shape, the electrode itself has a simple shape, so that the reliability of the electrode itself is improved and the electrode and an external circuit board are The reliability of the connection part and the connection part between the electrode and the semiconductor chip is also improved.
【図１】本発明の第１の製造方法の一実施例の、表面実
装型半導体サージ吸収素子の製造過程を示す図である。FIG. 1 is a diagram showing a manufacturing process of a surface-mounted semiconductor surge absorber according to an embodiment of a first manufacturing method of the present invention.
【図２】本発明の第２の製造方法の一実施例の、表面実
装型半導体サージ吸収素子の製造過程を示す図である。FIG. 2 is a diagram showing a manufacturing process of a surface-mounted semiconductor surge absorber according to an embodiment of the second manufacturing method of the present invention.
【図３】本発明の第３の製造方法の一実施例の、表面実
装型半導体サージ吸収素子の製造過程を示す図である。FIG. 3 is a diagram showing a manufacturing process of a surface-mounted semiconductor surge absorber according to an embodiment of a third manufacturing method of the present invention.
【図４】表１に示すブレークオーバ電圧ＶBOとその電流
ＩH の関係を示すグラフである。FIG. 4 is a graph showing the relationship between the breakover voltage V BO and its current I H shown in Table 1.
【図５】従来の、表面実装型半導体サージ吸収素子の断
面図（ａ) 及び図（ａ) とは異なる形状の表面実装型半
導体サージ吸収素子の断面図（ｂ）である。5A and 5B are a cross-sectional view (a) of a conventional surface-mount type semiconductor surge absorber and a cross-sectional view (b) of a surface-mount type semiconductor surge absorber having a different shape from FIG.
１，６ Ｃｕ電極 ２ ガラス膜 ３ ガラス板 ３ａ ガラス層 ４ シリコンサージアブソーバ ５ Ｃｕ板 ７ 電極 1,6 Cu electrode 2 Glass film 3 Glass plate 3a Glass layer 4 Silicon surge absorber 5 Cu plate 7 Electrode
フロントページの続き (72)発明者 阿部 政利 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社電子技術研究所内Continued Front Page (72) Inventor Masatoshi Abe 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Sanryo Materials Co., Ltd.
Claims (4)
されてなる半導体チップと、 該半導体チップの両面に形成されたガラス層と、 前記サージ吸収素子と外部回路とを接続するための電極
とを備えたことを特徴とする表面実装型半導体サージ吸
収素子。1. A semiconductor chip formed with a surge absorbing element for absorbing surge, glass layers formed on both surfaces of the semiconductor chip, and electrodes for connecting the surge absorbing element and an external circuit. A surface-mounted semiconductor surge absorption element characterized by being provided.
されてなる半導体チップと、該サージ吸収素子と外部回
路とを接続するための電極と、ガラス板とを用意し、 前記半導体チップと前記電極を前記ガラス板で挟んで加
熱する工程を有することを特徴とする表面実装型半導体
サージ吸収素子の製造方法。2. A semiconductor chip formed with a surge absorbing element for absorbing surge, an electrode for connecting the surge absorbing element and an external circuit, and a glass plate are prepared, and the semiconductor chip and the electrode are provided. A method for manufacturing a surface-mounted semiconductor surge absorber, comprising: heating the glass plate with the glass plate.
されてなる半導体チップを用意し、 該半導体チップ両面にガラス膜をコーティングし、前記
サージ吸収素子と外部電極とを接続するための電極が形
成される電極部のガラス膜をエッチングして除去し、該
電極部に電極を形成する工程を有することを特徴とする
表面実装型半導体サージ吸収素子の製造方法。3. A semiconductor chip having a surge absorbing element for absorbing a surge is prepared, a glass film is coated on both surfaces of the semiconductor chip, and an electrode for connecting the surge absorbing element and an external electrode is formed. The method for producing a surface-mounted semiconductor surge absorbing element, comprising the step of etching and removing the glass film of the electrode portion to be formed, and forming an electrode on the electrode portion.
されてなる半導体チップを用意し、 該半導体チップ両面にガラス膜をコーティングし、前記
サージ吸収素子と外部電極とを接続するための電極が形
成される電極部に、ガラス膜上から電極ペーストを印刷
し、焼付けを行なうことを特徴とする表面実装型半導体
サージ吸収素子の製造方法。4. A semiconductor chip having a surge absorbing element for absorbing a surge is prepared, a glass film is coated on both surfaces of the semiconductor chip, and an electrode for connecting the surge absorbing element and an external electrode is formed. A method for manufacturing a surface-mount type semiconductor surge absorbing element, characterized in that an electrode paste is printed on a glass film to be formed and baked.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6237385A JPH08102406A (en) | 1994-09-30 | 1994-09-30 | Surface mount surge absorption semiconductor element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6237385A JPH08102406A (en) | 1994-09-30 | 1994-09-30 | Surface mount surge absorption semiconductor element and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08102406A true JPH08102406A (en) | 1996-04-16 |
Family
ID=17014611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6237385A Pending JPH08102406A (en) | 1994-09-30 | 1994-09-30 | Surface mount surge absorption semiconductor element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08102406A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014206523A (en) * | 2013-04-15 | 2014-10-30 | 韓国産業銀行Ｔｈｅ Ｋｏｒｅａ Ｄｅｖｅｌｏｐｍｅｎｔ Ｂａｎｋ | Multi-mode tov test system for surge protection device |
-
1994
- 1994-09-30 JP JP6237385A patent/JPH08102406A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014206523A (en) * | 2013-04-15 | 2014-10-30 | 韓国産業銀行Ｔｈｅ Ｋｏｒｅａ Ｄｅｖｅｌｏｐｍｅｎｔ Ｂａｎｋ | Multi-mode tov test system for surge protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6326530B2 (en) | ||
| JP3265898B2 (en) | Manufacturing method of chip type surge absorber | |
| JP2002043717A (en) | Electronic parts and its manufacturing method | |
| JPH0547586A (en) | Capacitor | |
| JPH08102406A (en) | Surface mount surge absorption semiconductor element and manufacturing method thereof | |
| JPH10116707A (en) | Chip type thermistor and its manufacturing method | |
| JP2022012055A (en) | Resistor | |
| JP3286855B2 (en) | Manufacturing method of chip type PTC thermistor | |
| JP4754710B2 (en) | Chip resistor and manufacturing method thereof | |
| JP2739453B2 (en) | Capacitor with fuse function and method of manufacturing the same | |
| JP2001126901A (en) | Chip component | |
| JP2000077162A (en) | Surface mounted surge absorbing element and its manufacture | |
| JPH054232Y2 (en) | ||
| JPH06251993A (en) | Chip type electronic part assembly | |
| JPH05283280A (en) | Chip-shaped laminated ceramic capacitor | |
| JP2003068505A (en) | Chip resistor and method for manufacturing the same | |
| JP2000286102A (en) | Passive components and fixed resistor | |
| JP3953325B2 (en) | Chip resistor and manufacturing method thereof | |
| JPH03212901A (en) | Square board type chip resistor | |
| JP2001291573A (en) | Chip type surge absorber | |
| JPS6015277Y2 (en) | thick film varistor | |
| JP4707895B2 (en) | Chip resistor | |
| JPH02306610A (en) | Chip type solid-state electrolytic capacitor provided with fuse | |
| JPH0214505A (en) | Capacitor array | |
| JPH08236312A (en) | Semiconductor type surge absorber |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020319 |