JPH0797264B2 - 放電表示パネルの駆動回路 - Google Patents
放電表示パネルの駆動回路Info
- Publication number
- JPH0797264B2 JPH0797264B2 JP61039090A JP3909086A JPH0797264B2 JP H0797264 B2 JPH0797264 B2 JP H0797264B2 JP 61039090 A JP61039090 A JP 61039090A JP 3909086 A JP3909086 A JP 3909086A JP H0797264 B2 JPH0797264 B2 JP H0797264B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch
- circuit
- pulse
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は放電表示パネルの電極駆動回路に係り、特に３
電位駆動波形を発生する駆動回路に関するものである。
電位駆動波形を発生する駆動回路に関するものである。
（従来の技術） 本願人が先に出願した特願昭55-162709号「気体放電表
示パネルの駆動方法」明細書記載になるパルスメモリ駆
動方法は、比較的簡単な構成の放電表示パネルにメモリ
機能を持たせることができ、高輝度の平面表示装置を達
成するのに非常に有利な手法である。
示パネルの駆動方法」明細書記載になるパルスメモリ駆
動方法は、比較的簡単な構成の放電表示パネルにメモリ
機能を持たせることができ、高輝度の平面表示装置を達
成するのに非常に有利な手法である。
前記駆動方法に使用される陰極Ｋの駆動波形の一例を第
３図に示すが、応答速度の速いテレビジョンなどのよう
に中間調を有する動画像を表示するためには、パルス幅
の狭い立上り立下りの速い大振幅の走査パルスScPを用
意しなければならない。例えば100V以上の波高のパルス
を0.5〜３μsec以内にパネルに印加する必要がある。
３図に示すが、応答速度の速いテレビジョンなどのよう
に中間調を有する動画像を表示するためには、パルス幅
の狭い立上り立下りの速い大振幅の走査パルスScPを用
意しなければならない。例えば100V以上の波高のパルス
を0.5〜３μsec以内にパネルに印加する必要がある。
一方消去パルスEPの立上り（前縁）は、走査パネル程速
くする必要はないが、１〜数μsec以内で数〜数十Ｖ立
上げる必要はある。
くする必要はないが、１〜数μsec以内で数〜数十Ｖ立
上げる必要はある。
第４図に従来技術による第３図のパルス波形を発生する
ための駆動回路例を示す。第３図の電位ＶBは通常接地
電位がとられるので、以下の説明でも電位ＶBを零Ｖと
する。
ための駆動回路例を示す。第３図の電位ＶBは通常接地
電位がとられるので、以下の説明でも電位ＶBを零Ｖと
する。
３電位駆動ということでこの陰極駆動波形は電位ＶBの
外に、電位ＶK,VA（ＶK＜ＶA＜０）の２つの状態をとら
なければならないから、トランジスタTRA,TrKで発生す
る高圧パルスはダイオードＤA,DKで混合せざるを得な
い。また零電位も必要とするため抵抗Ｒを介して接地電
位とされる。
外に、電位ＶK,VA（ＶK＜ＶA＜０）の２つの状態をとら
なければならないから、トランジスタTRA,TrKで発生す
る高圧パルスはダイオードＤA,DKで混合せざるを得な
い。また零電位も必要とするため抵抗Ｒを介して接地電
位とされる。
一方放電パネルの電極間容量のため、陰極Ｋへの出力端
子と接地間には容量Ｃ0が負荷として存在する。この容
量Ｃ0は放電表示パネルの構造、大きさにより異なる
が、値は一般に100pF以上となり、抵抗Ｒとの時定数に
より走査パルスScPの立上り（後縁）、消去パルスEPの
立上り（前縁）を遅くする。立上りを速めるため抵抗Ｒ
の値を小さくすると、電位Aは100V前後の値を取るため
抵抗Ｒにおける定常的な電力損失が大きくなる。
子と接地間には容量Ｃ0が負荷として存在する。この容
量Ｃ0は放電表示パネルの構造、大きさにより異なる
が、値は一般に100pF以上となり、抵抗Ｒとの時定数に
より走査パルスScPの立上り（後縁）、消去パルスEPの
立上り（前縁）を遅くする。立上りを速めるため抵抗Ｒ
の値を小さくすると、電位Aは100V前後の値を取るため
抵抗Ｒにおける定常的な電力損失が大きくなる。
（発明が解決しようとする問題点） 前述のように従来のパルスメモリ駆動方法などにおいて
３電位を有するパルス波形を形成するためには、その出
力端子を主として抵抗Ｒで接地電位に接続させねばなら
ないため、立上りの速いパルス波形が得られにくく、ま
た電力損失が増大し、特に駆動すべきパネルが大型にな
ると、電極間容量が増大し前述の欠点が増加された。
３電位を有するパルス波形を形成するためには、その出
力端子を主として抵抗Ｒで接地電位に接続させねばなら
ないため、立上りの速いパルス波形が得られにくく、ま
た電力損失が増大し、特に駆動すべきパネルが大型にな
ると、電極間容量が増大し前述の欠点が増加された。
（問題点を解決するための手段） 本発明の目的は前述の欠点を除去し、放電表示パネルの
３電位駆動波形を発生する例えば陰極駆動回路におい
て、動作の速いパルス特に立上り（後縁）の速い走査パ
ルスを発生する駆動回路を提供せんとするものである。
３電位駆動波形を発生する例えば陰極駆動回路におい
て、動作の速いパルス特に立上り（後縁）の速い走査パ
ルスを発生する駆動回路を提供せんとするものである。
すなわち本発明放電表示パネルの駆動回路は、パルスメ
モリ駆動法によって駆動される放電表示パネルを駆動す
るための走査用の電位ＶK、放電継続用の電位ＶAおよび
放電消去用の電位ＶBからなる３つの電位を有し、それ
ら電位間に|VK｜＞|VA｜＞|VB｜の関係が存在する３電
位駆動波形のパルス信号を発生する放電表示パネルの駆
動回路において、出力端子と電位ＶKおよび電位ＶAの各
電位供給点との間にはそれぞれ少なくとも印加電圧に対
し順方向のダイオードとスイッチが介挿され、前記出力
端子と電位ＶBの電位供給点の間には少なくともスイッ
チが介挿され、さらに|VA｜≧|VC｜のごとく設定した電
位ＶCの電位供給点と前記出力端子の間には少なくとも
印加電圧に対し逆方向のダイオードとスイッチが介挿さ
れるように回路を配置するとともに、前記電位ＶKの電
位供給点と前記出力端子の間に介挿されている前記スイ
ッチが導通状態から開放状態になった直後に、前記電位
ＶCの電位供給点と前記出力端子の間に介挿されている
前記スイッチを導通させるように構成したことを特徴と
するものである。
モリ駆動法によって駆動される放電表示パネルを駆動す
るための走査用の電位ＶK、放電継続用の電位ＶAおよび
放電消去用の電位ＶBからなる３つの電位を有し、それ
ら電位間に|VK｜＞|VA｜＞|VB｜の関係が存在する３電
位駆動波形のパルス信号を発生する放電表示パネルの駆
動回路において、出力端子と電位ＶKおよび電位ＶAの各
電位供給点との間にはそれぞれ少なくとも印加電圧に対
し順方向のダイオードとスイッチが介挿され、前記出力
端子と電位ＶBの電位供給点の間には少なくともスイッ
チが介挿され、さらに|VA｜≧|VC｜のごとく設定した電
位ＶCの電位供給点と前記出力端子の間には少なくとも
印加電圧に対し逆方向のダイオードとスイッチが介挿さ
れるように回路を配置するとともに、前記電位ＶKの電
位供給点と前記出力端子の間に介挿されている前記スイ
ッチが導通状態から開放状態になった直後に、前記電位
ＶCの電位供給点と前記出力端子の間に介挿されている
前記スイッチを導通させるように構成したことを特徴と
するものである。
（実施例） 例えばパルスメモリ型放電表示パネルの駆動に際して
は、多数の電極例えば陰極電極群各電極それぞれに第３
図のような走査パルスScPを有する波形を時間的にシフ
トした形で印加する必要がある。第１図に本発明になる
駆動回路一実施例の基本的構成を、第２図に第１図示回
路の各スイッチおよび各出力端子のon,offおよび出力波
形のタイムチャートを示す。第１図において電位ＶK,
VA,VCはＶK＜ＶAＶC＜０の関係にあるものとし、図は
陰極Ｋ1とＫ2のみを駆動する回路を表わしている。
は、多数の電極例えば陰極電極群各電極それぞれに第３
図のような走査パルスScPを有する波形を時間的にシフ
トした形で印加する必要がある。第１図に本発明になる
駆動回路一実施例の基本的構成を、第２図に第１図示回
路の各スイッチおよび各出力端子のon,offおよび出力波
形のタイムチャートを示す。第１図において電位ＶK,
VA,VCはＶK＜ＶAＶC＜０の関係にあるものとし、図は
陰極Ｋ1とＫ2のみを駆動する回路を表わしている。
スイッチSK1,SK2およびスイッチSA1,SA2の動作は従来技
術と同様に、走査パルスおよび消去パルス発生時にそれ
ぞれonおよびoffとなる。本発明で着目すべき点は、ダ
イオードＤC、抵抗ｒ2、スイッチSCの回路である。スイ
ッチSCはすべての陰極回路に共通に使用可能であるが当
然各陰極回路に分割してそれぞれに挿入してもよい。ス
イッチSCはスイッチSKによる走査パルスScPの後縁に相
当する期間、厳密に言えば前記後縁に多少遅れて（すな
わち、スイッチSKが導通状態から開放状態になった直後
に）短時間onさせる。
術と同様に、走査パルスおよび消去パルス発生時にそれ
ぞれonおよびoffとなる。本発明で着目すべき点は、ダ
イオードＤC、抵抗ｒ2、スイッチSCの回路である。スイ
ッチSCはすべての陰極回路に共通に使用可能であるが当
然各陰極回路に分割してそれぞれに挿入してもよい。ス
イッチSCはスイッチSKによる走査パルスScPの後縁に相
当する期間、厳密に言えば前記後縁に多少遅れて（すな
わち、スイッチSKが導通状態から開放状態になった直後
に）短時間onさせる。
スイッチSCがonすることにより、電極間容量Ｃ0に蓄積
されていた電荷（スイッチSKがonの時は電位ＶKまで充
電されている）は、ＶK＜ＶCのためダイオードＤC、抵
抗ｒ2、スイッチSCの回路を介して放電する。しかしＶA
ＶCとなっており、スイッチSAが継続してonしておれ
ば出力端子Ｋの電位はＶA以下にはならない。抵抗ｒ2と
電位ＶAによる損失を少なくするためには、電位ＶCはな
るべく電位ＶAに近いか等しい方がよい。走査パルスScP
の立上り（後縁）は抵抗ｒ2に依存し、抵抗ｒ2を小さく
することで、放電表示パネルが大きくなり電極間容量Ｃ
0が増加しても十分速い走査パルスの立上り（後縁）を
得ることができる。
されていた電荷（スイッチSKがonの時は電位ＶKまで充
電されている）は、ＶK＜ＶCのためダイオードＤC、抵
抗ｒ2、スイッチSCの回路を介して放電する。しかしＶA
ＶCとなっており、スイッチSAが継続してonしておれ
ば出力端子Ｋの電位はＶA以下にはならない。抵抗ｒ2と
電位ＶAによる損失を少なくするためには、電位ＶCはな
るべく電位ＶAに近いか等しい方がよい。走査パルスScP
の立上り（後縁）は抵抗ｒ2に依存し、抵抗ｒ2を小さく
することで、放電表示パネルが大きくなり電極間容量Ｃ
0が増加しても十分速い走査パルスの立上り（後縁）を
得ることができる。
消去パルスEPは、スイッチSAをoff、スイッチSEをonと
することで立上り（前縁）の速いパルスが得られる。前
述したように消去パルスの立上りは、走査パルスの場合
程速くなくてもよいから、第２図のタイムチャートに示
すように、スイッチSAのoffとスイッチSEのonとのタイ
ミングを0.数μsec〜数μsec程度ずらしてもよく、両ス
イッチがともにonで抵抗ｒ1を含む回路に大電流が流れ
回路を破壊することがない。
することで立上り（前縁）の速いパルスが得られる。前
述したように消去パルスの立上りは、走査パルスの場合
程速くなくてもよいから、第２図のタイムチャートに示
すように、スイッチSAのoffとスイッチSEのonとのタイ
ミングを0.数μsec〜数μsec程度ずらしてもよく、両ス
イッチがともにonで抵抗ｒ1を含む回路に大電流が流れ
回路を破壊することがない。
第５図に本発明駆動回路の他の実施例を示す。第１図示
の抵抗ｒ2をそれぞれの陰極駆動回路に挿入せず、まと
めた形で駆動回路の共通部分スイッチSCを含む回路にス
イッチSCの前後いずれかに挿入している。この抵抗ｒ3
の値は抵抗ｒ2と同等の値でよい。それは走査パルスScP
が２つまたはそれ以上の陰極に同時に印加されることは
なく、負荷となる電極間容量Ｃ0も常にほゞ一定と考え
られるからである。従って第５図の回路も第１図の回路
と同様の作用をすることは明らかである。なお第１図、
第５図の回路において抵抗ｒ1を省略した回路を組むこ
ともできる。
の抵抗ｒ2をそれぞれの陰極駆動回路に挿入せず、まと
めた形で駆動回路の共通部分スイッチSCを含む回路にス
イッチSCの前後いずれかに挿入している。この抵抗ｒ3
の値は抵抗ｒ2と同等の値でよい。それは走査パルスScP
が２つまたはそれ以上の陰極に同時に印加されることは
なく、負荷となる電極間容量Ｃ0も常にほゞ一定と考え
られるからである。従って第５図の回路も第１図の回路
と同様の作用をすることは明らかである。なお第１図、
第５図の回路において抵抗ｒ1を省略した回路を組むこ
ともできる。
本発明駆動回路では走査パルスScPの立上り時に低抵抗
ｒ2またはｒ3を介して放電しているため、従来技術で問
題となった点、すなわち速い立上りが得られにくいこ
と、無効な電力損失が増大することがなくなり、消費電
力の少ない回路で高速のパルスを発生することができ
る。また第１図、第５図の回路で使用される各部品には
特種なものは必要なく、既存のトランジスタ、電界効果
トランジスタ、ダイオードなどで構成することができ
る。
ｒ2またはｒ3を介して放電しているため、従来技術で問
題となった点、すなわち速い立上りが得られにくいこ
と、無効な電力損失が増大することがなくなり、消費電
力の少ない回路で高速のパルスを発生することができ
る。また第１図、第５図の回路で使用される各部品には
特種なものは必要なく、既存のトランジスタ、電界効果
トランジスタ、ダイオードなどで構成することができ
る。
なお第１図においてスイッチSCを省略しても、ＶA＜ＶC
でＶAＶCであれば多少の電力損失の増加のみで立上り
の速い走査パルスが得られることをこゝで付記してお
く。また消去パルスEPの立上りが遅くなることが許容さ
れる場合には、抵抗ｒ1、スイッチSEの替りに抵抗ｒ1に
比し高い値の抵抗Ｒを介挿して接地レベルを得ることも
可能である。
でＶAＶCであれば多少の電力損失の増加のみで立上り
の速い走査パルスが得られることをこゝで付記してお
く。また消去パルスEPの立上りが遅くなることが許容さ
れる場合には、抵抗ｒ1、スイッチSEの替りに抵抗ｒ1に
比し高い値の抵抗Ｒを介挿して接地レベルを得ることも
可能である。
以上の説明では負極性の走査パルスについて述べてきた
がこの限りでなく、正極性の走査パルスについても同様
の回路構成で同じ効果が得られるのは当然である。立上
り（パルスの後縁）の速い走査パルス発生回路として、
本願人は先に出願した実願昭59-173585号「放電電極駆
動パルス発生回路」明細書において、ゼナーダイオード
を電極間容量Ｃ0と並列に介挿した回路を提案している
が、高価な高圧のゼナーダイオードを使用しない点で本
発明駆動回路は有利である。
がこの限りでなく、正極性の走査パルスについても同様
の回路構成で同じ効果が得られるのは当然である。立上
り（パルスの後縁）の速い走査パルス発生回路として、
本願人は先に出願した実願昭59-173585号「放電電極駆
動パルス発生回路」明細書において、ゼナーダイオード
を電極間容量Ｃ0と並列に介挿した回路を提案している
が、高価な高圧のゼナーダイオードを使用しない点で本
発明駆動回路は有利である。
第６図に、第１図に示した陰極回路に適用した本発明駆
動回路の効果を陰極回路のみならず陽極回路にも適用し
た実施例の回路構成を、第７図に各スイッチと各出力端
子波形のタイムチャートを図示する。陰極側参照符号は
第１図に用いたと同一部品は同一参照符号を用いた。陽
極側の電位ＶS,VWはそれぞれ維持パルス、書込みパルス
電位で、スイッチSUS,WRT,DCHはそれぞれ各維持パルス
用、書込みパルス用、零電位復帰用スイッチで、電位Ｖ
SAは補助陽極電位である。また表示セルDC、補助セルＳ
はそれぞれ２個しか図示されていない。さらに第６図示
の各電位にはＶK＜ＶAＶC＜0,VS,VW,VSA＞０の条件が
成立することは勿論である。
動回路の効果を陰極回路のみならず陽極回路にも適用し
た実施例の回路構成を、第７図に各スイッチと各出力端
子波形のタイムチャートを図示する。陰極側参照符号は
第１図に用いたと同一部品は同一参照符号を用いた。陽
極側の電位ＶS,VWはそれぞれ維持パルス、書込みパルス
電位で、スイッチSUS,WRT,DCHはそれぞれ各維持パルス
用、書込みパルス用、零電位復帰用スイッチで、電位Ｖ
SAは補助陽極電位である。また表示セルDC、補助セルＳ
はそれぞれ２個しか図示されていない。さらに第６図示
の各電位にはＶK＜ＶAＶC＜0,VS,VW,VSA＞０の条件が
成立することは勿論である。
第１図示の実施例と異なる点はスイッチSCが陽極側のス
イッチDCHがonとなる時にもonとなることである。表示
陽極の出力端子Ａ1,A2にはスイッチSUS1,SUS2を介して
維持パルスが印加され、スイッチSUS1,SUS2がoffした後
スイッチDCH1,DCH2がonとなり、電極容量ＣAに蓄積され
た電荷を放電する。この時同時にスイッチSCもonとすれ
ば、電極容量ＣAに蓄積された電荷は、スイッチDCH−接
地−ＶC電源−スイッチSC−ダイオードＤC−陰極Ｋを介
して放電する。すなわち第６図示の実施例ではスイッチ
SC−ダイオードＤCの回路を２つの電極間容量Ｃ0,CAに
蓄積された電荷の放電に共用することにより維持パルス
の立下りを速くしている。スイッチSC−ダイオードＤC
回路およびスイッチSE回路には抵抗をそれぞれ投入して
もよい。
イッチDCHがonとなる時にもonとなることである。表示
陽極の出力端子Ａ1,A2にはスイッチSUS1,SUS2を介して
維持パルスが印加され、スイッチSUS1,SUS2がoffした後
スイッチDCH1,DCH2がonとなり、電極容量ＣAに蓄積され
た電荷を放電する。この時同時にスイッチSCもonとすれ
ば、電極容量ＣAに蓄積された電荷は、スイッチDCH−接
地−ＶC電源−スイッチSC−ダイオードＤC−陰極Ｋを介
して放電する。すなわち第６図示の実施例ではスイッチ
SC−ダイオードＤCの回路を２つの電極間容量Ｃ0,CAに
蓄積された電荷の放電に共用することにより維持パルス
の立下りを速くしている。スイッチSC−ダイオードＤC
回路およびスイッチSE回路には抵抗をそれぞれ投入して
もよい。
なお第７図においてスイッチSUS1,2から下段にスイッチ
SCまですべて各段とも上がスイッチon下がスイッチoff
で、出力端子Ｋ1,K2,A1,A2の段はそれぞれ出力波形であ
ることを付記しておく。
SCまですべて各段とも上がスイッチon下がスイッチoff
で、出力端子Ｋ1,K2,A1,A2の段はそれぞれ出力波形であ
ることを付記しておく。
第８図に第６図示本発明実施例の変形例の回路構成を、
第９図に各スイッチと各出力端子波形のタイムチャート
を図示する。第６図と同一部品については同一の参照符
号用いた。ＶK＜ＶAＶC＜０とＶS,VW,VSA＞０の関係
は第６図示回路の実施例と同様である。
第９図に各スイッチと各出力端子波形のタイムチャート
を図示する。第６図と同一部品については同一の参照符
号用いた。ＶK＜ＶAＶC＜０とＶS,VW,VSA＞０の関係
は第６図示回路の実施例と同様である。
第６図示の実施例では書込みパルスWPについてふれてな
いが、一般に維持パルスSPの間に挿入する書込みパルス
WPは常に電位ＶWか電位零をとるものとしている。この
ため表示陽極Ａ1,A2間容量ＣCによって生じる非書込み
陽極へのかぶりはないものとしている。
いが、一般に維持パルスSPの間に挿入する書込みパルス
WPは常に電位ＶWか電位零をとるものとしている。この
ため表示陽極Ａ1,A2間容量ＣCによって生じる非書込み
陽極へのかぶりはないものとしている。
これに対して第８図の実施例では、書込み時スイッチWR
T1がonして表示陽極Ａ1は電位ＶWとなる。しかし非書込
み時はスイッチWRT2がoffとなっているだけで表示陽極
Ａ2はハイインピーダンス状態を維持する。このため表
示陽極Ａ1,A2間容量ＣCと電極間容量ＣAとにより非書込
み陽極Ａ2にかぶりによる電圧が発生する。この電圧を
下げようとするのがこの実施例である。
T1がonして表示陽極Ａ1は電位ＶWとなる。しかし非書込
み時はスイッチWRT2がoffとなっているだけで表示陽極
Ａ2はハイインピーダンス状態を維持する。このため表
示陽極Ａ1,A2間容量ＣCと電極間容量ＣAとにより非書込
み陽極Ａ2にかぶりによる電圧が発生する。この電圧を
下げようとするのがこの実施例である。
スイッチWRT1によるパルスの立上り時（前縁）または立
上り直前にもスイッチDCH2,SCをonとして、電極間容量
ＣAに蓄積された電荷を抵抗Ｒ2−スイッチDCH2−抵抗ｒ
3−スイッチSC−ダイオードＤCの径路で放電し、表示陽
極Ａ2の電位を下げる。この場合スイッチSK1,SK2とSCが
同時にonとなる可能性があるため抵抗ｒ3は必要とな
る。しかしここでの電力消費はそれほど大きくはない。
上り直前にもスイッチDCH2,SCをonとして、電極間容量
ＣAに蓄積された電荷を抵抗Ｒ2−スイッチDCH2−抵抗ｒ
3−スイッチSC−ダイオードＤCの径路で放電し、表示陽
極Ａ2の電位を下げる。この場合スイッチSK1,SK2とSCが
同時にonとなる可能性があるため抵抗ｒ3は必要とな
る。しかしここでの電力消費はそれほど大きくはない。
（発明の効果） 本発明駆動回路を使用することによりパルス幅が狭く立
上り（後縁復帰）の速い大振幅のパルスを容易に発生す
ることができ、さらに無効は電力損失を減少させること
ができる。またこの駆動回路の構成部品は既存のもので
よく安価となる。特に高品位テレビジョン用表示装置の
ような大画面となると、電極間容量も増大しこの発明の
回路は必要不可欠となる。
上り（後縁復帰）の速い大振幅のパルスを容易に発生す
ることができ、さらに無効は電力損失を減少させること
ができる。またこの駆動回路の構成部品は既存のもので
よく安価となる。特に高品位テレビジョン用表示装置の
ような大画面となると、電極間容量も増大しこの発明の
回路は必要不可欠となる。
駆動回路のIC化は必要であるが、特に第１図示の実施例
において、スイッチSE、ダイオードＤA、スイッチSAか
ら構成される回路は、前述のように数μsec程度のスイ
ッチング速度でよいこと、抵抗ｒ1が必らずしも必要が
ないことなどで比較的IC化が可能で、シフトレジスタ、
ラッチ回路などとともに一体化することも可能である。
また第５図示の実施例においては、抵抗ｒ2がないため
ダイオードＤCのみを同上のIC中に含めることも比較的
容易である。またこの発明の駆動回路は放電表示パネル
の駆動回路のみならず、他の３電位高速パルス発生回路
にも当然使用可能である。
において、スイッチSE、ダイオードＤA、スイッチSAか
ら構成される回路は、前述のように数μsec程度のスイ
ッチング速度でよいこと、抵抗ｒ1が必らずしも必要が
ないことなどで比較的IC化が可能で、シフトレジスタ、
ラッチ回路などとともに一体化することも可能である。
また第５図示の実施例においては、抵抗ｒ2がないため
ダイオードＤCのみを同上のIC中に含めることも比較的
容易である。またこの発明の駆動回路は放電表示パネル
の駆動回路のみならず、他の３電位高速パルス発生回路
にも当然使用可能である。
第１図は、本発明になる駆動回路一実施例の基本的構成
を示し、 第２図は、第１図示回路の各部品によるタイムチャート
を示し、 第３図は、放電表示パネルの陰極駆動波形の一例を示
し、 第４図は、従来例の駆動回路を示し、 第５図は、本発明駆動回路の他の実施例を示し、 第６図は、本発明をパルスメモリ型放電表示パネルに適
用した駆動回路の構成を示し、 第７図は、第６図示回路の各部品によるタイムチャート
を示し、 第８図は、第６図示回路の他の実施例を示し、 第９図は、第８図示回路の各部品にるタイムチャートを
示す。 ScP……走査パルス、WP……書込みパルス SP……維持パルス、EP……消去パルス SK,SA,SE,SC,SUS,WRT,DCH……各スイッチ TrK,TrA……トランジスタ ＤK,DA,DC……各ダイオード R,R1,R2,r1,r2,r3……各抵抗 Ａ1,A2……表示陽極とその出力端子 K,K1,K2……陰極とその出力端子 DC……表示放電セル、Ｓ……補助放電セル Ｃ0,CA,CC……電極間容量
を示し、 第２図は、第１図示回路の各部品によるタイムチャート
を示し、 第３図は、放電表示パネルの陰極駆動波形の一例を示
し、 第４図は、従来例の駆動回路を示し、 第５図は、本発明駆動回路の他の実施例を示し、 第６図は、本発明をパルスメモリ型放電表示パネルに適
用した駆動回路の構成を示し、 第７図は、第６図示回路の各部品によるタイムチャート
を示し、 第８図は、第６図示回路の他の実施例を示し、 第９図は、第８図示回路の各部品にるタイムチャートを
示す。 ScP……走査パルス、WP……書込みパルス SP……維持パルス、EP……消去パルス SK,SA,SE,SC,SUS,WRT,DCH……各スイッチ TrK,TrA……トランジスタ ＤK,DA,DC……各ダイオード R,R1,R2,r1,r2,r3……各抵抗 Ａ1,A2……表示陽極とその出力端子 K,K1,K2……陰極とその出力端子 DC……表示放電セル、Ｓ……補助放電セル Ｃ0,CA,CC……電極間容量
Claims (1)
- 【請求項１】パルスメモリ駆動法によって駆動される放
電表示パネルを駆動するための走査用の電位ＶK、放電
継続用の電位ＶAおよび放電消去用の電位ＶBからなる３
つの電位を有し、それら電位間に|VK｜＞|VA｜＞|VB｜
の関係が存在する３電位駆動波形のパルス信号を発生す
る放電表示パネルの駆動回路において、出力端子と電位
ＶKおよび電位ＶAの各電位供給点との間にはそれぞれ少
なくとも印加電圧に対し順方向のダイオードとスイッチ
が介挿され、前記出力端子と電位ＶBの電位供給点の間
には少なくともスイッチが介挿され、さらに|VA｜≧|VC
｜のごとく設定した電位ＶCの電位供給点と前記出力端
子の間には少なくとも印加電圧に対し逆方向のダイオー
ドとスイッチが介挿されるように回路を配置するととも
に、前記電位ＶKの電位供給点と前記出力端子の間に介
挿されている前記スイッチが導通状態から開放状態にな
った直後に、前記電位ＶCの電位供給点と前記出力端子
の間に介挿されている前記スイッチを導通させるように
構成したことを特徴とする放電表示パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039090A JPH0797264B2 (ja) | 1986-02-26 | 1986-02-26 | 放電表示パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61039090A JPH0797264B2 (ja) | 1986-02-26 | 1986-02-26 | 放電表示パネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198897A JPS62198897A (ja) | 1987-09-02 |
| JPH0797264B2 true JPH0797264B2 (ja) | 1995-10-18 |
Family
ID=12543374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61039090A Expired - Lifetime JPH0797264B2 (ja) | 1986-02-26 | 1986-02-26 | 放電表示パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797264B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3587428B2 (ja) * | 1997-10-08 | 2004-11-10 | 本田技研工業株式会社 | 故障診断回路 |
-
1986
- 1986-02-26 JP JP61039090A patent/JPH0797264B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62198897A (ja) | 1987-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897834B2 (en) | Matrix display driver with energy recovery | |
| US7391389B1 (en) | Plasma display panel device | |
| JP3568098B2 (ja) | 表示パネルの駆動装置 | |
| JP2001013917A (ja) | ディスプレイ装置 | |
| US6211865B1 (en) | Driving apparatus of plasma display panel | |
| US6366063B1 (en) | Circuit and method for driving capacitive load | |
| CA1189993A (en) | System for driving ac plasma display panel | |
| JP2004309983A (ja) | 容量性負荷駆動回路およびプラズマディスプレイ装置 | |
| JP2001337640A (ja) | 容量性負荷の駆動回路及び駆動方法 | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| EP0161096B1 (en) | Plasma display panels | |
| JPH0797264B2 (ja) | 放電表示パネルの駆動回路 | |
| GB2260014A (en) | Method for driving a flat panel display | |
| US8410998B2 (en) | Device for driving a plasma display panel | |
| US4053812A (en) | System for driving a display device | |
| JPH0542470Y2 (ja) | ||
| KR100531786B1 (ko) | 평판 디스플레이 패널의 스캔구동장치 | |
| JPH0797263B2 (ja) | 放電表示パネルの駆動方法 | |
| JP3311587B2 (ja) | 直流型気体放電パネル装置 | |
| KR100504788B1 (ko) | 디스플레이 장치의 스캔구동장치 | |
| JP2829010B2 (ja) | ガス放電パネル装置 | |
| KR100531790B1 (ko) | 평판 디스플레이 패널 구동 방법 | |
| JP2002108282A (ja) | 平面表示装置とその駆動方法 | |
| KH et al. | Addressing Methods of 4-Electrode Type ac Plasma Display Panel | |
| JPH0799461B2 (ja) | 表示装置の駆動方法および駆動用出力インバ−タ |