JPH0796070A - Game machine control circuit - Google Patents

Game machine control circuit

Info

Publication number
JPH0796070A
JPH0796070A JP5245239A JP24523993A JPH0796070A JP H0796070 A JPH0796070 A JP H0796070A JP 5245239 A JP5245239 A JP 5245239A JP 24523993 A JP24523993 A JP 24523993A JP H0796070 A JPH0796070 A JP H0796070A
Authority
JP
Japan
Prior art keywords
random number
initial value
initial
unit
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5245239A
Other languages
Japanese (ja)
Inventor
Kichihei Niiyama
吉平 新山
Koji Ito
広司 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sophia Co Ltd
Original Assignee
Sophia Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sophia Co Ltd filed Critical Sophia Co Ltd
Priority to JP5245239A priority Critical patent/JPH0796070A/en
Publication of JPH0796070A publication Critical patent/JPH0796070A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To generate a random number of a high quality by performing a prescribed operation to plural pieces of stored initial values and generating the random number, storing successively the generated random number as a new initial value, and generating a new random number, based on plural pieces of stored initial numbers. CONSTITUTION:This circuit is provided with an initial value storage means 2 for storing plural pieces of arbitrary values set in advance as initial values, and a random number is generated by executing a prescribed operation by a random number generating means to plural pieces of initial values stored therein, and the generated random number is stored as a new initial value in the initial value storage means 2. In the case a condition of 1<q<p (p) and (q) are natural numbers) is satisfied, and the number of bits of the random number to be generated is L bits, the initial value storage means 2 is constituted by providing an initial value number determining part 4 for determining the number of pieces (n) (n<p) of the initial value, based on (p) and L bits, and an initial value store part 5. Also, a random number generating means 3 calculates the random number, based on the initial values x0-xp-1 defined by a first and a second arithmetic parts 6, 8 and a recalculating part 7, and (p) and (q).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、遊技機制御回路に係
り、特に、遊技において利用される乱数を生成する遊技
機制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game machine control circuit, and more particularly to a game machine control circuit for generating a random number used in a game.

【0002】〔発明の背景〕近年、遊技機、例えば、パ
チンコ遊技機等においては、遊技領域の略中央に配置さ
れる特別図柄表示装置での可変表示ゲームにより遊技の
興趣が高められている。
[Background of the Invention] In recent years, in gaming machines, for example, pachinko gaming machines and the like, amusement of a game has been enhanced by a variable display game with a special symbol display device arranged substantially in the center of a game area.

【0003】この可変表示ゲームは、例えば、所定の遊
技条件が成立した場合(通常、始動口への入賞時等)
に、特別図柄表示装置中に表示される図柄が変動表示を
開始するとともに、所定時間後に変動が停止し、停止時
の図柄が特定図柄で揃っていた場合を大当たりとするも
のが一般的であり、このような可変表示ゲームにおいて
は、大当たりの決定や、停止時の図柄(以下、停止図柄
という)の決定等は、確率的要素が盛り込まれ、偶然性
を伴うことにより、遊技に対する興趣を盛り上げてい
る。
In this variable display game, for example, when a predetermined game condition is satisfied (usually, when winning a prize at a starting opening).
In addition, while the symbols displayed in the special symbol display device start displaying fluctuations, the fluctuations stop after a predetermined period of time, and it is common to make a big hit when the symbols at the time of stopping are aligned with specific symbols. In such a variable display game, determination of a big hit, determination of a symbol at the time of stop (hereinafter, referred to as a stop symbol), and the like include probabilistic elements and are accompanied by a contingency, so that excitement for a game is raised. There is.

【0004】このため、大当たりの決定や、停止図柄の
決定等には、一様性及び不規則性を伴う乱数(大当たり
決定用の乱数、停止図柄決定用の乱数)が用いられ、こ
のような乱数は、遊技機制御回路によって生成される。
Therefore, a random number with a uniformity and irregularity (random number for determining jackpot, random number for determining stop symbol) is used for determination of jackpot, determination of stop symbol, and the like. The random number is generated by the gaming machine control circuit.

【0005】[0005]

【従来の技術】従来、このような乱数を生成する遊技機
制御回路としては、図8に示すようなケタ上がり方式の
カウンタを備えた大当たり判定装置がある。
2. Description of the Related Art Conventionally, as a game machine control circuit for generating such a random number, there is a jackpot determination device having a digit rising counter as shown in FIG.

【0006】図8は、大当たり判定装置の動作を説明す
るための図である。
FIG. 8 is a diagram for explaining the operation of the jackpot determining device.

【0007】図8に示す大当たり判定装置は、“00”
〜“234”までの値が規則的に1つずつ常時高速移動
しているケタ上がり方式のカウンタによって大当たりが
制御されており、大当たりとなるのは、所定のタイミン
グでセレクトされた値が、予め決められた1つの当選値
(この場合、“03”)となった場合であり、これによ
り、大当たりの確率は235分の1となっている。
The jackpot determining device shown in FIG. 8 is "00".
The big hits are controlled by the counter of the digit rising method in which the values up to “234” are regularly moving one by one at a high speed at all times. The big hit is that the value selected at a predetermined timing is preset. This is a case in which one determined winning value (in this case, “03”) is reached, and as a result, the jackpot probability is 1/235.

【0008】ちなみに、この大当たり判定が行われるタ
イミングは、一般に、遊技球の始動口入賞時であるが、
ケタ上がり方式のカウンタの1コマ移動する時間は、例
えば、0.004096秒といったごく短い期間であ
り、また、一巡周期も0.96256秒(=0.004
096×235)と十分に短いことから、乱数として用
いられている。
Incidentally, the timing of this jackpot determination is generally at the time of winning the starting opening of the game ball,
The time required to move one frame of the digit-up counter is a very short period, for example, 0.004096 seconds, and one cycle is 0.96256 seconds (= 0.004).
Since it is sufficiently short (096 × 235), it is used as a random number.

【0009】[0009]

【発明が解決しようとする課題】乱数というのは、値の
変移の仕方に何ら法則性を持たない変数であり、次に続
く値を予測することができない数列というのが、本来の
意味である。
Random numbers are variables that do not have any law in how values are changed, and the original meaning is a sequence whose values cannot be predicted. .

【0010】しかしながら、前述したケタ上がり方式の
カウンタにより生成される乱数というのは、カウンタの
値をセレクトするタイミング(例えば、始動口入賞時
等)がランダムであり、かつ、カウンタの一巡周期が短
いために、乱数として利用されているが、ケタ上がり方
式のカウンタによって生成される値は、ある一定の値で
加算(前述の例では、1つずつ加算)された規則性のあ
る等差数列となっているため、厳密には乱数とは呼べな
い。
However, the random number generated by the above-described digit-up counter is random in the timing of selecting the value of the counter (for example, at the time of winning of the starting mouth) and the cycle of the counter is short. For this reason, the value generated by the digit-up counter is used as a random number, but is a regular arithmetic sequence that is added at a certain fixed value (added one by one in the above example). Therefore, it cannot be strictly called a random number.

【0011】すなわち、可変表示ゲームでの遊技に対す
る興趣を盛り上げる偶然性の元となっている乱数は、統
計的に独立な数であることが好ましい。
That is, it is preferable that the random numbers, which are the sources of randomness that excite the interest in the game in the variable display game, are statistically independent numbers.

【0012】〔目的〕上記問題点に鑑み、本発明は、品
質の高い乱数を生成することを目的とする。
[Object] In view of the above problems, an object of the present invention is to generate a high-quality random number.

【0013】[0013]

【課題を解決するための手段】請求項1に記載する発明
は、図1に示すように、遊技機における遊技を制御する
とともに、該遊技に用いる乱数を生成する遊技機制御回
路1において、予め設定された複数個の任意値を初期値
として記憶する初期値記憶手段2と、該初期値記憶手段
2に記憶された複数個の初期値に対して所定の演算を施
して乱数を生成する乱数生成手段3と、を備え、前記乱
数生成手段3により生成された乱数を新たな初期値とし
て前記初期値記憶手段2に順次記憶させるとともに、前
記乱数生成手段3により該初期値記憶手段2に記憶され
た複数個の初期値に基づいて新たな乱数を生成すること
により、上記目的を達成している。
According to a first aspect of the present invention, as shown in FIG. 1, in a game machine control circuit 1 for controlling a game in a game machine and generating a random number used in the game, An initial value storage means 2 for storing a plurality of set arbitrary values as initial values, and a random number for performing a predetermined operation on the plurality of initial values stored in the initial value storage means 2 to generate a random number. The random number generated by the random number generating means 3 is sequentially stored in the initial value storing means 2 as a new initial value, and is stored in the initial value storing means 2 by the random number generating means 3. The above object is achieved by generating a new random number based on the plurality of initial values thus obtained.

【0014】この場合、請求項1に記載する発明に加え
て、請求項2に記載するように、自然数p,qは、1<
q<pの条件を満たし、生成すべき乱数のビット数をL
ビットとした場合、前記初期値記憶手段2は、前記p,
Lに基づいて乱数生成の元となる初期値の個数n(n<
p)を決定する初期値数決定部4と、前記p個分の格納
領域A0 ,A1 ,・・・,Ap-1 を有するとともに、該
初期値数決定部4により決定されたn個分の予め設定さ
れたLビットの任意値を初期値x0 ,x1,・・・,x
n-1 として該格納領域A0 ,A1 ,・・・,An-1 に格
納する初期値格納部5とを有し、前記乱数生成手段3
は、前記n,L,pに基づいて演算に必要な演算補助数
mを予め算出する第一演算部6と、該第一演算部6によ
り算出された演算補助数mと、前記初期値格納部5にお
ける格納領域A0 ,A1 ,・・・,An-1 に格納された
初期値x0 ,x1 ,・・・,xn-1 とに基づいて予め初
期値xn-1 を再計算する再計算部7と、前記n,p,m
に基づいて初期値xn ,xn+1 ,・・・,xp-1 を予め
算出する第二演算部8と、前記第一演算部6、前記再計
算部7、前記第二演算部8により初期値x0 ,x1 ,・
・・,xp-1 が確定した後、前記初期値格納部5におけ
る格納領域A0 ,A1 ,・・・,Ap-1 に格納された初
期値x0 ,x1 ,・・・,xp-1 と、前記p,qとに基
づいて生成すべき乱数を算出する第三演算部9とを有す
ることが有効であり、さらにこの場合、請求項2に記載
する発明に加えて、請求項3に記載するように、前記初
期値数決定部4により決定されるnは、p/Lの値以上
の最小の自然数であり、前記第一演算部6は、m=n×
L−pによりmを算出し、前記再計算部7は、m≠0の
場合、
In this case, in addition to the invention described in claim 1, as described in claim 2, the natural numbers p and q are 1 <
If the condition of q <p is satisfied and the number of bits of the random number to be generated is L
In the case of bits, the initial value storage means 2 stores the p,
The number of initial values n (n <n
p) and the p storage areas A 0 , A 1 , ..., A p−1 , and the n determined by the initial value number determination unit 4 The preset arbitrary values of L bits are set to initial values x 0 , x 1 , ..., X
The random number generating means 3 has an initial value storage 5 for storing n-1 in the storage areas A 0 , A 1 , ..., A n-1.
Is a first arithmetic unit 6 that calculates in advance the arithmetic auxiliary number m required for the operation based on the n, L, and p, the arithmetic auxiliary number m calculated by the first arithmetic unit 6, and the initial value storage storage area a 0 in part 5, a 1, ···, a n-1 stored in the initial value x 0, x 1, ···, x n-1 and the pre-initial value x n-1 based on Recalculating unit 7 for recalculating
, Second calculation unit 8 for pre-calculating initial values x n , x n + 1 , ..., X p-1 based on the above, the first calculation unit 6, the recalculation unit 7, and the second calculation unit. The initial values x 0 , x 1 , ...
.., x p-1 , after being determined, initial values x 0 , x 1 , ... Stored in the storage areas A 0 , A 1 , ..., A p-1 in the initial value storage unit 5. , X p−1, and a third calculation unit 9 for calculating a random number to be generated based on the p and q, and in this case, in addition to the invention described in claim 2, As described in claim 3, n determined by the initial value number determination unit 4 is a minimum natural number equal to or larger than a value of p / L, and the first calculation unit 6 is m = n ×.
If m ≠ 0, the recalculation unit 7 calculates m by Lp.

【0015】[0015]

【数4】 [Equation 4]

【0016】により、初期値xn−1 を再計算し、前
記第二演算部8は、
According to the above, the initial value x n-1 is recalculated, and the second calculation unit 8

【0017】[0017]

【数5】 [Equation 5]

【0018】により、初期値x,xn+1 ,・・・,
p-1 を算出し、前記第三演算部9は、
Thus, the initial values x n , x n + 1 , ...
x p−1 is calculated, and the third calculation unit 9

【0019】[0019]

【数6】 [Equation 6]

【0020】により、生成すべき乱数x,xp+1
・・・を算出することが好ましい。
The random numbers x p , x p + 1 ,
It is preferable to calculate ...

【0021】この場合、請求項2または請求項3に記載
する発明に加えて、請求項4に記載するように、前記第
三演算部9により算出された乱数xp ,xp+1 ,・・・
を、新たな初期値として前記初期値格納部5の格納領域
0 から格納領域A1 ,・・・,Ap-1に順次格納し、
格納領域Ap-1 に格納した後は、格納領域A0 から再度
順次格納することが有効である。
In this case, in addition to the invention described in claim 2 or claim 3, as described in claim 4, the random numbers x p , x p + 1 ,.・ ・
Are sequentially stored as new initial values from the storage area A 0 of the initial value storage unit 5 to the storage areas A 1 , ..., A p−1 ,
After storing in the storage area A p-1 , it is effective to store again sequentially from the storage area A 0 .

【0022】[0022]

【作用】請求項1記載の発明によれば、初期値記憶手段
に記憶された複数の初期値に基づいて乱数生成手段によ
り所定の演算を施して乱数が生成されるとともに、生成
された乱数が新たな初期値として初期値記憶手段に順次
記憶されることにより、従来のケタ上がり方式のカウン
タと比較して、ランダム性の高い高品位な乱数が生成さ
れる。
According to the first aspect of the present invention, the random number generation means performs a predetermined operation based on the plurality of initial values stored in the initial value storage means to generate a random number, and the generated random number is By sequentially storing the new initial value in the initial value storage means, a high-quality random number having high randomness is generated as compared with the conventional digit-up counter.

【0023】この場合、請求項2記載の発明によれば、
初期値数決定部により決定されるn個分の予め設定され
た初期値と、n個分の初期値に基づいて第一演算部、再
計算部、第二演算部により生成されるp−n個分の初期
値との合計p個の初期値が初期値格納部に格納され、初
期値格納部に格納されるp個の初期値に基づいて第三演
算部により乱数が生成されることにより、請求項1記載
の発明に加えて、容易に高品位な乱数が生成される。
In this case, according to the invention of claim 2,
Pn generated by the first calculation unit, the recalculation unit, and the second calculation unit based on the n initial values determined by the initial value number determination unit and the n initial values. A total of p initial values and a total of p initial values are stored in the initial value storage unit, and a random number is generated by the third operation unit based on the p initial values stored in the initial value storage unit. In addition to the invention described in claim 1, a high-quality random number is easily generated.

【0024】さらにこの場合、請求項3記載の発明によ
れば、初期値数決定部により決定されるnは、p/Lの
値以上の最小の自然数で、第一演算部により、m=n×
L−pの式に基づいてmが算出され、m≠0の場合、再
計算部により、上記〔数4〕の式に基づいて初期値x
n-1 が再計算され、第二演算部により、上記〔数5〕の
式に基づいて初期値xn ,xn+1 ,・・・,xp- 1 が算
出され、第三演算部により、上記〔数6〕の式に基づい
て乱数xp ,xp+ 1 ,・・・が生成されることにより、
前記第一演算部、前記再計算部、前記第二演算部により
最初にp個の初期値が求められた後、最終的な乱数の生
成時には、排他的論理和演算が実行されるだけとなるた
め、請求項2記載の発明に加えて、品質の高い乱数が高
速に生成される。
Further, in this case, according to the invention of claim 3, n determined by the initial value number determining unit is a minimum natural number equal to or larger than the value of p / L, and m = n by the first computing unit. ×
When m is calculated based on the equation of Lp, and m ≠ 0, the recalculation unit calculates the initial value x based on the equation of [Equation 4].
n-1 is recalculated, the second calculation unit calculates the initial values x n , x n + 1 , ..., X p- 1 based on the formula of the above [Formula 5], and the third calculation unit Then, the random numbers x p , x p + 1 , ... Are generated based on the formula of the above [Equation 6].
After p initial values are first obtained by the first operation unit, the recalculation unit, and the second operation unit, the exclusive OR operation is only executed when the final random number is generated. Therefore, in addition to the invention described in claim 2, a high-quality random number is generated at high speed.

【0025】また、請求項4記載の発明によれば、第三
演算部により算出された乱数xp ,xp+1 ,・・・を、
新たな初期値として初期値格納部の格納領域A0 から格
納領域A1 ,・・・,Ap-1 に順次格納し、格納領域A
p-1 に格納した後は、格納領域A0 から再度順次格納す
ることにより、乱数生成の元となる複数の初期値が更新
されるため、前述の請求項2または請求項3に記載する
発明に加えて、より品質の高い乱数が生成される。
According to the invention described in claim 4, the random numbers x p , x p + 1 , ...
A new initial value is sequentially stored from the storage area A 0 of the initial value storage section to the storage areas A 1 , ..., A p-1.
After being stored in p-1 , after being sequentially stored again from the storage area A 0 , a plurality of initial values that are the basis of random number generation are updated. Therefore, the invention described in claim 2 or 3 above. In addition, a higher quality random number is generated.

【0026】[0026]

【実施例】以下、本発明の好適な実施例を、図2〜図7
を参照して説明する。なお、図2〜図7において、図1
と同一部分には同一の符号を付す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to FIGS.
Will be described with reference to. 2 to 7, in FIG.
The same reference numerals are given to the same portions as.

【0027】まず、本実施例の構成を説明する。First, the configuration of this embodiment will be described.

【0028】図2は、本実施例の遊技機制御回路1を用
いたパチンコ遊技機における遊技盤10の正面図であ
る。
FIG. 2 is a front view of the gaming board 10 in the pachinko gaming machine using the gaming machine control circuit 1 of this embodiment.

【0029】本実施例におけるパチンコ遊技機の遊技盤
10面には、図2に示すように、ガイドレール11によ
って囲まれた遊技領域12が形成されており、遊技領域
12の略中央部位置に可変表示ゲームを行うための特別
図柄表示装置13が設けられ、特別図柄表示装置13の
下方位置には、特別図柄表示装置13での可変表示ゲー
ムにおいて、大当たり発生時に特別遊技を行わせるため
の変動入賞装置(大入賞口)14が設けられている。
As shown in FIG. 2, a game area 12 surrounded by guide rails 11 is formed on the surface of the game board 10 of the pachinko game machine in this embodiment, and the game area 12 is located at a substantially central position. A special symbol display device 13 for performing a variable display game is provided, and in a position below the special symbol display device 13, in a variable display game on the special symbol display device 13, a variation for performing a special game when a big hit occurs. A winning device (big winning opening) 14 is provided.

【0030】また、変動入賞装置(大入賞口)14の上
方位置には第1種始動口15が設けられている。
A first-type starting port 15 is provided above the variable winning device (big winning port) 14.

【0031】特別図柄表示装置13における可変表示ゲ
ームは、遊技球発射装置(図示せず)により遊技領域1
2内に導かれた遊技球が第1種始動口15に入賞するこ
とを条件として、特別図柄表示装置13中に表示されて
いる、左図柄、中図柄、右図柄の3図柄が変動表示を開
始するとともに、所定時間後(5秒以上経過後)に左図
柄、右図柄、中図柄の順に変動が停止し、停止時に3図
柄が特定図柄で揃っていた場合に大当たりとするもので
あり、大当たりの決定や、停止図柄の決定等は、遊技機
制御回路1によって生成される乱数に基づいて行われる
ことにより、可変表示ゲームに偶然性を伴った確率的要
素を盛り込み、遊技に対する興趣を盛り上げるものであ
る。
The variable display game on the special symbol display device 13 is a game area 1 by a game ball launching device (not shown).
On condition that the game ball guided in 2 wins the first type starting opening 15, the three symbols of the left symbol, the middle symbol, and the right symbol displayed in the special symbol display device 13 are displayed in a variable display. With the start, after a predetermined time (after 5 seconds or more), the left symbol, the right symbol, the variation of the medium symbol stops in order, and when the three symbols are aligned with the specific symbol at the time of stop, it is a big hit. The jackpot decision, the stop symbol decision, etc. are performed based on the random number generated by the gaming machine control circuit 1, so that the variable display game includes a stochastic element accompanied by contingency, and excites the interest of the game. Is.

【0032】図3は、本実施例における遊技機制御回路
1を含むパチンコ遊技機の要部構成を示すブロック図で
ある。
FIG. 3 is a block diagram showing a main configuration of a pachinko gaming machine including the gaming machine control circuit 1 in this embodiment.

【0033】図3において、本実施例におけるパチンコ
遊技機は、遊技機制御回路1、第1種始動スイッチ2
1、継続スイッチ22、カウントスイッチ23、ローパ
スフィルタ24、バッファゲート25、出力ポート2
6、ドライバ27、変動入賞装置(大入賞口)14を備
えている。なお、図3中、Bはバスである。
In FIG. 3, the pachinko gaming machine in this embodiment is a gaming machine control circuit 1, a first type starting switch 2
1, continuous switch 22, count switch 23, low-pass filter 24, buffer gate 25, output port 2
6, a driver 27 and a variable winning device (big winning opening) 14 are provided. In FIG. 3, B is a bus.

【0034】遊技機制御回路1は、所定の確率(本実施
例の場合、245分の1の確率)の一様乱数を生成する
ためのものであり、乱数生成ブロック1a、CPU(Ce
ntral Processing Unit )1b、分周回路1c、ROM
(Read Only Memory)1d、RAM(Random Access Me
mory)1eから構成されている。
The gaming machine control circuit 1 is for generating uniform random numbers with a predetermined probability (in the case of this embodiment, a probability of 1/245), a random number generation block 1a, a CPU (Ce
ntral Processing Unit) 1b, frequency divider 1c, ROM
(Read Only Memory) 1d, RAM (Random Access Me)
mory) 1e.

【0035】ここで、乱数生成ブロック1aは、初期値
記憶手段2、乱数生成手段3からなり、初期値記憶手段
2は、初期値数決定部4と、初期値格納部5とから構成
され、乱数生成手段3は、第一演算部6と、再計算部7
と、第二演算部8と、第三演算部9とから構成されてい
る。また、遊技機制御回路1は、ホール(遊技店)の管
理装置に対して、例えば、第1種始動口15への入賞、
可変表示ゲームの開始、可変表示ゲームにおける大当た
り等の各種情報を出力する機能も有している。本実施例
により生成される乱数では、2つのパラメータp,qを
用意する必要がある。この2つの値p,qは、正の数
で、かつ、1<q<pの条件を満たす数であれば、どの
ような数でもよいが、以下の説明では、バラつきのよい
乱数を出すのに経験的に知られているp,qの組み合わ
せである、 (p,q)=(89,38) (p,q)=(250,103) (p,q)=(521,32) の中から(p,q)=(89,38)を選択し、本実施
例における大当たり確率は1/245であり、245<
256であることから“0”〜“244”までの数字を
8ビットで表せるため、生成すべき乱数のビット数をL
(=8)ビットとした場合について説明する。
Here, the random number generation block 1a comprises an initial value storage means 2 and a random number generation means 3, and the initial value storage means 2 comprises an initial value number determination section 4 and an initial value storage section 5, The random number generation means 3 includes a first calculation unit 6 and a recalculation unit 7.
And a second calculation unit 8 and a third calculation unit 9. In addition, the gaming machine control circuit 1, for example, to the management device of the hall (gaming store), winning the first type starting port 15,
It also has a function of outputting various information such as the start of the variable display game and the jackpot in the variable display game. In the random number generated in this embodiment, it is necessary to prepare two parameters p and q. These two values p and q may be any numbers as long as they are positive numbers and satisfy the condition of 1 <q <p. In the following description, random numbers with good dispersion are output. Which is an empirically known combination of p and q, (p, q) = (89,38) (p, q) = (250,103) (p, q) = (521,32) (P, q) = (89, 38) is selected from the inside, and the jackpot probability in this embodiment is 1/245, and 245 <
Since it is 256, the number from “0” to “244” can be represented by 8 bits, so the number of bits of the random number to be generated is L
The case of (= 8) bits will be described.

【0036】初期値記憶手段2は、本実施例における乱
数生成のための初期値を複数(この場合、n個)記憶す
るためのものであり、初期値数決定部4は、p=89,
L=8に基づいてp/Lの値以上の最小の自然数、すな
わち、89/8=11.125から“12”を乱数生成
の元となる初期値の個数n=12として決定し、初期値
格納部5は、89個分の格納領域A0 ,A1 ,・・・,
88を有し、初期値数決定部4により決定された12個
分の各格納領域A0 ,A1 ,・・・,A11に、予め設定
された8ビットの任意値を初期値x0 ,x1 ,・・・,
11としてそれぞれ格納するものである。この場合、初
期値格納部5に格納される初期値としては、起動時にC
PU1bにより8ビットカウンタが駆動されるととも
に、このカウンタ値が所定タイミングで12回読み出さ
れ、読み出された値をそれぞれ12個分、初期値x0
1 ,・・・,x11として記憶するものであり、以下で
は、初期値x0 ,x1 ,・・・,x11に“1”,
“3”,“5”,“7”,“11”,“13”,“1
7”,“19”,“23”,“29”,“31”,“3
7”がそれぞれ格納されているものとして説明する。
The initial value storage means 2 is for storing a plurality of initial values (n in this case) for random number generation in the present embodiment, and the initial value number determination unit 4 is p = 89,
Based on L = 8, the smallest natural number equal to or larger than the value of p / L, that is, "12" is determined from 89/8 = 11.125 as the number of initial values n = 12 that is the source of random number generation, and the initial value is determined. The storage unit 5 has 89 storage areas A 0 , A 1 , ...,
Has A 88, the storage area of the 12 pieces of which are determined by the initial value number determination unit 4 A 0, A 1, ··· , the A 11, the initial value x any value of 8 bits which is set in advance 0 , x 1 , ...,
It is stored as x 11 . In this case, the initial value stored in the initial value storage unit 5 is C at startup.
The PU1b drives the 8-bit counter, the counter value is read 12 times at a predetermined timing, and the read values for 12 pieces each are initialized to an initial value x 0 ,
x 1, · · ·, it is those stored as x 11, in the following, the initial value x 0, x 1, · · ·, the x 11 "1",
"3", "5", "7", "11", "13", "1"
7 ”,“ 19 ”,“ 23 ”,“ 29 ”,“ 31 ”,“ 3 ”
In the following description, it is assumed that each 7 "is stored.

【0037】乱数生成手段3は、初期値格納部5に格納
された12個の初期値x0 ,x1 ,・・・,x11に基づ
いて新たな初期値及び乱数を生成するものであり、具体
的には、第一演算部6によりm=n×L−pの式に基づ
いて演算補助数m=7(=12×8−89)を予め算出
し、再計算部7により演算補助数mがm≠0の場合にだ
け、乱数周期を最大周期2P-1 (この場合、288)とす
るために与えた初期値の足りないビット数を補足するた
めの計算である〔数7〕の式に基づいて初期値x11を再
計算するものであり、これによって、初期値x11の値
は、初期の“37”から“159”(=((1SHR
7)XOR31)OR(37SHL7))に書き換えら
れる。
The random number generation means 3 generates new initial values and random numbers based on the twelve initial values x 0 , x 1 , ..., X 11 stored in the initial value storage unit 5. Specifically, the first calculation unit 6 calculates in advance the calculation auxiliary number m = 7 (= 12 × 8-89) based on the formula of m = n × L−p, and the recalculation unit 7 calculates the calculation auxiliary number. Only when the number m is m ≠ 0, is the calculation for supplementing the number of bits lacking the initial value given in order to set the random number period to the maximum period 2 P-1 (in this case, 2 88 ). 7] The initial value x 11 is recalculated based on the equation [7], whereby the initial value x 11 changes from the initial value of “37” to “159” (= ((1SHR
7) Rewritten as XOR31) OR (37SHL7)).

【0038】[0038]

【数7】 [Equation 7]

【0039】そして、第二演算部8は、初期値x0 〜x
11と〔数8〕とに基づいて初期値x12,x13,・・・,
88を算出し、初期値格納部5の格納領域A0 ,A1
・・・,Ap-1 に格納する。
Then, the second calculation unit 8 sets the initial values x 0 to x.
Based on 11 and [Equation 8], initial values x 12 , x 13 , ...,
x 88 is calculated, and the storage areas A 0 , A 1 , and
..., stored in A p-1 .

【0040】[0040]

【数8】 [Equation 8]

【0041】第三演算部9は、初期値格納部5の格納領
域A0 ,A1 ,・・・,Ap-1 に格納された初期値
0 ,・・・,x88と〔数9〕とに基づいて生成すべき
乱数を算出するものであり、この場合、第三演算部9
は、8ビット値に基づく値(すなわち、最大256)の
乱数を生成するため、本実施例における大当たり確率に
基づく値“0”〜“244”を得るために、最終出力段
階で“245”の剰余を乱数値として出力する。
The third calculation unit 9, the storage area A 0 of the initial value storage unit 5, A 1, ···, A p-1 stored in the initial value x 0, · · ·, and x 88 [equation 9] is used to calculate a random number to be generated. In this case, the third calculation unit 9
Generates a random number having a value based on an 8-bit value (that is, a maximum of 256). Therefore, in order to obtain values “0” to “244” based on the jackpot probability in the present embodiment, “245” of the final output stage is used. Output the remainder as a random number value.

【0042】[0042]

【数9】 [Equation 9]

【0043】CPU1bは、他の各種回路を制御する遊
技機制御回路1の中枢をなす8ビットのマイクロプロセ
ッサであり、後述するリセット信号に基づいてリセット
割込処理により、1シーケンス単位でROM1d内に格
納されたプログラム処理手順に基づいて各種プログラム
処理を実行するものである。また、遊技に用いる乱数を
必要とする場合、乱数生成ブロック1aを制御すること
により、乱数を得るものである。
The CPU 1b is an 8-bit microprocessor which is the center of the gaming machine control circuit 1 for controlling various other circuits, and is stored in the ROM 1d in a sequence unit by a reset interrupt process based on a reset signal described later. Various program processes are executed based on the stored program process procedure. When a random number used in the game is required, the random number generation block 1a is controlled to obtain the random number.

【0044】分周回路1cは、クロックオシレータから
出力されるクロックパルスを分周して2msec毎のリ
セット信号を生成し、このリセット信号をCPU1bに
供給するものである。
The frequency divider circuit 1c divides the clock pulse output from the clock oscillator to generate a reset signal every 2 msec, and supplies this reset signal to the CPU 1b.

【0045】ROM1dは、CPU1bによって利用さ
れる各種制御プログラムやデータ等を格納する半導体メ
モリであり、RAM1eは、CPU1bにおけるプログ
ラム処理実行中に利用されるプログラムデータ等を格納
したり、遊技に関連するデータを一時的に記憶し、作業
領域として利用される半導体メモリである。
The ROM 1d is a semiconductor memory for storing various control programs and data used by the CPU 1b, and the RAM 1e stores program data and the like used during execution of program processing in the CPU 1b and is related to games. A semiconductor memory that temporarily stores data and is used as a work area.

【0046】変動入賞装置(大入賞口)14は、第1種
始動口15への入賞タイミングに基づいた可変表示ゲー
ムの大当たり発生時に開放され、遊技者に対して特別遊
技の機会を与え、遊技者に多くの賞球獲得の機会を与え
るものである。
The variable winning device (big winning opening) 14 is opened when a big hit occurs in the variable display game based on the winning timing of the first type starting opening 15, and gives the player a chance of a special game to play. This gives the player many opportunities to win prize balls.

【0047】第1種始動スイッチ21は、第1種始動口
15内に設けられ、遊技球の入賞を検出するスイッチで
ある。
The first type starting switch 21 is a switch which is provided in the first type starting opening 15 and detects the winning of a game ball.

【0048】継続スイッチ22及びカウントスイッチ2
3は、共に変動入賞装置(大入賞口)14内に設けられ
た近接スイッチにより構成され、継続スイッチ22は、
変動入賞装置(大入賞口)14内の特定領域(Vゾー
ン)を通過する通過球を検出するものであり、カウント
スイッチ23は、変動入賞装置(大入賞口)14内に入
賞するすべての入賞球を検出するものである。これらの
スイッチ22,23からの検出信号に基づいて10カウ
ント不正防止処理がなされる。
Continuation switch 22 and count switch 2
3 is a proximity switch provided in the variable winning device (big winning opening) 14, and the continuation switch 22 is
The count switch 23 detects a passing ball that passes through a specific area (V zone) in the variable winning device (big winning opening) 14, and the count switch 23 wins all the winnings in the variable winning device (big winning opening) 14. It detects a sphere. The 10-count fraud prevention processing is performed based on the detection signals from the switches 22 and 23.

【0049】ローパスフィルタ24は、第1種始動スイ
ッチ21、継続スイッチ22、カウントスイッチ23か
らの出力信号が入力されるとともに、遊技球の排出を制
御する排出制御回路(図示せず)から出力される要求信
号が入力され、これら各信号をパルス波として整形して
出力するものであり、バッファゲート25は、ローパス
フィルタ24により整形されたパルス波を増幅してバス
Bに出力するものである。
The low-pass filter 24 receives the output signals from the first type starting switch 21, the continuation switch 22 and the count switch 23, and also outputs from a discharge control circuit (not shown) which controls the discharge of the game balls. Request signal is input, and each of these signals is shaped and output as a pulse wave, and the buffer gate 25 amplifies the pulse wave shaped by the low-pass filter 24 and outputs the amplified pulse wave to the bus B.

【0050】出力ポート26は、バスBを介して入力さ
れる各種信号をドライバ27に出力するものであり、ド
ライバ27は、出力ポート26から入力される各種信号
に基づいて例えば、変動入賞装置(大入賞口)14を駆
動するための駆動制御信号を出力したり、また、例え
ば、ホール側の管理装置等に出力する大当たり信号,特
図回動信号,始動口入賞信号や、特別図柄表示装置13
の制御回路に出力するデータ信号,制御コード信号,ス
トローブ信号、また、排出制御回路(図示せず)に出力
する送信クロック信号,賞球データ信号等のその他制御
信号を出力するものである。
The output port 26 outputs various signals input via the bus B to the driver 27. The driver 27 uses, for example, a variable winning apparatus (on the basis of the various signals input from the output port 26). The driving control signal for driving the special winning opening 14 is output, and, for example, a jackpot signal, a special figure rotation signal, a starting opening winning signal, or a special symbol display device that is output to a hall-side management device or the like. Thirteen
Other control signals such as a data signal, a control code signal, and a strobe signal to be output to the control circuit, a transmission clock signal to be output to the discharge control circuit (not shown), and a prize ball data signal.

【0051】図4は、図3に代わる遊技機制御回路1を
含むパチンコ遊技機の要部構成を示すブロック図であ
る。
FIG. 4 is a block diagram showing a main configuration of a pachinko gaming machine including a gaming machine control circuit 1 which replaces FIG.

【0052】すなわち、図3に示す例では、乱数生成ブ
ロック1aとして、初期値記憶手段2、乱数生成手段3
をそれぞれ独立して設けた構成となっていたが、図4に
示す例のように、CPU1bに初期値記憶手段2、乱数
生成手段3の各機能を持たせるように構成してもよく、
この場合、CPU1bは、起動時に内部カウンタを駆動
し、このカウンタ値を所定タイミングで読み出すととも
に、読み出した値を12個分、初期値として内部レジス
タ等に記憶し、これらの初期値に対して上記〔数7〕〜
〔数9〕に基づいて乱数となる8ビット値を求め、“2
45”で割った余りを乱数値として出力することで、一
様乱数を生成する。
That is, in the example shown in FIG. 3, the initial value storage means 2 and the random number generation means 3 are used as the random number generation block 1a.
However, as in the example shown in FIG. 4, the CPU 1b may be configured to have the functions of the initial value storage means 2 and the random number generation means 3, respectively.
In this case, the CPU 1b drives an internal counter at the time of startup, reads the counter value at a predetermined timing, stores the read values of 12 values in an internal register or the like as initial values, and stores the above values in the above [Equation 7] ~
An 8-bit value that is a random number is calculated based on [Equation 9], and "2
A uniform random number is generated by outputting the remainder divided by 45 "as a random number value.

【0053】次に、本実施例の動作(作用)を説明す
る。
Next, the operation (action) of this embodiment will be described.

【0054】上記構成において、まず、ハンドル操作に
より遊技球発射装置(図示せず)から発射された遊技球
は、ガイドレール11に案内されて遊技盤10中の遊技
領域12に発射される。
In the above structure, first, the game ball launched from the game ball launching device (not shown) by the handle operation is guided by the guide rail 11 and launched into the game area 12 in the game board 10.

【0055】遊技機制御回路1では、第1種始動スイッ
チ21の入力の有無を監視しており、遊技球が第1種始
動口15に入賞した場合、第1種始動スイッチ21にお
いて遊技球の入賞が検出されるとともに、検出信号のチ
ャタリングの除去や論理変換等が行われて入力処理が行
われる。また、第1種始動口15に遊技球の入賞が検出
された場合には、所定の記憶領域(以下、保留エリアと
いう)に、入賞した遊技球の数が4つ分まで記憶される
とともに、可変表示ゲームに用いられる入賞時の乱数の
値も保留エリアに一時的に保管される。ちなみに、可変
表示ゲームにおける大当たりを決定するための乱数は、
遊技機制御回路1中の乱数生成ブロック1aにより生成
される。
In the gaming machine control circuit 1, the presence or absence of the input of the first type starting switch 21 is monitored, and when the game ball wins the first type starting opening 15, the first type starting switch 21 turns on the game ball. When a winning is detected, chattering of the detection signal is removed, logic conversion is performed, and input processing is performed. In addition, when the winning of the game sphere is detected in the first type starting opening 15, the number of the game spheres that won the prize is stored in a predetermined storage area (hereinafter referred to as a reserve area) up to four, and The value of the random number at the time of winning used in the variable display game is also temporarily stored in the holding area. By the way, the random number for determining the jackpot in the variable display game is
It is generated by the random number generation block 1a in the gaming machine control circuit 1.

【0056】そして、第1種始動口15への遊技球の入
賞の記憶、すなわち、保留エリアに保管されたデータに
基づいて特別図柄表示装置13において可変表示ゲーム
が開始される。
Then, the variable display game is started in the special symbol display device 13 on the basis of the storage of the winning of the game ball into the first type starting opening 15, that is, based on the data stored in the holding area.

【0057】可変表示ゲーム処理において、遊技機制御
回路1は、例えば、通常動作処理、自動停止時間の
終了監視処理、第一図柄の停止監視処理、第二図柄
の停止監視及びリーチ判定処理、第三図柄の停止監視
処理、図柄判定処理、動作の終了監視処理、ハズ
レ動作処理、大当たり動作処理等の各処理を実行す
る。
In the variable display game process, the gaming machine control circuit 1 is, for example, a normal operation process, an automatic stop time end monitoring process, a first symbol stop monitoring process, a second symbol stop monitoring and reach determination process, Each process such as three symbol stop monitoring process, symbol determination process, motion end monitoring process, losing motion process, and jackpot motion process is executed.

【0058】この場合、前述の大当たりの決定と同様
に、可変表示ゲームにおける停止図柄も、遊技機制御回
路1中の乱数生成ブロック1aにより生成される乱数に
よって確定される。
In this case, the stop symbol in the variable display game is also determined by the random number generated by the random number generation block 1a in the gaming machine control circuit 1, as in the jackpot determination described above.

【0059】図5は、特別図柄表示装置13における各
図柄表示領域A,B,Cを示す図である。
FIG. 5 is a diagram showing each symbol display area A, B, C in the special symbol display device 13.

【0060】前述の保留エリアは、遊技機制御回路1の
RAM1e内に設けられており、この保留エリアは、図
5に示すように、特別図柄表示装置13における各図柄
表示領域A,B,Cに対応する停止図柄の記憶領域とし
て、リセット割り込み毎に順次更新される。そして、各
図柄のデータは、CPU1bによって大当りの図柄であ
るか、あるいは、ハズレ図柄であるかが判断され、大当
り図柄であると判断されたときには前記RAM1eの大
当り格納領域に記憶され、ハズレ図柄であるときには前
記RAM1eのハズレ格納領域に記憶される。
The above-mentioned holding area is provided in the RAM 1e of the gaming machine control circuit 1, and this holding area is, as shown in FIG. 5, each symbol display area A, B, C in the special symbol display device 13. As a storage area of the stop symbol corresponding to, the value is sequentially updated for each reset interrupt. Then, the data of each symbol is determined by the CPU 1b whether it is a big hit symbol or a lost symbol. At some time, it is stored in the lost storage area of the RAM 1e.

【0061】一方、遊技機制御回路1では、前述したよ
うに、大当り決定の乱数に基づいて当りかハズレかを判
断し、当りの場合には、大当り格納領域に記憶されてい
る当り図柄により停止図柄を確定するとともに、ハズレ
の場合には、ハズレ格納領域に記憶されているハズレ図
柄により停止図柄を確定する。
On the other hand, in the gaming machine control circuit 1, as described above, it is determined whether or not the hit is based on the random number for determining the big hit, and in the case of hitting, the hit symbol stored in the big hit storage area is stopped. In addition to confirming the symbol, in the case of loss, the stop symbol is determined by the lost symbol stored in the loss storage area.

【0062】そして、可変表示ゲーム処理において設定
される特別図柄表示装置13に関するデータは、表示器
制御処理によって表示器制御回路(図示せず)に出力さ
れるようになっている。
The data relating to the special symbol display device 13 set in the variable display game process is output to the display control circuit (not shown) by the display control process.

【0063】図6,7は、遊技機制御回路1によるパチ
ンコ遊技機の制御処理手順を示すフローチャートであ
る。
6 and 7 are flow charts showing the control processing procedure of the pachinko gaming machine by the gaming machine control circuit 1.

【0064】制御処理が開始されると、まず、初期情報
の設定(例えば、スタックポインタの設定、RAM1e
に対するアクセス許可、リセット信号のクリア等)が行
われるとともに(ステップS1)、CPU1bによって
内部カウンタの値が所定タイミングで読み出され、この
カウンタ値を“245”で割った余りが初期値として1
2個分、初期値格納部5における格納領域A0 ,A1
・・・,An-1 に格納される。
When the control process is started, first, the initial information is set (for example, the stack pointer is set, the RAM 1e is set).
Access permission, reset signal clearing, etc.) are performed (step S1), the value of the internal counter is read by the CPU 1b at a predetermined timing, and the remainder obtained by dividing this counter value by “245” is set to 1 as the initial value.
Two storage areas A 0 , A 1 , in the initial value storage unit 5,
..., stored in A n-1 .

【0065】次いで、パチンコ遊技機に対する最初の電
源投入か否かがチェックされ(ステップS2)、ここ
で、電源スイッチの操作によりパチンコ遊技機に電力が
供給されたことが検出された場合、CPU1bにより使
用されるレジスタやRAM1eが初期化されるととも
に、電源投入時におけるメモリ内容を確認するために必
要な時間であるウエイト時間を設定した後(ステップS
3)、ウエイト時間処理によりウエイト時間が更新され
(ステップS4)、CPU1bは割り込み待ちの状態と
なる。
Next, it is checked whether or not the power is turned on for the first time for the pachinko gaming machine (step S2), and if it is detected that the pachinko gaming machine is supplied with power by the operation of the power switch, the CPU 1b causes the pachinko gaming machine to operate. After the registers used and the RAM 1e are initialized, a wait time, which is the time required to confirm the memory contents when the power is turned on, is set (step S
3) Then, the wait time is updated by the wait time process (step S4), and the CPU 1b is in a state of waiting for an interrupt.

【0066】一方、上記ステップS2の処理において、
電源投入が検出されない場合、RAM1eを含むメモリ
の検査、すなわち、メモリに対する異常の有無がチェッ
クされ(ステップS5)、メモリに異常が検出される
と、上記ステップS3,S4の処理を経てCPU1bは
割り込み待ちの状態となる。
On the other hand, in the processing of step S2,
If the power-on is not detected, the memory including the RAM 1e is inspected, that is, the presence or absence of an abnormality in the memory is checked (step S5). If the abnormality is detected in the memory, the CPU 1b interrupts through the processes of steps S3 and S4. It will be in a waiting state.

【0067】そして、上記ステップS5の処理におい
て、メモリに異常が検出されない場合は、遊技機制御回
路1は排出制御回路(図示せず)との間で賞球データに
関する通信処理による賞球制御が行われるとともに(ス
テップS6)、可変表示ゲームにおける大当たり確率を
設定する確率設定処理が行われる(ステップS7)。
When no abnormality is detected in the memory in the process of step S5, the gaming machine control circuit 1 performs the prize ball control by the communication process regarding the prize ball data with the discharge control circuit (not shown). While being performed (step S6), probability setting processing for setting the jackpot probability in the variable display game is performed (step S7).

【0068】次いで、上記ステップS3で設定された電
源投入時のウエイト時間が終了したか否かがチェックさ
れ(ステップS8)、ウエイト時間が終了していない場
合は、上記ステップS4の処理を経てCPU1bは割り
込み待ちの状態となり、ウエイト時間が終了している場
合は、各種サブルーチン処理でセットされた出力データ
を出力する出力処理が行われ(ステップS9)、可変表
示ゲームにおける当たり・ハズレを決定するために、乱
数生成ブロック1aによって初期値格納部5に格納され
た初期値x0 ,x1 ,・・・,xp-1 に基づいて新たな
乱数が生成され、乱数更新処理により乱数の更新が行わ
れるとともに(ステップS10)、入力処理が行われる
(ステップS11)。
Then, it is checked whether or not the power-on wait time set in step S3 has ended (step S8). If the wait time has not ended, the CPU 1b goes through the process of step S4. Waits for an interrupt, and when the wait time is over, output processing for outputting the output data set in various subroutine processing is performed (step S9) to determine the hit / miss in the variable display game. , A new random number is generated based on the initial values x 0 , x 1 , ..., X p-1 stored in the initial value storage unit 5 by the random number generation block 1a, and the random number is updated by the random number update process. While being performed (step S10), input processing is performed (step S11).

【0069】以下、ランプ電源やソレノイド電源等の電
源電圧の監視を行うパワーフェール監視処理(ステップ
S12)、カウントスイッチ入賞監視処理(ステップS
13)、継続スイッチ入賞監視処理(ステップS1
4)、第1種始動口15内の特別図柄作動スイッチ入賞
監視処理(ステップS15)、不正監視処理(ステップ
S16)が行われた後、各シーケンスを効率良く処理す
るためのイベントカウンタの値に基づいて分岐処理が行
われる(ステップS17)。
In the following, a power fail monitoring process (step S12) for monitoring the power source voltage of the lamp power source, the solenoid power source, etc., a count switch winning prize monitoring process (step S).
13), continuation switch winning a prize monitoring process (step S1)
4), after the special symbol operation switch prize monitoring process (step S15) in the first type starting port 15 and fraud monitoring process (step S16) are performed, the value of the event counter for efficiently processing each sequence is set. Based on this, branching processing is performed (step S17).

【0070】すなわち、カウンタ値が「0」の場合、音
声合成処理(ステップS18)、カウンタ値が「1」の
場合、LED編集処理(ステップS19)、カウンタ値
が「2」の場合、ランプ編集処理(ステップS20)、
カウンタ値が「3」の場合、可変表示ゲーム処理(ステ
ップS21)、カウンタ値が「4」の場合、図柄制御編
集処理(ステップS22)、カウンタ値が「5」の場
合、データ転送処理(ステップS23)、カウンタ値が
「6」の場合、外部情報編集処理(ステップS24)、
カウンタ値が「7」の場合、入力情報制御処理(ステッ
プS25)が、それぞれ行われる。
That is, when the counter value is "0", the voice synthesis process (step S18), when the counter value is "1", the LED edit process (step S19), and when the counter value is "2", the lamp edit process is performed. Processing (step S20),
If the counter value is "3", the variable display game process (step S21), if the counter value is "4", the symbol control editing process (step S22), if the counter value is "5", the data transfer process (step) S23), if the counter value is "6", the external information editing process (step S24),
When the counter value is "7", the input information control process (step S25) is performed.

【0071】次いで、表示器制御回路に対する表示デー
タの設定処理が行われ(ステップS26)、上記ステッ
プS21の処理において利用された乱数データが新たな
初期値として初期値格納部5の所定の格納領域に格納さ
れ(ステップS27)、音編集出力処理が行われて(ス
テップS28)、CPU1bは割り込み待ちの状態とな
る。
Next, the display data setting process for the display control circuit is performed (step S26), and the random number data used in the process of step S21 is used as a new initial value in a predetermined storage area of the initial value storage unit 5. (Step S27), the sound edit output process is performed (step S28), and the CPU 1b enters a state of waiting for an interrupt.

【0072】そして、前述したリセット信号に基づいて
CPU1bは割込待ちの状態から復帰するようになって
いる。
Then, based on the above-mentioned reset signal, the CPU 1b is designed to recover from the interrupt waiting state.

【0073】以下では、本実施例における具体的な乱数
の生成を説明する。
The generation of a specific random number in this embodiment will be described below.

【0074】前述のように、初期値記憶手段2では、初
期値数決定部4により、乱数を生成するために必要な初
期値の数n(この場合、n=12)が求められ、この個
数分の初期値x0 ,x1 ,・・・,x11として、例え
ば、“1”,“3”,“5”,“7”,“11”,“1
3”,“17”,“19”,“23”,“29”,“3
1”,“37”が初期値格納部5の格納領域A0
1 ,・・・,An-1 に格納される。
As described above, in the initial value storage means 2, the initial value number determining unit 4 determines the number n (in this case, n = 12) of initial values necessary for generating a random number, and this number is calculated. As initial values of minutes x 0 , x 1 , ..., X 11 , for example, “1”, “3”, “5”, “7”, “11”, “1”
3 ”,“ 17 ”,“ 19 ”,“ 23 ”,“ 29 ”,“ 3 ”
1 ”and“ 37 ”are storage areas A 0 of the initial value storage unit 5,
It is stored in A 1 , ..., A n-1 .

【0075】次に、乱数生成手段3の第一演算部6によ
り演算補助数m(この場合、m=7)が算出され、m≠
0であるため、再計算部7により、上記〔数7〕に基づ
いて初期値x11の値が再計算されるとともに、x11
“37”からx11=“159”に書き換えられ、第二演
算部8により上記〔数8〕に基づいて初期値x12
13,・・・,x88が算出され、乱数生成に必要な初期
値x0 〜x88が求められる。
Next, the first operation unit 6 of the random number generation means 3 calculates the operation auxiliary number m (m = 7 in this case), and m ≠
Since it is 0, the recalculation unit 7 recalculates the value of the initial value x 11 based on the above [Equation 7], and x 11 =
“37” is rewritten to x 11 = “159”, and the second calculation unit 8 calculates the initial value x 12 , based on the above [Equation 8].
x 13 , ..., X 88 are calculated, and initial values x 0 to x 88 necessary for random number generation are obtained.

【0076】以下乱数の生成は、第三演算部9により初
期値格納部5の格納領域A0 ,A1,・・・,Ap-1
格納される89個の初期値x0 ,,x1 ,・・・,x
p-1 と上記〔数9〕とに基づいて生成すべき乱数が算出
され、最終出力段階で“245”の剰余を乱数値として
出力される。
In the following, the random number is generated by 89 third initial values x 0 , which are stored in the storage areas A 0 , A 1 , ..., A p-1 of the initial value storage unit 5 by the third arithmetic unit 9. x 1 , ..., x
A random number to be generated is calculated based on p-1 and the above [Equation 9], and the remainder of "245" is output as a random number value in the final output stage.

【0077】そして、第三演算部9によって算出される
乱数x89,x90,・・・は、新たな初期値として、例え
ば、x89はx0 として格納領域A0 に、また、x90はx
1 として格納領域A1 に順次格納され、すなわち、t=
127のときに上記〔数9〕に必要となる初期値x89
格納領域A0 に初期値x0 として格納されることにな
る。この場合、格納領域A88に値が格納された後は、再
度格納領域A0 から格納することにより、格納領域を無
制限に確保しなくてもよい。
The random numbers x 89 , x 90 , ... Calculated by the third calculation unit 9 are new initial values, for example, x 89 is x 0 in the storage area A 0 , and x 90 is Is x
Sequentially stored in the storage area A 1 as 1 , that is, t =
At 127, the initial value x 89 required for the above [Equation 9] is stored in the storage area A 0 as the initial value x 0 . In this case, after the value is stored in the storage area A 88 , it is not necessary to secure the storage area indefinitely by storing again from the storage area A 0 .

【0078】パチンコ遊技機において、従来のケタ上が
り方式のカウンタにより得られる乱数は、遊技球が始動
口に入賞するタイミングで得られたカウンタ値であった
が、本実施例では、1回目の入賞時に乱数x89が算出さ
れ、以後2回目の入賞時に乱数x90、3回目の入賞時に
乱数x91、・・・が算出されるといった形で順次乱数が
生成される。
In the pachinko gaming machine, the random number obtained by the conventional digit-up counter is the counter value obtained at the timing when the game ball wins the starting opening, but in the present embodiment, the first winning At this time, a random number x 89 is calculated, and thereafter, a random number x 90 is calculated at the second winning, a random number x 91 is calculated at the third winning, and so on.

【0079】すなわち、図8に示す従来のケタ上がり方
式のカウンタで得られる乱数列は、規則正しい等差数列
であったが、本実施例では、複数の初期値に基づいて乱
数列が生成されるため、ランダムな乱数列を生成するこ
とができる。
That is, the random number sequence obtained by the conventional digit-up counter shown in FIG. 8 is a regular arithmetic sequence, but in the present embodiment, the random number sequence is generated based on a plurality of initial values. Therefore, a random random number sequence can be generated.

【0080】また、本実施例では、複数の初期値を求め
るために初めの計算量は多いが、乱数を取り出す際の第
三演算部9の計算は、t=89の場合を例に採ると、初
期値x0 と初期値x51との排他的論理和(XOR:エク
スクルーシブオア)による論理演算を1回行うだけでよ
いため、乱数生成が高速に行われる。
Further, in the present embodiment, the initial calculation amount is large in order to obtain a plurality of initial values, but the calculation of the third arithmetic unit 9 at the time of taking out the random number takes the case of t = 89 as an example. , The initial value x 0 and the initial value x 51 need only be performed once by a logical OR (XOR: Exclusive OR) operation, so that random number generation is performed at high speed.

【0081】以上説明したように、本実施例では、初期
値記憶手段2に記憶された複数の初期値に基づいて乱数
生成手段3により所定の演算を施して乱数が生成される
とともに、生成された乱数が新たな初期値として初期値
記憶手段2に順次記憶されることにより、従来のケタ上
がり方式のカウンタと比較して、ランダム性の高い高品
位な乱数を高速に生成することができる。
As described above, in the present embodiment, the random number generating means 3 performs a predetermined operation based on the plurality of initial values stored in the initial value storing means 2 to generate and generate a random number. By sequentially storing the generated random number as a new initial value in the initial value storage means 2, it is possible to generate a high-quality random number having high randomness at a high speed, as compared with a conventional digit-up counter.

【0082】したがって、本実施例では、遊技機(パチ
ンコ遊技機)における確率的な偶然性をより高めること
ができる。
Therefore, in this embodiment, it is possible to further increase the probability of probability in a gaming machine (pachinko gaming machine).

【0083】以上、本発明者によってなされた発明を好
適な実施例に基づき具体的に説明したが、本発明は上記
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the preferred embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say.

【0084】例えば、2つのパラメータp,qの値の組
み合わせは、本実施例に例示したもの以外にも任意に設
定可能であり、また、同様に、初期値x0 ,x1 ,・・
・,xn-1 として格納される数字も、すべてが“0”で
なければ、求める乱数のビット数と同一ビット数という
条件内で任意に設定してもよい。
For example, the combination of the values of the two parameters p and q can be arbitrarily set other than those exemplified in the present embodiment, and similarly, the initial values x 0 , x 1 , ...
The numbers stored as xn-1 may also be arbitrarily set within the condition that the number of bits of the random number to be obtained is the same as the number of bits if all are not "0".

【0085】また、特定のCPUには、ダイナミックメ
モリのリフレッシュを行うためのリフレッシュレジスタ
と呼ばれるレジスタを有するものがあり、このリフレッ
シュレジスタ内に保持されるデータは、所定時間毎にデ
クリメントされている。
Some specific CPUs have a register called a refresh register for refreshing the dynamic memory, and the data held in this refresh register is decremented every predetermined time.

【0086】このようなリフレッシュレジスタを有する
CPUにおいて、乱数の再現性を考慮しなくてもよい場
合は、第三演算部9により得られた値と、リフレッシュ
レジスタの値との排他的論理和を新たな初期値として利
用してもよい。
In a CPU having such a refresh register, if it is not necessary to consider the reproducibility of random numbers, the exclusive OR of the value obtained by the third operation unit 9 and the value of the refresh register is calculated. It may be used as a new initial value.

【0087】また、以上の説明では主として発明者によ
ってなされた発明を、その背景となった利用分野である
パチンコ遊技機における遊技機制御回路に適用した場合
について説明したが、それに限定されるものではない。
In the above description, the invention mainly made by the inventor is applied to the gaming machine control circuit in the pachinko gaming machine which is the background field of use, but the invention is not limited thereto. Absent.

【0088】例えば、パチスロや可変表示ゲームの始動
率を常に一定に維持しているゲーム機(パチコン)等の
制御にも適用できる。
For example, the present invention can be applied to control of a pachi-slot or a game machine (pachi-con) that keeps the start rate of a variable display game constant.

【0089】[0089]

【発明の効果】請求項1記載の発明では、初期値記憶手
段に記憶された複数の初期値に基づいて乱数生成手段に
より所定の演算を施して乱数を生成するとともに、生成
された乱数を新たな初期値として初期値記憶手段に順次
記憶されることで、従来のケタ上がり方式のカウンタと
比較して、ランダム性の高い高品位な乱数を生成するこ
とができる。
According to the first aspect of the present invention, the random number generation means performs a predetermined operation based on the plurality of initial values stored in the initial value storage means to generate a random number, and the generated random number is renewed. By sequentially storing such initial values in the initial value storage means, it is possible to generate a high-quality random number with high randomness as compared with a conventional digit-up counter.

【0090】この場合、請求項2記載の発明では、初期
値数決定部により決定されるn個分の予め設定された初
期値と、n個分の初期値に基づいて第一演算部、再計算
部、第二演算部により生成されるp−n個分の初期値と
の合計p個の初期値を初期値格納部に格納し、初期値格
納部に格納されるp個の初期値に基づいて第三演算部に
より乱数を生成することで、請求項1記載の発明に加え
て、容易に高品位な乱数を生成することができる。
In this case, according to the second aspect of the present invention, based on the n initial values set in advance determined by the initial value number determination section and the n initial values, A total of p initial values together with pn initial values generated by the calculation unit and the second calculation unit are stored in the initial value storage unit, and the p initial values are stored in the initial value storage unit. By generating a random number on the basis of the third calculation unit, in addition to the invention described in claim 1, it is possible to easily generate a high-quality random number.

【0091】さらにこの場合、請求項3記載の発明で
は、初期値数決定部により決定されるnは、p/Lの値
以上の最小の自然数で、第一演算部により、m=n×L
−pの式に基づいてmを算出し、m≠0の場合、再計算
部により、上記〔数4〕の式に基づいて初期値xn-1
再計算し、第二演算部により、上記〔数5〕の式に基づ
いて初期値xn ,xn+1 ,・・・,xp-1 を算出し、第
三演算部により、上記〔数6〕の式に基づいて乱数
p ,xp+1 ,・・・を生成することで、前記第一演算
部、前記再計算部、前記第二演算部により最初にp個の
初期値を求めた後、最終的な乱数の生成時には、排他的
論理和演算を実行するだけとなるため、請求項2記載の
発明に加えて、品質の高い乱数を高速に生成することが
できる。
Further, in this case, in the invention described in claim 3, n determined by the initial value number determining unit is a minimum natural number equal to or larger than the value of p / L, and m = n × L by the first calculating unit.
-M is calculated based on the formula of -p, and when m ≠ 0, the recalculation unit recalculates the initial value x n-1 based on the formula of the above [Formula 4], and the second calculation unit calculates Initial values x n , x n + 1 , ..., X p-1 are calculated based on the formula of the above [Formula 5], and a random number x is calculated by the third computing unit based on the formula of the above [Formula 6] p, x p + 1, to produce a., the first arithmetic unit, the recalculating unit, after the first calculated p number of the initial value by the second calculation section, the final random Since only the exclusive OR operation is executed at the time of generation, a high-quality random number can be generated at high speed in addition to the invention described in claim 2.

【0092】また、請求項4記載の発明では、第三演算
部により算出された乱数xp ,xp+1 ,・・・を、新た
な初期値として初期値格納部の格納領域A0 から格納領
域A1 ,・・・,Ap-1 に順次格納する場合、格納領域
p-1 に格納した後は、格納領域A0 から再度順次格納
することで、乱数生成の元となる複数の初期値を順次更
新できるため、前述の請求項2または請求項3に記載す
る発明に加えて、より品質の高い乱数を生成することが
できる。
Further, in the present invention as defined in claim 4, the random numbers x p , x p + 1 , ... Calculated by the third operation unit are set as new initial values from the storage area A 0 of the initial value storage unit. When sequentially storing in the storage areas A 1 , ..., A p-1, after storing in the storage area A p-1 , the storage areas A 0 are sequentially stored again, so that a plurality of random number generation sources are generated. Since the initial value of can be sequentially updated, in addition to the invention described in claim 2 or 3, it is possible to generate a higher-quality random number.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る遊技機制御回路の原理図である。FIG. 1 is a principle diagram of a gaming machine control circuit according to the present invention.

【図2】本実施例の遊技機制御回路を用いたパチンコ遊
技機における遊技盤の正面図である。
FIG. 2 is a front view of a gaming board in a pachinko gaming machine using the gaming machine control circuit of this embodiment.

【図3】本実施例における遊技機制御回路を含むパチン
コ遊技機の要部構成を示すブロック図である。
FIG. 3 is a block diagram showing a main configuration of a pachinko gaming machine including a gaming machine control circuit according to the present embodiment.

【図4】図3に代わる遊技機制御回路を含むパチンコ遊
技機の要部構成を示すブロック図である。
FIG. 4 is a block diagram showing a main configuration of a pachinko gaming machine including a gaming machine control circuit replacing the one shown in FIG. 3;

【図5】特別図柄表示装置における各図柄表示領域を示
す図である。
FIG. 5 is a diagram showing each symbol display area in the special symbol display device.

【図6】遊技機制御回路によるパチンコ遊技機の制御処
理手順を示すフローチャートである。
FIG. 6 is a flowchart showing a control processing procedure of a pachinko gaming machine by a gaming machine control circuit.

【図7】図6に続く、遊技機制御回路によるパチンコ遊
技機の制御処理手順を示すフローチャートである。
7 is a flow chart showing a control processing procedure of the pachinko gaming machine by the gaming machine control circuit, following FIG.

【図8】従来例の全体構成を示すブロック図である。FIG. 8 is a block diagram showing an overall configuration of a conventional example.

【符号の説明】[Explanation of symbols]

1 遊技機制御回路 1a 乱数生成ブロック 1b CPU 1c 分周回路 1d ROM 1e RAM 2 初期値記憶手段 3 乱数生成手段 4 初期値数決定部 5 初期値格納部 6 第一演算部 7 再計算部 8 第二演算部 9 第三演算部 10 遊技盤 11 ガイドレール 12 遊技領域 13 特別図柄表示装置 14 変動入賞装置(大入賞口) 15 第1種始動口 21 第1種始動スイッチ 22 継続スイッチ 23 カウントスイッチ 24 ローパスフィルタ 25 バッファゲート 26 出力ポート 27 ドライバ B バス 1 Gaming Machine Control Circuit 1a Random Number Generation Block 1b CPU 1c Frequency Dividing Circuit 1d ROM 1e RAM 2 Initial Value Storage Means 3 Random Number Generating Means 4 Initial Value Number Determining Section 5 Initial Value Storage Section 6 1st Calculation Section 7 Recalculation Section 8 8th Two operation unit 9 Third operation unit 10 Game board 11 Guide rail 12 Game area 13 Special symbol display device 14 Variable winning device (big winning opening) 15 First type starting port 21 First type starting switch 22 Continuation switch 23 Count switch 24 Low-pass filter 25 Buffer gate 26 Output port 27 Driver B bus

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】遊技機における遊技を制御するとともに、
該遊技に用いる乱数を生成する遊技機制御回路におい
て、 予め設定された複数個の任意値を初期値として記憶する
初期値記憶手段と、 該初期値記憶手段に記憶された複数個の初期値に対して
所定の演算を施して乱数を生成する乱数生成手段と、 を備え、 前記乱数生成手段により生成された乱数を新たな初期値
として前記初期値記憶手段に順次記憶させるとともに、
前記乱数生成手段により該初期値記憶手段に記憶された
複数個の初期値に基づいて新たな乱数を生成することを
特徴とする遊技機制御回路。
1. Controlling a game on a gaming machine,
In a gaming machine control circuit for generating random numbers used in the game, an initial value storage means for storing a plurality of preset arbitrary values as initial values, and a plurality of initial values stored in the initial value storage means Random number generation means for performing a predetermined operation to generate a random number, and, sequentially storing the random number generated by the random number generation means as a new initial value in the initial value storage means,
A gaming machine control circuit, wherein a new random number is generated by the random number generation means based on a plurality of initial values stored in the initial value storage means.
【請求項2】自然数p,qは、1<q<pの条件を満た
し、生成すべき乱数のビット数をLビットとした場合、 前記初期値記憶手段は、 前記p,Lに基づいて乱数生成の元となる初期値の個数
n(n<p)を決定する初期値数決定部と、 前記p個分の格納領域A0 ,A1 ,・・・,Ap-1 を有
するとともに、該初期値数決定部により決定されたn個
分の予め設定されたLビットの任意値を初期値x0 ,x
1 ,・・・,xn-1 として該格納領域A0 ,A1 ,・・
・,An-1 に格納する初期値格納部と、 を有し、 前記乱数生成手段は、 前記n,L,pに基づいて演算に必要な演算補助数mを
予め算出する第一演算部と、 該第一演算部により算出された演算補助数mと、前記初
期値格納部における格納領域A0 ,A1 ,・・・,A
n-1 に格納された初期値x0 ,x1 ,・・・,xn-1
に基づいて予め初期値xn-1 を再計算する再計算部と、 前記n,p,mに基づいて初期値xn ,xn+1 ,・・
・,xp-1 を予め算出し、算出結果を前記初期値格納部
における格納領域An ,An+1 ,・・・,Ap-1に格納
する第二演算部と、 前記第一演算部、前記再計算部、前記第二演算部により
初期値x0 ,x1 ,・・・,xp-1 が確定した後、前記
初期値格納部における格納領域A0 ,A1 ,・・・,A
p-1 に格納された初期値x0 ,x1 ,・・・,x
p-1 と、前記p,qとに基づいて生成すべき乱数を算出
する第三演算部と、 を有することを特徴とする遊技機制御回路。
2. When the natural numbers p and q satisfy the condition of 1 <q <p, and the number of bits of the random number to be generated is L bits, the initial value storage means is a random number based on the p and L. An initial value number determination unit that determines the number n (n <p) of initial values that are the basis of generation, and the p storage areas A 0 , A 1 , ..., A p-1 are provided. The n arbitrary preset L-bit values determined by the initial value number determination unit are set to initial values x 0 , x
1, ..., the storage area A 0 As x n-1, A 1, · ·
., A n-1 for storing an initial value storage unit, wherein the random number generation unit calculates in advance a calculation auxiliary number m necessary for calculation based on the n, L, and p. , The auxiliary number of operations m calculated by the first operation unit, and the storage areas A 0 , A 1 , ..., A in the initial value storage unit.
A recalculation unit that recalculates the initial value x n-1 in advance based on the initial values x 0 , x 1 , ..., X n-1 stored in n−1 ; Based on the initial values x n , x n + 1 , ...
, X p-1 is calculated in advance, and the calculation result is stored in the storage areas A n , A n + 1 , ..., A p-1 in the initial value storage unit; After the initial values x 0 , x 1 , ..., X p-1 are determined by the arithmetic unit, the recalculator, and the second arithmetic unit, the storage areas A 0 , A 1 , ... In the initial value storage unit. .., A
Initial values x 0 , x 1 , ..., x stored in p-1
A gaming machine control circuit comprising: p-1; and a third arithmetic unit that calculates a random number to be generated based on the p and q.
【請求項3】前記初期値数決定部により決定されるn
は、p/Lの値以上の最小の自然数であり、 前記第一演算部は、m=n×L−pによりmを算出し、 前記再計算部は、m≠0の場合、 【数1】 により、初期値xn-1 を再計算し、 前記第二演算部は、 【数2】 により、初期値xn ,xn+1 ,・・・,xp-1 を算出
し、 前記第三演算部は、 【数3】 により、生成すべき乱数xp ,xp+1 ,・・・を算出す
ることを特徴とする請求項2記載の遊技機制御回路。
3. The n determined by the initial value number determination unit
Is a minimum natural number equal to or larger than the value of p / L, the first calculation unit calculates m by m = n × L−p, and the recalculation unit calculates m when n ≠ 0, ] Then, the initial value x n-1 is recalculated, and the second calculation unit calculates The initial values x n , x n + 1 , ..., X p-1 are calculated according to 3. The gaming machine control circuit according to claim 2, wherein the random numbers x p , x p + 1 , ...
【請求項4】前記第三演算部により算出された乱数
p ,xp+1 ,・・・を、新たな初期値として前記初期
値格納部の格納領域A0 から格納領域A1 ,・・・,A
p-1 に順次格納し、格納領域Ap-1 に格納した後は、格
納領域A0 から再度順次格納することを特徴とする請求
項2または3記載の遊技機制御回路。
4. The random numbers x p , x p + 1 , ... Calculated by the third operation unit are set as new initial values from the storage area A 0 to the storage areas A 1 ,. .., A
sequentially stored in p-1, the storage area A after stored in p-1 is the gaming machine control circuit according to claim 2 or 3, wherein the sequentially stored again from the storage area A 0.
JP5245239A 1993-09-30 1993-09-30 Game machine control circuit Withdrawn JPH0796070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5245239A JPH0796070A (en) 1993-09-30 1993-09-30 Game machine control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5245239A JPH0796070A (en) 1993-09-30 1993-09-30 Game machine control circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000127984A Division JP2000334096A (en) 2000-01-01 2000-04-27 Control circuit of game machine

Publications (1)

Publication Number Publication Date
JPH0796070A true JPH0796070A (en) 1995-04-11

Family

ID=17130734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5245239A Withdrawn JPH0796070A (en) 1993-09-30 1993-09-30 Game machine control circuit

Country Status (1)

Country Link
JP (1) JPH0796070A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009233440A (en) * 2009-07-22 2009-10-15 Sammy Corp Random number generating device of game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009233440A (en) * 2009-07-22 2009-10-15 Sammy Corp Random number generating device of game machine

Similar Documents

Publication Publication Date Title
JPH1033768A (en) Game machine
JP2004008577A (en) Game machine
JP2003117125A (en) Pachinko game machine
JP2003150373A (en) Random number generator
JP2002017953A (en) Game machine
JPH07100246A (en) Game machine control circuit
JP3917302B2 (en) Game machine
JPH0796070A (en) Game machine control circuit
JP2004033330A (en) Game machine group
JP2004016362A (en) Game machine
JPH0796067A (en) Game machine control circuit
JP6842272B2 (en) Slot machine
JP2011152365A (en) Slot machine
JPH0796069A (en) Game machine control circuit
JP2005176949A (en) Game machine
JP2784874B2 (en) Slot machine
JP3869200B2 (en) Pachinko machine
JPH0796068A (en) Game machine control circuit
JP2017176253A (en) Slot machine
JP2000334096A (en) Control circuit of game machine
JP4801963B2 (en) Slot machine
JPH1052540A (en) Game machine
JP6813648B2 (en) Game machine
JP2000334146A (en) Game machine control circuit
JP2002336522A (en) Game machine management device and its operation program

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040406