JPH0795796B2 - 画像情報記録・読み出し装置 - Google Patents
画像情報記録・読み出し装置Info
- Publication number
- JPH0795796B2 JPH0795796B2 JP61155337A JP15533786A JPH0795796B2 JP H0795796 B2 JPH0795796 B2 JP H0795796B2 JP 61155337 A JP61155337 A JP 61155337A JP 15533786 A JP15533786 A JP 15533786A JP H0795796 B2 JPH0795796 B2 JP H0795796B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- address
- signal output
- address signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、フルカラー複写機等に於いて、原稿を読み取
り、メモリ内へ格納を行うと共にメモリより格納されて
いる画像情報を読み出すために用いる画像情報記録・読
み出し装置に関するものである。
り、メモリ内へ格納を行うと共にメモリより格納されて
いる画像情報を読み出すために用いる画像情報記録・読
み出し装置に関するものである。
従来の技術 従来よりカラー画像、例えばカラー原稿等の読み取りに
はダイクロイックミラーを用いて、原稿からの反射光を
赤（以下Ｒと記す）、緑（以下Ｇと記す）、青（以下Ｂ
と記す）等の光の三原色に分離し、これを３個のCCD等
のイメージセンサに夫々照射して、夫々の色濃度を得る
ごとく構成していた。その一例を第６図に示す。16はダ
イクロイックミラー及びレンズで、原稿からの反射光を
R,G,B等の三原色に分離する。17,18,19は夫々R,G,B分離
光に対応するCCD等のイメージセンサ、20,21,22は夫々
対応するイメージセンサの出力バッファアンプ、23,24,
25は夫々対応するバッファアンプの出力をディジタルデ
ータに変換するアナログ−ディジタル変換器（以下A/D
変換器という）、26,27,28は夫々対応するA/D変換器出
力をクロックΦに同期して記憶するラインメモリであ
る。29は前記イメージセンサのスタート信号及びクロッ
ク信号を与える制御クロック回路、30はスタート信号に
よりセットされ、クロック信号の立ち上がりで＋１カウ
ントされるライトアドレスカウンタである。
はダイクロイックミラーを用いて、原稿からの反射光を
赤（以下Ｒと記す）、緑（以下Ｇと記す）、青（以下Ｂ
と記す）等の光の三原色に分離し、これを３個のCCD等
のイメージセンサに夫々照射して、夫々の色濃度を得る
ごとく構成していた。その一例を第６図に示す。16はダ
イクロイックミラー及びレンズで、原稿からの反射光を
R,G,B等の三原色に分離する。17,18,19は夫々R,G,B分離
光に対応するCCD等のイメージセンサ、20,21,22は夫々
対応するイメージセンサの出力バッファアンプ、23,24,
25は夫々対応するバッファアンプの出力をディジタルデ
ータに変換するアナログ−ディジタル変換器（以下A/D
変換器という）、26,27,28は夫々対応するA/D変換器出
力をクロックΦに同期して記憶するラインメモリであ
る。29は前記イメージセンサのスタート信号及びクロッ
ク信号を与える制御クロック回路、30はスタート信号に
よりセットされ、クロック信号の立ち上がりで＋１カウ
ントされるライトアドレスカウンタである。
以下その動作についてＲの分離光が入光した時よりＲの
カラーデータが出力されるまでを説明する。
カラーデータが出力されるまでを説明する。
カラー原稿からのＲの分離光が入射されているＲの分離
光受光用イメージセンサ17は、制御クロック回路29から
スタート信号が入力されると、クロック信号Φに従って
順次データを送出する。次にこの送出されたデータをバ
ッファアンプ20で一定のレベルまで増幅した後、A/D変
換器23によりイメージセンサ17の出力データをディジタ
ルデータに変換し、そのディジタルデータをラインメモ
リ26に書き込みＲカラーデータとする。ラインメモリ26
はCPU等外部装置によりR/W（リードライト）ラインを
“L"レベルにされており、書き込みモードになっている
ので、ライトアドレスカウンタ30は、前記クロック信号
Φの立ち上がりで＋１ずつ加算されるから、前記イメー
ジセンサからの出力データは順次ディジタル化されたデ
ータとなってラインメモリ26に書き込まれて行く。イメ
ージセンサよりのデータがすべて書き込まれ、制御クロ
ック回路29より次のスタート信号が出されるとCPU等外
部装置は、R/W信号を“H"とし、ラインメモリ26は読み
出しモードにする。ここでCPU等外部装置はラインメモ
リ26にリードアドレスを与え、イメージセンサ17のデー
タの読み出しを行う。このようにして、カラー原稿等の
Ｒカラーデータを読み出すことができる。同様にしてG,
Bのデータも読み出すことができ、カラー原稿のカラー
データ読み出しができることになる。
光受光用イメージセンサ17は、制御クロック回路29から
スタート信号が入力されると、クロック信号Φに従って
順次データを送出する。次にこの送出されたデータをバ
ッファアンプ20で一定のレベルまで増幅した後、A/D変
換器23によりイメージセンサ17の出力データをディジタ
ルデータに変換し、そのディジタルデータをラインメモ
リ26に書き込みＲカラーデータとする。ラインメモリ26
はCPU等外部装置によりR/W（リードライト）ラインを
“L"レベルにされており、書き込みモードになっている
ので、ライトアドレスカウンタ30は、前記クロック信号
Φの立ち上がりで＋１ずつ加算されるから、前記イメー
ジセンサからの出力データは順次ディジタル化されたデ
ータとなってラインメモリ26に書き込まれて行く。イメ
ージセンサよりのデータがすべて書き込まれ、制御クロ
ック回路29より次のスタート信号が出されるとCPU等外
部装置は、R/W信号を“H"とし、ラインメモリ26は読み
出しモードにする。ここでCPU等外部装置はラインメモ
リ26にリードアドレスを与え、イメージセンサ17のデー
タの読み出しを行う。このようにして、カラー原稿等の
Ｒカラーデータを読み出すことができる。同様にしてG,
Bのデータも読み出すことができ、カラー原稿のカラー
データ読み出しができることになる。
発明が解決しようとする問題点 しかしながらこのような構成では、R,G,B等三原色分離
のためのダイクロイックミラーは高価であること、また
イメージセンサ以後の回路が３組必要となることを考え
ると全体として非常に高価なものになってしまう。この
ため近年R,G,B等三原色を１個で同時に読み取ることの
できるカラーイメージセンサが発表されている。これ
は、イメージセンサ受光部にR,G,B各フィルターを順次
オンチップで形成したもので、その構造を第７図、又そ
の動作タイムチャートを第８図に示す。
のためのダイクロイックミラーは高価であること、また
イメージセンサ以後の回路が３組必要となることを考え
ると全体として非常に高価なものになってしまう。この
ため近年R,G,B等三原色を１個で同時に読み取ることの
できるカラーイメージセンサが発表されている。これ
は、イメージセンサ受光部にR,G,B各フィルターを順次
オンチップで形成したもので、その構造を第７図、又そ
の動作タイムチャートを第８図に示す。
しかしながら、第８図でわかるように、R,G,Bのカラー
データは入力されるクロック信号Φに従ってR1,G1,,B1,
R2,……,Rn,Gn,Bnの順に直列に出力されるために、単に
このままメモリ内に格納したのでは、メモリよりその情
報を読み出す際の色分離回路が複雑になるという欠点を
持っていた。
データは入力されるクロック信号Φに従ってR1,G1,,B1,
R2,……,Rn,Gn,Bnの順に直列に出力されるために、単に
このままメモリ内に格納したのでは、メモリよりその情
報を読み出す際の色分離回路が複雑になるという欠点を
持っていた。
問題点を解決するための手段 本発明は上記問題点を解決するために、クロック信号を
出力するクロック発生手段（制御クロック回路）と、画
像情報を読み取り前記クロック発生手段の出力するクロ
ック信号に同期して画像情報に対応した３種類の互いに
異なる画像データを順次出力する画像データ入力手段
（カラーイメージセンサ）と、前記クロック発生手段か
ら得たクロック信号に基づいて互いに異なる３種類のア
ドレス信号を順次繰り返し出力するアドレス信号出力手
段（分周器）と、前記アドレス信号出力手段が出力した
特定のアドレス信号を得るごとにカウントアップした第
２のアドレス信号を出力する第２のアドレス信号出力手
段（ｎビットバイナリカウンタ）と、前記画像データ入
力手段が出力した３種類の画像データに対応した３種類
の領域をそれぞれ備え、書き込みモードの信号を得た場
合は前記アドレス信号出力手段が出力した３種類のアド
レス信号に応じて前記３種類の画像データをそれぞれ対
応する前記３種類の領域に振り分けそれぞれの領域にお
いて前記第２のアドレス信号出力手段が出力した第２の
アドレス信号に基づくアドレスに画像データを格納し、
読み出しモードの信号を得た場合は３種類の画像データ
を順次シリアルに出力する記憶手段（ラインメモリ一
部）と、前記アドレス信号出力手段から得た互いに異な
る３種類のアドレス信号に対応する画像データをラッチ
し同種類の画像データごとに出力するラッチ手段とを備
えたことを特徴とする構成とした。
出力するクロック発生手段（制御クロック回路）と、画
像情報を読み取り前記クロック発生手段の出力するクロ
ック信号に同期して画像情報に対応した３種類の互いに
異なる画像データを順次出力する画像データ入力手段
（カラーイメージセンサ）と、前記クロック発生手段か
ら得たクロック信号に基づいて互いに異なる３種類のア
ドレス信号を順次繰り返し出力するアドレス信号出力手
段（分周器）と、前記アドレス信号出力手段が出力した
特定のアドレス信号を得るごとにカウントアップした第
２のアドレス信号を出力する第２のアドレス信号出力手
段（ｎビットバイナリカウンタ）と、前記画像データ入
力手段が出力した３種類の画像データに対応した３種類
の領域をそれぞれ備え、書き込みモードの信号を得た場
合は前記アドレス信号出力手段が出力した３種類のアド
レス信号に応じて前記３種類の画像データをそれぞれ対
応する前記３種類の領域に振り分けそれぞれの領域にお
いて前記第２のアドレス信号出力手段が出力した第２の
アドレス信号に基づくアドレスに画像データを格納し、
読み出しモードの信号を得た場合は３種類の画像データ
を順次シリアルに出力する記憶手段（ラインメモリ一
部）と、前記アドレス信号出力手段から得た互いに異な
る３種類のアドレス信号に対応する画像データをラッチ
し同種類の画像データごとに出力するラッチ手段とを備
えたことを特徴とする構成とした。
作用 上記の構成とすることにより、カラーイメージセンサか
ら順に出力される三原色のカラーデータは、メモリ内に
各々の色毎に整列されて格納され、又メモリからの読み
出しに際しても容易にそのデータを取り出すことができ
る。
ら順に出力される三原色のカラーデータは、メモリ内に
各々の色毎に整列されて格納され、又メモリからの読み
出しに際しても容易にそのデータを取り出すことができ
る。
実施例 第１図は本発明の画像情報記録・読み出し装置の一実施
例を示すブロック図である。第１図に於いて、１はカラ
ー原稿等の被写体よりの反射光を集光し、結像するため
の光学レンズ、２は結像した像に対応するカラーデータ
を出力するカラーイメージセンサ、３はカラーデータを
一定のレベルまで増幅するバッファアンプ、４は増幅さ
れたカラーデータを対応するディジタル値に変換するA/
D変換器、５はカラーデータに対応するディジタル値を
書き込み、又外部装置によってアクセスされカラーデー
タの読み出しが行われるラインメモリ部であり、R/W信
号により、読み出しモード、書き込みモードの切換えを
行う。６はカラーイメージセンサ２にスタート信号（走
査開始信号）及びクロック信号Φを与える制御クロック
回路である。７はスタート信号でリセットされ、クロッ
ク信号２Φを入力する1/3分周器であり、その内部フリ
ップフロップの出力は下位がC0、上位がC1となって、ラ
インメモリ部５にカラーデータ書き込みを行う際の上位
アドレス２ビットとなる。又８はスタート信号でリセッ
トされ、前記C1信号によりカウンタアップするｎビット
バイナリカウンタで、ラインメモリ部５にカラーデータ
の書き込みを行う際の下位アドレスになる。
例を示すブロック図である。第１図に於いて、１はカラ
ー原稿等の被写体よりの反射光を集光し、結像するため
の光学レンズ、２は結像した像に対応するカラーデータ
を出力するカラーイメージセンサ、３はカラーデータを
一定のレベルまで増幅するバッファアンプ、４は増幅さ
れたカラーデータを対応するディジタル値に変換するA/
D変換器、５はカラーデータに対応するディジタル値を
書き込み、又外部装置によってアクセスされカラーデー
タの読み出しが行われるラインメモリ部であり、R/W信
号により、読み出しモード、書き込みモードの切換えを
行う。６はカラーイメージセンサ２にスタート信号（走
査開始信号）及びクロック信号Φを与える制御クロック
回路である。７はスタート信号でリセットされ、クロッ
ク信号２Φを入力する1/3分周器であり、その内部フリ
ップフロップの出力は下位がC0、上位がC1となって、ラ
インメモリ部５にカラーデータ書き込みを行う際の上位
アドレス２ビットとなる。又８はスタート信号でリセッ
トされ、前記C1信号によりカウンタアップするｎビット
バイナリカウンタで、ラインメモリ部５にカラーデータ
の書き込みを行う際の下位アドレスになる。
以下、その作用について説明する。
カラー原稿等の被写体に対応したカラーデータはカラー
イメージセンサ２より第８図に示すように制御クロック
回路６〜スタート信号が出力された時点からクロック信
号Φに同期して、R1,G1,B1,R2,G2,B2……,Rn−1,Gn−1,
Bn−1,Rn,Gn,Bnの順に三原色のデータが出力される。こ
の出力信号（OS）をバッファアンプ３で一定のレベルに
増幅した後、A/D変換器４により、ディジタル値に変換
する。一方、制御クロック回路６よりのクロック信号２
Φを第２図に示すような1/3分周器７に入力すると、第
３図に示すようなＣΦ及びC1信号出力を得る。このC1信
号はまたｎビットカウンタ８に入力され、その出力はW0
よりWnまでのｎビット出力となる。このW0〜Wnを下位ア
ドレス、C0及びC1をその上位２ビットの書き込みアドレ
ス、前記A/D変換器４によりディジタル値化されたカラ
ーデータを入力データとして、ラインメモリ部５に対し
書き込みを行う。ラインメモリ部５へ入力されるCPU等
外部装置からのR/W信号を“L"とするとラインメモリ部
５は書き込みモードとなり、カラーイメージセンサ２よ
り連続して出力されるカラーデータはディジタル値化さ
れて第４図のごとくラインメモリ部６に収納される。こ
のようにして、R,G,Bの順に連続してカラーイメージセ
ンサ２より出力されるカラーデータが、ラインメモリ上
に整列して収納される。
イメージセンサ２より第８図に示すように制御クロック
回路６〜スタート信号が出力された時点からクロック信
号Φに同期して、R1,G1,B1,R2,G2,B2……,Rn−1,Gn−1,
Bn−1,Rn,Gn,Bnの順に三原色のデータが出力される。こ
の出力信号（OS）をバッファアンプ３で一定のレベルに
増幅した後、A/D変換器４により、ディジタル値に変換
する。一方、制御クロック回路６よりのクロック信号２
Φを第２図に示すような1/3分周器７に入力すると、第
３図に示すようなＣΦ及びC1信号出力を得る。このC1信
号はまたｎビットカウンタ８に入力され、その出力はW0
よりWnまでのｎビット出力となる。このW0〜Wnを下位ア
ドレス、C0及びC1をその上位２ビットの書き込みアドレ
ス、前記A/D変換器４によりディジタル値化されたカラ
ーデータを入力データとして、ラインメモリ部５に対し
書き込みを行う。ラインメモリ部５へ入力されるCPU等
外部装置からのR/W信号を“L"とするとラインメモリ部
５は書き込みモードとなり、カラーイメージセンサ２よ
り連続して出力されるカラーデータはディジタル値化さ
れて第４図のごとくラインメモリ部６に収納される。こ
のようにして、R,G,Bの順に連続してカラーイメージセ
ンサ２より出力されるカラーデータが、ラインメモリ上
に整列して収納される。
次にラインメモリ部に格納されたデータの読み出しにつ
いて説明する。
いて説明する。
読み出し時には、ラインメモリ部５へ入力される外部装
置からのR/W信号を“H"にすると、ラインメモリ部５は
読み出しモードとなる。それと同時に第５図に示すよう
に読み出しクロック回路９は、1/3分周器10、ｎビット
バイナリカウンタ11をリセットし、その後RCLK信号連続
して送出する。この時1/3分周器10の出力RC0、RC1を読
み出しアドレスの上位２ビット、ｎビットバイナリカウ
ンタ11の出力R0〜Rnを読み出しアドレスの下位アドレス
として、ラインメモリ部５の読み出しアドレスとする。
又RC0及びRC1を２進−４進デコーダ12の入力として、そ
の出力Y0,Y1及びY2をラインメモリ部５より出力データ
が夫々入力されている。Ｒラッチ13、Ｇラッチ14、Ｂラ
ッチ15へのラッチ信号とすれば、Ｒラッチ13の出力には
Ｒカラーデータ、Ｇラッチ14の出力にはＧカラーデー
タ、Ｂラッチ15の出力にはＢカラーデーターを分離して
得ることができる。
置からのR/W信号を“H"にすると、ラインメモリ部５は
読み出しモードとなる。それと同時に第５図に示すよう
に読み出しクロック回路９は、1/3分周器10、ｎビット
バイナリカウンタ11をリセットし、その後RCLK信号連続
して送出する。この時1/3分周器10の出力RC0、RC1を読
み出しアドレスの上位２ビット、ｎビットバイナリカウ
ンタ11の出力R0〜Rnを読み出しアドレスの下位アドレス
として、ラインメモリ部５の読み出しアドレスとする。
又RC0及びRC1を２進−４進デコーダ12の入力として、そ
の出力Y0,Y1及びY2をラインメモリ部５より出力データ
が夫々入力されている。Ｒラッチ13、Ｇラッチ14、Ｂラ
ッチ15へのラッチ信号とすれば、Ｒラッチ13の出力には
Ｒカラーデータ、Ｇラッチ14の出力にはＧカラーデー
タ、Ｂラッチ15の出力にはＢカラーデーターを分離して
得ることができる。
発明の効果 以上述べてきたように、本発明によれば部品点数も少な
く極めて簡単な回路で画像情報のメモリ内への記録並び
にそのデータの読み取りが行え、実用的に極めて有用で
ある。
く極めて簡単な回路で画像情報のメモリ内への記録並び
にそのデータの読み取りが行え、実用的に極めて有用で
ある。
第１図は本発明の一実施例に於ける画像情報記録・読み
出し装置の構成を示すブロック図、第２図は1/3分周器
の一例を示す回路図、第３図は同実施例の画像情報記録
・読み出し装置による画像情報記録動作を説明するため
のタイムチャート、第４図は画像情報が書き込まれたメ
モリのメモリマップ図、第５図は同実施例の画像情報記
録・読み出し装置による画像情報読み出し動作を説明す
るためのタイムチャート、第６図は従来の画像情報記録
・読み出し装置の構成を示すブロック図、第７図はカラ
ーイメージセンサの構造図、第８図はカラーイメージセ
ンサからの画像情報出力タイミングを示すタイミングチ
ャートである。 １……光学レンズ ２……カラーイメージセンサ ３……バッファアンプ ４……アナログ−ディジタル変換器 ５……ラインメモリ部 ６……制御クロック回路 7,10……1/3分周器 8,11……ｎビットバイナリカウンタ ９……読み出しクロック回路 12……２進−４進デコーダ 13,14,15……ラッチ回路
出し装置の構成を示すブロック図、第２図は1/3分周器
の一例を示す回路図、第３図は同実施例の画像情報記録
・読み出し装置による画像情報記録動作を説明するため
のタイムチャート、第４図は画像情報が書き込まれたメ
モリのメモリマップ図、第５図は同実施例の画像情報記
録・読み出し装置による画像情報読み出し動作を説明す
るためのタイムチャート、第６図は従来の画像情報記録
・読み出し装置の構成を示すブロック図、第７図はカラ
ーイメージセンサの構造図、第８図はカラーイメージセ
ンサからの画像情報出力タイミングを示すタイミングチ
ャートである。 １……光学レンズ ２……カラーイメージセンサ ３……バッファアンプ ４……アナログ−ディジタル変換器 ５……ラインメモリ部 ６……制御クロック回路 7,10……1/3分周器 8,11……ｎビットバイナリカウンタ ９……読み出しクロック回路 12……２進−４進デコーダ 13,14,15……ラッチ回路
Claims (1)
- 【請求項１】クロック信号を出力するクロック発生手段
と、 画像情報を読み取り前記クロック発生手段の出力するク
ロック信号に同期して画像情報に対応した３種類の互い
に異なる画像データを順次出力する画像データ入力手段
と、 前記クロック発生手段から得たクロック信号に基づいて
互いに異なる３種類のアドレス信号を順次繰り返し出力
するアドレス信号出力手段と、 前記アドレス信号出力手段が出力した特定のアドレス信
号を得るごとにカウントアップした第２のアドレス信号
を出力する第２のアドレス信号出力手段と、 前記画像データ入力手段が出力した３種類の画像データ
に対応した３種類の領域をそれぞれ備え、書き込みモー
ドの信号を得た場合は前記アドレス信号出力手段が出力
した３種類のアドレス信号に応じて前記３種類の画像デ
ータをそれぞれ対応する前記３種類の領域に振り分けそ
れぞれの領域において前記第２のアドレス信号出力手段
が出力した第２のアドレス信号に基づくアドレスに画像
データを格納し、読み出しモードの信号を得た場合は３
種類の画像データを順次シリアルに出力する記憶手段
と、 前記アドレス信号出力手段から得た互いに異なる３種類
のアドレス信号に対応する画像データをラッチし同種類
の画像データごとに出力するラッチ手段とを備えたこと
を特徴とする画像情報記録・読み出し装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155337A JPH0795796B2 (ja) | 1986-07-02 | 1986-07-02 | 画像情報記録・読み出し装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155337A JPH0795796B2 (ja) | 1986-07-02 | 1986-07-02 | 画像情報記録・読み出し装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6310969A JPS6310969A (ja) | 1988-01-18 |
| JPH0795796B2 true JPH0795796B2 (ja) | 1995-10-11 |
Family
ID=15603683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155337A Expired - Lifetime JPH0795796B2 (ja) | 1986-07-02 | 1986-07-02 | 画像情報記録・読み出し装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795796B2 (ja) |
-
1986
- 1986-07-02 JP JP61155337A patent/JPH0795796B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6310969A (ja) | 1988-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4569079A (en) | Image data masking apparatus | |
| US5093798A (en) | Image processing system | |
| JP3222621B2 (ja) | 画像信号入出力装置 | |
| JPS6019359A (ja) | カラ−画像処理装置 | |
| JPH0795796B2 (ja) | 画像情報記録・読み出し装置 | |
| JP2516921B2 (ja) | 画像情報読み取り・格納装置 | |
| JPS6243589B2 (ja) | ||
| JP2516921C (ja) | ||
| JPS6353748B2 (ja) | ||
| JPH02234576A (ja) | 固体カメラ | |
| JPS6255353B2 (ja) | ||
| JPS6089169A (ja) | 画像情報縮小処理方法 | |
| JPS5843671A (ja) | フレ−ム・トランスフア型撮像素子 | |
| JP2577797B2 (ja) | 画素密度変換回路 | |
| JPH0542196B2 (ja) | ||
| JPS5836904B2 (ja) | 図形編集処理方式 | |
| JP2868532B2 (ja) | 画像合成装置 | |
| JPH05268479A (ja) | 画像読取り装置における画像処理方法及び画像読取り装置 | |
| JP2571045B2 (ja) | 画像処理方法 | |
| JP2001274962A (ja) | 画像読取装置 | |
| JPS62252265A (ja) | デ−タ選択テ−ブルについて改良した画像処理装置 | |
| JPH0773333B2 (ja) | 画像処理方法 | |
| KR970003177A (ko) | 비디오 처리장치 | |
| JPS5836903B2 (ja) | 図形編集処理方式 | |
| JPS63132562A (ja) | イメ−ジセンサの信号処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |