JPH0794540A - Fabrication of semiconductor device - Google Patents
Fabrication of semiconductor deviceInfo
- Publication number
- JPH0794540A JPH0794540A JP25944093A JP25944093A JPH0794540A JP H0794540 A JPH0794540 A JP H0794540A JP 25944093 A JP25944093 A JP 25944093A JP 25944093 A JP25944093 A JP 25944093A JP H0794540 A JPH0794540 A JP H0794540A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide film
- semiconductor device
- polyimide
- polyamide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に基板上にポリアミド膜を形成し、このポリア
ミド膜を加熱してポリイミド膜を形成した後、そのポリ
イミド膜表面をＯ2プラズマ等による表面処理工程を有
する半導体装置の製造方法に関する発明である。本発明
は、ポリイミド膜を有する半導体装置の製造に対し広く
適用することが出来る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, a polyamide film is formed on a substrate, the polyamide film is heated to form a polyimide film, and then the surface of the polyimide film is covered with O 2 plasma or the like. Is an invention relating to a method of manufacturing a semiconductor device having a surface treatment step according to. The present invention can be widely applied to the manufacture of semiconductor devices having a polyimide film.
【０００２】[0002]
【従来の技術】ポリイミド膜は耐性が良好であるので、
半導体装置の配線構造の絶縁膜や保護膜として好ましく
用いられている。また、耐熱応力性も良好であるので、
配線構造全体を樹脂モールドする場合の熱ストレスを緩
和するための応力緩和膜としても用いられている。この
ポリイミド膜は、ポリアミド膜を形成し、これを加熱す
ることにより最終的にポリイミド膜とする。2. Description of the Related Art Since a polyimide film has good resistance,
It is preferably used as an insulating film or a protective film of a wiring structure of a semiconductor device. Also, since the heat stress resistance is also good,
It is also used as a stress relaxation film for relaxing thermal stress when resin-molding the entire wiring structure. This polyimide film is formed into a polyamide film and heated to finally form a polyimide film.
【０００３】ポリイミド膜形成用のポリアミドは、ポリ
イミド化する迄に、各種の加熱工程を経る。代表的に
は、ポリアミド膜の溶剤除去のための加熱工程と、ポリ
アミド膜を加熱してポリイミド化する加熱工程の二つで
ある。（本明細書中、ポリアミド膜を加熱してポリイミ
ド化する加熱工程を、特に”焼成工程”と称する）。Polyamide for forming a polyimide film undergoes various heating steps before being converted into a polyimide. Typically, there are two heating steps for removing the solvent of the polyamide film and a heating step of heating the polyamide film to form a polyimide. (In the present specification, a heating step of heating a polyamide film to form a polyimide film is particularly referred to as a "baking step").
【０００４】例えば、ポリアミド膜は、塗膜中に、ポリ
アミドの溶剤である例えば代表的には、Ｎ−メチル−２
−ピロリドン（以下ＮＭＰと記す）が含まれており、こ
の溶剤を除去する工程を要する。この時ポリアミド膜中
の溶剤であるＮＭＰの沸点の２０２℃近傍の温度２００
〜２２０℃の範囲で熱処理する。For example, a polyamide film is a solvent for polyamide in the coating film, for example, N-methyl-2 is a typical solvent.
-Pyrrolidone (hereinafter referred to as NMP) is contained, and a step of removing this solvent is required. At this time, a temperature near the boiling point of NMP, which is the solvent in the polyamide film, of 202 ° C. is 200
Heat treatment is performed in the range of 220 ° C.
【０００５】また、一方、従来は、焼成工程はポリアミ
ド膜のガラス転移点（約２８０℃）を焼成下限温度と
し、焼成上限温度は焼成後ポリイミド化するポリイミド
膜の熱分解温度（約４００℃）とした上で、その中央値
近傍の温度（約３５０℃位）を焼成温度として設定して
いる。On the other hand, conventionally, in the firing step, the glass transition point (about 280 ° C.) of the polyamide film is set as the lower limit temperature of firing, and the upper limit temperature of firing is the thermal decomposition temperature (about 400 ° C.) of the polyimide film that is polyimidized after firing. In addition, the temperature near the median value (about 350 ° C.) is set as the firing temperature.
【０００６】このようにして形成されたポリイミド膜を
有する配線構造はその後樹脂モールドにより封止され半
導体装置が製造される。The wiring structure having the polyimide film thus formed is then sealed with a resin mold to manufacture a semiconductor device.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置製造方法におけるポリイミド膜の焼成設
定温度では、その後配線構造全体を樹脂モールドする際
のモールド樹脂とポリイミド膜との界面の接着強度が不
十分なために生ずる界面剥離により、モールド樹脂の割
れ破壊を招くおそれがある。However, at the preset baking temperature of the polyimide film in the above-described conventional semiconductor device manufacturing method, the adhesive strength at the interface between the mold resin and the polyimide film is not sufficient when the entire wiring structure is subsequently resin-molded. Interfacial peeling, which occurs because of sufficientness, may cause breakage of the mold resin.
【０００８】ポリイミド膜自身の膜質としては、例え
ば、膜の機械的強度、比誘電率等の電気的安定性など本
来ポリイミド膜の持つ膜質を安定して得るためには、前
述の焼成条件（３５０℃／６０分間）が望ましい。しか
しながらその反面、この焼成条件ではモールド樹脂との
密着性が弱くなりモールドクラックを発生する。安定し
た膜質を得てしかもモールド樹脂との密着性を良好にす
るという両方の要求が成立する焼成条件はない。As the film quality of the polyimide film itself, for example, in order to stably obtain the film quality originally possessed by the polyimide film such as mechanical strength of the film and electrical stability such as relative dielectric constant, the above-mentioned firing conditions (350 (° C / 60 minutes) is desirable. However, on the other hand, under these firing conditions, the adhesion to the mold resin becomes weak and mold cracks occur. There is no firing condition that satisfies both requirements of obtaining stable film quality and good adhesion to the mold resin.
【０００９】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、基板上にポリアミド膜を形成し、こ
のポリアミド膜を加熱してポリイミド膜を形成する工程
を有する半導体装置の製造方法において、ポリアミドの
加熱工程において、ポリイミド膜の膜質を一定に保った
上で、その後の配線構造全体を樹脂モールドするモール
ド材と焼成後ポリイミド化したポリイミド膜との界面接
着強度を向上させ、モールド樹脂の割れ破壊をもたらさ
ない半導体装置の製造方法を提供することを目的とす
る。The present invention has been made in view of the above problems of the prior art, and is a method of manufacturing a semiconductor device including a step of forming a polyamide film on a substrate and heating the polyamide film to form the polyimide film. In the heating step of the polyamide, while keeping the film quality of the polyimide film constant, improve the interfacial adhesion strength between the molding material for resin-molding the entire wiring structure thereafter and the polyimide film polyimide after firing, and mold resin It is an object of the present invention to provide a method for manufacturing a semiconductor device that does not cause cracking and destruction of the semiconductor device.
【００１０】[0010]
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法においては、基
板上にポリアミド膜を形成し、このポリアミド膜の溶剤
除去のための加熱工程並びにこのポリアミド膜をポリイ
ミド化する焼成工程を施し、このポリイミド膜表面をプ
ラズマ処理した後樹脂で基板をモールドすることを特徴
としている。In order to achieve the above object, in a method of manufacturing a semiconductor device according to the present invention, a polyamide film is formed on a substrate, and a heating step for removing the solvent of the polyamide film and It is characterized in that a firing step for polyimidizing the polyamide film is performed, the surface of the polyimide film is plasma-treated, and then the substrate is molded with a resin.
【００１１】好ましい実施例においては、前記プラズマ
処理は酸素プラズマにより行うことを特徴としている。In a preferred embodiment, the plasma treatment is performed by oxygen plasma.
【００１２】さらに好ましい実施例においては、前記プ
ラズマ処理によりポリイミド膜表面の化学的官能基が増
加することを特徴としている。In a further preferred embodiment, the plasma treatment increases the number of chemical functional groups on the surface of the polyimide film.
【００１３】別の好ましい実施例においては、前記プラ
ズマ処理によりポリイミド膜表面の凹凸が大きくなるこ
とを特徴としている。Another preferred embodiment is characterized in that the plasma treatment increases the roughness of the polyimide film surface.
【００１４】さらに別の好ましい実施例においては、前
記ポリアミド膜を加熱してポリイミド化する焼成工程
は、不活性ガス雰囲気中で行われることを特徴としてい
る。In still another preferred embodiment, the baking step of heating the polyamide film to form a polyimide film is performed in an inert gas atmosphere.
【００１５】[0015]
【作用】本出願に係わる発明は、基板上にポリアミド膜
を形成し、このポリアミド膜を加熱してポリイミド膜形
成する工程を有する半導体装置の製造方法におてい、ポ
リアミド膜の溶剤除去のための加熱工程及びポリアミド
膜を加熱してポリイミド化する加熱工程（焼成工程）の
二つの加熱工程の内、ポリアミド膜を加熱してポリイミ
ド化する加熱工程（焼成工程）に関し、その焼成下限温
度をガラス転移温度近傍、この場合２８０℃位で、また
焼成上限温度をポリイミド膜熱分解が開始する温度、こ
の場合４００℃位の範囲で加熱焼成した後、イミド化し
たポリイミド膜表面を酸素プラズマ等で表面処理するこ
とにより、イミド膜を形成する化学的結合類（例えば、
エーテル結合、イミド環結合など）を分断する。The invention according to the present application is a method for manufacturing a semiconductor device, which comprises a step of forming a polyamide film on a substrate and heating the polyamide film to form a polyimide film. Of the two heating steps, the heating step and the heating step (firing step) of heating the polyamide film to polyimidize, regarding the heating step (firing step) of heating the polyamide film to polyimidize, the lower firing temperature is the glass transition. After heating and firing in the vicinity of the temperature, in this case, at about 280 ° C., and at the firing upper limit temperature at a temperature at which the polyimide film thermal decomposition starts, in this case, in the range of about 400 ° C., the imidized polyimide film surface is surface treated with oxygen plasma or the like. The chemical bonds that form the imide film (for example,
Ether bond, imide ring bond, etc.).
【００１６】これにより、ポリイミド膜とモールド樹脂
との密着性に関し物理的効果と化学的効果のいずれか一
方あるいは両方の効果を得ることができる。物理的効果
とは、ポリイミド膜表面の凹凸が大きくなることであ
り、これにより密着表面積が増加し接着強度が高まる。
化学的効果とは、ポリイミド膜表面に化学的官能基が増
加することによる、密着性向上を意味する。This makes it possible to obtain one or both of a physical effect and a chemical effect with respect to the adhesion between the polyimide film and the mold resin. The physical effect is that irregularities on the surface of the polyimide film become large, which increases the adhesion surface area and thus the adhesion strength.
The chemical effect means that the adhesiveness is improved by increasing the number of chemical functional groups on the surface of the polyimide film.
【００１７】このように、本発明によれば、予め形成し
たポリアミド膜をポリイミド化するために焼成を施した
後、そのポリイミド表面をプラズマ処理（例えば、酸素
プラズマ処理）することにより、その後配線構造全体を
樹脂モールドする際モールド材との界面接着性を強化す
ることができる。As described above, according to the present invention, after the preformed polyamide film is fired to make it polyimide, the polyimide surface is subjected to plasma treatment (for example, oxygen plasma treatment), and thereafter the wiring structure is formed. When the whole is resin-molded, the interfacial adhesion with the molding material can be enhanced.
【００１８】[0018]
【実施例】以下図面を参照して、本発明の実施例につい
て説明する。但し当然のことではあるが、本発明は以下
に示す実施例によって限定されるものではない。Embodiments of the present invention will be described below with reference to the drawings. However, as a matter of course, the present invention is not limited to the examples described below.
【００１９】この実施例は、本発明を半導体装置をその
配線構造全体を樹脂モールドして形成する場合に適用し
たものであり、特にそのモールド樹脂中のフィラー応力
に起因するパッシベーションクラックを抑制するために
半導体ウェーハ上にポリイミド膜を回転塗布して形成す
る場合に適用したものである。ここでは、ポリイミド膜
形成用のポリアミド膜を高温熱処理した後のポリイミド
膜の表面状態を抑制し、その後配線構造全体を樹脂モー
ルドするモールド材との界面接着性を強化することを主
眼としている。This embodiment is applied to the case where the present invention is applied to a case where a semiconductor device is formed by resin-molding the entire wiring structure, and in particular, in order to suppress passivation cracks due to filler stress in the molding resin. It is applied when a polyimide film is formed by spin coating on a semiconductor wafer. Here, the main purpose is to suppress the surface state of the polyimide film after the high-temperature heat treatment of the polyamide film for forming the polyimide film, and to strengthen the interfacial adhesion with the molding material for resin-molding the entire wiring structure thereafter.
【００２０】図１（Ａ）〜（Ｃ）および図２（Ａ）〜
（Ｃ）は、本発明の実施例に係る半導体装置製造方法に
おける半導体装置の要部断面を製造工程の順番に従って
示す断面図である。要約すれば、半導体基板上に、予め
ＩＣ素子を形成し、プラズマＳｉＮ等によるパッシベー
ション膜を形成し、このパッシベーション膜にボンディ
ングパッド用の窓開けを施した半導体ウェーハ上にバッ
ファコート用のポリイミド塗布膜を形成する製造工程を
示すものである。1A to 1C and 2A to
(C) is a sectional view showing a cross section of a main part of a semiconductor device in a semiconductor device manufacturing method according to an embodiment of the present invention in the order of manufacturing steps. In summary, an IC element is formed in advance on a semiconductor substrate, a passivation film is formed by plasma SiN or the like, and a polyimide coating film for buffer coating is formed on a semiconductor wafer in which a window for a bonding pad is formed on the passivation film. 3 shows a manufacturing process for forming a.
【００２１】以下順に詳しく説明する。図１（Ａ）は、
予め形成した素子を示す断面図であり、パッシベーショ
ン膜を開口した後の状態を示す。シリコン基板１上にア
ルミニウムのボンディングパッド（電極）２がパターニ
ングされる。その後基板１全面にパッシベーション膜３
が形成され、電極２上のパッシベーション膜に窓７が開
口して形成される。A detailed description will be given below in order. Figure 1 (A)
It is sectional drawing which shows the element formed beforehand, and shows the state after opening a passivation film. Aluminum bonding pads (electrodes) 2 are patterned on the silicon substrate 1. After that, the passivation film 3 is formed on the entire surface of the substrate 1.
Is formed, and a window 7 is opened in the passivation film on the electrode 2.
【００２２】図１（Ｂ）は、主成分がジアミンと無水酸
物から成り、ＮＭＰを溶剤とするポリアミド酸を塗布材
料として、基板１であるウェーハ上に回転塗布し、ポリ
アミド膜４を形成した構造を示す。その際の塗布条件
は、まずウェーハを静止した状態でノズルより前記ポリ
アミド酸を窒素ガスにより圧送する。次に５００〜１０
００ｒｐｍの範囲で基板を低速回転して塗布液を引き伸
ばす。これにより基板１上に形成した配線の隙間のボイ
ド発生を抑制する。その後３０００ｒｐｍ前後で定速回
転し、塗布膜を５〜１０μｍの厚さに制御する。次にプ
ロキシミティ型ホットプレートを用いてポリアミド膜４
を熱硬化する。その際の条件は１２０〜１５０℃、６０
〜９０秒の範囲で行なう。In FIG. 1 (B), a polyamide film 4 is formed by spin-coating a polyamic acid containing a diamine and an anhydride as main components and using NMP as a solvent as a coating material on a wafer which is a substrate 1. The structure is shown. The coating conditions at that time are as follows. First, while the wafer is stationary, the polyamic acid is pressure-fed by nitrogen gas from a nozzle. Next 500-10
The substrate is rotated at a low speed in the range of 00 rpm to spread the coating liquid. This suppresses the generation of voids in the wiring gap formed on the substrate 1. After that, the coating film is rotated at a constant speed of about 3000 rpm to control the thickness of the coating film to 5 to 10 μm. Next, using a proximity hot plate, the polyamide film 4
Heat cure. The conditions in that case are 120-150 degreeC, 60.
~ 90 seconds.
【００２３】次に図１（Ｃ）に示すように、熱硬化した
ポリアミド膜４上にポジ型フォトレジストを塗布し、ベ
ーク及び露光した後パドル式で現像し、レジストパター
ン５を形成する。Next, as shown in FIG. 1C, a positive photoresist is applied onto the thermoset polyamide film 4, baked and exposed, and then developed by a paddle method to form a resist pattern 5.
【００２４】次に図２（Ａ）に示すポリアミド膜エッチ
ング工程に移る。ここではまずレジストパターン５を形
成した現像液を最初に除去する。即ち、一旦現像液を振
り切った後、再度現像液を液盛りしポリアミド膜４をエ
ッチングする。この２ステップ方式で現像、エッチング
を行なうことにより、レジストとの反応生成物がスカム
となって基板上に残ることを抑制できる。なお、ここで
はレジストの現像とポリアミド膜４のエッチング（パタ
ーニング）とを同一の現像液を用いて、しかも２ステッ
プで行なうようにしたが、１ステップで行なうこともで
き、あるいはレジストパターニングとポリアミド膜４の
パターニングとを別々の手法で行なっても良いことは勿
論である。エッチング終了時の状態が図２（Ａ）であ
る。Next, the process proceeds to the polyamide film etching step shown in FIG. Here, first, the developing solution on which the resist pattern 5 is formed is first removed. That is, the developing solution is once shaken off, and then the developing solution is poured again to etch the polyamide film 4. By performing development and etching by this two-step method, it is possible to prevent reaction products with the resist from becoming scum and remaining on the substrate. Here, the resist development and the etching (patterning) of the polyamide film 4 are performed in the same developing solution and in two steps, but they can be performed in one step, or the resist patterning and the polyamide film are performed. Of course, the patterning of 4 may be performed by different methods. The state at the end of etching is shown in FIG.
【００２５】次にレジスト５を酢酸−Ｎ−ブチル液によ
り除去する。この状態が図２（Ｂ）に示す構造である。Next, the resist 5 is removed with an N-butyl acetate solution. This state is the structure shown in FIG.
【００２６】その後、塗膜中に含有する沸点２０２℃の
ＮＭＰを、２００〜２２０℃で３０分間、熱処理するこ
とにより、揮発させる。この熱処理は、例えば１００ｍ
Ｔｏｒｒ以下の減圧下で行う。さらに具体的には吸引し
ながら加熱を行なって、１００ｍＴｏｒｒの真空に至っ
たら、この真空度を維持するように吸引しつづけなが
ら、熱処理を行う。次に、同減圧式たて型石英炉によ
り、ポリアミド酸塗布膜をポリイミド化するために、連
続的に熱処理する。その際の条件は、圧力１００ｍＴｏ
ｒｒ以下、温度は３５０℃、時間６０分間が望ましい。
熱処理後、窒素ガスパージし大気に戻す。これによりポ
リイミド膜４’が形成される。Thereafter, NMP having a boiling point of 202 ° C. contained in the coating film is heat-treated at 200 to 220 ° C. for 30 minutes to be volatilized. This heat treatment is, for example, 100 m
It is performed under a reduced pressure of Torr or less. More specifically, heating is performed while suction is performed, and when a vacuum of 100 mTorr is reached, heat treatment is performed while continuing suction so as to maintain this degree of vacuum. Next, in the same vacuum type vertical quartz furnace, heat treatment is continuously performed in order to polyimidize the polyamic acid coating film. The condition at that time is a pressure of 100 mTo.
It is desirable that the temperature is rr or less, the temperature is 350 ° C., and the time is 60 minutes.
After the heat treatment, purge with nitrogen gas and return to the atmosphere. Thereby, the polyimide film 4'is formed.
【００２７】従来工程では、ここから、シリコンウェー
ハの裏面研削工程に移るが、本発明では裏面研削の前
に、ポリイミド化したポリイミド膜４’の表面を、酸素
プラズマにより表面処理を施す。この状態を図２（Ｃ）
に示す。このプラズマ処理条件としては、パワーが９０
０Ｗ、酸素ガス流量が８００ＳＣＣＭ、真空度８００ｍ
Ｔｏｒｒ、温度６０℃、処理時間１０分間以上が望まし
い。装置としては、一般に広く用いられている市販の酸
素プラズマアッシャー等が使用可能である。また、プロ
セス条件としても、前述の条件以外に、イミド結合のＣ
−ＮやＣ−Ｃ、エーテル結合のＣ−Ｏ−Ｃを切断できる
エネルギーを有する条件であれば他のプラズマ処理条件
であってもよい。また窒素ガス等不活性ガスも代用可能
である。In the conventional process, the process proceeds from here to the backside grinding process of the silicon wafer, but in the present invention, the surface of the polyimide film 4'which has been polyimidated is subjected to a surface treatment by oxygen plasma before the backside grinding. This state is shown in Fig. 2 (C).
Shown in. The plasma processing condition is that the power is 90
0W, oxygen gas flow rate 800SCCM, vacuum degree 800m
Torr, a temperature of 60 ° C., and a treatment time of 10 minutes or longer are desirable. As the device, a commercially available oxygen plasma asher or the like which is generally widely used can be used. Also, as the process conditions, in addition to the above-mentioned conditions, C of an imide bond is used.
Other plasma treatment conditions may be used as long as they have the energy capable of cutting —N, C—C, and C—O—C of an ether bond. Also, an inert gas such as nitrogen gas can be used instead.
【００２８】以上の方法で作製した半導体装置のポリイ
ミド膜とモールド樹脂との界面の密着強度について測定
した結果が図３である。図３は、第２加熱工程である本
実施例の方法での焼成後、適当な大きさ（この場合、約
１５ｍｍ2）に切り、モールド樹脂を接着した後、その
モールド樹脂のせん断強度を測定した結果である。FIG. 3 shows the result of measurement of the adhesion strength at the interface between the polyimide film and the molding resin of the semiconductor device manufactured by the above method. FIG. 3 shows the second heating step, which is performed by the method of the present embodiment, cut into an appropriate size (in this case, about 15 mm 2 ), adhered the mold resin, and measured the shear strength of the mold resin. This is the result.
【００２９】図３から分るように、ポリイミド膜と樹脂
モールド界面の密着強度は、ポリイミド膜表面を酸素プ
ラズマ処理したことにより、その密着強度が高くなって
いることが判る。密着強度のバラツキは、従来法に比べ
大きくなってはいるが、その最小値は従来法よりも高
い。従って、最終的な目標である、ポリイミド膜界面と
樹脂モールド界面との密着性が不十分なために生じるモ
ールド樹脂の割れ破壊に対する耐性も向上する。As can be seen from FIG. 3, the adhesion strength at the interface between the polyimide film and the resin mold is high due to the oxygen plasma treatment of the polyimide film surface. The variation in adhesion strength is larger than that of the conventional method, but the minimum value is higher than that of the conventional method. Therefore, the resistance to the breakage of the mold resin, which is a final goal, due to insufficient adhesion between the polyimide film interface and the resin mold interface, is improved.
【００３０】ポリアミド膜をポリイミド化する焼成工程
を施した後、そのポリイミド表面を酸素プラズマ処理す
ることにより、そのポリイミド膜と樹脂モールド界面と
の接着強度に与える影響については、次に示すメカニズ
ムで説明できる。The effect on the adhesive strength between the polyimide film and the resin mold interface by subjecting the polyimide surface to an oxygen plasma treatment after subjecting the polyamide film to a polyimide step of baking is explained by the mechanism shown below. it can.
【００３１】図４はポリイミド膜と樹脂モールド界面と
の化学的結合状態を示している。この界面の接着強度は
その単位面積当たりの水素結合の結合数に支配されてい
る。従ってこの接着強度を高めるためには、水素結合数
を増加させることである。具体的な方法としては、ポリ
イミド膜表面にエーテル基やエステル基などの官能基を
確保することである。これは、ポリイミド膜表面を酸素
プラズマ処理することにより、ポリイミド膜を構成する
各種化学結合類（エーテル基やエステル基など）が分断
され、ポリイミド表面のエーテル基やエステル基等の官
能基が増加する。FIG. 4 shows the state of chemical bonding between the polyimide film and the resin mold interface. The adhesive strength at this interface is governed by the number of hydrogen bonds per unit area. Therefore, in order to increase the adhesive strength, it is necessary to increase the number of hydrogen bonds. A specific method is to secure functional groups such as ether groups and ester groups on the surface of the polyimide film. This is because by treating the surface of the polyimide film with oxygen plasma, various chemical bonds (ether groups, ester groups, etc.) that compose the polyimide film are separated, and functional groups such as ether groups and ester groups on the polyimide surface increase. .
【００３２】これに対し、従来法ではポリイミド表面の
官能基が一定量以下のままで、モールド樹脂との密着性
を確保するには、不十分である。On the other hand, in the conventional method, the functional groups on the surface of the polyimide remain below a certain amount, which is insufficient to secure the adhesion to the mold resin.
【００３３】また一方、物理的効果としては、酸素プラ
ズマ処理することにより、ポリイミド膜表面の凹凸が大
きくなり、モールド樹脂との密着表面積が大きくなる。
これにより、一般的に言われているアンカー効果が高ま
り、ポリイミド膜とモールド樹脂との間の密着強度が高
まる。On the other hand, as a physical effect, the oxygen plasma treatment increases the irregularities on the surface of the polyimide film and increases the contact surface area with the mold resin.
As a result, the generally-known anchor effect is enhanced, and the adhesion strength between the polyimide film and the mold resin is enhanced.
【００３４】以上がポリイミド膜表面を酸素プラズマ処
理することにより、ポリイミド膜と樹脂モールド界面の
接着強度が化学的効果および物理的効果により高められ
た理由である。The above is the reason why the adhesive strength at the interface between the polyimide film and the resin mold is enhanced by the chemical effect and the physical effect by the oxygen plasma treatment of the polyimide film surface.
【００３５】[0035]
【発明の効果】以上説明したように、本発明によれば、
ポリアミド膜をポリイミド化するための焼成工程を施し
た後、そのポリイミド膜表面を酸素プラズマ等で表面処
理することにより、ポリイミド膜と樹脂モールド界面の
接着性が向上し、モールド樹脂割れ破壊に対する耐性が
向上し、信頼性の高い半導体装置を得ることができる。As described above, according to the present invention,
After subjecting the polyamide film to a baking step for polyimidization, by subjecting the polyimide film surface to a surface treatment with oxygen plasma or the like, the adhesiveness between the polyimide film and the resin mold interface is improved, and resistance to mold resin crack fracture is improved. An improved semiconductor device with high reliability can be obtained.
【図１】 （Ａ）（Ｂ）（Ｃ）はそれぞれ本発明の実施
例に係る半導体製造方法の製造工程を順番に示す断面図
である。1A, 1B, and 1C are cross-sectional views sequentially showing manufacturing steps of a semiconductor manufacturing method according to an embodiment of the present invention.
【図２】 （Ａ）（Ｂ）（Ｃ）はそれぞれ図１の製造工
程に続く製造工程を順番に示す断面図である。2A, 2B, and 2C are cross-sectional views sequentially showing a manufacturing process subsequent to the manufacturing process of FIG.
【図３】 密着性強度の測定結果を示すグラフである。FIG. 3 is a graph showing the measurement results of adhesion strength.
【図４】 化学的接着性のメカニズムを示す構造図であ
る。FIG. 4 is a structural diagram showing the mechanism of chemical adhesion.
１・・・シリコン基板 ２・・・アルミニウムのボンディングパッド（電極） ３・・・パッシベーション膜 ４・・・ポリアミド膜 ４’・・・ポリイミド膜 ５・・・フォトレジスト 1 ... Silicon substrate 2 ... Aluminum bonding pad (electrode) 3 ... Passivation film 4 ... Polyamide film 4 '... Polyimide film 5 ... Photoresist
Claims (5)
リアミド膜の溶剤除去のための加熱工程並びにこのポリ
アミド膜をポリイミド化する焼成工程を施し、このポリ
イミド膜表面をプラズマ処理した後樹脂で基板をモール
ドすることを特徴とする半導体装置の製造方法。1. A polyamide film is formed on a substrate, a heating step for removing the solvent of the polyamide film and a baking step for polyimidizing the polyamide film are performed, the surface of the polyimide film is plasma treated, and then the substrate is coated with a resin. A method for manufacturing a semiconductor device, comprising:
行うことを特徴とする請求項１に記載の半導体装置の製
造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the plasma treatment is performed by oxygen plasma.
面の化学的官能基が増加することを特徴とする請求項１
または２に記載の半導体装置の製造方法。3. The chemical functional group on the surface of the polyimide film is increased by the plasma treatment.
Alternatively, the method of manufacturing the semiconductor device according to the item 2.
面の凹凸が大きくなることを特徴とする請求項１または
２に記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein the plasma treatment increases irregularities on the surface of the polyimide film.
化する焼成工程は、不活性ガス雰囲気中で行われること
を特徴とする請求項１または２に記載の半導体装置の製
造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the baking step of heating the polyamide film to form a polyimide film is performed in an inert gas atmosphere.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25944093A JPH0794540A (en) | 1993-09-21 | 1993-09-21 | Fabrication of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25944093A JPH0794540A (en) | 1993-09-21 | 1993-09-21 | Fabrication of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794540A true JPH0794540A (en) | 1995-04-07 |
Family
ID=17334123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25944093A Pending JPH0794540A (en) | 1993-09-21 | 1993-09-21 | Fabrication of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794540A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023773A1 (en) * | 2005-08-22 | 2007-03-01 | Hitachi Chemical Dupont Microsystems Ltd. | Method for manufacturing semiconductor device |
| US8148204B2 (en) | 2005-08-22 | 2012-04-03 | Hitachi Chemical Dupont Microsystems, Ltd. | Circuit connection structure, method for producing the same and semiconductor substrate for circuit connection structure |
| JP2020523798A (en) * | 2017-06-16 | 2020-08-06 | フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド | Multi-layer structure |
-
1993
- 1993-09-21 JP JP25944093A patent/JPH0794540A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007023773A1 (en) * | 2005-08-22 | 2007-03-01 | Hitachi Chemical Dupont Microsystems Ltd. | Method for manufacturing semiconductor device |
| JP2007059440A (en) * | 2005-08-22 | 2007-03-08 | Hitachi Chemical Dupont Microsystems Ltd | Process for manufacturing semiconductor device |
| EP1918987A1 (en) * | 2005-08-22 | 2008-05-07 | Hitachi Chemical DuPont Microsystems Ltd. | Method for manufacturing semiconductor device |
| US8148204B2 (en) | 2005-08-22 | 2012-04-03 | Hitachi Chemical Dupont Microsystems, Ltd. | Circuit connection structure, method for producing the same and semiconductor substrate for circuit connection structure |
| EP1918989A4 (en) * | 2005-08-22 | 2012-07-04 | Hitachi Chem Dupont Microsys | Circuit connection structure, method for manufacturing same, and semiconductor substrate for circuit connection structure |
| EP1918987A4 (en) * | 2005-08-22 | 2012-09-19 | Hitachi Chem Dupont Microsys | Method for manufacturing semiconductor device |
| KR101284512B1 (en) * | 2005-08-22 | 2013-07-16 | 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤 | Method for manufacturing semiconductor device |
| TWI412090B (en) * | 2005-08-22 | 2013-10-11 | Hitachi Chem Dupont Microsys | Method of manufacturing a semiconductor apparatus |
| US8975192B2 (en) | 2005-08-22 | 2015-03-10 | Hitachi Chemical Dupont Microsystems Ltd. | Method for manufacturing semiconductor device |
| JP2020523798A (en) * | 2017-06-16 | 2020-08-06 | フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド | Multi-layer structure |
| US11634529B2 (en) | 2017-06-16 | 2023-04-25 | Fujifilm Electronic Materials U.S.A., Inc. | Multilayer structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4428796A (en) | Adhesion bond-breaking of lift-off regions on semiconductor structures | |
| US6951803B2 (en) | Method to prevent passivation layer peeling in a solder bump formation process | |
| JPH0530050B2 (en) | ||
| EP0709882B1 (en) | Semiconductor device with passivation layer made out of benzocyclobutene polymer and silicon powder | |
| US5438022A (en) | Method for using low dielectric constant material in integrated circuit fabrication | |
| US4062720A (en) | Process for forming a ledge-free aluminum-copper-silicon conductor structure | |
| JP2817664B2 (en) | Method for manufacturing semiconductor device | |
| JP2000082723A (en) | Functional emenet and board for mounting functional element as well as their connection method | |
| JPH077104A (en) | Method for hardening thin film of organic dielectric material | |
| US20030153196A1 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JPH0794540A (en) | Fabrication of semiconductor device | |
| EP0114106B1 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| JPH0758107A (en) | Manufacture of semiconductor device | |
| JP3531580B2 (en) | Bonding method | |
| JP2002270735A (en) | Semiconductor device and its manufacturing method | |
| JPH08153833A (en) | Manufacturing method of semiconductor device | |
| JP3009032B2 (en) | Method for manufacturing semiconductor device | |
| JPH05198564A (en) | Manufacture of semiconductor device | |
| JPH0786464A (en) | Manufacture of semiconductor device | |
| JP2003086787A (en) | Semiconductor device and its manufacturing method | |
| JP3093224B2 (en) | Semiconductor device | |
| JPS6046036A (en) | Manufacture of semiconductor device | |
| JPH1135915A (en) | Resin-sealed semiconductor device | |
| JPS6377139A (en) | Formation of insulating film | |
| JP2003273141A (en) | Manufacturing method of semiconductor device |