JP3009032B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3009032B2 JP3009032B2 JP16407896A JP16407896A JP3009032B2 JP 3009032 B2 JP3009032 B2 JP 3009032B2 JP 16407896 A JP16407896 A JP 16407896A JP 16407896 A JP16407896 A JP 16407896A JP 3009032 B2 JP3009032 B2 JP 3009032B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- polyimide film
- etching
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、工程短縮を目的としてポリイミド膜を
マスクとしてカバー膜をエッチングするプロセスフロー
に関する。The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a process flow for etching a cover film using a polyimide film as a mask for the purpose of shortening the process.
【０００２】[0002]
【従来の技術】周知のように、半導体装置の表面保護膜
（パッシベーション膜）には、半導体表面の傷防止、耐
湿性向上を目的として窒化膜を使用している。表面保護
膜はカバー膜とも呼ばれる。一方、樹脂封止形パッケー
ジにおいてはモールド樹脂の応力により表面保護膜や半
導体装置にクラックが入るという問題がある。この問題
を解決するために、表面保護膜（カバー膜）の上にスト
レスバッファ膜としてポリイミド膜のような有機膜を付
ける方法が一般的となりつつある。2. Description of the Related Art As is well known, a nitride film is used as a surface protective film (passivation film) of a semiconductor device for the purpose of preventing a semiconductor surface from being damaged and improving moisture resistance. The surface protective film is also called a cover film. On the other hand, the resin-encapsulated package has a problem that cracks occur in the surface protective film and the semiconductor device due to the stress of the mold resin. In order to solve this problem, a method of attaching an organic film such as a polyimide film as a stress buffer film on a surface protective film (cover film) is becoming common.
【０００３】ところで、半導体基板上にアルミニウム
（Ａｌ）からなる電極パッドが形成されるが、この電極
パッドは外部配線と接続するための外部配線用取出電極
として使用される。すなわち、電極パッドを外部に露出
する必要がある。そのためには、電極パッド上にあるカ
バー膜およびストレスバッファ膜（ポリイミド膜）に穴
を開けて、パッド開口部を形成する必要ある。By the way, an electrode pad made of aluminum (Al) is formed on a semiconductor substrate, and this electrode pad is used as an external wiring lead electrode for connecting to an external wiring. That is, it is necessary to expose the electrode pads to the outside. For this purpose, it is necessary to form holes in the cover film and the stress buffer film (polyimide film) on the electrode pads to form pad openings.
【０００４】電極パッドを外部配線用取出電極として露
出させる為には、カバー膜およびストレスバッファ膜を
それぞれフォトリソグラフィー法により開口部分のみ除
去させる必要がある。したがって、通常、フォトリソグ
ラフィー工程を２回行わなければならない。[0004] In order to expose the electrode pad as an extraction electrode for external wiring, it is necessary to remove only the opening portion of each of the cover film and the stress buffer film by photolithography. Therefore, usually, the photolithography process must be performed twice.
【０００５】半導体装置を製造する工程を短縮するため
に、ポリイミド膜をマスクとしてカバー膜をエッチング
するプロセスフローが知られている（例えば、特開昭６
３−２７１９３９号公報、特開平１−１６６５２７号公
報参照）。In order to shorten the process of manufacturing a semiconductor device, a process flow for etching a cover film using a polyimide film as a mask has been known (for example, Japanese Patent Application Laid-Open No. Sho 6 (1988)).
JP-A-3-271939 and JP-A-1-166527).
【０００６】以下、図２を参照して、従来のプロセスフ
ローについて説明する。Hereinafter, a conventional process flow will be described with reference to FIG.
【０００７】まず、図２（ａ）に示すように、シリコン
（Ｓｉ）からなる半導体基板１１上に絶縁膜１２を介し
てアルミニウム（Ａｌ）からなる電極パッド１３を形成
する。この電極パッド１３は前述したように外部配線用
取出電極として使用される。次に、電極パッド１３上に
厚さ１μｍのカバー膜１４を形成する。カバー膜１４の
材質はＳｉＯＮである。このカバー膜１４上にポリイミ
ドを回転塗布して、厚さ５〜１０μｍのポリイミド膜１
５を形成し、プリベーク（キュア）する。このポリイミ
ド膜１５は、前述したように、リードフレーム（図示せ
ず）とのストレスバッファ膜として使用される。First, as shown in FIG. 2A, an electrode pad 13 made of aluminum (Al) is formed on a semiconductor substrate 11 made of silicon (Si) via an insulating film 12. This electrode pad 13 is used as an extraction electrode for external wiring as described above. Next, a cover film 14 having a thickness of 1 μm is formed on the electrode pads 13. The material of the cover film 14 is SiON. A polyimide film 1 having a thickness of 5 to 10 μm is formed by spin-coating polyimide on the cover film 14.
5 is formed and prebaked (cured). As described above, this polyimide film 15 is used as a stress buffer film with a lead frame (not shown).
【０００８】引き続いて、図２（ｂ）に示すように、フ
ォトリソグラフィ工程を用いてポリイミド膜１５を露光
・現像して、ポリイミド膜１５のパターン加工を行う。
このとき、電極パッド１３上のカバー膜１４に達する開
口１６が形成される。その後、パターン加工を行ったポ
リイミド膜１５をキュア（硬化）する。Subsequently, as shown in FIG. 2B, the polyimide film 15 is exposed and developed using a photolithography process, and pattern processing of the polyimide film 15 is performed.
At this time, an opening 16 reaching the cover film 14 on the electrode pad 13 is formed. After that, the patterned polyimide film 15 is cured (cured).
【０００９】次に、図２（ｃ）に示すように、ポリイミ
ド膜１５をマスクにして、開口１６の下部のカバー膜１
４をふっ素系ガスを用いてドライエッチングして、電極
パッド１３とのパッド開口部１７を形成する。パッド開
口部１７の寸法は１００μｍ□である。Next, as shown in FIG. 2C, the cover film 1 below the opening 16 is formed using the polyimide film 15 as a mask.
4 is dry-etched using a fluorine-based gas to form a pad opening 17 with the electrode pad 13. The size of the pad opening 17 is 100 μm □.
【００１０】最後に、図示はしないが、半導体基板１１
の裏面を所望の厚さ（例えば、０．２〜０．３ｍｍ）に
なるまで研削する。Finally, although not shown, the semiconductor substrate 11
Is ground to a desired thickness (for example, 0.2 to 0.3 mm).
【００１１】このように従来のプロセスフローでは、電
極パッド１３を露出する際に、フォトリソグラフィー工
程を１回で済むようにしている。しかしながら、従来の
プロセスフローでは、エッチングガスに起因するポリイ
ミド膜へのダメージ（以下、エッチング時ダメージと呼
ぶ）によってポリイミド膜の表面にエッチング時ダメー
ジ層１９が形成される。このため、ポリイミド膜とモー
ルド樹脂との密着性が低下してしまう。さらに、図２
（ｃ）に示すような、電極パッド１３上にデポ物（反応
生成物、イミド、金属）１８が生成、残留する。このた
め、ボンディングのシェア強度が低下してしまう。その
結果、半導体装置の信頼性が低くなるという不具合があ
る。As described above, in the conventional process flow, when exposing the electrode pad 13, the photolithography step only needs to be performed once. However, in the conventional process flow, the etching damage layer 19 is formed on the surface of the polyimide film due to damage to the polyimide film caused by the etching gas (hereinafter referred to as etching damage). For this reason, the adhesion between the polyimide film and the mold resin is reduced. Further, FIG.
Deposits (reaction products, imides, metals) 18 are formed and remain on the electrode pads 13 as shown in FIG. For this reason, the shear strength of bonding decreases. As a result, there is a problem that the reliability of the semiconductor device is reduced.
【００１２】このようなデポ物１８を除去する技術も種
々提案されている。例えば、特開平４−３０７９３７号
公報（以下、先行技術Ａと呼ぶ）には、電極パッド上に
堆積したデポ物を除去し、ボンディング強度を向上させ
た「半導体素子の製造方法」が開示されている。この先
行技術Ａでは、デポ物をプラズマアッシングや光アッシ
ングによるアッシング（灰化）処理またはヒドラジン系
のエッチャントによるウェットエッチングでエッチング
除去することにより、ボンディング強度を向上させ、カ
バー膜のクラックを防止している。Various techniques for removing such a deposit 18 have been proposed. For example, Japanese Unexamined Patent Publication No. Hei 4-307937 (hereinafter referred to as prior art A) discloses a "method of manufacturing a semiconductor device" in which a deposit deposited on an electrode pad is removed and bonding strength is improved. I have. In the prior art A, the bonding strength is improved and the cover film is prevented from cracking by removing the deposited material by an ashing (ashing) process using plasma ashing or optical ashing or a wet etching using a hydrazine-based etchant. I have.
【００１３】また、特開平４−２７５４４２号公報（以
下、先行技術Ｂと呼ぶ）には、フォトリソグラフィー工
程を２回行う技術であるが、アッシングではポリイミド
膜の表面に変質層（以下、アッシング時ダメージ層とも
呼ぶ）ができ、ポリイミド膜とモールド樹脂との密着性
が低下するので、開口後、ウェット処理することによ
り、キュア時に電極パッド上に堆積した炭素系堆積物
を、ポリイミド膜の表面に損傷を与えることなく除去す
るようにした「半導体装置の製造方法」が開示されてい
る。すなわち、先行技術Ｂでは、プローブで堆積物に穴
をあけ、過酸化水素水と硫酸の混合液（ウェット液）
で、アルミニウム表面層とともに炭素系堆積物を除去
し、これにより、ポリイミド膜の表面に損傷を与えるの
を防止している。Japanese Patent Application Laid-Open No. 4-275442 (hereinafter referred to as prior art B) discloses a technique in which a photolithography step is performed twice. In ashing, an altered layer (hereinafter referred to as an ashing layer) is formed on the surface of a polyimide film. (Also referred to as a damaged layer), and the adhesion between the polyimide film and the mold resin is reduced. After the opening, the carbon-based deposits deposited on the electrode pads during curing are wet-processed on the surface of the polyimide film. A "semiconductor device manufacturing method" is disclosed which is removed without causing damage. That is, in the prior art B, a hole is formed in the deposit using a probe, and a mixed solution of a hydrogen peroxide solution and sulfuric acid (wet solution) is used.
Thus, the carbon-based deposit is removed together with the aluminum surface layer, thereby preventing the surface of the polyimide film from being damaged.
【００１４】[0014]
【発明が解決しようとする課題】しかしながら、先行技
術Ａのように、デポ物をアッシング処理だけで除去しよ
うとすると、ポリイミド膜の表面にアッシング時ダメー
ジ層が形成されるので、ポリイミド膜とモールド樹脂と
の密着性が低下してしまう。また、先行技術Ａのよう
に、ヒドラジン系のエッチャントを使用してウェットエ
ッチングすると、ポリイミド膜がエッチングされ、膜厚
が減少したり、ポリイミド膜の表面が荒らされてポリイ
ミド膜とモールド樹脂との密着性が低下するという課題
がある。However, as in the prior art A, if a deposit is to be removed only by ashing, a damage layer is formed on the surface of the polyimide film during ashing, so that the polyimide film and the mold resin are removed. The adhesion to the film is reduced. Also, when wet etching is performed using a hydrazine-based etchant as in the prior art A, the polyimide film is etched and the film thickness is reduced, or the surface of the polyimide film is roughened, and the adhesion between the polyimide film and the mold resin is reduced. There is a problem that the property is reduced.
【００１５】一方、先行技術Ｂでは、各パッドにプロー
ブで一つ一つ穴をあけないと堆積物が除去できない。硫
酸＋過酸化水素水を使うため、ポリイミド膜が溶解す
る。奔出願人は、実験により、ポリイミドを硫酸：過酸
化水素水：水＝４６：８：４６重量％の混合液中に１０
０℃で６０分間ディップすると、ポリイミドは完全に溶
解することを確認した。尚、先行技術Ｂの明細書中に
は、ディップ時間が明記されていないので溶解の程度は
不明であるが、多少のダメージ（以下、ウェット時ダメ
ージと呼ぶ）があると推察される。さらに、先行技術Ｂ
のように、デポ物をウェット処理だけで除去しようとし
ても、デポ物を完全に除去することはできない。何故な
ら、先行技術Ｂでは、図５に示されるように、ポリイミ
ドをキュアする時にできる堆積物は炭化水素が主であ
り、親水性であるので、薬液が染み込み易いからであ
る。これに対して、本発明が除去しよとするデポ物１８
は、図６（ａ）に示されるように、カバー膜１４をふっ
素系ガスでエッチングするため、上層にはふっ素Ｆが含
まれた炭化水素、下層にはアルミニウムＡｌをふっ素Ｆ
が含まれた炭化水素が堆積する。これらの堆積物はテフ
ロンに似ており、疎水性であり、薬液が染み込み難い。On the other hand, in the prior art B, the deposits cannot be removed unless holes are drilled one by one in each pad with a probe. Since sulfuric acid and hydrogen peroxide are used, the polyimide film dissolves. According to experiments, the applicant has determined that polyimide can be added to a mixture of sulfuric acid: aqueous hydrogen peroxide: water = 46: 8: 46% by weight.
It was confirmed that the polyimide was completely dissolved when dipped at 0 ° C. for 60 minutes. In the specification of Prior Art B, the degree of dissolution is unknown because the dipping time is not specified, but it is assumed that there is some damage (hereinafter referred to as wet damage). Furthermore, prior art B
As described above, even if an attempt is made to remove the deposited material only by the wet treatment, the deposited material cannot be completely removed. This is because, in the prior art B, as shown in FIG. 5, the deposit formed when curing the polyimide is mainly composed of hydrocarbons and is hydrophilic, so that the chemical solution easily permeates. On the other hand, the deposit 18 to be removed by the present invention
As shown in FIG. 6A, since the cover film 14 is etched with a fluorine-based gas, the upper layer is made of a hydrocarbon containing fluorine F, and the lower layer is made of aluminum Al.
Is deposited. These deposits resemble Teflon, are hydrophobic, and are less susceptible to chemical penetration.
【００１６】そこで、本発明の目的は、信頼性の高い半
導体装置を製造できる方法を提供することにある。It is an object of the present invention to provide a method for manufacturing a highly reliable semiconductor device.
【００１７】本発明の他の目的は、ポリイミド膜とモー
ルド樹脂との密着性の低下を防止できる、半導体装置の
製造方法を提供することにある。Another object of the present invention is to provide a method of manufacturing a semiconductor device, which can prevent a decrease in adhesion between a polyimide film and a mold resin.
【００１８】本発明のさらに他の目的は、ボンディング
のシェア強度の低下を軽減することができる、半導体装
置の製造方法を提供することにある。Still another object of the present invention is to provide a method of manufacturing a semiconductor device, which can reduce a decrease in shear strength of bonding.
【００１９】[0019]
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板の表面上に絶縁膜を介して電
極パッドを形成する工程と、電極パッド上にカバー膜を
形成する工程と、カバー膜上にポリイミドを塗布して、
カバー膜上にポリイミド膜を形成し、キュアする工程
と、ポリイミド膜をパターン加工して、電極パッド上部
のカバー膜に達する開口を形成する工程と、パターン加
工したポリイミド膜をマスクとして、開口を介してカバ
ー膜をエッチングし、電極パッドに達するパッド開口部
を形成する工程と、電極パッド上に堆積したデポ物およ
びポリイミド膜上のダメージ層をアッシング処理で部分
的に除去したのち、ポリイミドはエッチングしない薬液
でデポ物およびダメージ層を除去する処理工程とを含
む。A method of manufacturing a semiconductor device according to the present invention comprises the steps of forming an electrode pad on a surface of a semiconductor substrate via an insulating film, forming a cover film on the electrode pad, Apply polyimide on the cover film,
A step of forming a polyimide film on the cover film and curing, a step of patterning the polyimide film to form an opening reaching the cover film above the electrode pad, and a step of forming the opening using the patterned polyimide film as a mask. the cover film is etched Te, and forming a pad opening reaching the electrode pad, a damaged layer on the deposited material Oyo <br/> beauty polyimide film deposited on the electrode pads partially removed by ashing Later, polyimide is a chemical that does not etch
And a processing step of removing the deposited material and the damaged layer.
【００２０】[0020]
【作用】図６（ｂ）に示すように、デポ物およびダメー
ジ層を軽くアッシングして、デポ物およびダメージ層に
ひびを入れたり、デポ物およびダメージ層を灰化除去し
て、薬液が染み込み易くしてから、ウェット処理での残
りを取り除くようにした。[Action] As shown in FIG. 6 (b), and lightly ashing deposits and damage layer, or put the cracked deposits and damaged layer by ashing removing deposits and damage layer, chemical soaks After ease, we removed the residue from the wet treatment.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００２２】図１を参照して、本発明の一実施の形態に
よる半導体装置の製造方法について説明する。図１
（ａ）〜（ｃ）の工程、すなわち、カバー膜１４をエッ
チングする工程までは、図２（ａ）〜（ｃ）の工程と同
様である。Referring to FIG. 1, a method of manufacturing a semiconductor device according to one embodiment of the present invention will be described. FIG.
Steps (a) to (c), that is, steps up to the step of etching the cover film 14 are the same as the steps in FIGS.
【００２３】この実施の形態では、ポリイミド膜１５を
キュアした後、カバー膜１４をふっ素系ガスでエッチン
グするので、先行技術Ｂのように、キュア時に生ずる電
極パッド１３上の堆積物を除去する必要はない。その代
わり、カバー膜１４のエッチング時に生ずるふっ素含有
炭化水素がデポ物１８として電極パッド１３上に堆積す
るので、これを除去する必要がある。また、カバー膜１
４のエッチングによって、ポリイミド膜１５の表面にエ
ッチング時ダメージ層１９が形成されるので、これも除
去する必要がある。なお、このエッチング時ダメージ層
１９は、ふっ素系ガス・エッチングによるポリイミド変
質層と、電極パッド１３上に堆積されたものと同様なふ
っ素含有炭化水素のデポ物とから成る。即ち、エッチン
グ時ダメージ層１９はポリイミド膜１５とは組成が異な
る。In this embodiment, after the polyimide film 15 is cured, the cover film 14 is etched with a fluorine-based gas. Therefore, it is necessary to remove deposits generated on the electrode pads 13 during curing as in the prior art B. There is no. Instead, since the fluorine-containing hydrocarbon produced during the etching of the cover film 14 is deposited on the electrode pad 13 as deposited material 18, it is necessary to remove it. Also, the cover film 1
Since the etching damage layer 19 is formed on the surface of the polyimide film 15 by the etching of 4, it is necessary to remove this. Note that the etching time of the damage layer 19 is composed of a polyimide altered layer by fluorine-based gas etching, those deposited on the electrode pads 13 and the deposited material of the same fluorine-containing hydrocarbon. That is, the composition of the etching damage layer 19 is different from that of the polyimide film 15.
【００２４】図１（ｄ）において、カバー膜１４のエッ
チング後に、電極パッド１３上に堆積したデポ物１８お
よびポリイミド膜１５の表面に形成されたエッチング時
ダメージ層１９をアッシング処理（酸化プラズマで表面
を叩く処理）で部分的に除去したのち、ポリイミド膜１
５はエッチングしない薬液でウェット処理を行う。これ
により、エッチング時のポリイミド膜１５のダメージを
回復し、電極パッド１３上のデポ物１８およびポリイミ
ド膜１５上のエッチング時ダメージ層１９を効率的に完
全に除去することができる。ここで、アッシング処理で
は、ポリイミド膜１５上のエッチング時ダメージ層の一
部にだけ影響を受けるが、ポリイミド膜１５にはほとん
どアッシングの影響がないことに注意願います。[0024] In FIG. 1 (d), the following etching of the cover film 14, the deposited material 18 and the etching time of the damaged layer 19 formed on the surface of the polyimide film 15 deposited on the electrode pads 13 ashing process (surface oxidizing plasma After the partial removal of the polyimide film 1
5 performs wet processing with a chemical solution that is not etched. Thereby, the damage of the polyimide film 15 at the time of etching can be recovered, and the deposit 18 on the electrode pad 13 and the damage layer 19 at the time of etching on the polyimide film 15 can be efficiently and completely removed. Note that the ashing process affects only a part of the damage layer during etching on the polyimide film 15, but the polyimide film 15 is hardly affected by the ashing.
【００２５】ここで、アッシングにはバッチ式と枚葉式
の２種類がある。バッチ式とは、１ロット５０枚のウエ
ハをまとめて同時に処理する方法である。枚葉式とは、
ウエハを１枚づつ炉に入れて処理する方法である。本実
施の形態におけるアッシングの条件は次の通りである。Here, there are two types of ashing, a batch type and a single wafer type. The batch method is a method of simultaneously processing 50 wafers in one lot at a time. What is a single-wafer system?
In this method, wafers are placed in a furnace one by one and processed. The ashing conditions in the present embodiment are as follows.
【００２６】バッチ式では、１００〜５００Ｗの高周波
電力で、１００〜２００ｓｃｃｍの酸素ガス流量で、
０．５〜１Ｔｏｒの真空度の下で５〜１５分間処理す
る。In the batch type, at a high frequency power of 100 to 500 W and an oxygen gas flow rate of 100 to 200 sccm,
The treatment is performed under a vacuum of 0.5 to 1 Torr for 5 to 15 minutes.
【００２７】枚葉式では、７００〜１０００Ｗの高周波
電力で、２００〜３００ｓｃｃｍの酸素ガス流量で、
０．５〜１Ｔｏｒｒの真空度の下で１０〜６０秒間処理
する。In the single-wafer method, a high-frequency power of 700 to 1000 W and an oxygen gas flow rate of 200 to 300 sccm are used.
The treatment is performed under a vacuum of 0.5 to 1 Torr for 10 to 60 seconds.
【００２８】また、ウェット処理に用いる薬液として
は、ポジ現像液、ふっ酸等を使用できる。薬液はこれら
に限定せず、ポリイミド膜１５に対してダメージを与え
ない他の薬液を使用することができる。As the chemical used for the wet treatment, a positive developer, hydrofluoric acid, or the like can be used. The chemical is not limited to these, and other chemicals that do not damage the polyimide film 15 can be used.
【００２９】ウェット処理の具体例は、図１（ｃ）に示
すものを、ふっ酸で漬浸（ディップ）する方法と、レジ
スト現像液を開口１６を塞ぐように、液盛り（パドル）
する方法とを採用できる。ディップの条件は、ふっ酸の
１〜５重量％水溶液を室温（２０〜２５℃）で３〜１０
分間行う。一方、パドルの条件は、濃度２．３８％のテ
トラ・メチル・アンモニウム・ハイドロオキサイド（Ｔ
ＭＡＨ）などのレジスト現像液を室温中で１５〜６０秒
間行う。ここで、ＴＭＡＨは、キュア前のポリイミドに
対してはエッチング液として使用できるが、キュア後の
ポリイミドに対してはエッチング能力がないことに注意
されたい。ウェット処理した後、水で洗浄する。As a specific example of the wet treatment, a method shown in FIG. 1C is immersed (dipped) with hydrofluoric acid, and a resist developer is filled (paddle) so as to cover the opening 16.
And a method of doing so. The conditions of the dip are as follows.
Do for a minute. On the other hand, the paddle condition is that the concentration of 2.38% of tetramethylammonium hydroxide (T
MAH) or the like for 15 to 60 seconds at room temperature. Here, it should be noted that TMAH can be used as an etchant for polyimide before curing, but has no etching ability for polyimide after curing. After the wet treatment, it is washed with water.
【００３０】このアッシングおよびウェット処理工程の
後に、半導体基板１１の裏面を研削することにより、ウ
エハを必要な厚さまで研削する。After the ashing and wet processing steps, the wafer is ground to a required thickness by grinding the back surface of the semiconductor substrate 11.
【００３１】上述したように、カバー膜１４のエッチン
グ後にアッシングおよびウェット処理を行うことによっ
て、ボインディングパッド１３上に堆積するデポ物１８
を除去して電極パッド１３の表面を露出させ、かつ、ダ
メージを受けたポリイミド膜１５の表面層とふっ素含有
炭化水素のデポ物（エッチング時ダメージ層１９）を除
去することができるので、ボンディング・シェア強度を
向上させることができ、ポリイミド膜１５とモールド樹
脂（図示せず）との密着性を向上させることができる。As described above, by performing the ashing and the wet treatment after the etching of the cover film 14, the deposit 18 deposited on the binding pad 13 is formed.
To remove the surface of the electrode pad 13 and to remove the damaged surface layer of the polyimide film 15 and the fluorine-containing hydrocarbon deposit (the damage layer 19 during etching). The shear strength can be improved, and the adhesion between the polyimide film 15 and a mold resin (not shown) can be improved.
【００３２】図３に、従来（図２）と実施の形態（図
１）におけるポリイミド−モールド樹脂間密着性を示
す。ここでは、ＰＣＴ（プレッシャ・クッカー・テス
ト）を行い、ＰＣＴの前後でせん断強度試験を５０回行
ない、その平均値（●）と分布を示す。ＰＣＴとは、被
試験物を圧力鍋に入れて、加熱、加圧して耐湿性を測る
信頼性試験方法である。ここでのＰＣＴのテスト条件
は、１．４ｋｇ／ｃｍ2 の気圧で、１２５℃の温度雰囲
気に被試験物を１８時間保管した。また、せん断強度試
験方法は、半導体基板上に２×２ｍｍ角柱状のモールド
樹脂を形成し、これに横方向から力を加え、モールド樹
脂が基板から剥がれたときの力を測定した。FIG. 3 shows the adhesion between the polyimide and the mold resin in the conventional example (FIG. 2) and the embodiment (FIG. 1). Here, a PCT (pressure cooker test) is performed, and a shear strength test is performed 50 times before and after the PCT, and the average value (●) and distribution are shown. PCT is a reliability test method in which a test object is placed in a pressure cooker and heated and pressed to measure moisture resistance. The test conditions for the PCT here were as follows: the test object was stored at a pressure of 1.4 kg / cm 2 and a temperature atmosphere of 125 ° C. for 18 hours. In the shear strength test method, a 2 × 2 mm prismatic mold resin was formed on a semiconductor substrate, and a force was applied to the mold resin from a lateral direction to measure the force when the mold resin was peeled from the substrate.
【００３３】ＰＣＴ前では、従来および実施の形態にお
いて、せん断強度にほとんど差がみられない。しかしな
がら、ＰＣＴ後においては、従来では、ＰＣＴ前よりも
せん断強度が低下するのに対して、実施の形態では、Ｐ
ＣＴ前に比較して僅かにせん断強度が低下するだけであ
る。したがって、実施の形態の方が、従来に比較して、
ポリイミド−モールド樹脂間密着性が良好であることが
分かる。Before PCT, there is almost no difference in shear strength between the conventional and the embodiment. However, after the PCT, conventionally, the shear strength is lower than before the PCT, whereas in the embodiment, P
The shear strength is only slightly reduced as compared to before the CT. Therefore, in the embodiment,
It can be seen that the adhesion between the polyimide and the mold resin is good.
【００３４】図４に、従来（図２）と実施の形態（図
１）におけるボンディング・シェア強度を示す。ボンデ
ィング・シェア強度試験方法は、パッド上の金線をボン
ディングし、これに横方向から力を加え、金線が基板か
ら剥がれたときの力を５０回測定し、その平均値（●）
と分布を示す。FIG. 4 shows the bonding shear strength in the conventional (FIG. 2) and the embodiment (FIG. 1). The bond shear strength test method is to bond a gold wire on a pad, apply a force to the pad from the side, measure the force when the gold wire peels off the substrate 50 times, and average the value (●)
And the distribution.
【００３５】図４から明らかなように、実施の形態の方
が従来に比較して、ボンディング・シェア強度が高いこ
とが分かる。As is clear from FIG. 4, the embodiment has a higher bonding shear strength than the conventional one.
【００３６】本発明は上述した実施の形態には限定せ
ず、本発明の趣旨を逸脱しない範囲内で種々の変更が可
能である。例えば、上記実施の形態では、カバー膜をエ
ッチングするためのエッチングガスとしてふっ素系ガス
を用いているが、エッチングガスはこれに限定しないの
は勿論である。エッチングガスとしては、例えば、塩素
系ガスやアルゴンなどの不活性ガスを使用しても良い。The present invention is not limited to the above-described embodiment, and various changes can be made without departing from the spirit of the present invention. For example, in the above embodiment, a fluorine-based gas is used as an etching gas for etching the cover film, but the etching gas is not limited to this. As the etching gas, for example, an inert gas such as a chlorine-based gas or argon may be used.
【００３７】[0037]
【発明の効果】以上の説明より明らかなように、本発明
の半導体装置の製造方法では、カバー膜をふっ素系ガス
でエッチングしたときに電極パッド上に堆積するデポ物
およびポリイミド膜上のエッチング時ダメージ層を、軽
くアッシングしてからウェット処理することで、ポリイ
ミド膜に与えるダメージを最小限にして、デポ物を除去
することができる。また、先行技術Ｂのように、プロー
ブで堆積物に穴をあける必要がないので、手間がかから
ず、短時間で処理でき、プローブでパッドに傷つけるこ
ともない。さらに、ふっ酸やＴＭＡＨでウェット処理す
るので、ポリイミド膜をエッチングすることがない。し
たがって、ポリイミド膜とモールド樹脂との密着性を良
くし、かつボンディング・シェア強度を向上させること
ができる。これにより、信頼性の高い半導体装置を得る
ことができる。As is apparent from the above description, in the method of manufacturing a semiconductor device according to the present invention, when a cover film is etched with a fluorine-based gas, a deposit deposited on an electrode pad and an etching process on a polyimide film are performed. By performing wet treatment after gently ashing the damaged layer, it is possible to minimize the damage to the polyimide film and remove the deposit. Further, unlike the prior art B, it is not necessary to make a hole in the deposit with a probe, so that it is not troublesome, the processing can be performed in a short time, and the pad is not damaged by the probe. Further, since the wet treatment is performed with hydrofluoric acid or TMAH, the polyimide film is not etched. Therefore, the adhesion between the polyimide film and the mold resin can be improved, and the bonding shear strength can be improved. Thus, a highly reliable semiconductor device can be obtained.
【図１】本発明に係る半導体装置の製造方法における製
造工程を示す断面図である。FIG. 1 is a cross-sectional view showing a manufacturing process in a method for manufacturing a semiconductor device according to the present invention.
【図２】従来の半導体装置の製造方法における製造工程
を示す断面である。FIG. 2 is a cross-sectional view illustrating a manufacturing process in a conventional method for manufacturing a semiconductor device.
【図３】従来と実施の形態におけるポリイミド−モール
ド樹脂間密着性を示す図である。FIG. 3 is a diagram showing adhesion between a polyimide and a mold resin in a conventional example and an embodiment.
【図４】従来と実施の形態におけるボンディング・シェ
ア強度を示す図である。FIG. 4 is a diagram showing bonding shear strengths in a conventional example and an embodiment.
【図５】特開平４−２７５４４２号公報（先行技術Ｂ）
において除去しようとする堆積物（デポ物）を示す断面
図である。FIG. 5 JP-A-4-275442 (prior art B)
FIG. 4 is a cross-sectional view showing a deposit (deposit) to be removed in FIG.
【図６】本発明が除去しようとする堆積物（デポ物）を
示す断面図で、（ａ）はエッチング後の拡大図、（ｂ）
はアッシング後の拡大図である。6A and 6B are cross-sectional views showing deposits (deposits) to be removed by the present invention, wherein FIG. 6A is an enlarged view after etching, and FIG.
Is an enlarged view after ashing.
１１ 半導体基板（Ｓｉ） １２ 絶縁膜 １３ 電極パッド（Ａｌ） １４ カバー膜 １５ ポリイミド膜 １６ 開口 １７ パッド開口部 １８ デポ物（堆積物） １９ エッチング時ダメージ層 Reference Signs List 11 semiconductor substrate (Si) 12 insulating film 13 electrode pad (Al) 14 cover film 15 polyimide film 16 opening 17 pad opening 18 deposit (deposit) 19 damage layer at etching
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−58107（ＪＰ，Ａ) 特開 平７−183296（ＪＰ，Ａ) 特開 昭63−271939（ＪＰ，Ａ) 特開 昭58−140139（ＪＰ，Ａ) 特開 平８−37182（ＪＰ，Ａ) 特開 平４−257239（ＪＰ，Ａ) 特開 平５−243388（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/306 H01L 21/304 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-7-58107 (JP, A) JP-A-7-183296 (JP, A) JP-A-63-271939 (JP, A) JP-A-58-1983 140139 (JP, A) JP-A-8-37182 (JP, A) JP-A-4-257239 (JP, A) JP-A-5-243388 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/312 H01L 21/306 H01L 21/304
Claims (3)
極パッドを形成する工程と、 前記電極パッド上にカバー膜を形成する工程と、 前記カバー膜上にポリイミドを塗布して、前記カバー膜
上にポリイミド膜を形成し、キュアする工程と、 前記ポリイミド膜をパターン加工して、前記電極パッド
上部の前記カバー膜に達する開口を形成する工程と、 パターン加工した前記ポリイミド膜をマスクとして、前
記開口を介して前記カバー膜をエッチングし、前記電極
パッドに達するパッド開口部を形成する工程と、 前記電極パッド上に堆積したデポ物および前記ポリイミ
ド膜上のダメージ層をアッシング処理で部分的に除去し
たのち、ポリイミドはエッチングしない薬液で前記デポ
物および前記ダメージ層を除去する処理工程とを含む半
導体装置の製造方法。A step of forming an electrode pad on a surface of a semiconductor substrate via an insulating film; a step of forming a cover film on the electrode pad; and applying a polyimide on the cover film to form the cover. Forming a polyimide film on the film, curing; patterning the polyimide film to form an opening reaching the cover film above the electrode pad; using the patterned polyimide film as a mask, Etching the cover film through the opening to form a pad opening reaching the electrode pad; and partially depositing a deposited material on the electrode pad and a damaged layer on the polyimide film by an ashing process. After removing, the semiconductor device including the step polyimide of removing the deposited material and the damaged layer by the chemical solution does not etch Manufacturing method.
ッチングガスとしてふっ素系ガスを用いることを特徴と
する請求項１に記載の半導体装置の製造方法。2. The method according to claim 1, wherein a fluorine-based gas is used as an etching gas for etching the cover film.
・アンモニウム・ハイドロオキサイド（ＴＭＡＨ）のい
ずれかであることを特徴とする請求項１又は２に記載の
半導体装置の製造方法。3. The method according to claim 1, wherein the chemical is one of hydrofluoric acid and tetramethyl ammonium hydroxide (TMAH).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16407896A JP3009032B2 (en) | 1996-06-25 | 1996-06-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16407896A JP3009032B2 (en) | 1996-06-25 | 1996-06-25 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012605A JPH1012605A (en) | 1998-01-16 |
| JP3009032B2 true JP3009032B2 (en) | 2000-02-14 |
Family
ID=15786371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16407896A Expired - Fee Related JP3009032B2 (en) | 1996-06-25 | 1996-06-25 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3009032B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508748B1 (en) * | 1998-02-05 | 2005-11-11 | 삼성전자주식회사 | Polyimide Film Discombing Method and Rework Method of Semiconductor Device |
| US7485579B2 (en) | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004200378A (en) | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| JP4663963B2 (en) | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2005136246A (en) | 2003-10-31 | 2005-05-26 | Renesas Technology Corp | Manufacturing method of semiconductor integrate circuit device |
| JP6041676B2 (en) * | 2013-01-10 | 2016-12-14 | 旭化成エレクトロニクス株式会社 | Manufacturing method of semiconductor device |
| US9614045B2 (en) * | 2014-09-17 | 2017-04-04 | Infineon Technologies Ag | Method of processing a semiconductor device and chip package |
-
1996
- 1996-06-25 JP JP16407896A patent/JP3009032B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012605A (en) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0200082B1 (en) | Barrierless high-temperature lift-off process for forming a patterned interconnection layer | |
| US5731243A (en) | Method of cleaning residue on a semiconductor wafer bonding pad | |
| JP3270909B2 (en) | Method for protecting a surface of a semiconductor substrate on which a plurality of bonding pads covered by an insulating layer are formed | |
| US20020050629A1 (en) | Semiconductor passivation deposition process for interfacial adhesion | |
| US20050218476A1 (en) | Integrated process for fuse opening and passivation process for Cu/Low-K IMD | |
| JPH0345895B2 (en) | ||
| US6355576B1 (en) | Method for cleaning integrated circuit bonding pads | |
| JP3009032B2 (en) | Method for manufacturing semiconductor device | |
| JP2817664B2 (en) | Method for manufacturing semiconductor device | |
| JPH0758107A (en) | Manufacture of semiconductor device | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| US6025236A (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| JP2842405B2 (en) | Method for manufacturing semiconductor device | |
| KR0138864B1 (en) | The fabrication method of metal interconnector in ics | |
| JP3603296B2 (en) | Method for manufacturing semiconductor device | |
| JP3036086B2 (en) | Method for manufacturing semiconductor device | |
| KR940007290B1 (en) | Manufacturing method of wirebonding pad | |
| JP3132194B2 (en) | Method for manufacturing semiconductor device | |
| JP3129281B2 (en) | Method for manufacturing semiconductor device | |
| KR0172773B1 (en) | Method of forming pad of semiconductor device | |
| JP2000174127A (en) | Manufacture of semiconductor device | |
| TWI228311B (en) | Method of preventing corrosion of the metal wire exposed from the unlanded via | |
| JPH1187331A (en) | Manufacture of semiconductor device | |
| JPH0547830A (en) | Manufacture of semiconductor device | |
| JP2003007751A (en) | Method of forming bump electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991104 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |