JPH0786435A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH0786435A JPH0786435A JP5252128A JP25212893A JPH0786435A JP H0786435 A JPH0786435 A JP H0786435A JP 5252128 A JP5252128 A JP 5252128A JP 25212893 A JP25212893 A JP 25212893A JP H0786435 A JPH0786435 A JP H0786435A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- capacitor
- silicon
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 本願発明は、メモリセル占有面積の縮小化に
もかかわらず、キャパシタ容量の高いトレンチ型キャパ
シタを提供することを目的とする。 【構成】 本発明では、トレンチ内部に針状の基体材料
からなる多数の柱を緻密に林立させ、この表面を第１の
電極とし、この上層に形成される第２の電極との間に、
キャパシタ絶縁膜を挾むようにしている。また、本発明
では、１５０〜２５０mTorr 以上の高圧力条件下でエッ
チングガスを切り替えることによりトレンチ内部にシリ
コン柱の林立した構造を得るようにしている。
もかかわらず、キャパシタ容量の高いトレンチ型キャパ
シタを提供することを目的とする。 【構成】 本発明では、トレンチ内部に針状の基体材料
からなる多数の柱を緻密に林立させ、この表面を第１の
電極とし、この上層に形成される第２の電極との間に、
キャパシタ絶縁膜を挾むようにしている。また、本発明
では、１５０〜２５０mTorr 以上の高圧力条件下でエッ
チングガスを切り替えることによりトレンチ内部にシリ
コン柱の林立した構造を得るようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法に係り、特にＤＲＡＭ等に用いられる
トレンチ構造のキャパシタに関する。
体装置の製造方法に係り、特にＤＲＡＭ等に用いられる
トレンチ構造のキャパシタに関する。
【０００２】
【従来の技術】近年、半導体技術の進歩、特に微細加工
技術の進歩により、いわゆるＭＯＳ型ＤＲＡＭの高集積
化、大容量化が急速に進められている。
技術の進歩により、いわゆるＭＯＳ型ＤＲＡＭの高集積
化、大容量化が急速に進められている。
【０００３】この高集積化に伴い、情報（電荷）を蓄積
するキャパシタの面積は減少し、この結果メモリ内容が
誤って読み出されたり、あるいはα線等によりメモリ内
容が破壊されるソフトエラ−などが問題になっている。
するキャパシタの面積は減少し、この結果メモリ内容が
誤って読み出されたり、あるいはα線等によりメモリ内
容が破壊されるソフトエラ−などが問題になっている。
【０００４】このような問題を解決し、キャパシタの高
集積化、大容量化をはかるための方法の１つとして、図
５に一例を示すように、基板表面の所望の位置に例えば
直径２μm 深さ数μm 程度のトレンチ３１をリアクチブ
イオンエッチング（ＲＩＥ）法により形成し、このトレ
ンチの側壁および底部に不純物３２を導入し、表面に絶
縁膜３３を形成しさらに多結晶シリコン３４を化学的気
相成長法（ＣＶＤ）により形成して導電性となるように
不純物を導入する。そしてフォトリソグラフィおよびエ
ッチングにより、多結晶シリコンのパターン形成を行う
ことにより基板と多結晶シリコンとを電極とするキャパ
シタが実現される。
集積化、大容量化をはかるための方法の１つとして、図
５に一例を示すように、基板表面の所望の位置に例えば
直径２μm 深さ数μm 程度のトレンチ３１をリアクチブ
イオンエッチング（ＲＩＥ）法により形成し、このトレ
ンチの側壁および底部に不純物３２を導入し、表面に絶
縁膜３３を形成しさらに多結晶シリコン３４を化学的気
相成長法（ＣＶＤ）により形成して導電性となるように
不純物を導入する。そしてフォトリソグラフィおよびエ
ッチングにより、多結晶シリコンのパターン形成を行う
ことにより基板と多結晶シリコンとを電極とするキャパ
シタが実現される。
【０００５】しかしながら、このような従来のトレンチ
キャパシタにおいては、その電荷蓄積容量はトレンチの
表面積により決定される。従って素子の縮小が進行する
中では、その表面積も低下せざるを得ず、容量維持の為
には例えば図６に示すようなトレンチ内部を多結晶シリ
コンによるキャパシタの積層構造４１とする埋め込み型
スタックトキャパシタなどの工夫による表面積の増大が
なされているが、大幅な容量の増加は得られなかった。
キャパシタにおいては、その電荷蓄積容量はトレンチの
表面積により決定される。従って素子の縮小が進行する
中では、その表面積も低下せざるを得ず、容量維持の為
には例えば図６に示すようなトレンチ内部を多結晶シリ
コンによるキャパシタの積層構造４１とする埋め込み型
スタックトキャパシタなどの工夫による表面積の増大が
なされているが、大幅な容量の増加は得られなかった。
【０００６】
【発明が解決しようとする課題】このように、高集積化
に伴う素子の微細化が進むにつれて、従来のトレンチキ
ャパシタにおいては、キャパシタ占有面積が大幅に低減
されてきており、十分な容量を得ることができないとい
う問題があった。
に伴う素子の微細化が進むにつれて、従来のトレンチキ
ャパシタにおいては、キャパシタ占有面積が大幅に低減
されてきており、十分な容量を得ることができないとい
う問題があった。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、メモリセル占有面積の縮小化にもかかわらず、キャ
パシタ容量の高いトレンチ型キャパシタが得られる半導
体装置および半導体装置の製造方法を提供することを目
的とする。
で、メモリセル占有面積の縮小化にもかかわらず、キャ
パシタ容量の高いトレンチ型キャパシタが得られる半導
体装置および半導体装置の製造方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】そこで本発明では、トレ
ンチ内部に針状の基体材料からなる多数の柱を林立さ
せ、この表面を第１の電極とし、この上層に形成される
第２の電極との間に、キャパシタ絶縁膜を挾むようにし
ている。
ンチ内部に針状の基体材料からなる多数の柱を林立さ
せ、この表面を第１の電極とし、この上層に形成される
第２の電極との間に、キャパシタ絶縁膜を挾むようにし
ている。
【０００９】また、本発明では、エッチングガスに対し
基板よりエッチングレートが小さい固体物質粒子のガス
を５〜１０％添加し、１５０〜２５０mTorr の圧力条件
下で異方性エッチングを行なうことによりトレンチ内部
にシリコン柱の林立した構造を得るようにしている。
基板よりエッチングレートが小さい固体物質粒子のガス
を５〜１０％添加し、１５０〜２５０mTorr の圧力条件
下で異方性エッチングを行なうことによりトレンチ内部
にシリコン柱の林立した構造を得るようにしている。
【００１０】
【作用】上記第１によれば、キャパシタ面積を大巾に増
大することができ、トレンチ占有面積の低減に際して
も、キャパシタ容量の大きいキャパシタを得ることが可
能となる。
大することができ、トレンチ占有面積の低減に際して
も、キャパシタ容量の大きいキャパシタを得ることが可
能となる。
【００１１】また本発明の第２では、高圧下で、エッチ
ング条件を変化させることによってのみ、特別のマスク
を用いることなくキャパシタ容量が高く、信頼性の高い
キャパシタを容易に得ることが可能となる。
ング条件を変化させることによってのみ、特別のマスク
を用いることなくキャパシタ容量が高く、信頼性の高い
キャパシタを容易に得ることが可能となる。
【００１２】すなわちＨＢｒ，ＮＦ3 によりエッチング
されたシリコンの中間生成物すなわちＳｉとＦ，Ｂｒと
の化合物がエッチング時に混合させているＯ2 と化合す
ることによりＳｉ酸化物が形成される。そして、エッチ
ング圧力を比較的高圧とすることにより衝突凝集して大
きく成長したシリコン酸化物の粒子は排気されずにウェ
ハ表面に付着し、大きく成長しなかった成分は排気され
るか側壁保護膜として使用される。ここでシリコン酸化
物はエッチング後に側壁保護膜除去工程時に同時に除去
され、針状の柱が緻密に林立したトレンチ形状を得るこ
とができる。
されたシリコンの中間生成物すなわちＳｉとＦ，Ｂｒと
の化合物がエッチング時に混合させているＯ2 と化合す
ることによりＳｉ酸化物が形成される。そして、エッチ
ング圧力を比較的高圧とすることにより衝突凝集して大
きく成長したシリコン酸化物の粒子は排気されずにウェ
ハ表面に付着し、大きく成長しなかった成分は排気され
るか側壁保護膜として使用される。ここでシリコン酸化
物はエッチング後に側壁保護膜除去工程時に同時に除去
され、針状の柱が緻密に林立したトレンチ形状を得るこ
とができる。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００１４】図１(a) 乃至図１(d) は、本発明実施例の
トレンチキャパシタの製造工程を示す断面図である。
トレンチキャパシタの製造工程を示す断面図である。
【００１５】このキャパシタは、トレンチエッチングに
際し、ＨＢｒ，ＮＦ3 ，Ｏ2 ，Ｈｅの混合ガスを用いた
マグネトロン増速ＲＩＥを用いることにより、トレンチ
内に針状のシリコン柱が多数林立した構造を得るように
し、このシリコン柱の周囲に添ってキャパシタを形成す
るようにしたことを特徴とするもので、他部については
従来例のトレンチ構造のキャパシタと同様である。
際し、ＨＢｒ，ＮＦ3 ，Ｏ2 ，Ｈｅの混合ガスを用いた
マグネトロン増速ＲＩＥを用いることにより、トレンチ
内に針状のシリコン柱が多数林立した構造を得るように
し、このシリコン柱の周囲に添ってキャパシタを形成す
るようにしたことを特徴とするもので、他部については
従来例のトレンチ構造のキャパシタと同様である。
【００１６】次に、このキャパシタの製造方法について
図面を参照しつつ説明する。
図面を参照しつつ説明する。
【００１７】まず、図１(a) に示すように、ｐ型シリコ
ン基板１１の表面に、通常のＬＯＣＯＳ法により素子分
離絶縁膜（図示せず）およびパンチスルーストッパ用の
ｐ-型拡散層（図示せず）を形成した後、エッチングマ
スクとして、熱酸化法により膜厚１０nm程度の酸化シリ
コン膜１２を形成する。
ン基板１１の表面に、通常のＬＯＣＯＳ法により素子分
離絶縁膜（図示せず）およびパンチスルーストッパ用の
ｐ-型拡散層（図示せず）を形成した後、エッチングマ
スクとして、熱酸化法により膜厚１０nm程度の酸化シリ
コン膜１２を形成する。
【００１８】この後図１(b) に示すように、フォトリソ
グラフィにより、シリコンのトレンチエッチング時の開
口部１３を形成する。
グラフィにより、シリコンのトレンチエッチング時の開
口部１３を形成する。
【００１９】この後エッチングガスとして、図２に示す
ようなマグネトロンエッチング装置を用い、ＨＢｒ，Ｎ
Ｆ3 ，Ｏ2 ，Ｈｅの混合ガスを用いたマグネトロン増速
ＲＩＥにより図１(c) に示すように、トレンチ内に針状
のシリコン柱１４が多数林立した構造を得る。
ようなマグネトロンエッチング装置を用い、ＨＢｒ，Ｎ
Ｆ3 ，Ｏ2 ，Ｈｅの混合ガスを用いたマグネトロン増速
ＲＩＥにより図１(c) に示すように、トレンチ内に針状
のシリコン柱１４が多数林立した構造を得る。
【００２０】ここでマグネトロンエッチング装置は、図
２に示すように真空チャンバー２０内に冷却水２４によ
り冷却されるサセプタ２１と、このサセプタの上方から
エッチングガス２６を放出するように設置されたシャワ
ープレート２２と、チャンバー外壁に添って相対向して
設置され１００Ｇ，０．５Ｈｚの回転磁場を発生させる
ように構成された２組の磁場発生用コイル２３とを具備
しており、圧力調整バルブ２５を介してターボ分子ポン
プ（図示せず）により排気され、マグネトロンエッチン
グが行われるようになっている。またサセプタ２１には
高周波電源２７が接続され１３．５６ＭＨｚの高周波電
力が供給されるようになっている。
２に示すように真空チャンバー２０内に冷却水２４によ
り冷却されるサセプタ２１と、このサセプタの上方から
エッチングガス２６を放出するように設置されたシャワ
ープレート２２と、チャンバー外壁に添って相対向して
設置され１００Ｇ，０．５Ｈｚの回転磁場を発生させる
ように構成された２組の磁場発生用コイル２３とを具備
しており、圧力調整バルブ２５を介してターボ分子ポン
プ（図示せず）により排気され、マグネトロンエッチン
グが行われるようになっている。またサセプタ２１には
高周波電源２７が接続され１３．５６ＭＨｚの高周波電
力が供給されるようになっている。
【００２１】エッチングは２段階に別けて行われ、１段
目はガスをＨＢｒ＝２０ｓｃｃｍ，ＮＦ3 ＝５ｓｃｃ
ｍ，圧力２０mTorr ，磁場０Ｇ印加電力４００Ｗにて３
０秒間エッチングを続行し、続いて２段目としてガスを
ＨＢｒ＝２５ｓｃｃｍ，ＮＦ3＝５ｓｃｃｍ，Ｏ2 ＝２
ｓｃｃｍ，Ｈｅ＝５ｓｃｃｍとし、圧力１８０mTorr ，
磁界１００Ｇ，印加電力４００Ｗにて６００秒間のエッ
チングを行う。このようにして針状のシリコン柱１４が
緻密に林立した構造を得ることができる。
目はガスをＨＢｒ＝２０ｓｃｃｍ，ＮＦ3 ＝５ｓｃｃ
ｍ，圧力２０mTorr ，磁場０Ｇ印加電力４００Ｗにて３
０秒間エッチングを続行し、続いて２段目としてガスを
ＨＢｒ＝２５ｓｃｃｍ，ＮＦ3＝５ｓｃｃｍ，Ｏ2 ＝２
ｓｃｃｍ，Ｈｅ＝５ｓｃｃｍとし、圧力１８０mTorr ，
磁界１００Ｇ，印加電力４００Ｗにて６００秒間のエッ
チングを行う。このようにして針状のシリコン柱１４が
緻密に林立した構造を得ることができる。
【００２２】このエッチング条件は適宜変更可能である
が、このエッチング形状を得るために大切なことは圧力
を１５０mTorr 以上とすることである。また開口率によ
ってもエッチング形状は変化する。
が、このエッチング形状を得るために大切なことは圧力
を１５０mTorr 以上とすることである。また開口率によ
ってもエッチング形状は変化する。
【００２３】そして、この後、エッチングマスク１２を
除去し、表面に絶縁膜として熱酸化ＳｉＯ2 １５を例え
ば２０nm形成し、その上に不純物をドープしながら多結
晶シリコン１６をＣＪＤ法により形成すると、そのＳｉ
の良好な表面被覆性により図１（ｄ）に示すように針状
のシリコン柱１４の底部までＳｉが埋め込まれて、基体
１１とのキャパシタが形成される。
除去し、表面に絶縁膜として熱酸化ＳｉＯ2 １５を例え
ば２０nm形成し、その上に不純物をドープしながら多結
晶シリコン１６をＣＪＤ法により形成すると、そのＳｉ
の良好な表面被覆性により図１（ｄ）に示すように針状
のシリコン柱１４の底部までＳｉが埋め込まれて、基体
１１とのキャパシタが形成される。
【００２４】このようにして得られたエッチング形状す
なわちエッチング後の表面構造のＸ線写真を図３および
図４に示す。この写真からも明らかなようにトレンチ寸
法である２μm φトレンチ内に高さ４μm 程度に林立す
る柱数は計測により約９０本程度であった。この柱が頂
点の欠けた四角錘であるとしたとき従来のトレンチキャ
パシタのトレンチ表面積が２８μm 2 であったのに対し
表面積２３７μm 2 となっており、８倍以上の表面積を
得ることができ、さらに容量の極めて高いトレンチキャ
パシタを得ることができる。
なわちエッチング後の表面構造のＸ線写真を図３および
図４に示す。この写真からも明らかなようにトレンチ寸
法である２μm φトレンチ内に高さ４μm 程度に林立す
る柱数は計測により約９０本程度であった。この柱が頂
点の欠けた四角錘であるとしたとき従来のトレンチキャ
パシタのトレンチ表面積が２８μm 2 であったのに対し
表面積２３７μm 2 となっており、８倍以上の表面積を
得ることができ、さらに容量の極めて高いトレンチキャ
パシタを得ることができる。
【００２５】
【発明の効果】以上説明してきたように、本発明のトレ
ンチキャパシタによれば、工数を増大することなく極め
て容易にキャパシタ面積が大きくかつキャパシタ容量の
大きいものを得ることができる。
ンチキャパシタによれば、工数を増大することなく極め
て容易にキャパシタ面積が大きくかつキャパシタ容量の
大きいものを得ることができる。
【図１】本発明実施例のトレンチキャパシタの製造工程
図。
図。
【図２】本発明実施例のトレンチキャパシタの製造に用
いられるマグネトロン装置を示す図。
いられるマグネトロン装置を示す図。
【図３】本発明実施例のトレンチキャパシタの製造にお
けるトレンチエッチング後の基板上に形成された微細な
パターンを顕微鏡写真により表した図。
けるトレンチエッチング後の基板上に形成された微細な
パターンを顕微鏡写真により表した図。
【図４】本発明実施例のトレンチキャパシタの製造にお
けるトレンチエッチング後の基板上に形成された微細な
パターンを顕微鏡写真により表した図。
けるトレンチエッチング後の基板上に形成された微細な
パターンを顕微鏡写真により表した図。
【図５】従来例のトレンチキャパシタの製造工程図。
【図６】従来例のトレンチキャパシタの製造工程図。
１１ ｐ型のシリコン基板 １２ 酸化シリコン膜 １３ 開口部 １４ シリコン柱 １５ キャパシタ絶縁膜 １６ 多結晶シリコン膜 ２１ サセプタ ２２ シャワープレート ２３ 磁場発生コイル ２４ 冷却水 ２５ 圧力調整バルブ ２６ エッチングガス
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｃ
Claims (2)
- 【請求項１】 基板表面に形成されたトレンチと前記ト
レンチ内部に緻密に林立せしめられた針状の基体材料か
らなる多数の柱と前記トレンチ内壁および前記柱の表面
に形成された第１の電極としての第１の導体層と前記第
１の導体層表面に形成されたキャパシタ絶縁膜と前記キ
ャパシタ絶縁膜の上層に形成された第２の電極としての
第２の導体層とを具備したことを特徴とする半導体装
置。 - 【請求項２】 基板表面にマスクパターンを形成するマ
スクパターン形成工程と前記マスクパターンをマスクと
して、エッチングガスに対し基板よりエッチングレート
が小さい固体物質粒子のガスを５〜１０％添加し、１５
０〜２５０mTorr の圧力条件下で異方性エッチングを行
なってトレンチ内部にシリコン柱の林立した構造を得る
エッチング工程とこのトレンチ内にキャパシタ絶縁膜を
形成するキャパシタ絶縁膜形成工程とこの上層に第２の
電極としての第２の導体層を形成する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252128A JPH0786435A (ja) | 1993-09-16 | 1993-09-16 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5252128A JPH0786435A (ja) | 1993-09-16 | 1993-09-16 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786435A true JPH0786435A (ja) | 1995-03-31 |
Family
ID=17232869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5252128A Pending JPH0786435A (ja) | 1993-09-16 | 1993-09-16 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786435A (ja) |
-
1993
- 1993-09-16 JP JP5252128A patent/JPH0786435A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629223A (en) | Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal | |
| EP0908936B1 (en) | Formation of a bottle shaped trench | |
| US6867141B2 (en) | Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma | |
| US6432765B1 (en) | Funnel shaped structure in polysilicon and method of making | |
| TW522506B (en) | A method for fabricating a trench capacitor | |
| JP2002270684A (ja) | 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法 | |
| US5759921A (en) | Integrated circuit device fabrication by plasma etching | |
| US6331442B1 (en) | Pre-patterned contact fill capacitor for dielectric etch protection | |
| KR100376001B1 (ko) | 미세한 게이트 적층을 위한 폴리실리콘/폴리사이드 에칭방법 | |
| US5567640A (en) | Method for fabricating T-shaped capacitors in DRAM cells | |
| US6977227B2 (en) | Method of etching bottle trench and fabricating capacitor with same | |
| US5837615A (en) | Integrated circuit device fabrication by plasma etching | |
| US5801916A (en) | Pre-patterned contact fill capacitor for dielectric etch protection | |
| US6211006B1 (en) | Method of forming a trench-type capacitor | |
| US5449636A (en) | Method for the fabrication of DRAM cell having a trench in the field oxide | |
| US7148146B1 (en) | Method of fabricating an integral capacitor and gate transistor having nitride and oxide polish stop layers using chemical mechanical polishing elimination | |
| JPH0786435A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN1211065A (zh) | 防止器件出现化学机械抛光诱发缺陷的方法 | |
| US20220293608A1 (en) | Semiconductor structure having buried word lines and method of manufacturing the same | |
| US6750147B2 (en) | Process for integration of a trench for capacitors and removal of black silicon | |
| US5879988A (en) | Capacitor of a DRAM cell and method of making same | |
| US5350700A (en) | Method of fabricating bipolar transistors with buried collector region | |
| US6706587B1 (en) | Method for forming buried plates | |
| JP3114640B2 (ja) | 半導体装置の製造方法 | |
| JP2921564B2 (ja) | 単側に皺を有するケース型コンデンサの製造方法 |