JPH0782027B2 - Manufacturing method of test contact pin - Google Patents

Manufacturing method of test contact pin

Info

Publication number
JPH0782027B2
JPH0782027B2 JP5127840A JP12784093A JPH0782027B2 JP H0782027 B2 JPH0782027 B2 JP H0782027B2 JP 5127840 A JP5127840 A JP 5127840A JP 12784093 A JP12784093 A JP 12784093A JP H0782027 B2 JPH0782027 B2 JP H0782027B2
Authority
JP
Japan
Prior art keywords
metal layer
contact pin
test contact
pin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5127840A
Other languages
Japanese (ja)
Other versions
JPH06313775A (en
Inventor
ダン ヒギンズ エッチ
ノーミントン ピート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURETSUSHU KUESUTO CORP
INOTETSUKU KK
Original Assignee
FURETSUSHU KUESUTO CORP
INOTETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURETSUSHU KUESUTO CORP, INOTETSUKU KK filed Critical FURETSUSHU KUESUTO CORP
Priority to JP5127840A priority Critical patent/JPH0782027B2/en
Publication of JPH06313775A publication Critical patent/JPH06313775A/en
Publication of JPH0782027B2 publication Critical patent/JPH0782027B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、テスト用コンタクト
ピンに関し、詳しくは、電気的なテストのためにICの
ウエハやベアチップとコンタクトするプローブピンやソ
ケットピン等のテスト用コンタクトピンの製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test contact pin, and more particularly to a method for manufacturing a test contact pin such as a probe pin or a socket pin that contacts an IC wafer or a bare chip for an electrical test. .

【0002】[0002]

【従来の技術】従来のテスト用コンタクトピンは、スプ
リング機構を有する可動式のスプリングピンや、テーパ
形状で片持ち式のプローブピンが一般的である。もっと
も、スプリングピンは機構上小さくすることが困難なた
めプリント基板等の比較的大きなものに適用が限られ、
ICチップのテストには専らプローブピンが使用されて
いる。このプローブピンは、電解研磨等によってピンご
とに製造される。
2. Description of the Related Art A conventional test contact pin is generally a movable spring pin having a spring mechanism or a tapered cantilever type probe pin. However, it is difficult to make the spring pin small due to its mechanism, so its application is limited to relatively large ones such as printed circuit boards.
Probe pins are used exclusively for testing IC chips. This probe pin is manufactured for each pin by electrolytic polishing or the like.

【0003】[0003]

【発明が解決しようとする課題】このような従来のテス
ト用コンタクトピンは、テーパ上のプローブピンを扇状
に並べてプローブカードに取り付ける工程や、ICパッ
ドの配置に合わせて先端のコンタクト部を曲げて高さや
ピッチを揃える工程を経て実用に供される。これらの工
程は俗に針立てとも呼ばれ、その作業には職人芸が要求
される。特に高集積ICについては多ピン化、狭ピッチ
化の要求が厳しく、これに応え得る高度な技能者は極め
て限られ、製品の性能がばらついて信頼性が低下しがち
である。また、使用途中にもしばしば困難な再調整作業
が必要とされる。このため、このタイプのコンタクトピ
ンを用いては、カードやソケット等の生産性および性能
がICの進歩についていけなくなりつつある。
Such a conventional test contact pin is formed by arranging tapered probe pins in a fan shape and attaching them to a probe card, or by bending the contact portion at the tip according to the arrangement of the IC pad. It is put into practical use after undergoing the steps of adjusting the height and pitch. These processes are commonly called a needle stand, and their work requires craftsmanship. Particularly for highly integrated ICs, there are severe demands for higher pin counts and narrower pitches, the number of highly skilled workers who can meet these demands is extremely limited, and the product performance tends to vary and reliability tends to deteriorate. In addition, often difficult readjustment work is required even during use. For this reason, with this type of contact pin, the productivity and performance of cards, sockets, etc. cannot keep up with the progress of ICs.

【0004】かかる問題を解決せんとして、エッチング
によってコンタクトピンを作る方法が提案されている
が、ドライエッチングでは生産性が悪過ぎ、ウエットエ
ッチングではテーパエッチの発生等によりピンの断面形
状が悪くて必要なコンタクト力が確保できない等の欠陥
がある。また、異方性材料を用いて断面形状を確保して
も材料が限定されるため導電性が確保できない。さらに
はコンタクト部分をピンにすることを諦めて樹脂基板上
の配線パターンにパッドを付けて押し付ける方法もある
が、この方法は、いわゆるオーバードライブが確保でき
ないことから、コンタクト圧がばらつき易く接触抵抗が
不安定で信頼性に欠ける。
In order to solve such a problem, a method of making a contact pin by etching has been proposed. However, dry etching is too poor in productivity, and wet etching requires a tapered cross-sectional shape due to occurrence of taper etching. There is a defect such as not being able to secure sufficient contact force. Further, even if the cross-sectional shape is secured by using an anisotropic material, the material is limited and the conductivity cannot be secured. There is also a method of giving up the contact portion as a pin and pressing a pad by attaching it to the wiring pattern on the resin substrate, but this method cannot secure so-called overdrive, so that the contact pressure easily fluctuates and the contact resistance is reduced. Unstable and unreliable.

【0005】このため、エッチングにより製造されるこ
のようなコンタクトピンは、実験的あるいは限定的な使
用は別として、実用に耐えない。この発明の目的は、こ
のような従来技術の問題点を解決するものであって、I
Cのウエハやベアチップ等のテストに適した生産性の高
いテスト用コンタクトピンの製造方法を実現することに
ある。
Therefore, such contact pins produced by etching are not practical, apart from experimental or limited use. The object of the present invention is to solve the above-mentioned problems of the prior art.
It is to realize a highly productive method of manufacturing a test contact pin suitable for testing a C wafer, a bare chip, or the like.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
のこの発明のテスト用コンタクトピンの製造方法は、基
板層の上にテスト用コンタクトピンの材質に被着又は結
合する材質の第1の金属層を形成する形成工程と、第1
の金属層の上にマスクを施してマスクされていない部分
に、前記テスト用コンタクトピンに供される第2の金属
層をメッキ処理により形成するメッキ処理工程と、前記
マスクを取除いた第2の金属層の上に前記テスト用コン
タクトピンに供される部分以外をカバーするフィルムを
被着する被着工程と、前記フィルムと第2の金属層とか
らなる部分と、前記基板層と第1の金属層とからなる部
分とを分離する分離工程とを備えるものである。
In order to achieve this object, a method of manufacturing a test contact pin according to the present invention comprises a first contact material made of a material that is adhered to or bonded to the material of the test contact pin on a substrate layer. A forming step of forming a metal layer, and a first step
A step of forming a second metal layer to be used for the test contact pin by a plating process on the unmasked portion of the second metal layer, and a second step of removing the mask. A step of depositing a film covering a portion other than the portion provided for the test contact pin on the metal layer, the portion including the film and the second metal layer, the substrate layer, and the first layer. And a separation step of separating the portion composed of the metal layer and the metal layer.

【0007】[0007]

【作用】このような構成のこの発明のテスト用コンタク
トピンの製造方法にあっては、エッチングによって直接
的にコンタクトピンを形成するのではなく、マスクされ
ていない部分にメッキ処理によってコンタクトピンを形
成する。これにより、ピンの断面形状が不所望なテーパ
状となるのを防止して、ほぼ矩形状の好ましい断面形状
のコンタクトピンを製造することができる。また、基板
層の上にメッキして後に分離するので、各コンタクトピ
ンの接触点の位置が比較的揃っていて、その面は平滑で
ある。そこで、多ピン化、狭ピッチ化の要求に対しても
十分なオーバードライブとほぼ一様で十分なコンタクト
圧を確保できるので、ICのウエハやベアチップ等のテ
ストに好適である。さらに、メッキ処理等の一般的な工
程だけで製造できるので、ピンの製造効率もよい。
In the method of manufacturing a test contact pin of the present invention having such a structure, the contact pin is not directly formed by etching, but the contact pin is formed by plating on an unmasked portion. To do. As a result, it is possible to prevent the cross-sectional shape of the pin from becoming an undesired tapered shape, and it is possible to manufacture a contact pin having a substantially rectangular preferable cross-sectional shape. Further, since the substrate layer is plated and then separated, the contact points of the contact pins are relatively aligned and the surface is smooth. Therefore, a sufficient overdrive and a substantially uniform and sufficient contact pressure can be secured even in the case of demanding a large number of pins and a narrow pitch, which is suitable for testing IC wafers or bare chips. Further, since the pin can be manufactured only by a general process such as plating, the pin manufacturing efficiency is good.

【0008】また、第2の金属層のうちテスト用コンタ
クトピンに供される部分以外がフィルムでカバーされ
る。これにより、多数のコンタクトピンがフィルムを介
して一体として形成されるので、プローブカードやIC
ソケット等への組み込みに際し、複数のコンタクトピン
を一括して取り扱うことができる。したがって、針立て
等の職人芸が無くても容易に組立てができる。すなわ
ち、このテスト用コンタクトピンを用いると、カードや
ソケット等のピン組み込み製品の生産性の向上をも図る
ことができる。
[0008] Further, the film of the second metal layer other than the portion provided for the test contact pin is covered. As a result, a large number of contact pins are integrally formed through the film, so that the probe card or IC
When assembled into a socket, etc., it is possible to handle multiple contact pins at once. Therefore, it is possible to easily assemble even without craftsmanship such as a needle stand. That is, by using this test contact pin, it is possible to improve the productivity of pin-embedded products such as cards and sockets.

【0009】[0009]

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図1に、各工程における断面模
式図を示し、図2にテスト用コンタクトピン14dとそ
れに連なる引出し用配線パターン14e等とこれらが形
成されたフィルム15との全体模式図を示す。これは説
明用のものであり、実際には、テスト用コンタクトピン
の数が数十から数百のものが一般的であって、ピッチも
一定とは限らない。なお、以下、テスト用コンタクトピ
ンを単にピンと呼び、引出し用配線パターンをパターン
と呼び、ピン14dとパターン14eを合わせてピン1
4と呼ぶ。また、ピン14等とフィルム15との全体を
ピンフィルム体22と呼ぶ。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 shows a schematic cross-sectional view in each step, and FIG. 2 shows an overall schematic view of a test contact pin 14d, a lead-out wiring pattern 14e and the like connected to the test contact pin 14d, and a film 15 on which these are formed. This is for the purpose of explanation, and in practice, the number of test contact pins is generally tens to hundreds, and the pitch is not always constant. Note that, hereinafter, the test contact pin is simply referred to as a pin, the lead-out wiring pattern is referred to as a pattern, and the pin 14d and the pattern 14e are combined to form the pin 1
Call it 4. The pin 14 and the film 15 are collectively referred to as a pin film body 22.

【0010】ピンの製造工程は、主に、第1の金属層の
形成工程と、メッキ処理工程の前半部であるレジストパ
ターンの形成工程と、メッキ処理工程の後半部として第
2の金属層を形成する電解メッキ工程と、フィルムの被
着工程と、分離工程の前半部である剥離工程と、分離工
程の後半部である除去工程とからなる。なお、ピン14
の材質は、強度や靱性の観点からNiが良い。さらに、
Pd等を含ませることもある。また、導電性を重視する
場合には、金をコーテングして導電性を高くするとよ
い。あるいは、Niに代えてベリリュウム銅を用いても
良い。以下、各工程をこの順に説明する。
In the pin manufacturing process, a first metal layer forming process, a resist pattern forming process which is the first half of the plating process, and a second metal layer forming the second half of the plating process are mainly performed. It includes an electrolytic plating step of forming, a film adhering step, a peeling step which is the first half of the separating step, and a removing step which is the second half of the separating step. In addition, pin 14
The material is preferably Ni from the viewpoint of strength and toughness. further,
Pd and the like may be included. Further, when importance is attached to conductivity, it is preferable to coat gold to increase conductivity. Alternatively, beryllium copper may be used instead of Ni. Hereinafter, each step will be described in this order.

【0011】第1の金属層の形成工程は、基板層として
のステンレス板10の上に、第1の金属層としての銅層
11を薄く電解メッキで形成する。第1の金属層として
銅を用いるのは、Ni製のピン14等との被着性に優れ
ること、ステンレス板10に対する被着力がNi製のピ
ン14等に対するフィルム15の被着力よりも弱いこ
と、良い電導体であることからである。銅はステンレス
よりも導電性に優れるので、電解メッキが素早く且つ均
一に行われる。なお、ステンレス板10は、鏡面仕上げ
されて、その表面が平坦であり、しかも平滑である。
In the step of forming the first metal layer, a copper layer 11 as the first metal layer is thinly formed by electrolytic plating on the stainless plate 10 as the substrate layer. The use of copper as the first metal layer has excellent adherence to the Ni-made pins 14 and the like, and the adhesion to the stainless steel plate 10 is weaker than the adhesion of the film 15 to the Ni-made pins 14 and the like. , Because it is a good conductor. Since copper has better conductivity than stainless steel, electrolytic plating can be performed quickly and uniformly. The stainless steel plate 10 is mirror-finished so that its surface is flat and smooth.

【0012】レジストパターンの形成工程は、銅層11
の上にフォトレジスト12をコーティングし(図1の
(a)参照)、これにマスク13を介して露光する(図
1の(b)参照)。これにより、マスク13に対応する
パターンをレジスト12に転写する。さらに、これを現
像してマスク13に対応するパターンのレジスト12を
形成して、銅層11の上にレジストマスクを施こす(図
1の(c)参照)。
In the resist pattern forming step, the copper layer 11 is used.
1 is coated with a photoresist 12 (see FIG. 1A), and is exposed through a mask 13 (see FIG. 1B). As a result, the pattern corresponding to the mask 13 is transferred to the resist 12. Further, this is developed to form a resist 12 having a pattern corresponding to the mask 13, and a resist mask is applied on the copper layer 11 (see (c) of FIG. 1).

【0013】電解メッキ工程は、レジストマスクされて
いない部分に表れている銅層11の上方の空隙12a
に、Niを電解メッキにより付着成長させて形成する
(図1の(d)参照)。Niメッキの終了後は、レジス
ト12を除去してマスクを取り除く(図1の(d)参
照)。このようにして形成されたNi層は、ピン14に
供されるものである。
In the electrolytic plating process, the void 12a above the copper layer 11 which appears in the portion not covered with the resist mask is used.
Then, Ni is deposited and grown by electrolytic plating (see (d) of FIG. 1). After the completion of Ni plating, the resist 12 is removed and the mask is removed (see (d) of FIG. 1). The Ni layer thus formed is used for the pin 14.

【0014】フィルムの被着工程は、Ni層(14)の
上にピン14dに供される部分以外のパターン14e等
をカバーするポリイミドのフィルム15を被着する。具
体的には、接着用プラスチック15aを挟んでフィルム
15の上方から平坦な押圧面の治具で熱圧着する(図1
の(f)参照)。これにより、プラスチック側がピン1
4に合わせて一部変形するので、Ni層(14)の上面
に存在する微少な凹凸や厚さのむらが吸収される。その
結果、ピンフィルム体22の厚さを一様にすることがで
きる。
In the film deposition step, a polyimide film 15 is coated on the Ni layer (14) to cover the pattern 14e other than the portion provided for the pin 14d. Specifically, the adhesive plastic 15a is sandwiched and thermocompression bonding is performed from above the film 15 with a jig having a flat pressing surface (see FIG. 1).
(F)). This makes the plastic side pin 1
Since it is partially deformed in accordance with No. 4, minute irregularities and uneven thickness existing on the upper surface of the Ni layer (14) are absorbed. As a result, the thickness of the pin film body 22 can be made uniform.

【0015】また、フィルム15は、開口15bを有す
る(図2参照)。この開口15bの部分をピン14dの
部分に対応させて接着する。これにより、ピン14dの
部分が片持ちばりの状態でフィルム15に支持され、フ
ィルム15がピン14d等を纏めて一体として支持する
基板として利用される。
The film 15 also has an opening 15b (see FIG. 2). The opening 15b is bonded so as to correspond to the pin 14d. As a result, the pin 14d is supported by the film 15 in a cantilevered state, and the film 15 is used as a substrate that integrally supports the pin 14d and the like.

【0016】剥離工程は、銅層11とNi層(14)と
フィルム15とでなる部分を、ステンレス板10と銅層
11との間で、ステンレス板10から引き剥がして分離
する。第1の金属層の形成工程の説明で既述の如くステ
ンレス板10に対する被着力がNi製のピン14等に対
するフィルム15の被着力よりも弱いことから、フィル
ム15等を損なうことなく、これらは容易に分離する。
In the peeling step, the portion consisting of the copper layer 11, the Ni layer (14) and the film 15 is peeled from the stainless plate 10 and separated between the stainless plate 10 and the copper layer 11. As described above in the description of the step of forming the first metal layer, the adhesion force to the stainless steel plate 10 is weaker than the adhesion force of the film 15 to the Ni pins 14 and the like. Separates easily.

【0017】除去工程は、銅層11をNi層(14)か
らウエットエッチングで除去する。銅層11が薄いの
で、選択比の高いエッチング液を用いてNi層(14)
を損なうことなく、銅層11が除去される。これによ
り、フィルム15とピン14とからなる部分が、ステン
レス層10および銅層11から分離される。このように
して製造されたテスト用コンタクトピン14は、その断
面がほぼ矩形状(通常50μm×50μm)である。そ
こで、片持ちばり状に曲げられてコンタクトしたとき
に、三角断面や円形断面等のものよりも大きなコンタク
ト圧とオーバードライブ能力を発揮することができる。
また、斜め方向の曲げ剛性が大きくて斜めに曲がること
が少ない。そこで、ピッチを狭くしても不都合がない
(約80μm)。
In the removing step, the copper layer 11 is removed from the Ni layer (14) by wet etching. Since the copper layer 11 is thin, an Ni layer (14) is formed by using an etching solution having a high selectivity.
The copper layer 11 is removed without damaging. As a result, the portion including the film 15 and the pin 14 is separated from the stainless layer 10 and the copper layer 11. The test contact pin 14 thus manufactured has a substantially rectangular cross section (normally 50 μm × 50 μm). Therefore, when contacted by being bent in a cantilever shape, a contact pressure and an overdrive capacity larger than those of a triangular cross section or a circular cross section can be exhibited.
In addition, the bending rigidity in the diagonal direction is large, and it rarely bends at an angle. Therefore, there is no inconvenience even if the pitch is narrowed (about 80 μm).

【0018】また、ICチップとコンタクトする側面1
4a,14b,14cは、ステンレス板10の表面が平
坦であることに対応して、それらの高さが揃っている。
そこで、ピン先の高さ調整の作業をする必要が全くな
い。さらに、ICチップとコンタクトしたときに引張応
力が掛かる側面14a,14b,14cは、ステンレス
板10の表面が平滑であることに対応して、表面状態が
滑らかである。そこで、表面の平滑度の影響を受ける疲
労強度が増して、繰り返し使用回数が向上する。
The side surface 1 that contacts the IC chip
4a, 14b, and 14c have a uniform height corresponding to the flat surface of the stainless steel plate 10.
Therefore, there is no need to perform work for adjusting the height of the pin tip. Further, the side surfaces 14a, 14b, 14c to which tensile stress is applied when making contact with the IC chip have a smooth surface state corresponding to the smooth surface of the stainless plate 10. Therefore, the fatigue strength affected by the smoothness of the surface is increased, and the number of times of repeated use is improved.

【0019】なお、図3に、このようにして製造された
ピンフィルム体22を適用した例として、テストに供す
べきICのベアチップ30を内側に保持する、いわゆる
チップキャリアを示す。(a)は、その外観の斜視図で
あり、(b)は、BB’断面についてほぼ中央左側部分
の拡大図である。また、図示は割愛するが、ピンフィル
ム体22はプローブカードにも適用される。
FIG. 3 shows a so-called chip carrier that holds the bare chip 30 of the IC to be tested inside, as an example of applying the pin film body 22 manufactured in this way. (A) is a perspective view of the appearance, and (b) is an enlarged view of a substantially central left portion of the BB ′ cross section. Although not shown, the pin film body 22 is also applied to a probe card.

【0020】[0020]

【発明の効果】以上の説明から理解できるように、この
発明のテスト用コンタクトピンの製造方法にあっては、
基板層の上にテスト用コンタクトピンの材質に被着又は
結合する材質の第1の金属層を形成する形成工程と、第
1の金属層の上にマスクを施してマスクされていない部
分に、テスト用コンタクトピンに供される第2の金属層
をメッキ処理により形成するメッキ処理工程と、マスク
を取除いた第2の金属層の上にテスト用コンタクトピン
に供される部分以外をカバーするフィルムを被着する被
着工程と、フィルムと第2の金属層とからなる部分を基
板層及び第1の金属層から分離する分離工程とを備え
る。これにより、ICのウエハやベアチップ等のテスト
に適した生産性の高いテスト用コンタクトピンの製造方
法を実現できるという効果がある。
As can be understood from the above description, according to the method of manufacturing a test contact pin of the present invention,
A step of forming a first metal layer of a material to be adhered to or bonded to the material of the test contact pin on the substrate layer, and a mask on the first metal layer to form an unmasked portion, A plating process of forming a second metal layer to be used for the test contact pin by plating, and covering a portion other than the part to be used for the test contact pin on the second metal layer from which the mask has been removed. The method includes a deposition step of depositing the film, and a separation step of separating a portion including the film and the second metal layer from the substrate layer and the first metal layer. As a result, there is an effect that a highly productive method of manufacturing a test contact pin suitable for testing an IC wafer or bare chip can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、この発明の構成のテスト用コンタクト
ピンの一実施例について、各工程における断面模式図を
示す。
FIG. 1 is a schematic cross-sectional view in each step of one embodiment of a test contact pin having the structure of the present invention.

【図2】図2は、ピンフィルム体の全体模式図である。FIG. 2 is an overall schematic view of a pin film body.

【図3】図3は、ピンフィルム体の適用例としてのチッ
プキャリアを示す。
FIG. 3 shows a chip carrier as an application example of a pin film body.

【符号の説明】[Explanation of symbols]

10 ステンレス板 11 銅層 12 フォトレジスト 13 フォトマスク 14 ピン 15 フィルム 20 チップキャリア本体 22 ピンフィルム体 30 ベアチップ 10 Stainless Steel Plate 11 Copper Layer 12 Photoresist 13 Photomask 14 Pins 15 Film 20 Chip Carrier Body 22 Pin Film Body 30 Bare Chip

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/20 B 7511−4E (72)発明者 エッチ ダン ヒギンズ アメリカ合衆国、アリゾナ、ギルバート、 スィート101、ノ−ステック ブールヴァ ード1478 フレッシュクエストコーポレー ション内 (72)発明者 ピート ノーミントン アメリカ合衆国、アリゾナ、ギルバート、 スィート101、ノ−ステック ブールヴァ ード1478 フレッシュクエストコーポレー ション内 (56)参考文献 特開 昭60−147192(JP,A) 特開 昭62−242389(JP,A)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical display location H05K 3/20 B 7511-4E (72) Inventor Etch Dun Higgins United States, Arizona, Gilbert, Suite 101, Nostech Boulevard 1478 in Fresh Quest Corporation (72) Inventor Pete Normington United States, Arizona, Gilbert, Sweet 101, Nostec Boulevard 1478 in Fresh Quest Corporation (56) References JP Sho 60 -147192 (JP, A) JP-A-62-242389 (JP, A)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板層の上にテスト用コンタクトピンの材
質に被着又は結合する材質の第1の金属層を形成する形
成工程と、 第1の金属層の上にマスクを施してマスクされていない
部分に、前記テスト用コンタクトピンに供される第2の
金属層をメッキ処理により形成するメッキ処理工程と、 前記マスクを取除いた第2の金属層の上に前記テスト用
コンタクトピンに供される部分以外をカバーするフィル
ムを被着する被着工程と、 前記フィルムと第2の金属層とからなる部分と、前記基
板層と第1の金属層とからなる部分とを分離する分離工
程とを備えるテスト用コンタクトピンの製造方法。
1. A forming step of forming a first metal layer of a material to be adhered to or bonded to a material of a test contact pin on a substrate layer, and a mask is formed on the first metal layer by masking. A plating process of forming a second metal layer provided for the test contact pin on a non-etched portion by a plating process, and forming a second metal layer on the test contact pin on the second metal layer from which the mask is removed. A deposition step of depositing a film covering a portion other than the provided portion; a separation step of separating a portion including the film and the second metal layer and a portion including the substrate layer and the first metal layer; A method of manufacturing a test contact pin, comprising:
【請求項2】前記フィルムがテスト用コンタクトピンを
支持する基板として利用される請求項1記載のテスト用
コンタクトピンの製造方法。
2. The method for producing a test contact pin according to claim 1, wherein the film is used as a substrate for supporting the test contact pin.
【請求項3】前記分離工程は、前記基板層と第1の金属
層とを剥離により分離する第1工程と、第1の金属層を
第2の金属層から除去する第2工程とからなる請求項2
記載のテスト用コンタクトピンの製造方法。
3. The separating step comprises a first step of separating the substrate layer and the first metal layer by peeling, and a second step of removing the first metal layer from the second metal layer. Claim 2
A method for manufacturing the contact pin for test described.
【請求項4】前記テスト用コンタクトピンはプローブピ
ンであり、前記形成工程は、前記基板層に第1の金属層
を電解メッキにより形成するものであり、前記メッキ処
理工程は、第1の金属層の上に前記マスクに対応するパ
ターンのレジストを形成する第1工程と、前記マスクが
設けられた第1の金属層に第2の金属層を電解メッキに
より形成する第2工程からなり、前記フィルムは開口を
有し前記被着工程は、前記開口の部分を前記プローブピ
ンの部分に対応させ接着剤を介して前記フィルムが第1
の金属層の上に接着される請求項3記載のテスト用コン
タクトピンの製造方法。
4. The test contact pin is a probe pin, the forming step forms a first metal layer on the substrate layer by electrolytic plating, and the plating step comprises a first metal layer. A first step of forming a resist having a pattern corresponding to the mask on the layer, and a second step of forming a second metal layer on the first metal layer provided with the mask by electrolytic plating, The film has an opening, and in the attaching step, the opening is made to correspond to the probe pin, and the film is first attached via an adhesive.
The method for manufacturing a test contact pin according to claim 3, wherein the test contact pin is bonded onto the metal layer.
【請求項5】請求項1、請求項2、請求項3及び請求項
4の何れか1つに記載のテスト用コンタクトピンの製造
方法であって、前記第1の金属層は前記基板層に対する
被着力が前記第2の金属層に対する前記フィルムの被着
力よりも弱い電導体であることを特徴とするテスト用コ
ンタクトピンの製造方法。
5. The method of manufacturing a test contact pin according to claim 1, wherein the first metal layer is formed on the substrate layer. A method for manufacturing a test contact pin, wherein the adhesion force of the conductor is weaker than the adhesion force of the film to the second metal layer.
【請求項6】請求項1、請求項2、請求項3、請求項4
及び請求項5の何れか1つに記載のテスト用コンタクト
ピンの製造方法であって、前記基板層は前記第1の金属
層が形成される面が平坦且つ平滑であり、前記テスト用
コンタクトピンは断面がほぼ矩形状であることを特徴と
するテスト用コンタクトピンの製造方法。
6. Claim 1, claim 2, claim 3, claim 4
6. The method of manufacturing a test contact pin according to claim 5, wherein the surface of the substrate layer on which the first metal layer is formed is flat and smooth. Is a method for manufacturing a test contact pin, which has a substantially rectangular cross section.
JP5127840A 1993-04-30 1993-04-30 Manufacturing method of test contact pin Expired - Fee Related JPH0782027B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5127840A JPH0782027B2 (en) 1993-04-30 1993-04-30 Manufacturing method of test contact pin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5127840A JPH0782027B2 (en) 1993-04-30 1993-04-30 Manufacturing method of test contact pin

Publications (2)

Publication Number Publication Date
JPH06313775A JPH06313775A (en) 1994-11-08
JPH0782027B2 true JPH0782027B2 (en) 1995-09-06

Family

ID=14969970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5127840A Expired - Fee Related JPH0782027B2 (en) 1993-04-30 1993-04-30 Manufacturing method of test contact pin

Country Status (1)

Country Link
JP (1) JPH0782027B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001289875A (en) * 2000-04-05 2001-10-19 Mitsubishi Materials Corp Contact probe

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
JP2691875B2 (en) * 1995-02-14 1997-12-17 日本電子材料株式会社 Probe card and method of manufacturing probe used therein
US6483328B1 (en) 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
EP2058667A2 (en) * 1996-05-17 2009-05-13 FormFactor, Inc. Microelectronic spring contact element
US6468098B1 (en) 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7005751B2 (en) 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US6948940B2 (en) 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
JP2010080660A (en) * 2008-09-25 2010-04-08 Panasonic Electric Works Co Ltd Printed wiring board manufacturing method
JP4900353B2 (en) * 2008-09-25 2012-03-21 パナソニック電工株式会社 Method for manufacturing printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001289875A (en) * 2000-04-05 2001-10-19 Mitsubishi Materials Corp Contact probe

Also Published As

Publication number Publication date
JPH06313775A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
JP3123483B2 (en) Probe card and probe card forming method
US8115308B2 (en) Microelectronic assemblies having compliancy and methods therefor
JPH0782027B2 (en) Manufacturing method of test contact pin
JPH07506217A (en) Method of forming electrode connections on manufactured semiconductor die
JPH06313788A (en) Receptacle for semiconductor chip test
JP2571516B2 (en) Probe card
JP3129641B2 (en) Test contact pin manufacturing method
JP2571517B2 (en) Probe card
JP3129655B2 (en) Test contact pin manufacturing method
JPH0782033B2 (en) Probe card
JP2614171B2 (en) Multi-row contact pin and method of manufacturing the same
JP2001056347A (en) Contact component and its manufacture
JP3446607B2 (en) Method of manufacturing contact pin and contact probe
JPH06331655A (en) Probe card
JP3051599B2 (en) Semiconductor chip test socket
JP4077666B2 (en) Contact probe manufacturing method
JPH1116961A (en) Metallic material having bent part, molding thereof, contact probe using above metallic material and manufacture thereof
JPH09297154A (en) Semiconductor wafer inspecting method
JPH1114664A (en) Manufacture of test contact pin
JP3902294B2 (en) Contact probe and manufacturing method thereof
JPH1164380A (en) Molding method for metallic body with bent part and manufacture of contact probe using the method
JPH0783076B2 (en) Semiconductor chip test socket
JPH1050885A (en) Circuit member for semiconductor device semiconductor device using it, and manufacture of them
JP3449997B2 (en) Semiconductor device test method and test board
JP3204090B2 (en) Contact pins for semiconductor chip testing

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070906

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees