JPH0779333B2 - 二重化系切替スイッチ回路 - Google Patents
二重化系切替スイッチ回路Info
- Publication number
- JPH0779333B2 JPH0779333B2 JP3306188A JP3306188A JPH0779333B2 JP H0779333 B2 JPH0779333 B2 JP H0779333B2 JP 3306188 A JP3306188 A JP 3306188A JP 3306188 A JP3306188 A JP 3306188A JP H0779333 B2 JPH0779333 B2 JP H0779333B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- changeover switch
- signal
- switching
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔概 要〕 二重化系切替スイッチへ入力する両系のアラーム信号が
同時に復旧した時に起きる高周波発振動作の防止機能を
有する二重化系切替スイッチ回路に関し、 いかなる場合においても発振することなく正常に動作す
る二重化系切替スイッチ回路を提供することを目的と
し、 0系,1系の二重系で構成される回路や線路のアクト系が
障害となりアラーム信号が発生すると、対応する系に切
替えるための切替信号を所定遅延時間を持って発生する
第1及び第2の切替手段と、第1及び第2の切替手段の
切替え動作に所定遅延差を設定する遅延置換設定手段と
を設け構成する。
同時に復旧した時に起きる高周波発振動作の防止機能を
有する二重化系切替スイッチ回路に関し、 いかなる場合においても発振することなく正常に動作す
る二重化系切替スイッチ回路を提供することを目的と
し、 0系,1系の二重系で構成される回路や線路のアクト系が
障害となりアラーム信号が発生すると、対応する系に切
替えるための切替信号を所定遅延時間を持って発生する
第1及び第2の切替手段と、第1及び第2の切替手段の
切替え動作に所定遅延差を設定する遅延置換設定手段と
を設け構成する。
本発明は、二重化系切替スイッチへ入力する両系のアラ
ーム信号が同時に復旧した時に起きる高周波発振作用の
防止機能を有する二重化系切替スイッチ回路に関する。
ーム信号が同時に復旧した時に起きる高周波発振作用の
防止機能を有する二重化系切替スイッチ回路に関する。
例えば、同期端局装置のように多数の方路へデータを振
り分ける場合の回路や伝送路系では2重化にして、一方
の方路がダウンした場合には他方路へ系を切り替えるた
二重替系切替スイッチ方式が採用されている。
り分ける場合の回路や伝送路系では2重化にして、一方
の方路がダウンした場合には他方路へ系を切り替えるた
二重替系切替スイッチ方式が採用されている。
このような二重替系切替スイッチ回路で最も簡単な回路
構成で多く利用されているものの1つとして、否定論理
積ゲート回路と遅延回路を用いたものがある。
構成で多く利用されているものの1つとして、否定論理
積ゲート回路と遅延回路を用いたものがある。
この二重替系切替スイッチ回路は、両系のアラーム信号
が同時に復旧した場合に、高周波発振作用を起こす可能
性があり、かかる作用に対して対策を施すことが必要と
なる。
が同時に復旧した場合に、高周波発振作用を起こす可能
性があり、かかる作用に対して対策を施すことが必要と
なる。
第4図は従来例を説明する図、第5図は従来例における
発振時のタイムチャートを説明する図をそれぞれ示す。
発振時のタイムチャートを説明する図をそれぞれ示す。
第4図に示す二重替系切替スイッチ回路100は、0系に
対応する切替スイッチ1と、1系に対応する切替スイッ
チ2からなり、それぞれの切替スイッチ1,2は否定論理
積回路(以下NAND回路と称する)11,21と、所定遅延時
間td2,td4を有する遅延回路12,22を具備している。
対応する切替スイッチ1と、1系に対応する切替スイッ
チ2からなり、それぞれの切替スイッチ1,2は否定論理
積回路(以下NAND回路と称する)11,21と、所定遅延時
間td2,td4を有する遅延回路12,22を具備している。
又、遅延時間DL0は、遅延回路12が有する遅延時間td2と
0系のNAND回路21の出力が1系のNAND回路21の入力に至
るまでの遅延を含む。
0系のNAND回路21の出力が1系のNAND回路21の入力に至
るまでの遅延を含む。
更に、遅延時間DL1は、遅延回路22が有する遅延時間td4
と1系のNAND回路21の出力が0系のNAND回路11の入力に
至るまでの遅延を含む。
と1系のNAND回路21の出力が0系のNAND回路11の入力に
至るまでの遅延を含む。
尚、遅延時間td1,td3はNAND回路11,21が固有に有する遅
延時間を意味する。
延時間を意味する。
切替スイッチ1,2に入力するアラーム信号*ALM0,*A
LM1は、アラーム信号ALM0,1の反転信号であり、“ロ
ウ”の時アラーム発生を意味する。
LM1は、アラーム信号ALM0,1の反転信号であり、“ロ
ウ”の時アラーム発生を意味する。
又、NAND回路11,21の出力(b),(d)は“ロウ”で
対応する制御回路3,4をアクティブして伝送路を活性化
するように作用する。
対応する制御回路3,4をアクティブして伝送路を活性化
するように作用する。
このような二重化系切替スイッチ回路100は、多数のデ
ータを各方路毎に振り分けるような動作を行う同期端局
装置のように、重要な装置の信頼度を向上するために二
重化し、一方の系がダウンすると他系へ切替えて救済す
る。
ータを各方路毎に振り分けるような動作を行う同期端局
装置のように、重要な装置の信頼度を向上するために二
重化し、一方の系がダウンすると他系へ切替えて救済す
る。
即ち、例えば今アクト系である0系が障害になりデータ
伝送が不可能となると図示省略している監視回路で検出
し、アラーム信号を送出する。
伝送が不可能となると図示省略している監視回路で検出
し、アラーム信号を送出する。
このアラーム信号の反転信号であるアラーム信号*ALM0
を受けた切替スイッチ1内NAND回路11は、遅延回路22
の“ロウ”出力(a)とでNANDし、その出力(b)とし
て“ハイ”を出力しこれを遅延回路12を介して、1系の
NAND回路21へ送出する。
を受けた切替スイッチ1内NAND回路11は、遅延回路22
の“ロウ”出力(a)とでNANDし、その出力(b)とし
て“ハイ”を出力しこれを遅延回路12を介して、1系の
NAND回路21へ送出する。
1系のNAND回路21に入力するアラーム信号*ALM1は、
復旧状態にあり“ハイ”状態にあるため、NAND回路21を
介した信号(d)は“ロウ”となり、1系の制御回路4
がアクティブとなる。
復旧状態にあり“ハイ”状態にあるため、NAND回路21を
介した信号(d)は“ロウ”となり、1系の制御回路4
がアクティブとなる。
上述の二重化系切替スイッチ回路において、例えば0
系,1系共にアラームとなり、このアラームが同時に復旧
した場合アラーム信号*ALM0,*ALM1は、第5図に
示すように同時に“ハイ”状態となるため、NAND回路1
1,21の入力側は双方共“ハイ”状態となる。
系,1系共にアラームとなり、このアラームが同時に復旧
した場合アラーム信号*ALM0,*ALM1は、第5図に
示すように同時に“ハイ”状態となるため、NAND回路1
1,21の入力側は双方共“ハイ”状態となる。
そして、NAND回路11の出力(b)はNAND回路11の遅延時
間td1後に“ハイ”から“ロウ”に変化し、同時に、NAN
D回路21の出力(d)もNAND回路21の遅延時間td3後に
“ハイ”から“ロウ”に変化する。
間td1後に“ハイ”から“ロウ”に変化し、同時に、NAN
D回路21の出力(d)もNAND回路21の遅延時間td3後に
“ハイ”から“ロウ”に変化する。
次に、出力(b),(d)が“ロウ”になると遅延回路
12,22の出力(c),(a)も遅延時間td2,td4後に“ハ
イ”から“ロウ”に変化する。
12,22の出力(c),(a)も遅延時間td2,td4後に“ハ
イ”から“ロウ”に変化する。
出力(c),(a)が“ハイ”から“ロウ”に変化する
とNAND回路11の出力(b),(d)が遅延時間td1,td3
後に“ロウ”から“ハイ”に変化し、同様に出力
(c),(a)も遅延時間td2,t24後に“ロウ”から
“ハイ”に変化すると言う動作を繰り返すことになる。
とNAND回路11の出力(b),(d)が遅延時間td1,td3
後に“ロウ”から“ハイ”に変化し、同様に出力
(c),(a)も遅延時間td2,t24後に“ロウ”から
“ハイ”に変化すると言う動作を繰り返すことになる。
第4図に示すように系の切替えを所定遅延時間を経て行
う二重化系切替スイッチ回路100は、上述のように切替
スイッチ1,2の間で1/遅延時間td1の周期で発振すること
になる。
う二重化系切替スイッチ回路100は、上述のように切替
スイッチ1,2の間で1/遅延時間td1の周期で発振すること
になる。
即ち、遅延時間td1=数nsecとすると0系,1系共にアラ
ームが同時に復旧した場合、数重+MHzで発振すること
になる。
ームが同時に復旧した場合、数重+MHzで発振すること
になる。
本発明は、いかなる場合においても発振することなく正
常に動作する二重化系切替スイッチ回路を提供すること
を目的とする。
常に動作する二重化系切替スイッチ回路を提供すること
を目的とする。
第1図は本発明の原理を説明するブロック図を示す。
第1図に示す本発明の原理ブロック図中の10,20は0系,
1系の二重系で構成され回路や線路のアクト系が障害と
なりアラーム信号,が発生すると、対応する系に切
替えるための切替信号,を所定遅延時間を持って発
生する第1及び第2の切替手段であり、 30は第1及び第2の切換手段10,20の切替え動作に所定
遅延時間差を設定する遅延時間設定手段であり、 両系にアラーム信号,が発生ししかも同時に復旧し
た時は、第1及び第2の切替手段10,20の切替え動作が
いずれか一方の系に安定するように構成することによ
り、本課題を解決するための手段とする。
1系の二重系で構成され回路や線路のアクト系が障害と
なりアラーム信号,が発生すると、対応する系に切
替えるための切替信号,を所定遅延時間を持って発
生する第1及び第2の切替手段であり、 30は第1及び第2の切換手段10,20の切替え動作に所定
遅延時間差を設定する遅延時間設定手段であり、 両系にアラーム信号,が発生ししかも同時に復旧し
た時は、第1及び第2の切替手段10,20の切替え動作が
いずれか一方の系に安定するように構成することによ
り、本課題を解決するための手段とする。
第1及び第2の切替手段10,20が所定遅延時間を持って
対応する第2及び第1の切替手段20,10へ切替わるため
の遅延時間系を、遅延時間設定手段30にて差を設けて設
定して置く。
対応する第2及び第1の切替手段20,10へ切替わるため
の遅延時間系を、遅延時間設定手段30にて差を設けて設
定して置く。
そして、例えば第1及び第2のアラーム信号,が同
時に復旧した時は、第1及び第2の切替手段10,20の切
替え動作の遅延時間の差により、いずれか一方をアクト
系とすることで安定状態となり自己発振作用を防止する
ことが可能となる。
時に復旧した時は、第1及び第2の切替手段10,20の切
替え動作の遅延時間の差により、いずれか一方をアクト
系とすることで安定状態となり自己発振作用を防止する
ことが可能となる。
以下本発明の要旨を第2図,第3図に示す実施例により
具体的に説明する。
具体的に説明する。
第2図は本発明の実施例を説明する図、第3図は本発明
の実施例におけるタイムチャートを説明する図をそれぞ
れ示す。尚、全図を通じて同一符号は同一対象物を示
す。
の実施例におけるタイムチャートを説明する図をそれぞ
れ示す。尚、全図を通じて同一符号は同一対象物を示
す。
第2図で示す本発明の実施例は、第1図で説明した第1
及び第2の切替手段10,20として、第4図で説明したの
と同様なNAND回路11,21と、セクタ回路13,23及び抵抗器
R11,21、コンデンサC11,21からなる切替スイッイ10a,20
a、 遅延時間設定手段30として、切替スイッチ10a,20a内セ
レクタ回路13,23に対して抵抗器R11,21及びコンデンサC
11,21経由した信号,を選択するか、NAND回路11,21
の出力,を選択するかを指定するためのグランド
(GND)及び+5Vを設定するバックボード30aから構成し
た二重化系切替スイッチ回路100aの例である。
及び第2の切替手段10,20として、第4図で説明したの
と同様なNAND回路11,21と、セクタ回路13,23及び抵抗器
R11,21、コンデンサC11,21からなる切替スイッイ10a,20
a、 遅延時間設定手段30として、切替スイッチ10a,20a内セ
レクタ回路13,23に対して抵抗器R11,21及びコンデンサC
11,21経由した信号,を選択するか、NAND回路11,21
の出力,を選択するかを指定するためのグランド
(GND)及び+5Vを設定するバックボード30aから構成し
た二重化系切替スイッチ回路100aの例である。
セレクタ回路13,23に対するグランド(GND)及び+5Vの
設定は、第2図に示すように予めセレクタ回路13がグラ
ンド(GND)であればセレクタ回路23は+5Vになるよう
にそれぞれ相違する設定を行って置く。
設定は、第2図に示すように予めセレクタ回路13がグラ
ンド(GND)であればセレクタ回路23は+5Vになるよう
にそれぞれ相違する設定を行って置く。
尚、セレクタ回路13又は23がグランド(GND)に設定さ
れると、信号又は信号を選択し、+5Vに設定される
と信号又は信号が選択されるものとする。
れると、信号又は信号を選択し、+5Vに設定される
と信号又は信号が選択されるものとする。
この状態でしかも切替スイッチ10aがアクト系で信号
(b)が“ロウ”レベルで信号(d)が“ハイ”レベル
の状態とする。
(b)が“ロウ”レベルで信号(d)が“ハイ”レベル
の状態とする。
この時、0系の伝送路等の障害がデータ伝送が不可能と
なると図示省略した例えば監視盤からアラーム信号*AL
M0(“ロウ”レベル信号)が発生し、NAND回路11の一
方の入力端子へ送出される。
なると図示省略した例えば監視盤からアラーム信号*AL
M0(“ロウ”レベル信号)が発生し、NAND回路11の一
方の入力端子へ送出される。
これにより、NAND回路11の出力信号(b)は“ロウ”レ
ベルから“ハイ”レベルへ変位する。セレクタ回路23は
この“ハイ”レベルの出力信号(b)を選択し、NAND回
路21の一方の入力状態(c)を“ロウ”レベルから“ハ
イ”レベルへ変化させる。
ベルから“ハイ”レベルへ変位する。セレクタ回路23は
この“ハイ”レベルの出力信号(b)を選択し、NAND回
路21の一方の入力状態(c)を“ロウ”レベルから“ハ
イ”レベルへ変化させる。
NAND回路21の出力信号(d)は、これにより“ハイ”レ
ベルから“ロウ”レベルへ変位し系がアクト系へ切替わ
る。
ベルから“ロウ”レベルへ変位し系がアクト系へ切替わ
る。
尚、出力信号(d)は、抵抗器R11とコンデンサC11の時
定数分遅延を取った後セレクタ回路13で選択されNAND回
路11の入力状態(a)となる。
定数分遅延を取った後セレクタ回路13で選択されNAND回
路11の入力状態(a)となる。
又、切替スイッチ10aがアクト系になっている状態で、
0系及び1系の双方の伝送路が例えば一時的に障害とな
り、アラーム信号*ALM0,*ALM1とともに“ロウ”
レベルへ変位し、しかも同時に復旧した場合の処理状況
を第3図に示す。
0系及び1系の双方の伝送路が例えば一時的に障害とな
り、アラーム信号*ALM0,*ALM1とともに“ロウ”
レベルへ変位し、しかも同時に復旧した場合の処理状況
を第3図に示す。
アラーム信号*ALM0が“ハイ”レベルになると、NAND
回路11の固有の遅延時間を経てNAND回路11の出力信号
(b)は“ハイ”レベルから“ロウ”レベルへ変位す
る。
回路11の固有の遅延時間を経てNAND回路11の出力信号
(b)は“ハイ”レベルから“ロウ”レベルへ変位す
る。
又、この出力信号(b)はセレクタ回路23で選択され信
号(c)となるため、信号(c)はNAND回路11の出力信
号(b)が“ロウ”レベルへ変位してから直ちに“ロ
ウ”レベルとなる。
号(c)となるため、信号(c)はNAND回路11の出力信
号(b)が“ロウ”レベルへ変位してから直ちに“ロ
ウ”レベルとなる。
従って、NAND回路21の出力信号(d)は、アラーム信号
*ALM1が“ハイ”レベルになった時点では、信号
(c)は移転時間の差により“ハイ”レベルを維持して
いるため、“ロウ”レベルに変位し信号(c)が“ロ
ウ”レベルに変位した時点で再び“ハイ”レベルとな
り、この状態(即ち、0系をアクト系とした状態)で安
定する。
*ALM1が“ハイ”レベルになった時点では、信号
(c)は移転時間の差により“ハイ”レベルを維持して
いるため、“ロウ”レベルに変位し信号(c)が“ロ
ウ”レベルに変位した時点で再び“ハイ”レベルとな
り、この状態(即ち、0系をアクト系とした状態)で安
定する。
以上のように、0系の切替スイッチ10aと1系の切替ス
イッチ20aとは同一構成とし、外部からの遅延時間設定
により、2系統のアラームが同時に復旧する時に発生す
る可能性がある高周波発振を確実言に防止することが可
能となる。
イッチ20aとは同一構成とし、外部からの遅延時間設定
により、2系統のアラームが同時に復旧する時に発生す
る可能性がある高周波発振を確実言に防止することが可
能となる。
以上のような本発明によれば、二重化系のアラームが同
時に復旧する時に発生する高周波発振を確実に防止する
二重化系切替スイッチ回路を提供することが出来る。
時に復旧する時に発生する高周波発振を確実に防止する
二重化系切替スイッチ回路を提供することが出来る。
第1図は本発明の原理を説明するブロック図、 第2図は本発明の実施例を説明する図、 第3図は本発明の実施例におけるタイムチャートを説明
する図、 第4図は従来例を説明する図、 第5図は従来例における発振時のタイムチャートを説明
する図、 をそれぞれ示す。 図において、 1,10a,2,20aは切替スイッチ、 3,4は制御回路、10は第1の切替手段、 11,21はNAND回路、12,22は遅延回路、 13,23はセレクタ回路、 20は第2の切替手段、 30は遅延時間設定手段、 30aはバックボード、 100,100aは二重化系切替スイッチ回路、 をそれぞれ示す。
する図、 第4図は従来例を説明する図、 第5図は従来例における発振時のタイムチャートを説明
する図、 をそれぞれ示す。 図において、 1,10a,2,20aは切替スイッチ、 3,4は制御回路、10は第1の切替手段、 11,21はNAND回路、12,22は遅延回路、 13,23はセレクタ回路、 20は第2の切替手段、 30は遅延時間設定手段、 30aはバックボード、 100,100aは二重化系切替スイッチ回路、 をそれぞれ示す。
Claims (1)
- 【請求項1】0系,1系の二重系で構成される回路や線路
のアクト系が障害となりアラーム信号(,)が発生
すると、対応する系に切替えるための切替信号(,
)を所定遅延時間を持って発生する第1及び第2の切
替手段(10,20)と、 前記第1及び第2の切替手段(10,20)の切替え動作に
所定遅延時間差を設定する遅延時間設定手段(30)とを
設けたことを特徴とする二重化系切替スイッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3306188A JPH0779333B2 (ja) | 1988-02-16 | 1988-02-16 | 二重化系切替スイッチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3306188A JPH0779333B2 (ja) | 1988-02-16 | 1988-02-16 | 二重化系切替スイッチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01208043A JPH01208043A (ja) | 1989-08-22 |
JPH0779333B2 true JPH0779333B2 (ja) | 1995-08-23 |
Family
ID=12376225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3306188A Expired - Lifetime JPH0779333B2 (ja) | 1988-02-16 | 1988-02-16 | 二重化系切替スイッチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0779333B2 (ja) |
-
1988
- 1988-02-16 JP JP3306188A patent/JPH0779333B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01208043A (ja) | 1989-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100882391B1 (ko) | 심리스 클록 | |
US4882738A (en) | Clock control system | |
JPH0779333B2 (ja) | 二重化系切替スイッチ回路 | |
JPH041543B2 (ja) | ||
US5734836A (en) | Method of preventing double data reception in selective reception communication system | |
JPH05160759A (ja) | 切替制御方式 | |
JPH0897750A (ja) | クロック受信分配システム | |
US6999546B2 (en) | System and method for timing references for line interfaces | |
JPH07281918A (ja) | 二重化信号中継系切替回路 | |
JP2697481B2 (ja) | 二重化切替制御方式 | |
JP3059002B2 (ja) | ルート切替装置 | |
JP2818002B2 (ja) | チャネルスイッチ制御方式 | |
JP2834306B2 (ja) | 切り替え制御回路 | |
JP2665070B2 (ja) | バス回路 | |
JP2533167B2 (ja) | 不定位系切替回路 | |
JPS63142751A (ja) | 二重化系切替制御方式 | |
JPH03228446A (ja) | トークンリングに於ける代替マスターノード選定回路 | |
KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
JP2806661B2 (ja) | 二重ループ形pll回路 | |
JPH0744557B2 (ja) | ループ障害処理方式 | |
JPS5917597B2 (ja) | 情報転送路切替え制御方式 | |
KR100825458B1 (ko) | 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치 | |
JP3405677B2 (ja) | システム制御装置の二重化機構 | |
JPH0567989A (ja) | 切り替え方式 | |
JPH09186709A (ja) | 二重化クロック選択システム |