JPH0775011B2 - 予測性トラックテーブルを用いたレコード更新方法 - Google Patents

予測性トラックテーブルを用いたレコード更新方法

Info

Publication number
JPH0775011B2
JPH0775011B2 JP4303757A JP30375792A JPH0775011B2 JP H0775011 B2 JPH0775011 B2 JP H0775011B2 JP 4303757 A JP4303757 A JP 4303757A JP 30375792 A JP30375792 A JP 30375792A JP H0775011 B2 JPH0775011 B2 JP H0775011B2
Authority
JP
Japan
Prior art keywords
record
predictive
track
field
records
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4303757A
Other languages
English (en)
Other versions
JPH05241957A (ja
Inventor
ジャイシャンカー・モーザダス・メノン
ジョン・イー・リンドレイ
ロバート・ウェスレイ・ショムラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05241957A publication Critical patent/JPH05241957A/ja
Publication of JPH0775011B2 publication Critical patent/JPH0775011B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99952—Coherency, e.g. same view to multiple users
    • Y10S707/99953—Recoverability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99951—File or database maintenance
    • Y10S707/99956—File allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に直接アクセス
記憶デバイス（ＤＡＳＤ）チャンネル内のデータ流を制
御する方法に関し、更に特定すれば、予測性トラックテ
ーブルを用いた効率的なカウント−キー−データ（ＣＫ
Ｄ）ＤＡＳＤチャンネル制御システムに関するものであ
る。
【０００２】
【従来の技術】データ処理システム内で直接アクセス記
憶デバイス（ＤＡＳＤ）を用いるには、ある入出力（Ｉ
／Ｏ）機能の動作を必要としている。データは、そのＤ
ＡＳＤとホストプロセッサとの間で転送しなければなら
ない。このようなＤＡＳＤは、多くの場合Ｉ／Ｏチャン
ネルを介してホストプロセッサに接続されている。ホス
トの中央処理装置（ＣＰＵ）オペレーティングシステム
は、Ｉ／Ｏチャンネルへのコマンドを用いて、データ転
送を開始させる。これは、制御を一連のチャンネルコマ
ンドワード（ＣＣＷ）へ移行させ、これらＣＣＷはＣＰ
Ｕからチャンネルを介してＤＡＳＤ制御装置に送られ
て、そのインターフェースを通るデータ移動を実行させ
る。そのチャンネルは、各ＣＣＷを、選択されたＤＡＳ
Ｄの制御装置に送る。一旦そのチャンネルがある特定の
制御装置にコマンドを渡すと、そのコマンドを解釈せね
ばならず、更にそのコマンドの各要素をＤＡＳＤによっ
て実行しなければならない。これらのチャンネル、制御
装置及びコマンド解釈の種々の機能は、ホストプロセッ
サと共に統合したり、あるいはホストとＤＡＳＤの機械
的記憶構成要素との間で分散させることができる。
【０００３】ＤＡＳＤ制御装置は、ホストＣＰＵからチ
ャンネルを介して送られてきたＣＣＷの解釈及び実行を
含む、数種の機能を実行するものである。シークコマン
ドは、ＤＡＳＤのアクセス機構を位置決めするものであ
る。サーチコマンドは、主ＣＰＵ記憶部と特定のＤＡＳ
Ｄ領域に記憶されているデータとの間の、比較を行わせ
る。書込みコマンドは、データを主ＣＰＵ記憶部から特
定のＤＡＳＤ領域に転送させる。読取りコマンドは、デ
ータコピーをＤＡＳＤ記憶部から主ＣＰＵ記憶部に転送
し、有効性をチェックするものである。ＤＡＳＤ制御装
置のもう１つの重要な機能は、ＤＡＳＤのためのデータ
記憶フォーマットの規定である。このようなフォーマッ
トは、トラックアドレス、レコードアドレス等のような
ある「非データ」情報に対する備えを含んでいる。ま
た、未使用空間を含み、更に広範囲使用において共通に
見られる、ＤＡＳＤのために規定したエラー訂正コード
も含んでいる。
【０００４】従来のトラックフォーマットは、トラック
の物理的開始を示すインデックスポイントを、記録面の
各トラック上に備えている。また、各トラックには、ト
ラックの物理位置及びトラックの状態を定義する、通常
１つのホームアドレス（ＨＡ）がある。ＨＡは、通常、
物理トラックアドレス、トラック状態フラグ、シリンダ
番号、及びヘッド番号（ＨＨ）を含んでいる。そして、
それらのシリンダ番号とヘッド番号との組み合わせでト
ラックアドレスを指示するが、この組合せは、一般にＣ
ＣＨＨの形態で表すようにしている。ＨＡは、「物理」
トラックアドレスを含んでおり、これを「論理」トラッ
クアドレスと区別する。これらの物理トラックアドレス
及び論理トラックアドレスは、ＤＡＳＤトラック内に記
憶された各レコードに対して異なることがある。ＨＡに
続く最初のレコードは、一般に、トラック記述子レコー
ドであり、これはしばしばＲ０とも呼ぶ。このＲ０の後
には、そのトラック上で１つあるいはそれ以上のユーザ
データレコードが続くことになる。各ユーザレコードの
最初の部分は、「アドレスマーカ」で、これは、ＤＡＳ
Ｄからデータを読み取る時、制御装置がそのレコードの
開始位置を検出することができるようにするものであ
る。各ユーザレコードは、一般に、「カウント−デー
タ」（ＣＤ）フォーマットまたは「カウント−キー−デ
ータ」（ＣＫＤ）フォーマットのいずれかにフォーマッ
ト化される。ＣＤフォーマットとＣＫＤフォーマットと
の間の唯一の相違は、ＣＫＤでフォーマット化したレコ
ードには、キーフィールドとキー長データとがあること
である。ここでは、双方を以後ＣＫＤレコードと呼ぶこ
とにする。
【０００５】ＣＫＤレコードは、カウントフィールド、
オプションのキーフィールド、及び可変長データフィー
ルドから成る。典型的なカウントフィールドは、ＣＣ
（２バイトのシリンダ番号）、ＨＨ（２バイトのヘッド
番号）、Ｒ（１バイトのレコード番号）、ＫＬ（１バイ
トのキー長）、及びＤＬ（２バイトのデータ長）の形態
である。このように、各ＣＫＤレコードは自己識別型で
ある。カウントフィールド内のＣＣＨＨ（「論理」ＣＣ
ＨＨと呼ぶ）は、一般に、当該レコードを含むトラック
に対するＨＡ内のシリンダ番号及びヘッド番号と同一で
あるが、必ずしもその必要はない。このように、ＣＫＤ
トラックは、トラックヘッダ（ＨＡ及びＲ０）とそれに
続くある数のＣＫＤレコードとから成るものである。Ｃ
ＫＤレコード番号（Ｒ）は、１、２、３等の単調なパタ
ーンで、トラックに沿って増分していくこともできる
が、そうしなくてもよい。
【０００６】典型的な状況では、ユーザデータは、ある
ＤＡＳＤ上のあるトラック内のＣＫＤレコードのデータ
フィールドに書込みあるいは読取りが実行される。チャ
ンネルは、対象となるデバイスとそのデバイス内のトラ
ックとを指定する。また、チャンネルは、読み取るべき
または書き込むべきデータフィールドを有するレコード
のサーチを開始すべきトラック上の回転方向位置も、指
定することができる。これは、ＤＡＳＤ制御装置が用い
るサーチパラメータ（ＣＣＨＨＲの形態の５バイト）を
指定して、対象トラック内のカウントフィールドに対し
て合致させることによって、行うようにする。サーチパ
ラメータに合致したカウントフィールドを有するトラッ
ク上のＣＫＤレコードを、ＤＡＳＤ制御装置が発見した
時、レコード書込み用のチャンネルを介してホストが提
供する対応データフィールドを、読み取るか書き込む。
本開示にとって重要な基本的特徴は、ディスク制御装置
が、これがチャンネルサーチパラメータに合致するトラ
ック内のカウントフィールドの存在を確認するまで、書
込みあるいは読取りを行うのを許可しないことである。
これは、合致したレコードがその回転中のＤＡＳＤ媒体
上に実際に位置付けされるまで、書込みコマンドがその
チャンネルを待機状態にすることを意味する。勿論、位
置付けが完了するまでＣＫＤレコードを読み取ることは
できないので、このような読取り待機状態は、正当なも
のであるが、しかし、更新のための適切なレコードをた
だ単に見つけるためにＣＰＵチャンネルを保留にさせる
唯一の理由は、エラー回復を確保するためである。
【０００７】従来技術には、読取り及び書込みのための
ＤＡＳＤアクセスに必要なホストＣＰＵ待機状態を減少
させたり削除したりする方法が沢山ある。ＤＡＳＤキャ
ッシュは、ＤＡＳＤアドレス空間の内容の各部分をチャ
ンネル待機状態を減少させる形式で保持するのに用いる
高速バッファ記憶装置である。米国特許第４６０３３８
０（イーストンら（Malcom C. Easton et al）は、キャ
ッシュ内の可変長レコードを管理する複雑さを回避しつ
つ、ＤＡＳＤとキャッシュとの間のデータベース転送量
を減少させる、ＤＡＳＤキャッシュ管理方法を開示して
いる。このイーストンらの発明は、あるレコードをステ
ージングするための開始点を見つからないレコードの開
始点にし、そしてこれと同時に、固定長ブロックのキャ
ッシュ空間を割り当てそして管理することによって、そ
れを実現している。ＩＢＭ３９９０ ＤＡＳＤ制御装置
のような当該技術分野では既知のいくつかのＤＡＳＤ制
御装置は、ホストシステムによって書き込まれたがまだ
ＤＡＳＤ制御装置によってＤＡＳＤ媒体に書き込まれて
いないレコードを記憶するための、比較的高速な不揮発
性記憶装置（ＮＶＳ）を有している。そのＮＶＳは、典
型的なディスク制御装置内に含まれる高速キャッシュバ
ッファ記憶装置に、追加されるものである。これらのキ
ャッシュとＮＶＳとの両方を有するＤＡＳＤ制御装置
は、「高速書込み」動作を行うことができると言われて
いる。
【０００８】高速書込み動作は、以下のように進む。即
ち、更新すべきトラックレコードが既にキャッシュ内に
あれば（即ち、ホストコンピュータから与えられたサー
チパラメータと合致するレコードカウントフィールド
が、キャッシュ内で見つかった場合）、そのレコードの
キャッシュコピーをキャッシュ内で更新し、そしてもう
１つの更新したコピーをＮＶＳ内で作成する。修正した
レコードのそれら２つのコピーは、エラー回復の目的の
ために保持して、単一障害点（single points offailur
e）を回避するようにする。ＮＶＳにコピーした後、Ｄ
ＡＳＤ制御装置は、完了信号をホストシステムに戻し
て、ホストＣＰＵを解放し、これにより次のチャンネル
動作を処理できるようにする。このような処理を、「高
速書込みヒット」と呼び、更新されたレコードを実際に
ＤＡＳＤ媒体に書き込むより前にその処理を完了する。
そしてその後のある時点で、ＤＡＳＤ制御装置は、非同
期で、その更新されたレコードを、キャッシュからディ
スクにデステージング（destage）し、そしてその後キ
ャッシュとＮＶＳとの両方からそのレコードを削除す
る。単一のレコードについて行ったこの説明は、実際に
は単一のトラックについて考えるとより良く理解できる
ものとなる。ＤＡＳＤ制御装置のキャッシュメモリは、
通常固定ブロックサイズで組織されている。単一トラッ
クは多くの場合固定サイズであるのに対し、単一レコー
ドはそうでないので、単一トラックで増分しながら、デ
ータをキャッシュからＤＡＳＤにステージングし、また
その逆にＤＡＳＤからキャッシュにデステージングする
のが実際である。
【０００９】この「高速書込みヒット」を用いると、Ｄ
ＡＳＤ制御装置は、ホストＣＰＵから見たときのチャン
ネル書込み動作からディスクアクセス時間を除くことが
できる。修正されたレコードのキャッシュからディスク
への実際のデステージングは、より都合のよい時、例え
ば、ＤＡＳＤ制御装置がアイドリング状態の時、または
その修正レコードを保持しているのと同じトラックまた
はシリンダに対して別の作業がある時に、行うことがで
きる。しかしながら、更新すべきレコードが元々キャッ
シュ内に位置付けされていなかった場合、「高速書込
み」動作は「高速書込みミス」となり、したがってＤＡ
ＳＤ制御装置は、そのとき、チャンネルを解放する前に
そのレコードをディスク上に位置付けしなくてはならな
い。即ち、高速書込みミスは、キャッシュがないかのよ
うに扱う。ディスク制御装置がそのトラックを見つけた
後、任意の指定された回転方向位置から開始するトラッ
ク内の各レコードのカウントフィールドをサーチして、
合致したカウントフィールドがあるか探す。一旦合致し
たカウントフィールドを見つけると、ＤＡＳＤ制御装置
は、ＤＡＳＤ媒体上のそれの対応するデータフィールド
を更新し、そしてその後にのみ、完了信号をホストＣＰ
Ｕに返送する。また、それと同時に、制御装置に、それ
と同じトラック上の各レコードの以後の更新を見越し
て、そのトラック全体をキャッシュに読み込ませるよう
にすることもできる。
【００１０】「高速書込みミス」は、ホストＣＰＵから
見た応答時間の一部としてディスクアクセス遅れを含ん
でいるので、「高速書込みヒット」よりはるかに遅いこ
とが認められよう。したがって、「高速書込み」は、ホ
ストシステムからの書込み動作の性能を改善するために
ＤＡＳＤ制御装置内で共通に用いられる有用な技術であ
るが、この技術の有効性は「高速書込みヒット」の数に
依存している。これは、高速書込みミスの場合、制御装
置は高速書込み能力なしで機能するのと同じくらい動作
が遅いからである。したがって、書込みヒット率が劣る
アプリケーションに対しては、高速書込み能力を備えた
ＤＡＳＤ制御装置の使用は、ＤＡＳＤチャンネルの効率
を著しく改善するものとはならない。米国特許第４８７
５１５５号（イスキヤンら（James L. Iskiyan et a
l)）は、ＣＫＤレコードをステージングしデステージン
グさせることによって「高速書込み」能力を備えるよう
にした、キャッシュ及びＤＡＳＤバッキング記憶装置を
開示している。イスキヤンらは、キャッシュレコードが
その同じレコードのＤＡＳＤに記憶したものに対して、
修正されているか否かを示すために参照テーブルを用い
る、ということを教示している。
【００１１】図４は、当該技術分野においてよく知られ
ている、典型的なメモリ階層及び典型的な直接アクセス
記憶デバイス（ＤＡＳＤ）のＣＰＵ制御経路を例示した
ものである。図４の上部には、高速ＣＰＵキャッシュ１
２とインターフェースし、かつそこから主メモリ１４に
インターフェースするＣＰＵ１０が示されている。主メ
モリ１４は次に、典型的なＤＡＳＤ１６に接続されてい
る。ＤＡＳＤ１６は、ＤＡＳＤキャッシュ１８、ＤＡＳ
Ｄ不揮発性記憶部（ＮＶＳ）２０、及び回転ディスク２
２上の複数のトラックとを有するものである。別のアー
カイブ用メモリデバイスをＤＡＳＤ１６に同様に取り付
けてもよい。図４の下方部分は、メモリ階層における下
層要素に対してＣＰＵが参照するための、当該技術では
公知のデータ及び制御経路を示している。ＣＰＵ１０
を、チャンネル２４で例示した複数のチャンネル及びＤ
ＡＳＤ制御装置２６によって例示した一群のＤＡＳＤ制
御装置を介して、ＤＡＳＤ３０で例示したいくつかの使
用可能なＤＡＳＤの１つを選択するためのスイッチ２８
に接続している。ＤＡＳＤ３０は、上記のＤＡＳＤ１６
と同じデバイスとすることができる。ＣＰＵ１０は、チ
ャンネル２４を介して制御装置２６にチャンネルコマン
ドワード（ＣＣＷ）を渡して、当該技術分野では公知の
方法の１つで、ＤＡＳＤ３０に対する読取り参照及び書
込み参照の後処理（disposition）を選択及び制御する
のに使用する。
【００１２】当該技術分野で公知の多くのＤＡＳＤアー
キテクチャの中で、ＩＢＭのカウント−キー−データ
（ＣＫＤ）及び拡張ＣＫＤ（ＥＣＫＤ）は特に有用なも
のである。ＣＫＤアーキテクチャの詳細な説明について
は、例えば、ボール（MarilynBohl）の「ＩＢＭ直接ア
クセス記憶デバイスの紹介」（Science Reserach Assoc
iates、Inc.,1981）を見られたい。ＣＫＤフォーマット
は、当該技術分野でよく知られている固定ブロックアー
キテクチャ（ＦＢＡ）とは異なり、各ＤＡＳＤトラック
上のレコードサイズ及び数を変更できるようになってい
る。図５Ａは、当該技術で公知のＣＤフォーマットの詳
細を、図５Ｂは同様に公知のＣＫＤフォーマットの詳細
を示したものである。図５Ａでは、ＣＤトラックがイン
デックスポイント３２で始まり、そして短い物理ギャッ
プ（Ｇ）の後、始めにホームアドレス領域（ＨＡ）３４
を含んでいる。図５Ｂは、ＨＡ３４の内容を示してお
り、これは物理アドレス（ＰＡ）、フラグ（Ｆ）、シリ
ンダ番号（Ｃ）及びヘッド番号（Ｈ）（通常ＣＣＨＨの
ような組み合わせで書かれる）、及び巡回チェックサム
（ＣＣ）を含んでいる。ＨＡ３４に書き込むそれらシリ
ンダ／ヘッド番号は、トラックの「論理」シリンダ／ヘ
ッド位置と命名することとする。
【００１３】図５Ａに戻り、ＣＤトラックは、次に、カ
ウント領域３６とデータ領域３８とを含むトラック記述
子レコード（Ｒ０）を含んでいる。図５Ｂをみれば分か
るように、キー領域の備えは、図５ＡのそのＲ０にはな
い。また、その他の場合には、Ｒ０はシステムデータま
たはユーザデータ、あるいはそれらの両方を組み合わせ
たものを含むことができる。図５から明らかなように、
図５ＢのＣＫＤフォーマットと図５ＡのＣＤフォーマッ
トとの間の唯一の相違は、キー領域（ＫＡ）４６が存在
するか否かである。したがって、本文で用いる「ＣＫＤ
フォーマット」は、他に特に注記しない限り、ＣＤフォ
ーマットとＣＫＤフォーマットとを包含するものとす
る。各トラックは、ゼロからある最大の番号（ｎ）まで
のどこかに、引き続くユーザデータレコードを含んでお
り、そしてこれに空白空間が続く。例えば、図５Ａを参
照すると、ＣＤフォーマット化したトラックの残りの部
分は、一連のユーザデータレコード（Ｒ１−Ｒｎ）を含
んでおり、このようなレコードは各々、アドレスマーカ
（Ａ）４０、カウント領域（ＣＡ）４２、及びデータ領
域（ＤＡ）４４を有している。図５Ｂの各レコードの最
初の部分は、例えばＡ４０で示したアドレスマーカ
（Ａ）である。この２バイト領域の内容は、そのレコー
ドを書き込む際にＤＡＳＤ制御装置から供給し、それに
より、このＤＡＳＤをサーチしてこれからデータを読み
取る時、制御装置がそのレコードの開始位置を見つけら
れるようにする。
【００１４】図５Ｂは、カウント領域（ＣＡ）４２の詳
細な内容を示すもので、これは各レコード内のＣＡを例
示している。ＣＡ４２は、物理アドレスフィールド（Ｐ
Ａ）、フラグ（Ｆ）、シリンダ番号及びヘッド番号から
成るレコード識別子（ＣＣＨＨ）、そしてこれに続くレ
コード番号（Ｒ）、キー長（ＫＬ）、データ長（Ｄ
Ｌ）、及び巡回チェックサム（ＣＣ）とから成るもので
ある。なお、ＣＣＨＨとＲとを組み合わせて、ＣＣＨＨ
Ｒと表すことにする。通常、各レコードのＰＡフィール
ドは、ホームアドレス３４内のＰＡフィールドと同じで
あって、トラックの「物理」シリンダ／ヘッド位置を表
している。また、一般的に、各レコードのカウント領域
内のＣＣＨＨフィールドは、ＨＡ３４内のＣＣＨＨフィ
ールドと同じであり、そのレコードの「論理」トラック
番号を表している。図５Ａでは、キー領域４６がないの
で、キー長は常にゼロである。データ長フィールドをゼ
ロにセットすると、これは、ファイルレコードの終端を
示すことになる。最後に、当該技術では公知のように、
ＫＡ４６の内容をＤＡ４４内で繰り返してもよい。
【００１５】カウント領域（ＣＡ）４２内の論理ＣＣＨ
Ｈは、典型的には物理アドレス（ＰＡ）と同一である
が、そうである必要はない。また、そのトラック上のレ
コードの各々におけるレコード番号（Ｒ）は、何らかの
特定のパターンで進ませるような制約はないが、単調に
番号１から始めそしてある最大の番号ｎまで進ませるこ
とが多い。この場合、その最大数は、単一バイト（Ｒ）
フィールドに対しては、２５５以下でなくてはならな
い。当該技術分野で公知の典型的なチャンネルプログラ
ムは、ＤＡＳＤ内のあるトラック上のＣＫＤレコードデ
ータフィールドに関して読取りまたは書込みを行うよう
機能するものである。このようなチャンネルプログラム
は、対象とするＤＡＳＤ並びにＤＡＳＤ内のシリンダを
指定する。また、このチャンネルプログラムは、一般
に、参照すべきデータフィールドのあるレコードのサー
チを開始すべき、そのトラック上の回転方向位置も指定
する。次に、チャンネルプログラムは、ＣＣＨＨＲの形
態のサーチパラメータを指定し、このパラメータをＤＡ
ＳＤ制御装置が用いて、対象レコード内のカウント領域
の関連部分と突き合わせる。このＤＡＳＤ制御装置が、
合致したカウント領域を有するトラック上のＣＫＤレコ
ードの位置を突き止めた時、制御装置は、参照するデー
タフィールドを読み取るかあるいはそれに書込みを行
う。本開示に関連するこのプロセスの顕著な特徴は、Ｄ
ＡＳＤ制御装置がＤＡＳＤをアクセスしてそのトラック
上に合致したサーチパラメータを有するカウント領域の
存在を確認するまで、ＤＡＳＤ制御装置が、読取り参照
も書込み参照も行わないことである。
【００１６】この要件の意味をよりよく認識できるよう
にするために、図４を参照する。これでは、ホストＣＰ
Ｕ１０によって書き込まれたが制御装置２６によってＤ
ＡＳＤ１６にはまだ書き込まれていないレコードを記憶
するため、ある量のＤＡＳＤＮＶＳ２０を有するものと
して、ＤＡＳＤ制御装置を示している。このような制御
装置は、「高速書込み」動作を行うものであると言われ
ている。制御装置２６は、取り付けてある回転媒体から
のトラックサイズのブロックまたはライン状のレコード
を記憶するため、オプションのＤＡＳＤキャッシュ１８
へのアクセス機能も有する。例えば、ＩＢＭ ３９９０
ディスク制御装置は、このような装置の代表的なもので
あり、キャッシュとＮＶＳの両方を有している。このＩ
ＢＭ ３９９０ディスク制御装置は、更新書込み動作を
次のように行う。即ち、参照するトラック及びレコード
が既にキャッシュ内にあり、かつサーチパラメータに合
致したレコードをキャッシュ参照のみで発見した場合、
そのキャッシュレコードを更新し、ＮＶＳにそのコピー
を作って、単一障害点を回避するようにする。次に、制
御装置は、「終了」をホストＣＰＵに戻す。このような
動作は、「高速書込みヒット」と呼ぶ。そして、それ以
後のある時点で、ＩＢＭ ３９９０制御装置は、非同期
的に、その更新されたレコードまたはトラックをキャッ
シュからディスクに移し、そしてキャッシュとＮＶＳの
両方からそのレコードまたはトラックを除去する。この
高速書込みヒットのときには、３９９０デイスク制御装
置は、ホストシステムから見た場合の応答時間から、１
つのレコードをディスクに書き込むのに通常必要なディ
スクアクセス時間を除くことができる。そして、その修
正されたレコードを実際にキャッシュからディスクに移
すのは、より都合のよい時間に行うことができる。例え
ば、ディスクがアイドリング状態の時、またはその同じ
シリンダトラックに対して他に行う作業がない時に、行
うことができる。しかしながら、アクセスするそのレコ
ードが元々キャッシュになかった場合には、その結果と
して生じる「高速書込みミス」により、３９９０ディス
ク制御装置は、ホストＣＰＵを解放する前に、まずディ
スク上のその物理トラックへのアクセスを強制的に実行
させられる。
【００１７】
【発明が解決しようとする課題】上記したイスキヤンら
の技術は、「高速書込み」型システムの読取り及び書込
みのアクセス効率を改善するものであるが、彼らの技術
は、上述の「高速書込みミス」を回避するためには、何
も行われていない。したがって、当該技術分野におい
て、「高速書込み」のキャッシュ動作構成の恩恵を、書
込みヒット率が低いアプリケーションに利用可能とする
技術の開発が、強く望まれている。また、図４〜図５に
関して説明した従来例においては、高速書込みミスのと
きに、トラックアクセスを行った後、制御装置は、指定
された回転方向位置から始まって、合致するカウント領
域を発見するまで、トラック内の各レコードのカウント
領域をサーチしなければならない。一旦合致したカウン
ト領域を発見したなら、対応するデータフィールドを更
新し、そして「終了」をホストＣＰＵに戻す。このよう
な場合、高速書込みミスは、ホストＣＰＵに対し呈する
応答時間の中に物理ディスクアクセスを含んでいるの
で、高速書込みヒットよりかなり遅いことが、明確であ
る。したがって、書込みヒット率が高い場合には、高速
書込み手順は、ＤＡＳＤチャンネル効率の著しい改善を
もたらすことになる。しかしながら、書込みミスでは、
制御装置は、高速書込み能力が使用できないかのように
動作するので、書込みヒット率が低いアプリケーション
では、高速書込み制御装置手順の恩恵を得ることはでき
ない。
【００１８】
【課題を解決するための手段】本発明は、キャッシュを
用いたＤＡＳＤ記憶装置における高速書込みミスに関連
したホストＣＰＵの待ち時間を低減するための新たな技
術に関するものである。この本発明方法は、全てのＣＫ
Ｄフォーマット型ＤＡＳＤトラックが実質的に同一サイ
ズのデータフィールドを有ししかもキーフィールドを有
していない、という予想できなかった観察結果を前提と
したものである。これらのレコードは、通常、単調に増
加するレコード番号の順にトラックに沿って組織化され
ている。本発明は、高速ＲＡＭ内に予測性トラックテー
ブル（ＰＴＴ）を記憶できるようにして、良好に組織化
された「予測性トラック」上のレコード位置を予測する
のに用いる。ホスト更新のレコードの２つのコピーを記
憶することにより、そしてその更新レコードの正確なＤ
ＡＳＤトラック位置を予測することにより、ＤＡＳＤ制
御装置は、データ消失の危険性もなく、目標とするＤＡ
ＳＤトラック内の実際のレコード位置についての検証を
待つこともなく、直ちにホストＣＰＵチャンネルを解放
することができる。
【００１９】データ処理産業におけるＣＫＤフォーマッ
ト型システムの使用状況を調べた結果、あるホストオペ
レーティングシステムはほとんど常に、論理レコードＣ
ＣＨＨがＤＡＳＤトラック内のＣＫＤレコードの物理Ｃ
ＣＨＨ位置と同じであることを保証している、という予
想していなかったことを発見した。また、ＣＫＤトラッ
クの優勢であることは、ＣＫＤレコードがキーフィール
ドを有しておらず、実質的に同一サイズのデータフィー
ルドを有し、また１から単調に増加するレコード番号を
トラック内で有するという点において、「予測性があ
る」、ということも発見した。当該技術分野で広く用い
られているチャンネルプログラムを調べた所、殆どのホ
ストの更新による書込みは、予測性のあるトラックに対
するものであるという、予想しなかった観察結果を得
た。したがって、予測性のあるトラックへのそのような
更新書込みの機能を改善すれば、実際にキャッシュ高速
書込みヒット率を改善しなくとも、システム性能全体を
大幅に改善できることになる。本発明の目的は、ＤＡＳ
Ｄキャッシュのサイズまたはその複雑さの増加が付随し
て起こらないようにして、書込みヒット率が低いアプリ
ケーションの効率を改善することである。本発明の別の
目的は、提案する予測性トラック構成における種々の変
更例に対処することである。
【００２０】本発明の利点は、ＣＫＤフォーマット型Ｄ
ＡＳＤ制御装置において、殆どの更新書込み要求に対す
るホストの応答時間から、ＤＡＳＤアクセス時間を除け
ることである。ＩＢＭ ３９９０のような制御装置は、
アクセスするレコードをキャッシュ内に発見したという
場合には、ホストＣＰＵのサービス時間からＤＡＳＤア
クセス時間を除くということは既にできているが、その
他の場合にはそうはなっていない。したがって、本発明
の方法で、多くの最新のアプリケーションを含む、書込
みヒット率の低いアプリケーションをより効率的にでき
ることは、本発明の顕著な利点である。本発明の方法
は、ＣＫＤ記憶機能をエミュレートするための、当該技
術分野では公知の固定ブロック（ＦＢ）ＤＡＳＤ制御装
置に応用する場合には、他の付加的な利点をももたらす
ことができる。本方法は、そのようなＦＢ／ＣＤＫエミ
ュレーションに通常必要なＤＡＳＤアクセスを不要とす
るものである。本方法をＣＫＤエミュレーション（これ
では、全てのＣＫＤレコードをＦＢセクタに緊密にパッ
クする）に応用した時、更新効率が改善されるために、
ＦＢ ＤＡＳＤ制御装置を通常の速度の２倍で動作させ
ることができ、これは本発明の別の利点となるものであ
る。また、エミュレートしたカウントフィールドをＤＡ
ＳＤのＦＢセクタ上に記憶するという通常の要件をは、
予測性トラックに関しては除くことにより、ある種のＦ
Ｂ ＤＡＳＤ ＦＢ／ＣＫＤエミュレーション技術を簡素
化することができ、これは、本発明方法の更に別の利点
である。それは、予測性トラックのためのその必要なカ
ウントフィールドを再作成するのに十分な情報を含むよ
う、予測性トラックテーブルを規定するので、可能とな
る。
【００２１】
【実施例】当該技術分野における実際のシステムの使用
状況を調査した所、多くのオペレーティングシステム
は、通常、ＣＫＤレコードのカウントアドレス内の論理
ＣＣＨＨが常に，ＣＫＤレコードを記憶している物理シ
リンダ／ヘッド番号（物理ＣＣＨＨ）と同じであるよう
にしていることが判った。また、このようなＣＫＤトラ
ックの大半（７５％）は「予測性のあるもの」であるこ
とも判別した。予測性トラックとは、ここでは、物理ト
ラック上のカウント領域についての予測を可能にする特
性を有するもの、として定義する。例えば、このような
定義は、レコードがキーフィールドを持たずそして同一
サイズのデータフィールドを有し、またトラックに沿っ
たレコード番号Ｒが単調に１から増加するようなもの、
とすることもできる。既存のチャンネルプログラムの調
査により、殆ど（９５％）の更新書込みは、そのような
予測性トラックに対して行われることが判明した。した
がって、予測性トラックへの更新書込み機能を改善する
よう企図するどのような手段によっても、予期しなかっ
た重大な効率の改善を得られる、ということを発見した
のである。
【００２２】先に定義した典型的な予測性トラックで
は、このトラックに記憶されている最後のレコード番号
を知っていれば、そのトラック上である特定のカウント
領域を有する特定のレコードの有無を判定するのに十分
である。例えば、シリンダ１００（シリンダ番号が１０
０）、ヘッド５０（ヘッド番号が５０）を予測性トラッ
クとし、そのトラックの最後のレコード番号が２０であ
ることが判っているものとする。チャンネルプログラム
が、ＣＣＨＨＲサーチパラメータ（シリンダ番号，ヘッ
ド番号，レコード番号）として（１００，５０，７）を
与えてきた時、そのトラック上の最後のレコードについ
ての知識で、その参照するレコード７が存在することを
十分に判定することができ、実際にそのトラック上の各
レコードのキャッシュコピーを参照せずともよい。同様
に、（１００，５０，２５）または（１００，４０，
７）のようなその他のサーチパラメータについては、そ
の最初の例ではレコード番号が上記の最大値を越えてお
り、２番目の例ではヘッド番号が異なるので、これらの
サーチパラメータは満足されない、ということが曖昧さ
なく判ることになる。本発明の方法では、ＤＡＳＤ制御
装置内またはそのチャンネルの主メモリ内のいずれかの
高速メモリ中に、予測性トラックテーブル（ＰＴＴ）を
保持することが必要である。そのＰＴＴは、アクセスす
るトラックが予測性のあるものか、そしてそのような予
測性トラックに対して、ある指定のレコードが当該トラ
ック内に存在するか、を明確にするように構成されてい
る。また、ＣＫＤアーキテクチャのもつ性質により、チ
ャンネルアクセスエラーのためのチェックに用いるた
め、そのトラック内の全てのレコードに共通のデータ長
値をそのＰＴＴに含ませることが必要である。
【００２３】次に、本発明の方法の動作について、例を
下記に示して説明するが、これは、図１のフローチャー
トを参照すれば理解できるはずである。まず、あるＤＡ
ＳＤのシリンダ１００、ヘッド５０に更新書込みを行う
ことについて説明する。もしＤＡＳＤキャッシュ記憶装
置が備えられている場合（これは必ずしも必要ではな
い）、参照するトラックを探すためそのＤＡＳＤキャッ
シュ記憶装置を最初にサーチする（ステップ１）。その
参照トラックをキャッシュ内で見つけた場合（ＮＯの場
合）、手順は、上述の高速書込みヒットに対するのと同
じものとなる。また、そのトラックがキャッシュ内で見
つけられなかった場合（ＹＥＳの場合）、ＰＴＴを調べ
て、その対象トラックが予測性であるか否かを判定する
（ステップ２）。そのトラックが予測性でない場合（Ｎ
Ｏの場合）、プロセスは、高速書込みミスに関して上述
したように進行する（ステップ３、４に進む）。トラッ
クが予測性である場合（ＹＥＳの場合）、ＰＴＴを調べ
てそのトラックの最後のレコード番号（例：２０）及び
データ長（例：１０００バイト）を得る。例えば、その
サーチパラメータが（１００，５０，９）であれば、制
御装置は、そのホストチャンネルからレコードを受け入
れるように処理を進めて、１つのコピーをＮＶＳに、も
う１つのコピーをキャッシュに記憶させることができる
（ステップ５）。その受け入れ時に、その更新レコード
データをチェックして、サイズが正確に１０００バイト
であることを確認する（１０００バイト以上または以下
のいずれかをホストチャンネルが与えてきた場合、ＣＫ
Ｄ制御装置に対する公知の規則を参照する）。データ長
の検証、及びＮＶＳ及びキャッシュ内への記憶の後、直
ちにＤＡＳＤ制御装置がそのチャンネルを解放する。
【００２４】ＤＡＳＤ制御装置用キャッシュを備えてい
ない場合には、更新レコードの２つのコピーをＮＶＳに
記憶して、単一障害点を回避するようにすることができ
る。このようなシステムでは、ホストＣＰＵからの参照
があれば全て、高速書込みミスとして扱うことになる。
本発明の非キャッシュ方法の最初のステップは、ＰＴＴ
を参照して、参照するトラックが予測性であるかを判定
することである。このＰＴＴの参照に続いて、制御装置
は、上述の例にしたがって処理を進める。先に説明した
キャッシュを用いた例あるいはこの非キャッシュの例の
いずれにおいても、本発明の方法は、殆どの更新書込み
に対して、ホストの応答時間からこの過剰時間を削除す
るものである。更新されたレコードのキャッシュ／ＮＶ
Ｓからディスクへの実際のデステージングは、ホストチ
ャンネルに関しては、非同期で行うようにする。キャッ
シュ無しの制御装置については、殆どの更新書込みに対
して性能を改善することができる。キャッシュ付きの制
御装置では、キャッシュをミスする殆どの更新書込みに
ついての性能を改善することができる。上記の本発明の
方法について、図１のフローチャートに例示してある
が、これは、コンピュータ科学技術における当業者が本
発明の適当なコンピュータプログラム実施例を十分に作
成できるようにするものである。
【００２５】図２及び図３は、本発明の方法において用
いるのに好適な「予測性トラック」フォーマットのコン
セプトについての種々の変形例を示すものである。図２
の各予測性トラック定義にて用いるのに好適な、予測性
トラックテーブルのフォーマットの例は、図３に示す。
図２Ａは、図３Ａに示す識別子フィールドとデータ長フ
ィールドとのＰＴＴ要素のみを必要とする、予測性トラ
ックの好適な定義である。この実施例は、簡単で小型の
ＰＴＴを提供するもので、該ＰＴＴは、比較的簡単なロ
ジックで参照して、ある予測性トラック内の参照するレ
コードの有無を判定することができる。各予測性トラッ
クは、同一数のｎ個のユーザデータで満されているた
め、また、各トラックはレコード番号Ｒ＝１で始まって
いるので、いかなるホスト更新レコード参照でも直ちに
調べることができ、参照するレコード番号が（１−ｎ）
の間に該当するかを判定することができる。次に、ＣＫ
Ｄエラー状態について、ＤＬフィールドを当該技術分野
において公知の方法でチェックし、これは、ＰＴＴデー
タ長フィールドを参照することにより行う。図２Ｂ〜Ｅ
及び図３Ｂ〜Ｅのその他の変更例についても、図２Ａ及
び図３Ａに関する上述の説明と類似であるため、理解で
きるはずである。図２Ａに例示した予測性トラック定義
では、最後のレコード番号ｎをＤＬ及びトラック容量か
ら計算することができる。例えば、トラック容量が５０
ＫＢでＤＬが４ＫＢに等しい場合、１２個の４ＫＢレコ
ードを記憶して未使用トラック空間が２ＫＢとなるの
で、最後のトラック番号ｎは１２に等しくなる。この予
測性トラック定義によれば、１〜３と番号付けしたその
ようなレコードを３つのみ有するトラックは、最大数ｎ
のレコードを記憶していないので、これを予測性トラッ
クとは看做さない。
【００２６】図２Ｂは、最大数より少ないレコードを有
するトラックを包含するように、予測性トラック定義を
拡張したものである。これは、レコード番号Ｒ１，Ｒ２
の後に一連の空のアドレスマーカ（Ａ）が続けることに
よって、示している。この図２Ｂの実施例の利点は、予
測性トラックヒットの数を増やして、部分的に空の予測
性トラックへの参照を含むようにしたことである。この
方法の欠点は、図３Ｂに示しているが、各予測性トラッ
クに対し、最終レコード番号（ＬＲ）フィールドを追加
する必要があることである。この図３ＢのＰＴＴでは、
図３Ａで説明した他の計算に加えて、各予測性トラック
に関する新しいレコード番号範囲を計算することが、Ｄ
ＡＳＤ制御装置に要求される。図２Ｃは、トラック上の
全てのレコード内に、同一の非ゼロのキーフィールドを
有する予測性トラックを示している。この場合、図３Ｃ
に示すように、その一定のキーフィールド長（ＫＬ）
を、そのような各予測性トラックに対するＰＴＴ内に記
憶しなければならない。これが必要なのは、チャンネル
プログラムはキーフィールド及びデータフィールドの両
方を共に更新することがあり、したがってＣＫＤ長チェ
ックサム手順を実行するのに、ＫＬがＤＬと共に必要で
あるからである。図２Ｃ及び図３Ｃに示した実施例は、
ＰＴＴのサイズを増大させるが、それに付随する予測性
トラックヒット率は殆ど増さないので、特に興味深いも
のではない。
【００２７】図２Ｄは、更に別の予測性トラック定義を
示したもので、ここでは、ＨＡ及びＣＡ内の論理トラッ
クアドレスＣＣＨＨが、ＨＡ及びＣＡ内の物理ＣＣＨＨ
（ＰＡ）と異なっていても、当該トラックを予測性と定
義するものである。この場合、そのような各予測性トラ
ックに対して、図３ＤのＰＴＴは、論理ＣＣＨＨに対し
て追加の論理アドレス（ＬＡ）フィールドの記憶を必要
とする。そのＬＡの記憶の必要性によって、ＰＴＴの空
間要件は増すが、異なる論理ＣＣＨＨ及び物理ＣＣＨＨ
を用いるＶＭのようなホストオペレーティングシステム
を支援できる、という付加的な利点をもたらす。図２Ｄ
はＲ１からＲｂまで番号を付した一連のレコードと、そ
れに続く一連の未使用のアドレスマーカ（Ａ）を示して
おり、そのようなトラックを満杯にする必要がないこと
を表している。この方法の更に別の変更例は、ある所与
のトラックに対するＰＴＴエントリの位置またはインデ
ックスから物理トラックアドレスを判定する方法とし
て、実施することができる。そのようなＰＴＴエントリ
は、その物理トラックアドレスを明示的に記憶する必要
がなく、これによっていくらかの記憶装置節約をもたら
すことができる。この変更例は更に変更を行って、別の
２つの方法にすることができる。その変更例の１つで
は、論理トラックアドレスをＰＴＴエントリ内に記憶さ
せて、物理トラックアドレスと等しくする必要をなくす
ものである。第２のその変更例では、論理トラックアド
レスを、常に物理トラックアドレスと等しくなるように
制約し、またそれをＰＴＴから省くこともできるように
して、記憶装置を節約するものである。
【００２８】この付加的な変更例は、各物理トラックア
ドレスから単一のＰＴＴエントリへの曖昧さ無しのマッ
ピングを必要とし、そしてこれに関する多くの適切な体
系（schemes）が当該技術分野では公知である。このよ
うな体系の殆どは、物理トラックアドレスが連続である
のに対してＰＴＴがまばらである場合、ＰＴＴのサイズ
を増大させることになるが、セグメント分割されたまた
は多段のＰＴＴ組織では、空のエントリが占める空間を
最小限にすることができる。したがって、この変更例は
恐らく、殆どのトラックが予測性であってしたがってＰ
ＴＴ内で表されるような状況、あるいは、副ＰＴＴ群内
の連続的にアドレスを付与したトラックの殆どが予測性
であってしたがってＰＴＴ内で表されるような状況で
は、最も有用なものとなる。このような場合、本変更例
では、ＰＴＴの空間要求が減少し、更に空エントリが多
数なく、ＰＴＴエントリはより小さいものとなる。ＰＴ
Ｔから完全に物理ＣＣＨＨを除去してしまうよりむし
ろ、物理トラック番号の縮小化したものを記憶しておく
ほうが恐らくもっと有用である。例えば、ＣＣ＊１５＋
ＨＨを記憶するのに（１５はシリンダ当りのトラック
数）、通常４バイト必要であるが、２バイトで済む。あ
るいはまた、ＣＣ＊１５＋ＨＨの計算結果の下位バイト
をＰＴＴエントリに記憶させることによって、ＰＴＴ空
間の３バイトを節約することができる。１バイトのみの
記憶であっても、制御装置のマイクロコード（これは所
与のＣＣＨＨに関する特定のＰＴＴエントリを指し示
す）のクロスチェックを設けるのに有用であり、これに
よって、適切なＰＴＴエントリがアクセスされたという
確信を与えることができる。
【００２９】上に説明したこの拡張によって、図２Ｅに
示したような、最初のレコード番号が１ではない予測性
トラックにも、本発明方法を用いることができる、とい
うことが認められよう。そのような予測性トラックは、
レコード番号Ｒａ〜Ｒａ＋ｎの一連（増加順または減少
順）のものを含むものでなければならないが、レコード
番号Ｒ１から始まる必要はない。図３Ｅに示したＰＴＴ
の実施例では、レコード番号ａを識別するための先頭レ
コード（ＦＲ）フィールドの追加を必要とする。先頭及
び最終のレコード番号のフィールドＦＲ及びＬＲの両方
の存在が、ＰＴＴに記憶されている任意の予測性トラッ
ク内の更新レコード参照の有無の計算を行えるようにし
ている、ということが判るであろう。上述の各変更例の
いずれかと共に機能する効率的なＰＴＴ実施例の他の有
用な変更例は、ＰＴＴ短縮手順であり、これによって、
隣接した複数の予測性トラック範囲を、単一のＰＴＴエ
ントリ内に組み合わせることができるようになる。例え
ば、デバイス上の全てのトラックが予測性であり、かつ
各トラックが１２個の４ＫＢのレコードを有するとする
と、ＰＴＴは、そのデバイス上の全てのトラックを記述
するのに、番号１２とサイズ４ＫＢのみを記憶すればよ
い。この方法は、ＶＭミニディスクのような論理ＣＣＨ
Ｈが物理ＣＣＨＨと異なるような状況で、特に有効なも
のとなる。そのようなミニディスクに対して、単一の開
始物理ＣＣＨＨと単一の開始論理ＣＣＨＨのみで、全ミ
ニディスクＰＴＴに対して十分となる。
【００３０】多くのシステムは、典型的には諸シリンダ
全体を同一フォーマットでフォーマット化するので、こ
のような体系は実際に良好に動作するものである。しか
しながら、本発明方法のこの拡張は、例えば、同じ様に
フォーマット化したある１つの範囲の中央にあるトラッ
クにその隣接部とは異なる再フォーマット化を行うよう
な場合、ある種の複雑さをＰＴＴ保守のために加えるこ
とになる。このような場合、その範囲全体を記述するた
めのＰＴＴ内の単一のエントリを、３つのエントリに拡
張しなくてはならない。即ち、（１）その修正したトラ
ックまでの初期の範囲を記述するためのエントリと、
（２）その修正トラックを記述するためのエントリと、
そして（３）その修正トラックに続くトラックの範囲を
記述するための最終エントリである。図４において、そ
のＰＴＴ全体は、制御装置２６と関連するメモリ（図示
せず）に記憶させることができる。あるいはまた、別の
方法として、ある特定のＤＡＳＤ３０と関連した１つの
ＰＴＴの一部分を、そのＤＡＳＤ３０と関連するランダ
ムアクセスメモリ（図示せず）に記憶させることもでき
る。前者の方法を用いる場合、制御装置２６は、この制
御装置２６に取り付ける全てのＤＡＳＤに対するＰＴＴ
を保持するのに十分なメモリを確保しなくてはならな
い。後者の場合には、新しいＤＡＳＤを制御装置２６に
取り付ける時はいつでも、その新しいＤＡＳＤは、ＰＴ
Ｔのその１部分を保持するために、十分なランダムアク
セスメモリ（ＲＡＭ）をそれ自身と共に備えるようにす
る。後者の方法の欠点は、制御装置２６は、ＰＴＴにア
クセスするためにはスイッチ２８を介して、ＤＡＳＤと
交信しなければならないことである。このため、制御装
置２６またはチャンネル２４に関連したメモリ（図示せ
ず）に、ＰＴＴを記憶することが好ましい。
【００３１】制御装置２６の電源を切った時あるいは停
電となった時に、ＰＴＴを消失しないことが好ましい。
このような問題の１つの解決法は、ＰＴＴを不揮発性Ｒ
ＡＭに記憶して、電源遮断を切り抜けさせることであ
る。適当な別の解決法は、電力消失の間も持続するよう
バックアップ電池によって電力供給を受けるようにした
ＲＡＭに、ＰＴＴを記憶することである。そのような場
合、ＰＴＴのディスクコピーを、そのＲＡＭのコピーに
加えて、作成することもできる。ＰＴＴディスクコピー
の有効性を保証する簡単で適切な方法は、ＰＴＴの終端
に添付するＩＭＬまたはトークン番号を保持することで
ある。制御装置の通常動作の間、ディスクへのＰＴＴの
ダンプを頻繁に行うことに関連する処理能力の低下を回
避するためには、ＰＴＴのＲＡＭコピーの更新毎にディ
スクコピーを更新しないようにする。しかしながら、Ｒ
ＡＭ ＰＴＴトークンを、ディスクへのダンプに続く最
初の更新時に増分する場合、作動中のＰＴＴをディスク
に書き込む時はいつでもディスクコピーに添付するよう
にした現行のトークン値は、連続的に更新されたＲＡＭ
ＰＴＴをスタティックＰＴＴディスクコピーから区別
するのに役立つ。
【００３２】ＩＭＬ時に、制御装置は、直ちに上記トー
クンを増分し、そしてＲＡＭにディスクから再ロードを
実行する前にＰＴＴディスクコピーが有効であることを
検証する。各ＩＭＬにおいて、制御装置のＩＭＬ番号を
最初に増分し、そして、ＰＴＴをディスクからロードす
る。ロードの実行中、ＰＴＴディスクコピー内のＩＭＬ
番号フィールドをチェックして、それが現行のＩＭＬ番
号値より正確に１少ないことを確認する。そして、もし
そうであれば、前回のＩＭＬセッションの終了時にディ
スクに作成した正しいコピーとしてそのＰＴＴを承認
し、そして該ＰＴＴを再び用いることができる。また、
もしそうでなければ、ＰＴＴディスクコピーは旧版であ
り、したがってＰＴＴをＲＡＭから回復するか、あるい
は通常のＤＡＳＤ動作中の完全なＤＡＳＤスキャンまた
は断片的な再作成のような適切な手段によって、ＰＴＴ
を再作成する。もしＲＡＭ内のＰＴＴの更新を完了しそ
してそのＲＡＭ ＰＴＴをディスクにセーブする前に制
御装置に障害が生じた場合、制御装置は次のＩＭＬにお
いて、ディスクコピーＰＴＴトークンが現行のＩＭＬ値
より２少ない値である（ディスクダンプ時の１カウント
と制御装置の回復の時の１カウント）ことを発見するこ
とになり、したがって、制御装置の障害発生直前のＲＡ
Ｍ ＰＴＴの状態に対してディスクコピーＰＴＴが無効
であると判ることになる。
【００３３】単一障害点を回避するには、ＰＴＴの２つ
のコピーを制御装置２６のメモリ（図示せず）に保持す
るべきである。また、そのテーブル内の各トラックエン
トリに対して「有効」バイトを含ませるように、ＰＴＴ
を組織化することもできる。このように、ある１つのト
ラックの再フォーマット化についてのホストシステムの
要求時に、そのトラックに対応するＰＴＴエントリをま
ず無効としてマークする。そして、そのフォーマット化
動作の完了に続いて、そのトラックが予測性のままであ
るなら、そのトラックに対するＰＴＴエントリを、ＤＬ
及びＬＲに対する新しい値を用いて更新する。最後に、
そのトラックに対するエントリを有効としてマークし直
す。これは、フォーマット書込み動作中に生じるシステ
ム障害の結果発生し得るＰＴＴの保全性損失を、防止す
るものである。上述のような、ディスクにＰＴＴをセー
ブすることに加えて、制御装置は、外部主電力の消失に
よって起こる遮断を含む、ＤＡＳＤサブシステムの遮断
手順中に、ＰＴＴをセーブするように動作させることも
できる。このプロセスは、制御装置がＲＡＭ ＰＴＴコ
ピーをディスクに書き込み、現行のトークンを添付し、
そして遮断することにおいて同一であり、これによっ
て、そのＲＡＭ ＰＴＴにそれ以上の更新を行わないこ
とを保証する。電池によるバックアップまたは他の不揮
発性の支援手段によってＲＡＭ ＰＴＴを保持する場
合、無変更のトークンをＲＡＭ ＰＴＴに保持する。先
に記したように、制御装置が遮断後に再始動した時、そ
の別個に保存したＰＴＴトークン値を増分し、そしてト
ークン値が現行の制御装置のトークンより１少ないかに
ついて、ＲＡＭまたはディスクからの最初のＰＴＴコピ
ーを試験する。
【００３４】本発明の方法は、ＦＢシステム上のＣＫＤ
エミュレーション用の制御装置に適用することができ
る。ＣＫＤエミュレーションのための１つの公知の方法
では、新しいＦＢセクタ境界から開始して、各ＣＫＤレ
コードを記憶する。このような方法では、各ＣＫＤレコ
ードに対するカウントフィールドとキーまたはデータの
フィールドの開始点との両方を同じＦＢセクタに記憶し
て、これらのフィールドが多数のセクタに及び得るよう
にする。予測性トラックテーブル（ＰＴＴ）を用いない
場合、ある予測性トラック上に記憶された１つのレコー
ドのデータフィールドの更新を要求した時に、もしその
トラックがキャッシュ内になければ、そのレコードを含
むセクタを最初に制御装置のバッファメモリにコピーし
なくてはならない。次に、それらセクタ内の更新すべき
データフィールドを含む部分を、変更しなくてはならな
い。最後に、更新したセクタを、ＦＢディスクに、その
２回目の回転時に書き込まなければならない。予測性ト
ラックテーブル（ＰＴＴ）を用いると、その更新書込み
は、ディスク１回転のみで済むが、その理由は、ＰＴＴ
情報を用いて発生されたレコードのカウントフィール
ド、及びホストチャンネルから受け取ったデータフィー
ルドを含むそのレコード全体を、ディスクに再び書き込
むからである。したがって、ホストの応答時間からディ
スクアクセス時間を除くことに加えて、このＰＴＴ方法
は、このＣＫＤ／ＦＢエミュレーション技術に対して
も、ディスクアクセスを除くものである。
【００３５】このＰＴＴ方法は、ＣＫＤレコードをＦＢ
セクタに緊密にパックするような、ＣＫＤエミュレーシ
ョン用の他の公知の技術と用いても有用である。この技
術では、ＰＴＴは、ＤＢ２ロギングによって実行される
もののような順次的トラック更新書込みに対して、ディ
スクアクセスを除くことができる。ＤＢ２ロギングと
は、トラック上の各ユーザレコードのデータフィールド
を更新するものである（トラック全体の更新書込み）。
ＰＴＴを用いると、トラックのいずれも部分を読み取る
こともせずに、トラック全体の再作成及び書込みを行う
ことができる。ＰＴＴを用いないと、トラックの古い値
を、最初の回転で読み取って、カウントフィールドの再
構成を行えるようにしなければならず、そしてそのよう
にしてから、２回目の回転中に書込みを行うことにな
る。これは、各トラックを最初に読み取りそして次に書
き込むことができるようにするのに通常必要な元（nati
ve）のデバイスの速度の半分の速度の代りに、ＦＢデバ
イスの速度でＤＢ２ロギングをエミュレートすることが
できる、ということを意味する。このＰＴＴ方法がうま
く働くのは、（ａ）Ｒ０を除いてトラック全体を一度に
書き込み、そして（ｂ）ＣＫＤエミュレーション体系に
よれば、Ｒ０に別個のセクタがを割り当てられ、そして
１つのトラックにユーザレコードが常に一緒に詰め込ま
れるからである。本発明の方法のこの利点は、先に引用
したボール（Bohl）の参考文献を参照すれば、十分に理
解できるであろう。
【００３６】最後に、ＣＫＤエミュレーションにＰＴＴ
を用いると、ＦＢディスクセクタ上の典型的なエミュレ
ートしたカウントフィールドを記憶する必要がなくな
る、ということが判った。必要に応じてカウントフィー
ルドを再作成するのに十分な情報がＰＴＴ内に存在する
ので、これが可能となるのである。カウントフィールド
を記憶する必要性がなくなると、ディスク空間を節約で
き、更に性能を改善できることにもつながる。しかしな
がら、エミュレートしたカウントフィールド値を記憶す
るという通常の必要性を除去するためにＰＴＴを用いる
場合、時間に対するＰＴＴの信頼性及び破滅的なＤＡＳ
Ｄサブシステム障害発生の間のＰＴＴの信頼性は、少な
くとも、ＤＡＳＤ上に記録されたデータの信頼性と同等
でなくてはならない。基本的なＤＡＳＤ情報のコピーの
みを保持するためにＰＴＴを用いる場合、ＰＴＴ内容の
消失によって、単なる性能の劣化よりもむしろ実際のＤ
ＡＳＤデータの消失を招く可能性もある。しかし、ここ
で注目すべきことは、ＤＡＳＤサブシステムを強化する
ための先に説明のＰＴＴ方法の変更例においては、ＰＴ
Ｔ内容を消失すると、ＰＴＴをＤＡＳＤサブシステムに
よって再構成できるまで、ＰＴＴがないＤＡＳＤの通常
の性能レベルとなるのみである。したがって、ＦＢディ
スクセクタに対してＤＡＳＤカウントフィールドを再作
成するためにＰＴＴエントリを頼りにすることは、実際
のデータの消失という新しい危険性を誘発し、これはシ
ステムのユーザには受け入れ難いものであろう。
【００３７】
【発明の効果】以上に説明した本発明によれば、高速書
込みミスに関係したホストＣＰＵの待ち時間を低減させ
ることができる。
【図面の簡単な説明】
【図１】本発明の方法のフローの一例を示すフローチャ
ート。
【図２】Ａ〜Ｅは、本発明において提案する予測性トラ
ックのフォーマットの一連の変更例を示す図。
【図３】Ａ〜Ｅは、図２の予測性トラックフォーマット
に対応した、本発明において提案する予測性トラックテ
ーブルのフォーマットの一連の変更例を示す図。
【図４】従来より公知の、ＣＫＤ ＤＡＳＤのチャンネ
ルと制御装置の構成を示すブロック図。
【図５】Ａは、従来より公知のＣＤレコードフォーマッ
トを示す図であり、Ｂは、従来より公知のＣＫＤレコー
ドフォーマットを示す図。
【符号の説明】
１０：ＣＰＵ １２：ＣＰＵキャッシュ １４：主メモリ １６：ＤＡＳＤ １８：ＤＡＳＤキャッシュ ２０：ＤＡＳＤ ＮＶＳ ２４：チャンネル ２６：ＤＡＳＤ制御装置 ２８：スイッチ ３０：ＤＡＳＤ
フロントページの続き (72)発明者 ジョン・イー・リンドレイ アメリカ合衆国95139、カリフォルニア州 サン・ノゼ、トランガ・コート 7296番 地 (72)発明者 ロバート・ウェスレイ・ショムラー アメリカ合衆国95037、カリフォルニア州 モーガン・ヒル、ピードモント 17015 番地

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】データを記憶するためのメモリ手段と、デ
    ータをカウント−キー−データ（CKD）でフォーマット
    化されたレコードの形で直接アクセス記憶デバイス（DA
    SD）に書き込むための転送手段と、を有するチャンネル
    制御装置であって、前記直接アクセス記憶デバイスは、
    直接アクセス記憶デバイストラックに複数のカウント−
    キー−データ・フォーマット化レコードを記憶してお
    り、前記転送手段は、前記レコードを記憶するための１
    つあるいはそれ以上の不揮発性記憶手段（NVS）を備え
    ているチャンネル制御装置において実行される、直接ア
    クセス記憶デバイストラックに記憶されたホスト指定の
    レコードを更新する方法において、 １） 前記メモリ手段内の予測性トラックテーブル（PT
    T）に、複数のトラック及びレコード記述子を記憶する
    ステップであって、これら記述子は、前記カウント−キ
    ー−データ・フォーマット化レコードの各々が記憶され
    ている直接アクセス記憶デバイストラックを識別するた
    めのものである、記憶ステップと、 ２） 前記メモリ手段中のホスト指定のレコードを更新
    する更新ステップと、 ３） 前記予測性トラックテーブルを参照して、前記ホ
    スト指定のレコードが記憶されている直接アクセス記憶
    デバイストラックを確認する確認ステップと、 ４） 前記予測性トラックテーブルにおいて、前記ホス
    ト指定のレコードが記憶されている直接アクセス記憶デ
    バイストラックが確認されたとき、更新した前記ホスト
    指定のレコードを、前記不揮発性記憶手段に書き込むた
    めの書込みステップと、 ５） 更新した前記ホスト指定のレコードを、前記不揮
    発性記憶手段から非同期的に前記転送手段により前記直
    接アクセス記憶デバイストラックに転送するための転送
    ステップと、 を備えたレコード更新方法。
  2. 【請求項２】請求項１記載の方法において、前記メモリ
    手段は、直接アクセス記憶デバイスレコードのバッファ
    記憶のためのキャッシュ手段を備えており、前記方法
    は、前記記憶ステップに続いて、 １.１） 前記ホスト指定のレコードの存在について前
    記キャッシュ手段を調べて、前記キャッシュ手段内に存
    在することを見い出した前記ホスト指定のレコードの各
    々に対して、前記確認ステップ、前記書込みステップ及
    び前記転送ステップを迂回すること、 を含むことを特徴とするレコード更新方法。
  3. 【請求項３】請求項２記載の方法において、 前記直接アクセス記憶デバイストラックは、実質的に同
    一サイズのキーフィールドと実質的に同一サイズのデー
    タフィールドとを有する複数の予測性レコードを含む、
    １つあるいはそれ以上の予測性トラックを含んでおり、
    前記予測性レコードは、単調なレコード番号順に各前記
    予測性トラックに沿って配列されており、 前記トラック及びレコード記述子は、各前記予測性レコ
    ードのための物理ＣＣＨＨフィールド及び論理ＣＣＨＨ
    フィールド、各前記予測性トラックに対する先頭及び最
    終予測性レコード番号、及び前記同一のデータフィール
    ドサイズ及び同一のキーフィールドサイズを、全ての前
    記予測性トラックに対して、含んでいること、 を特徴とするレコード更新方法。
  4. 【請求項４】請求項２記載の方法において、 前記直接アクセス記憶デバイストラックは、実質的に同
    一サイズのキーフィールドと実質的に同一サイズのデー
    タフィールドとを有する複数の予測性レコードを含む、
    １つあるいはそれ以上の予測性トラックを含んでおり、
    前記予測性レコードは、レコード番号１から始まり単調
    に増加するレコード番号の順に各前記予測性トラックに
    沿って配列されており、 前記トラック及びレコード記述子は、各前記予測性レコ
    ードに対する物理ＣＣＨＨフィールド及び論理ＣＣＨＨ
    フィールド、各前記予測性トラックに対する最終予測性
    レコード番号、及び前記同一のデータフィールドサイズ
    及び同一のキーフィールドサイズを、全ての前記予測性
    トラックに対して、含んでいること、 を特徴とするレコード更新方法。
  5. 【請求項５】請求項２記載の方法において、 前記直接アクセス記憶デバイストラックは、実質的に同
    一サイズのキーフィールドと実質的に同一サイズのデー
    タフィールドとを有する複数の予測性レコードを含む、
    １つあるいはそれ以上の予測性トラックを含んでおり、
    前記予測性レコードは、同一の物理ＣＣＨＨフィールド
    及び論理ＣＣＨＨフィールドを有しており、かつレコー
    ド番号１から始まり単調に増加するレコード番号の順に
    各前記予測性トラックに沿って配列されており、 前記トラック及びレコード記述子は、各前記予測性レコ
    ードに対する物理ＣＣＨＨフィールド、各前記予測性ト
    ラックに対する最終予測性レコード番号、及び前記同一
    のデータフィールドサイズ及び同一のキーフィールドサ
    イズを、全ての前記予測性トラックに対して、含んでい
    ること、 を特徴とするレコード更新方法。
  6. 【請求項６】請求項２記載の方法において、 前記直接アクセス記憶デバイストラックは、実質的に同
    一サイズのデータフィールドを有するがキーフィールド
    を有さない複数の予測性レコードを含む、１つあるいは
    それ以上の予測性トラックを含んでおり、前記予測性レ
    コードは、同一の物理ＣＣＨＨフィールド及び論理ＣＣ
    ＨＨフィールドを有しており、かつレコード番号１から
    始まり単調に増加するレコード番号の順に各前記予測性
    トラックに沿って配列されており、 前記トラック及びレコード記述子は、各前記予測性レコ
    ードに対する物理ＣＣＨＨフィールド、及び各前記予測
    性トラックに対する最終予測性レコード番号を、全ての
    前記予測性トラックに対して、含んでいること、 を特徴とするレコード更新方法。
  7. 【請求項７】請求項２記載の方法において、 前記直接アクセス記憶デバイストラックは、実質的に同
    一サイズのデータフィールドを有するがキーフィールド
    を有さない複数の予測性レコードを含む、１つあるいは
    それ以上の予測性トラックを含んでおり、前記予測性レ
    コードは、同一の物理ＣＣＨＨフィールド及び論理ＣＣ
    ＨＨフィールドを有しており、かつレコード番号１から
    始まり単調に増加するレコード番号の順に各前記予測性
    トラックに沿って配列されており、 前記トラック及びレコード記述子は、各前記予測性レコ
    ードに対する物理ＣＣＨＨフィールドを、全ての前記予
    測性トラックに対して、含んでいること、 を特徴とするレコード更新方法。
  8. 【請求項８】直接アクセス記憶デバイス内の予測性トラ
    ック上に記憶されたカウント−キー−データでフォーマ
    ット化されたレコードの更新を管理する方法であって、
    前記直接アクセス記憶デバイスへの経路は、キャッシュ
    記憶手段と少なくとも１つの不揮発性記憶手段とを介す
    るようにして設けられており、前記キャッシュ記憶手段
    に既に存在しているレコードへの更新参照を高速書込み
    ヒットと命名し、一方前記キャッシュ記憶手段に存在し
    ないレコードへの更新参照を高速書込みミスと命名して
    いる、レコード更新管理方法において、 ａ） 前記予測性トラック内に記憶されたカウント−キ
    ー−データ・レコードのカウント及び長さ記述子を含ん
    だ予測性トラックテーブル（PTT）を記憶するステップ
    と、 ｂ） 高速書込みミスに応答して、前記予測性トラック
    テーブルに記憶された前記記述子を参照することによ
    り、ミスしたレコードが予測性トラック内にあるかを確
    認するステップと、 ｃ） 前記ミスしたレコードがある予測性トラックに記
    憶されている場合、前記キャッシュ記憶手段及び前記不
    揮発性記憶手段に、前記ミスしたレコードを書き込み、
    そしてこれと実質上非同期的に前記ミスしたレコード
    を、前記記憶手段及び不揮発性記憶手段のいずれかから
    前記直接アクセス記憶デバイスの予測性トラックに転送
    するステップと、 を備えたレコード更新管理方法。
  9. 【請求項９】請求項８記載の方法において、前記予測性
    トラックは、実質的に等しいサイズのデータフィールド
    と、前記予測性トラックに沿ってレコード毎に単調に変
    化するレコード識別番号を有するカウントフィールド
    と、を有するが、キーフィールドを有さない、複数のカ
    ウント−キー−データ・フォーマット化したレコードを
    備えていること、を特徴とするレコード更新管理方法。
JP4303757A 1991-12-30 1992-11-13 予測性トラックテーブルを用いたレコード更新方法 Expired - Lifetime JPH0775011B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US816017 1991-12-30
US07/816,017 US5283884A (en) 1991-12-30 1991-12-30 CKD channel with predictive track table

Publications (2)

Publication Number Publication Date
JPH05241957A JPH05241957A (ja) 1993-09-21
JPH0775011B2 true JPH0775011B2 (ja) 1995-08-09

Family

ID=25219458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4303757A Expired - Lifetime JPH0775011B2 (ja) 1991-12-30 1992-11-13 予測性トラックテーブルを用いたレコード更新方法

Country Status (3)

Country Link
US (1) US5283884A (ja)
EP (1) EP0550154A1 (ja)
JP (1) JPH0775011B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2256735B (en) * 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
US5283884A (en) * 1991-12-30 1994-02-01 International Business Machines Corporation CKD channel with predictive track table
WO1993018461A1 (en) * 1992-03-09 1993-09-16 Auspex Systems, Inc. High-performance non-volatile ram protected write cache accelerator system
US5418921A (en) * 1992-05-05 1995-05-23 International Business Machines Corporation Method and means for fast writing data to LRU cached based DASD arrays under diverse fault tolerant modes
US5381539A (en) * 1992-06-04 1995-01-10 Emc Corporation System and method for dynamically controlling cache management
US5608890A (en) * 1992-07-02 1997-03-04 International Business Machines Corporation Data set level cache optimization
JPH0659952A (ja) * 1992-08-07 1994-03-04 Toshiba Corp 磁気ディスク装置
US5721898A (en) * 1992-09-02 1998-02-24 International Business Machines Corporation Method and system for data search in a data processing system
GB2270791B (en) * 1992-09-21 1996-07-17 Grass Valley Group Disk-based digital video recorder
US5694570A (en) * 1992-09-23 1997-12-02 International Business Machines Corporation Method and system of buffering data written to direct access storage devices in data processing systems
JP3422370B2 (ja) * 1992-12-14 2003-06-30 株式会社日立製作所 ディスクキャッシュ制御装置
US5530829A (en) * 1992-12-17 1996-06-25 International Business Machines Corporation Track and record mode caching scheme for a storage system employing a scatter index table with pointer and a track directory
WO1995001600A1 (en) * 1993-07-02 1995-01-12 Oakleigh Systems, Inc. Predictive disk cache system
US5535372A (en) * 1994-07-06 1996-07-09 International Business Machines Corporation Method and apparatus for efficient updating of CKD data stored on fixed block architecture devices
US5634028A (en) * 1994-12-15 1997-05-27 International Business Machines Corporation Compact track address translation mapping system and method
JP3260999B2 (ja) * 1995-03-03 2002-02-25 富士通株式会社 ディスク制御装置の制御方法
US5717888A (en) * 1995-06-02 1998-02-10 International Business Machines Corporation Accessing cached data in a peripheral disk data storage system using a directory having track and cylinder directory entries
US7013298B1 (en) 1996-07-30 2006-03-14 Hyperphrase Technologies, Llc Method and system for automated data storage and retrieval
US6434567B1 (en) * 1996-07-30 2002-08-13 Carlos De La Huerga Method for specifying enterprise-wide database address formats
US6820093B2 (en) 1996-07-30 2004-11-16 Hyperphrase Technologies, Llc Method for verifying record code prior to an action based on the code
US6304940B1 (en) 1997-08-14 2001-10-16 International Business Machines Corporation Shared direct access storage system for MVS and FBA processors
US6098153A (en) * 1998-01-30 2000-08-01 International Business Machines Corporation Method and a system for determining an appropriate amount of data to cache
US6189015B1 (en) * 1998-09-25 2001-02-13 International Business Machines Corporation System and method for updating non-VSAM data set control information for data transferred from a source to a target
US7003719B1 (en) 1999-01-25 2006-02-21 West Publishing Company, Dba West Group System, method, and software for inserting hyperlinks into documents
US6378037B1 (en) * 1999-06-29 2002-04-23 International Business Machines Corporation Write-twice method of fail-safe write caching
US20050108219A1 (en) * 1999-07-07 2005-05-19 Carlos De La Huerga Tiered and content based database searching
US6507837B1 (en) 2000-06-08 2003-01-14 Hyperphrase Technologies, Llc Tiered and content based database searching
US6715030B1 (en) * 2000-06-09 2004-03-30 Storage Technology Corporation Apparatus and method for storing track layout information for performing quick write operations
US6851024B1 (en) * 2000-08-17 2005-02-01 Hewlett-Packard Development Company, L.P. Exclusive caching in computer systems
US6816941B1 (en) 2000-10-23 2004-11-09 International Business Machines Corporation Method and system for efficiently importing/exporting removable storage volumes between virtual storage systems
US6718427B1 (en) 2000-10-23 2004-04-06 International Business Machines Corporation Method and system utilizing data fragments for efficiently importing/exporting removable storage volumes
US7333966B2 (en) * 2001-12-21 2008-02-19 Thomson Global Resources Systems, methods, and software for hyperlinking names
US6832290B2 (en) * 2002-03-12 2004-12-14 International Business Machines Corporation Method, system, program, and data structures for maintaining metadata in a storage system
US7210973B2 (en) * 2002-04-11 2007-05-01 Brp Us Inc. Outboard engine cowling
US7039765B1 (en) 2002-12-19 2006-05-02 Hewlett-Packard Development Company, L.P. Techniques for cache memory management using read and write operations
US7222117B1 (en) 2003-11-14 2007-05-22 Advent Software, Inc. Segmented global area database
NZ548804A (en) * 2003-12-31 2008-11-28 Thomson Global Resources Systems, methods, interfaces and software for automated collection and integration of entity data into online databases and professional directories
US8621154B1 (en) 2008-04-18 2013-12-31 Netapp, Inc. Flow based reply cache
US8161236B1 (en) 2008-04-23 2012-04-17 Netapp, Inc. Persistent reply cache integrated with file system
US8171227B1 (en) 2009-03-11 2012-05-01 Netapp, Inc. System and method for managing a flow based reply cache
US8458217B1 (en) 2009-08-24 2013-06-04 Advent Software, Inc. Instantly built information space (IBIS)
US8683130B2 (en) 2011-04-07 2014-03-25 International Business Machines Corporation Fabricating key fields
US8769350B1 (en) 2011-09-20 2014-07-01 Advent Software, Inc. Multi-writer in-memory non-copying database (MIND) system and method
US8332349B1 (en) 2012-01-06 2012-12-11 Advent Software, Inc. Asynchronous acid event-driven data processing using audit trail tools for transaction systems
US8886671B1 (en) 2013-08-14 2014-11-11 Advent Software, Inc. Multi-tenant in-memory database (MUTED) system and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603380A (en) * 1983-07-01 1986-07-29 International Business Machines Corporation DASD cache block staging
JPS60207943A (ja) * 1984-03-27 1985-10-19 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 階層記憶システムにおける１次記憶の内容の保護方法
US4875155A (en) * 1985-06-28 1989-10-17 International Business Machines Corporation Peripheral subsystem having read/write cache with record access
JP2973425B2 (ja) * 1989-04-04 1999-11-08 株式会社日立製作所 障害処理方法およびそのための装置
US5283884A (en) * 1991-12-30 1994-02-01 International Business Machines Corporation CKD channel with predictive track table

Also Published As

Publication number Publication date
EP0550154A1 (en) 1993-07-07
JPH05241957A (ja) 1993-09-21
US5283884A (en) 1994-02-01

Similar Documents

Publication Publication Date Title
JPH0775011B2 (ja) 予測性トラックテーブルを用いたレコード更新方法
JP3422370B2 (ja) ディスクキャッシュ制御装置
US5535372A (en) Method and apparatus for efficient updating of CKD data stored on fixed block architecture devices
US7080200B2 (en) System and method for handling writes in HDD using 4K block sizes
US6941423B2 (en) Non-volatile mass storage cache coherency apparatus
US5353430A (en) Method of operating a cache system including determining an elapsed time or amount of data written to cache prior to writing to main storage
US20090049255A1 (en) System And Method To Reduce Disk Access Time During Predictable Loading Sequences
JP2004506256A (ja) 不揮発性キャッシュ
JP2004213647A (ja) データ記憶装置およびシステム用のログ構造の書込みキャッシュ
JPS5876957A (ja) 記憶階層制御方法
JPH037978B2 (ja)
JPH05216593A (ja) 間接アクセス記憶装置
JPH096540A (ja) 直接アクセス記憶装置のデータ圧縮用組込みディレクトリ方法及びディレクトリ・レコード
US5671390A (en) Log structured array storage subsystem using LSA directory and LSA sub-directory stored in different storage media
WO2002001364A2 (en) Non-volatile cache integrated with mass storage device
JP3260999B2 (ja) ディスク制御装置の制御方法
US6993627B2 (en) Data storage system and a method of storing data including a multi-level cache
EP0347032A2 (en) Record format emulation
JP2005284816A (ja) ディスクアレイシステム
JP3260998B2 (ja) ディスク制御装置
JPH1185589A (ja) 情報記憶装置および同装置に適用される管理データ再構築方法
JP4989861B2 (ja) データ書き込み方法及びディスク装置
JPH0519981A (ja) 光デイスク装置のデータ書込み正常終了判定方法
JP3335919B2 (ja) ディスクキャッシュ制御装置
JP3573599B2 (ja) ディスクアレイにおけるデータ回復方法