JPH0774118A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0774118A
JPH0774118A JP6192273A JP19227394A JPH0774118A JP H0774118 A JPH0774118 A JP H0774118A JP 6192273 A JP6192273 A JP 6192273A JP 19227394 A JP19227394 A JP 19227394A JP H0774118 A JPH0774118 A JP H0774118A
Authority
JP
Japan
Prior art keywords
reaction
substrates
chamber
reactor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6192273A
Other languages
Japanese (ja)
Other versions
JPH0812848B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6192273A priority Critical patent/JPH0812848B2/en
Publication of JPH0774118A publication Critical patent/JPH0774118A/en
Publication of JPH0812848B2 publication Critical patent/JPH0812848B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To avoid a mixture of gases in a plurality of reaction chambers in which different reaction treatments are performed and facilitate accurate temperature control in the respective reaction chambers by a method wherein the respective reaction chambers are not directly connected to each other and the temperature of one of the reaction chambers is not transferred to the other chambers. CONSTITUTION:Substrates and a substrate holder 4 move back and forth between a reaction furnace 5 and the first chamber 7 of a first reaction system by the transfer mechanism 12 of the first chamber 7. In the same way, a second and third reaction furnaces, substrates and substrate holders 4 which move back and forth between the respective reaction furnaces and corresponding chambers and transfer mechanisms 29 and 41 are provided. Second and third chambers corresponding to the second and third reaction furnaces are provided in common with the first chamber. A pair of electrodes 2 which generate a plasma discharge are provided outside each reaction furnace 5 and a resistance heater 3 is provided so as to cover the electrodes 2 and the furnace temperature is so controlled as to have an allowable tolerance of + or -1 deg.C for a temperature, for instance 300 deg.C, within an instructed range of 50-350 deg.C. A radio frequency power of 5-200W is supplied to the pair of the electrodes 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、グロ−またはア−ク放
電を利用したプラズマ気相法(以下、PCVDという) によ
り、安定して再現性のよい半導体装置を多量に作製する
ための半導体装置製造方法に関するものである。本発明
は、PCVD装置に対し、反応系に関して、プラズマ気相法
における反応性気体が導入される反応筒内に、電極その
他のジグを設けず、被形成面を有する基板とその基板ホ
ルダ( 例えば石英製のボ−ト)のみを導入し、反応性気
体がラミナフロ−(層流)とせしめることにより、被膜
厚を均一とし、さらに膜質もバッチ内、バッチ間でバラ
ツキの少ない半導体膜を形成させるための半導体装置製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor for producing a large amount of stable and reproducible semiconductor devices by a plasma vapor phase method (hereinafter referred to as PCVD) using glow or arc discharge. The present invention relates to a device manufacturing method. The present invention relates to a PCVD apparatus, with respect to a reaction system, without providing electrodes or other jigs in a reaction cylinder into which a reactive gas in a plasma vapor phase method is introduced, a substrate having a surface to be formed and its substrate holder (for example, By introducing only a quartz boat) and making the reactive gas a laminar flow (laminar flow), the film thickness is made uniform, and the film quality also forms a semiconductor film with little variation between batches and between batches. The present invention relates to a method for manufacturing a semiconductor device.

【0002】本発明は、かかる酸素、水分の反応炉への
導入を防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室を設
け、その生産性の向上および特性の再現性の向上に務め
た半導体装置製造方法に関するものである。さらに、本
発明は、プラズマ放電電界が基板表面に平行に(そっ
て)印加されるように電極を具備せしめ、活性の反応性
生成物が被形成表面に垂直方向に衝突して形成された半
導体膜の特性を劣化させてしまうことを防いでいること
を他の目的としている。この被形成面上へのスパッタ
(損傷)の防止は、例えば、被形成面上にP型半導体層
を設け、その上面にI型(真性または実質的に真性)の
半導体層を作製しようとする時、P型を構成する不純物
が1017〜1018cm-3の濃度にI層に混入してしまい、PI
接合を劣化させてしまう。本発明は、かかる欠点を防ぐ
ために示されたものである。
In order to prevent the introduction of such oxygen and moisture into the reaction furnace, the present invention provides a chamber having a mechanism for holding or moving the substrate and the substrate holder, which is connected to the reaction tube, and improves the productivity. The present invention also relates to a method for manufacturing a semiconductor device that has improved the reproducibility of characteristics. Furthermore, the present invention provides a semiconductor device formed by equipping an electrode so that a plasma discharge electric field is applied in parallel to (along) a substrate surface, and an active reactive product is vertically collided with a surface to be formed. Another purpose is to prevent deterioration of the characteristics of the film. In order to prevent the sputtering (damage) on the formation surface, for example, a P-type semiconductor layer is provided on the formation surface and an I-type (intrinsic or substantially intrinsic) semiconductor layer is formed on the upper surface. At this time, the impurities forming the P-type are mixed in the I layer to a concentration of 10 17 to 10 18 cm −3 , and PI
It will deteriorate the joint. The present invention is presented to prevent such drawbacks.

【0003】さらに、本発明は、前記した反応系よりな
る第1の反応系と、これに連結して第1の室を設け、こ
の第1の室に連結して第2の室を設け、さらに、この第
2の室に連結した第1の反応系と同様の第2の反応系を
設けた製造装置に関する。かかる製造装置は、まず、第
1の室において、真空引きされ、酸素、水分が除去され
た雰囲気で、第1の反応炉に基板およびホルダが移動機
構により挿入される。次に、この第1の反応炉におい
て、ー導電型、例えばP型の導電型を有する半導体が形
成された。さらに、この半導体が形成された基板は、再
び第1の室に引き出され、さらに、上記基板は、第1の
室に連結された第2の室へ同様に酸素、水分の全くない
真空中にて移動される。さらに、上記基板は、この第2
の室より第2の反応炉に導入され、第1の反応炉と異な
る導電型、または異なる添加物、またはその異なる濃度
(不純物または添加物)で第2の半導体層を第1の半導
体層上に形成させることができる。
Furthermore, the present invention provides a first reaction system comprising the above-mentioned reaction system, a first chamber connected to the first reaction system, and a second chamber connected to the first chamber, Further, the present invention relates to a manufacturing apparatus provided with a second reaction system similar to the first reaction system connected to the second chamber. In such a manufacturing apparatus, first, in the first chamber, the substrate and the holder are inserted into the first reaction furnace by the moving mechanism in an atmosphere in which oxygen and water have been removed by vacuuming. Next, in the first reaction furnace, a semiconductor having a conductivity type, for example, a P type conductivity type was formed. Further, the substrate on which the semiconductor is formed is drawn out again into the first chamber, and further, the substrate is similarly transferred to the second chamber connected to the first chamber in a vacuum free from oxygen and moisture. Be moved. Further, the substrate is the second
From the chamber of the first reactor to the second reactor, and the second semiconductor layer on the first semiconductor layer with a conductivity type different from that of the first reactor or a different additive or a different concentration (impurity or additive) thereof. Can be formed.

【0004】この際、第1の反応炉の内壁に付着した不
純物が第2の半導体層を形成させる際、全く付着するこ
とがないため、きわめて精度が高く、導電率導電性、ま
たはEg( エネルギバンド巾) 等を制御することができる
ようになった。本発明は、さらに、この独立した反応炉
を三系統設け、これらを共通した室、即ち第1、第2、
および第3の室で互いに連結した製造装置において、特
に第1の反応炉でP型半導体層を、第2の反応炉でI型
半導体層を、さらに、第3の反応炉でN型半導体層を形
成して、PIN 型のダイオ−ド、特に光電変換装置を作製
せんとする時、特に有効である。
At this time, since impurities attached to the inner wall of the first reaction furnace are not attached at all when forming the second semiconductor layer, the conductivity is extremely high and the conductivity or Eg (energy is high). Bandwidth) etc. can now be controlled. The present invention further provides three systems of these independent reaction furnaces, which have common chambers, that is, first, second, and
And a manufacturing apparatus connected to each other in the third chamber, in particular, a P-type semiconductor layer in the first reactor, an I-type semiconductor layer in the second reactor, and an N-type semiconductor layer in the third reactor. Is particularly effective when a PIN type diode, particularly a photoelectric conversion device, is to be manufactured by forming

【0005】本発明は、積層するその層の数により共通
した室を介して反応炉をその積層する膜の順序に従って
設けることにより、その段数を2段または3段のみでは
なく、4〜10段にすることができる。かくして、PIN 、
PINPIN、PINIPIN 、NIPIN 、PINIP 、・・・・等の接合
構造を作ることができる。また、この半導体層の作製の
際、4価の元素、例えば珪素に炭素またはゲルマニウム
を添加し、その添加量を制御することにより、添加量に
比例、対応した光学的エネルギバンド巾(Eg)を有せしめ
ることができる。例えば、PIN 接合をEgp 、Egi 、Egn
(Egp>Egi ≧Egn)としたW-N-W(広いEg−狭いEg−広いEg)
として設けることを可能とした。またさらに、このPIN
接合を2つ積層して設けたPINPIN構造において、Eg
p1、Egi1、Egn1、Egp2、Egi2、Egn2( Egp1>Egn1 ≒Egi1
≧Egp2≧Egi2≧Egn2) として設け、Egp1(2.0〜2.4eV),E
gn1(1.7 〜2.1eV)をSixC1-X (0<X<1),Egi1,Egp1(1.6 〜
1.8eV)をSiにより、Egi2,Egn2(1.0 〜1.5eV)をSixGe1-x
(0<X<1) として設けることが可能である。かかるタンデ
ム構造とするには反応系を6系統設ければよい。
According to the present invention, the reactors are arranged according to the order of the films to be laminated through a chamber common to the number of layers to be laminated, so that the number of stages is not only two or three but four to ten. Can be Thus, PIN,
It is possible to make a junction structure such as PINPIN, PINIPIN, NIPIN, PINIP, ... Further, when the semiconductor layer is manufactured, carbon or germanium is added to a tetravalent element, for example, silicon, and by controlling the addition amount, an optical energy band width (Eg) proportional to the addition amount is obtained. You can have it. For example, PIN junctions as Egp, Egi, Egn
WNW with (Egp> Egi ≧ Egn) (wide Eg-narrow Eg-wide Eg)
It was possible to provide as. Furthermore, this PIN
In the PINPIN structure where two junctions are stacked, Eg
p 1 , Egi 1 , Egn 1 , Egp 2 , Egi 2 , Egn 2 (Egp 1 > Egn 1 ≈ Egi 1
≧ Egp 2 ≧ Egi 2 ≧ Egn 2 ), and Egp 1 (2.0 to 2.4 eV), E
gn 1 (1.7 to 2.1 eV) to SixC 1-X (0 <X <1), Egi 1 , Egp 1 (1.6 to
1.8eV) with Si, Egi 2 , Egn 2 (1.0 to 1.5eV) with SixGe 1-x
It can be set as (0 <X <1). To form such a tandem structure, six reaction systems may be provided.

【0006】また、NIN またはPIN 接合としてMIS ・FE
T 、バイポ−ラトランジスタにおいては、反応系を2系
統とし、第1の反応室で基板上にN層またはP層を、第
2の反応室で次のI層を、さらに、第1の反応室に基板
ホルダを戻して第3番目のN層またはP層を作製する3
層構造を2系統にて作ることが可能である。本発明は、
反応炉を互いに連結ぜずに、それぞれ独立した反応炉を
共通する室に連結せしめ、この共通室を介して基板上に
異なる処理によって作製された半導体層を形成させるこ
とを目的としている。
In addition, as a NIN or PIN junction, MIS / FE
In T and bipolar transistors, there are two reaction systems, the N layer or P layer on the substrate in the first reaction chamber, the next I layer in the second reaction chamber, and the first reaction chamber. Return the substrate holder to the chamber and make the third N or P layer 3
It is possible to create a layered structure with two systems. The present invention is
The purpose is to connect independent reactors to a common chamber without connecting the reactors to each other, and form semiconductor layers formed by different treatments on a substrate through the common chamber.

【0007】[0007]

【従来の技術】一般に、PCVD装置において、特に反応力
の強い珪素を主成分とする反応性気体であるシランまた
は珪素のハロゲン化物気体を用いる場合、反応筒、例え
ば石英ガラス管の内壁およびホルダに吸着した酸素(空
気)および水分が珪化物気体と反応して、酸化珪素(低
級酸化珪素)を作り、半導体としての導電性を悪くして
いた。従来、PCVD装置に関しては、上下に平行平板状に
容量結合の電極を設け、その一方の電極、例えば下側の
カソ−ド電極上に基板を配置し、下方向より加熱する方
法が知られている。しかし、この方法において、反応炉
は、ー室であるため、P型、I型、およびN型半導体層
とを積層せんとすると、その1回目の製造の後のN型半
導体層の不純物が2回目の次の工程のP型半導体層中に
混入してしまい、再結合中心となってダイオ−ド特性を
劣化させ、さらに、その特性が全くばらついてしまっ
た。このため、光電変換装置を作ろうとしても、その開
放電圧Voc0.2 〜0.6Vしか得られず、短絡電流を数mA/cm
2しか流すことができなかった。加えて、この平行平板
型の装置において、電界は、基板表面に垂直方向である
ため、P型層の後I層を作らんとしても、このI層中に
P層の不純物が混入しやすく、ダイオ−ド特性が出ない
場合がしばしば見られた。
2. Description of the Related Art Generally, in a PCVD apparatus, when using silane or a halide gas of silicon, which is a reactive gas containing silicon having a strong reactive power as a main component, a reaction tube, for example, an inner wall of a quartz glass tube and a holder are used. The adsorbed oxygen (air) and water react with the silicide gas to form silicon oxide (lower silicon oxide), which deteriorates the conductivity as a semiconductor. Conventionally, with respect to a PCVD apparatus, a method is known in which electrodes for capacitive coupling are provided in the form of parallel plates in the upper and lower sides, and the substrate is placed on one of the electrodes, for example, the lower cathode electrode, and heating is performed from below. There is. However, in this method, since the reaction furnace is a chamber, if the P-type, I-type, and N-type semiconductor layers are not stacked, impurities in the N-type semiconductor layer after the first production are 2%. It was mixed in the P-type semiconductor layer in the next process of the first time, became a recombination center and deteriorated the diode characteristics, and further, the characteristics were completely dispersed. Therefore, even if an attempt is made to make a photoelectric conversion device, only an open circuit voltage Voc of 0.2 to 0.6 V can be obtained, and a short circuit current of several mA / cm
I could only drain two . In addition, in this parallel plate type device, since the electric field is in the direction perpendicular to the substrate surface, even if the I layer is not formed after the P type layer, impurities in the P layer are easily mixed in the I layer. It was often the case that the diode characteristics did not appear.

【0008】さらに、この反応装置は特に予備室を有し
ていないため、1回製造するごとに反応炉の内壁を大気
(空気)にふれさせるため、酸素、水分が吸着し、その
吸着酸化物が反応中バックグラウンドレベルに存在する
ため、電気伝導度が暗伝導度も10-11 〜10-8( Ωcm)
-1、AM1 での光伝導度も10-6〜10-4( Ωcm) -1でしか
なかった。しかし、この吸着物が全く存在しない装置を
使った本発明において、暗伝導度10-6〜10-4、AM1 での
光伝導度は、1×10-3〜9×10-2( Ωcm) -1と約100 倍
も高く、半導体的性質を有せしめることができた。本発
明は、かくの如く従来多数用いられている平行平板型の
ー室反応炉のPCVD装置のあらゆる欠点を除去せんとした
ものである。さらに、この従来の方式を更に改良したも
のに、本出願人に係る出願である独立分離型の反応装置
が知られている。この装置は、たとえば、「半導体装置
作製方法」昭和53年12月10日( 特願昭53-152887 号) 、
およびその分割出願「半導体装置作製方法」( 特願昭56
-055608 号) に詳しく述べられている。さらに、「被膜
作製方法」昭和54年8月16日( 特願昭54-104452 号) に
もその詳細が述べられている。
Furthermore, since this reactor does not have a preliminary chamber, oxygen and moisture are adsorbed by adsorbing oxygen and moisture on the inner wall of the reaction furnace every time it is manufactured, so that it is exposed to the atmosphere (air). Exists in the background level during the reaction, so the electric conductivity is also dark and the conductivity is 10 -11 to 10 -8 (Ωcm).
The photoconductivity at -1 , AM1 was only 10 -6 to 10 -4 (Ωcm) -1 . However, in the present invention using an apparatus in which this adsorbate is not present at all, the dark conductivity is 10 −6 to 10 −4 , and the photoconductivity at AM1 is 1 × 10 −3 to 9 × 10 −2 (Ωcm). It was about -100 times as high as -1 and could have semiconductor properties. The present invention is intended to eliminate all the drawbacks of the PCVD apparatus of the parallel plate type-chamber reactor, which has been widely used in the past. Further, as a further improvement of this conventional system, an independent separation type reactor, which is an application of the present applicant, is known. This device is disclosed, for example, in "Semiconductor Device Manufacturing Method", December 10, 1978 (Japanese Patent Application No. 53-152887),
And its divisional application "Semiconductor Device Manufacturing Method" (Japanese Patent Application No. 56
-055608). Further, the details are described in "Coating method", August 16, 1979 (Japanese Patent Application No. 54-104452).

【0009】これらの発明は、例えばPIN 接合を有する
ダイオ−ドを作製せんとする場合、P型半導体層用の第
1の反応系、I型半導体層用の第2の反応系、さらにN
型半導体層用の第3の反応系をそれぞれの反応炉(ベル
ジャ−)をゲートバルブにて連結したものである。かく
することにより、P層の不純物がI層に混入することが
なく、またN層の不純物がI層、P層に混入することが
ない。いわゆる各半導体層での不純物制御を完全に精度
よく行うことができるという特徴を有する。さらに、こ
のP層用の反応炉の前またはN層用反応炉のあとに連結
して予備室を設け、いわゆる外部よりの酸素、水蒸気の
混入を防止しようとしたものである。しかし、本出願人
に係る出願で、縦型のベルジャ−式、またはその変形の
反応炉を互いに連結した方式においては、基板の温度制
御が十分に行なえない。即ち、互いに連結された反応炉
の設定温度は、300 ±20℃程度を有してしまっていた。
このため、形成される被膜のばらつきが大きく、好まし
くなかった。加えて、一つの反応炉に充填できる基板の
数量が、例えば10cm2 で1〜10枚であった。このため、
生産性がきわめて低く、いわゆる低価格、多量生産とは
いえなかった。
In these inventions, for example, when a diode having a PIN junction is to be manufactured, a first reaction system for a P-type semiconductor layer, a second reaction system for an I-type semiconductor layer, and an N-type
The third reaction system for the semiconductor layer is formed by connecting the respective reaction furnaces (bell jars) with a gate valve. By doing so, the impurities of the P layer are not mixed in the I layer, and the impurities of the N layer are not mixed in the I layer and the P layer. It is characterized in that the so-called semiconductor layers can be completely and accurately controlled. Further, a preliminary chamber is provided in front of the reactor for the P layer or after the reactor for the N layer so as to prevent so-called mixing of oxygen and water vapor from the outside. However, in the application filed by the present applicant, the temperature control of the substrate cannot be sufficiently performed in the vertical bell jar type or the type in which the reaction furnaces of the modification are connected to each other. That is, the set temperature of the reactors connected to each other was about 300 ± 20 ° C.
For this reason, the formed coating film has large variations, which is not preferable. In addition, the number of substrates that can be filled in one reaction furnace was, for example, 1 to 10 in 10 cm 2 . For this reason,
The productivity was extremely low, and it could not be said that it was a so-called low price and mass production.

【0010】[0010]

【発明が解決しようとする課題】異なる反応処理を行な
う複数の反応室を備えた半導体装置作製方法において、
被膜を形成するための基板は、被膜形成処理を行なう毎
に、次の反応室に移動させる必要があるため、反応室と
次の反応室との間にゲート弁を備えているのが普通であ
る。しかし、上記のように反応室どうしをゲート弁によ
って連結させておくと、基板の移動は、非常に都合がよ
いが、異なる反応処理を行なっているため、反応に使用
される反応性気体がゲート弁を介して、互いに混じり合
うという問題を有する。また、異なる反応処理は、反応
室の反応温度が異なるため、ゲート弁を介して基板を移
動すると、隣どうしの反応室が一方の温度になる傾向に
あり、各反応に必要な正確な温度を得ることが困難であ
る。さらに、反応室の大きさを大きくすると、前記反応
性気体の混合、あるいは温度正確な制御が困難になると
いう問題を有する。
In a method of manufacturing a semiconductor device having a plurality of reaction chambers for performing different reaction processes,
Since the substrate for forming the film needs to be moved to the next reaction chamber each time the film forming process is performed, it is usually equipped with a gate valve between the reaction chamber and the next reaction chamber. is there. However, if the reaction chambers are connected by a gate valve as described above, the movement of the substrate is very convenient, but since different reaction treatments are performed, the reactive gas used in the reaction is gated. The problem is that they mix with each other via the valve. In addition, different reaction processes have different reaction temperatures in the reaction chambers, so when the substrate is moved through the gate valve, the reaction chambers next to each other tend to have one temperature, and the precise temperature required for each reaction is set. Hard to get. Further, when the size of the reaction chamber is increased, there is a problem that it becomes difficult to mix the reactive gas or accurately control the temperature.

【0011】本発明は、以上のような課題を解決するた
めのもので、異なる反応処理を行なう複数の反応室を連
続して基板上に被膜を形成する際に、反応室どうしにお
ける気体の混合、および各反応室における正確な温度の
制御を可能にした半導体装置製造方法を提供することを
目的とする。また、本発明は、反応室を大きくしても、
各バッチ間による被膜作製精度に変化のない均質な半導
体装置製造方法を提供することを目的とする。
The present invention has been made to solve the above problems, and when a plurality of reaction chambers for different reaction treatments are continuously formed on a substrate to form a coating film, gas is mixed in the reaction chambers. , And a semiconductor device manufacturing method that enables accurate temperature control in each reaction chamber. Further, the present invention, even if the reaction chamber is large,
An object of the present invention is to provide a homogeneous semiconductor device manufacturing method in which the film forming accuracy does not change between batches.

【0012】[0012]

【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置製造方法は、第1の反応炉およ
び第2の反応炉と、複数の基板を保持して移動する移動
機構を有する共通室とを有し、前記共通室に前記第1の
反応炉および第2の反応炉が連結されており、前記共通
室から前記第1の反応炉へ複数の基板を移動する第1工
程と、当該第1工程の後、前記第1の反応炉で複数の基
板上に第1の被膜を形成させる第2工程と、当該第2工
程の後、前記複数の基板を前記共通室に戻す第3工程
と、当該第3工程の後、第2の反応炉に再び前記複数の
基板を移動させる第4工程と、当該第4工程の後、前記
複数の基板上の第1の被膜上に第2の被膜を形成させる
第5工程と、当該第5工程の後、再び前記複数の基板を
前記共通室に戻す第6工程と、前記第1の反応炉および
/または第2の反応炉における内壁に被膜形成の際に付
着した反応生成物を弗素系気体のプラズマエッチングに
より、必要に応じて除去する第7工程とを備えている。
本発明の半導体装置製造方法は、被膜がプラズマ気相法
によって形成されることを特徴とする。
In order to achieve the above object, a semiconductor device manufacturing method according to the present invention comprises a first reaction furnace, a second reaction furnace, and a moving mechanism for holding and moving a plurality of substrates. A first chamber for moving a plurality of substrates from the common chamber to the first reactor, the first chamber and the second reactor being connected to the common chamber. Step, after the first step, a second step of forming a first coating film on the plurality of substrates in the first reaction furnace, and after the second step, the plurality of substrates are placed in the common chamber. A third step of returning, a fourth step of moving the plurality of substrates to a second reactor again after the third step, and a fourth coating on the first coating on the plurality of substrates after the fourth step. A fifth step of forming a second coating on the substrate and, after the fifth step, returning the plurality of substrates to the common chamber again. And a seventh step of removing the reaction products attached to the inner wall of the first reactor and / or the second reactor during the film formation by plasma etching with a fluorine-based gas, if necessary. I have it.
The semiconductor device manufacturing method of the present invention is characterized in that the coating film is formed by a plasma vapor phase method.

【0013】本発明の半導体装置製造方法は、第1の反
応炉および第2の反応炉と、複数の基板を保持して移動
する移動機構を有する共通室とを有し、前記共通室に前
記第1の反応炉および第2の反応炉が連結されており、
前記共通室から前記第1の反応炉へ複数の基板を移動す
る第1工程と、当該第1工程の後、前記第1の反応炉で
複数の基板上に第1の被膜を形成させる第2工程と、当
該第2工程の後、前記複数の基板を前記共通室に戻す第
3工程と、当該第3工程の後、第2の反応炉に再び前記
複数の基板を移動させる第4工程と、当該第4工程の
後、前記複数の基板上の第1の被膜上に第2の被膜を形
成させる第5工程と、当該第5工程の後、再び前記複数
の基板を前記共通室に戻す第6工程と、当該第6工程の
後、再び前記複数の基板を前記第1の反応炉へ移動する
第7工程と、当該第7工程の後、前記第2の被膜の上に
第1の被膜と同じ被膜を形成する第8工程と、当該第8
工程の後、再び前記複数の基板を前記共通室に戻す第9
工程と、前記第1の反応炉および/または第2の反応炉
における内壁に被膜形成の際に付着した反応生成物を弗
素系気体のプラズマエッチングにより、必要に応じて除
去する工程とを備えている。
The semiconductor device manufacturing method of the present invention includes a first reaction furnace and a second reaction furnace, and a common chamber having a moving mechanism for holding and moving a plurality of substrates, and the common chamber is provided with The first reactor and the second reactor are connected,
A first step of moving the plurality of substrates from the common chamber to the first reaction furnace, and a second step of forming a first coating film on the plurality of substrates in the first reaction furnace after the first step And a third step of returning the plurality of substrates to the common chamber after the second step, and a fourth step of moving the plurality of substrates to a second reaction furnace again after the third step. A fifth step of forming a second coating on the first coating on the plurality of substrates after the fourth step, and returning the plurality of substrates to the common chamber again after the fifth step. A sixth step, a seventh step of moving the plurality of substrates to the first reactor again after the sixth step, and a first step on the second coating after the seventh step. An eighth step of forming the same film as the film, and the eighth step
After the step, the plurality of substrates are returned to the common chamber again.
And a step of removing the reaction product attached to the inner wall of the first reaction furnace and / or the second reaction furnace during the film formation by plasma etching with a fluorine-based gas, if necessary. There is.

【0014】[0014]

【実 施 例】図1は本発明の横型、独立分離式のプラ
ズマCVD 装置、即ち半導体装置製造装置の概要を示す。
図1において、第1の反応系(1) は、円筒状の反応炉
(5) 、例えば透明石英(アルミナその他のセラミックで
もよい)であり、その直径を100 〜300mm とした。さら
に、この反応炉(5) の外側に一対のプラズマ放電を行な
わしめる電極(2)、(2')を配置した。この電極(2) 、
(2')は、例えばステンレス綱よりなり、この電極(2) 、
(2')を覆って抵抗加熱ヒ−タ(3) を設け、指示温度50〜
350 ℃、例えば300 ℃に対し±1 ℃の精度にて制御され
ている。基板および基板ホルダは、符号(4) で略記して
いる。反応性気体(6) は、よりホモシナイザ(26)をへて
供給される。一対の電極(2) 、(2')は、供給用電源(13)
により高周波(10KHz〜100MHz、代表的には13.56MHz)が
5〜200Wの強さにて供給される。反応後の不要の生成物
およびヘリウム、水素等のキャリアガスは、排気口(13)
より反応管内の圧力調整用バルブ(14)をへてロ−タリ−
ポンプ(15)にて排出される。反応炉(5) は、反応中、反
応圧力を0.05〜0.6torr 、代表的には0.3torr に保持さ
れ、反応性気体の実効流速を数十m/秒にまで早めた。
EXAMPLE FIG. 1 shows an outline of a horizontal type, independent separation type plasma CVD apparatus of the present invention, that is, a semiconductor device manufacturing apparatus.
In FIG. 1, the first reaction system (1) is a cylindrical reactor.
(5) is, for example, transparent quartz (alumina or other ceramics may be used), and its diameter is 100 to 300 mm. Further, a pair of electrodes (2) and (2 ') for performing plasma discharge were arranged outside the reaction furnace (5). This electrode (2),
(2 ') is made of stainless steel, for example, and this electrode (2),
A resistance heating heater (3) is installed to cover (2 '), and
It is controlled with an accuracy of ± 1 ° C for 350 ° C, for example 300 ° C. Substrates and substrate holders are abbreviated with reference numeral (4). The reactive gas (6) is further supplied to the homogenizer (26). The pair of electrodes (2), (2 ') is the power supply for supply (13)
High frequency (10KHz-100MHz, typically 13.56MHz) is supplied by the power of 5-200W. Unnecessary products after the reaction and carrier gas such as helium and hydrogen are exhausted (13)
Rotate the rotary valve by turning the pressure adjusting valve (14) in the reaction tube.
It is discharged by the pump (15). During the reaction, the reaction pressure of the reactor (5) was maintained at 0.05 to 0.6 torr, typically 0.3 torr, and the effective flow rate of the reactive gas was increased to several tens m / sec.

【0015】この第1の反応炉に加えて、この一方、図
面では入口側に基板および基板ホルダ(4) を反応炉(5)
内に挿入、または内より炉外に引き出す移動機構(12)を
有する第1の室(7) が設けられている。この室(7) は、
大気圧にする場合、圧力調整用バルブ(14)より高純度空
気が供給される。通気は、バルブ(39)をへてロ−タリ−
ポンプ(37)にて、0.001 〜0.01torrに真空引きがされて
いる。また、この基板および基板ホルダ(11)は、予備室
(8) より第1の室(7) に移動される。この第1の予備室
(8) は、排気口(13)より空気が導入され大気圧となり、
バルブ(40)、ポンプ(38)により真空引きがなされ、第1
の室1(7) と概略等圧十分低真空となった。そして、基
板および基板ホルダ(10)、(11)が第1の室(7)移され
る。さらに、この基板ホルダ(11)は、第1の室(7) から
第1の反応炉(5)に移され、所定の半導体膜を基板上に
形成させた。
In addition to the first reaction furnace, on the other hand, in the drawing, the substrate and the substrate holder (4) are provided on the inlet side in the reaction furnace (5).
A first chamber (7) having a moving mechanism (12) inserted into or pulled out of the furnace is provided. This room (7)
When the atmospheric pressure is used, high-purity air is supplied from the pressure adjusting valve (14). Ventilation is done by rotating the valve (39).
The pump (37) is evacuated to 0.001 to 0.01 torr. In addition, this substrate and substrate holder (11) are
Moved from (8) to the first chamber (7). This first spare room
At (8), air is introduced from the exhaust port (13) to atmospheric pressure,
Vacuum is made by the valve (40) and pump (38).
The chamber 1 (7) became a low vacuum with an approximately equal pressure. Then, the substrate and the substrate holders (10) and (11) are moved to the first chamber (7). Further, the substrate holder (11) was transferred from the first chamber (7) to the first reaction furnace (5), and a predetermined semiconductor film was formed on the substrate.

【0016】さらに、この被膜を形成させた後、基板お
よびホルダ(4) は、電極(2) 、(2')に到り、外部に取り
出すものは、予備室(8) より外部に取り出すことができ
る。またさらに、この上に半導体層を作ろうとする場
合、ホルダ(11)にシャッタ(32)を開け、第2の室(30)に
移動させる。この(32)および次段のシャッタ(33)は、必
ずしも必要ではなく、その場合、共通の室を反応炉(5)
に連続して複数個設けることになる。またさらに、基板
および基板ホルダ(4) は、第2の反応系(42)に移され、
第2の半導体層(例えばI層)を第1の半導体層(例え
ばP層)上に形成する。このような基板および基板ホル
ダ(4) の移動は、前工程の履歴に無関係に独立して被膜
を作ることができた。
Further, after forming this coating, the substrate and the holder (4) reach the electrodes (2) and (2 '), and those to be taken out are taken out from the preliminary chamber (8). You can Furthermore, when a semiconductor layer is to be formed on this, the shutter (32) is opened in the holder (11) and moved to the second chamber (30). This (32) and the shutter (33) of the next stage are not always necessary, and in that case, the common chamber is used as the reactor (5).
Will be provided in succession. Furthermore, the substrate and the substrate holder (4) are transferred to the second reaction system (42),
A second semiconductor layer (eg I layer) is formed on the first semiconductor layer (eg P layer). Such a movement of the substrate and the substrate holder (4) could independently form the film regardless of the history of the previous process.

【0017】この第2の反応炉も反応性気体の導入口(2
4)より反応性気体が入り、キャリアガス、不純物は、排
気口、バルブ(14)、真空引ポンプ(20)を経て外部に放出
される。さらに、この第2の半導体膜が形成された後、
基板は、第2の予備室(35)をへて外部にとり出されても
よいが、図1において、さらに、今一度の第3の反応系
(43)をへて第3の半導体層、例えばN層半導体層が形成
される。さらに、この第3層が形成された基板および基
板ホルダ(34)は、真空引きをされた第2の予備室(35)を
へて排気口(13)より空気の導入によって、大気圧にさせ
た後、ゲ−トバルブ(36)をあけて外部に取り出される。
This second reactor also has a reactive gas inlet (2
Reactive gas enters from 4) and carrier gas and impurities are discharged to the outside through the exhaust port, the valve (14) and the vacuum pump (20). Further, after the second semiconductor film is formed,
The substrate may be taken out to the outside through the second preliminary chamber (35), but in FIG.
A third semiconductor layer, for example, an N-layer semiconductor layer is formed through (43). Further, the substrate on which the third layer is formed and the substrate holder (34) are brought to the atmospheric pressure by introducing air from the exhaust port (13) through the second auxiliary chamber (35) that is evacuated. After that, the gate valve (36) is opened and it is taken out to the outside.

【0018】以上の概要より明らかな如く、本発明は、
第1の反応系に、第1の室があり、この室に設けられた
移動機構(12)により、基板および基板ホルダ(4) が反応
炉(1) と第1の室(7) との間を往復する。さらに、同様
に第2、第3の反応炉、基板および基板ホルダ(4) の保
持、および移動機構(29)、(41)を有している。この第
1、第2、第3の室は、共通させて設けており、この共
通の室の前後の入口側及び出口側に第1、第2の予備室
を空気中の酸素、水分が反応系に混入しないように設け
てある。この製造装置においては、各反応ごとに反応炉
より一度真空引きされた第1の室(7) に引き出されるた
め、各反応系の反応性気体がそれぞれの反応炉に全く混
入されることがない。特に、各反応炉と室との管のしき
りバルブ(52)、(53)、(54)を出し入れの際、開閉し、基
板および基板ホルダ(11)(11')(11'') が移動の際、この
しきりバルブが完全に閉の状態であるため、従来の説明
にて本出願人により示された各反応系が互いに1つのゲ
ートバルブで連結されている場合に比べ、さらに不純物
のオ−トド−ピングが少なくなった。
As is clear from the above summary, the present invention is
The first reaction system has a first chamber, and the moving mechanism (12) provided in this chamber causes the substrate and substrate holder (4) to move between the reaction furnace (1) and the first chamber (7). Make a round trip between. Further, it also has second and third reaction furnaces, a holding mechanism for the substrate and the substrate holder (4), and moving mechanisms (29), (41). The first, second, and third chambers are provided in common, and the first and second auxiliary chambers are provided at the front and rear inlet and outlet sides of this common chamber to react oxygen and moisture in the air. It is provided so as not to mix into the system. In this manufacturing equipment, since each reaction is drawn out from the reaction furnace to the first chamber (7) that has been evacuated once, the reactive gas of each reaction system is never mixed into each reaction furnace. . In particular, when opening and closing the valve shutoff valves (52), (53), (54) for the tubes between the reactors and chambers, the substrates and substrate holders (11) (11 ') (11``) are moved by opening and closing. At this time, since the threshold valve is completely closed, impurities of the reaction system are further increased as compared with the case where the reaction systems shown by the applicant in the conventional description are connected to each other by one gate valve. -Todoping has decreased.

【0019】加えてさらに、以上の説明において、基板
ホルダ(4) は、各反応室を基板と共に移動させた。しか
し、この移動は、基板のみとし、ホルダは、第1の反応
炉用のホルダ(11)、第2の反応炉用ホルダ(11') 、第3
の反応炉用ホルダ(11'')をそれぞれ専用に配置せしめる
ことが本発明の製造装置において可能である。かくする
ことにより、各反応室間の不純物の混入、特にホルダ表
面に付着しているPN型またはEg可変用不純物、添加物の
混入を完全に除去することができ、多量生産用として全
く画期的なものである。
In addition, in the above description, the substrate holder (4) moved each reaction chamber together with the substrate. However, this movement is performed only on the substrate, and the holders are the first reactor holder (11), the second reactor holder (11 '), and the third reactor.
It is possible in the manufacturing apparatus of the present invention to dispose the reactor holders (11 ″) of (1) to (3) individually. By doing so, it is possible to completely eliminate the mixing of impurities between the reaction chambers, especially the mixing of PN type or Eg variable impurities and additives adhering to the holder surface. It is a target.

【0020】図2は図1を補完する反応性気体のガス系
の実施例を説明するための図である。図2において、即
ち、第1、第2、第3の反応炉に対して、反応性気体
は、符号(6)(27)(28) の導入管よりそれぞれ供給され
る。その反応性気体は、図2(A)、(B) および(C) に対
応して示されている。図2(A) において、水素で希釈し
たジボラン(43)、シラン(44)、反応炉内壁のエッチング
用ガス、例えばCF4(O2=0〜5%) 、またはNF3 、炭化物
の添加物である珪素と炭素とが化合した反応性気体、例
えばTMS(テトラメチルシラン Si(CH3)4)(46)、およびキ
ャリアガスである水素、またはヘリウム(47)が配置され
ている。これらの気体は、流量計( マスフロメ−タ)(5
0) 、電磁バルブ(51)を経て、導入管(6) より第1の反
応炉に供給される。この場合、SixC1-X (0.2≦X≦1)で
作られ導電型は、P型としている。かくすることによ
り、1.7 〜2.5eV のEg(エネルギギャップ)を有するP
型のアモルファス、またはセミアモルファス構造を含む
非単結晶半導体を基板上に100 〜300 Åの厚さに形成さ
せた。
FIG. 2 is a diagram for explaining an embodiment of a gas system of a reactive gas which complements FIG. In FIG. 2, that is, to the first, second, and third reactors, the reactive gas is supplied from the inlet pipes (6), (27), (28), respectively. The reactive gas is shown corresponding to FIGS. 2 (A), (B) and (C). In Fig. 2 (A), diborane (43) diluted with hydrogen, silane (44), an etching gas for the inner wall of the reaction furnace, such as CF 4 (O 2 = 0 to 5%), or NF 3 , an additive of carbide. And a reactive gas formed by combining silicon and carbon, such as TMS (tetramethylsilane Si (CH 3 ) 4 ) (46), and hydrogen, which is a carrier gas, or helium (47). These gases are flowmeters (mass meters) (5
0) is supplied to the first reaction furnace through the introduction pipe (6) through the electromagnetic valve (51). In this case, it is made of SixC 1-X (0.2 ≦ X ≦ 1) and the conductivity type is P type. By doing so, P having an Eg (energy gap) of 1.7 to 2.5 eV
A non-single-crystal semiconductor containing a type of amorphous or semi-amorphous structure was formed on a substrate to a thickness of 100 to 300 Å.

【0021】被膜の作製は、本出願人の出願に係る特許
願「プラズマ気相法」昭和56.10.14特願昭 56-103627
号) に詳しく述べられているが、例えば、250 〜330
℃、特に300 ℃0.1 〜0.3torr 、プラズマ発生用電流の
周波数13.56MHz、出力 5〜100W、被膜形成時間10秒〜10
分とした。反応炉内壁は、5〜30回作製するとフレイク
( 薄片) が発生するので、かかる場合、CF4 またはNF3
によりプラズマエッチングして除去すればよい。図2
(B) はI層のアモルファス、または5〜100 Åの大きさ
の微結晶性を含有するセミアモルファス、またはマイク
ロポリクリスタルによりなる非単結晶半導体膜を作製す
る場合を示している。即ち、シラン(45)CF4(O2=0〜5
%) 、キャリアガスであるヘリウム(47)よりなり、5〜2
0%にヘリウムにて希釈されたシランにより光伝導度1
×10-3〜9×10-2( Ωcm) -1、特に、5〜20×10-3( Ω
cm) -3の値を有する珪素の非単結晶半導体を0.4 〜1μ
mの厚さに作製した。また、図2(C) は図2(A) と逆に
N型不純物であるフォスヒン(48)、シラン(43)、エッチ
ング用ガス(45)、TMS(46) キャリアガス(40)を提供し、
100 〜500 ÅのN型半導体層を作製した。
The coating is prepared by the patent application “Plasma Vapor Phase Method” filed by the applicant of the present application, October 14, 1981, Japanese Patent Application No. 56-103627.
No.), for example, 250-330.
℃, especially 300 ℃ 0.1 ~ 0.3torr, frequency of plasma generating current 13.56MHz, output 5 ~ 100W, film formation time 10 seconds ~ 10
Minutes The inner wall of the reactor is flaked when it is made 5 to 30 times.
(Flake) occurs, so in this case CF 4 or NF 3
It may be removed by plasma etching with. Figure 2
(B) shows the case where a non-single-crystal semiconductor film made of amorphous I layer, semi-amorphous containing microcrystallinity of 5 to 100 Å, or micropolycrystal is produced. That is, silane (45) CF 4 (O 2 = 0 to 5
%), Carrier gas helium (47),
Photoconductivity of 1 with silane diluted to 0% with helium
× 10 -3 to 9 × 10 -2 (Ωcm) -1 , especially 5 to 20 × 10 -3
cm) -3 for a non-single crystal semiconductor of silicon having a value of 0.4-1 μm
It was manufactured to a thickness of m. Also, FIG. 2 (C) provides N-type impurities such as foshin (48), silane (43), etching gas (45), TMS (46) and carrier gas (40), which is the opposite of FIG. 2 (A). ,
An N-type semiconductor layer of 100 to 500 Å was prepared.

【0022】かくして、図3に示す如き基板上にPIN 型
のダイオ−ドまたは光電変換装置を作り、その特性を調
べた。図3(A) において、ステンレスの如き金属基板、
またはカプトンの如くフレキシブルフィルム上にステン
レス膜が形成された基板(70)上にP型半導体層(71)、I
型半導体層(72)、N型半導体層(74)よりなる半導体層(7
3)を作製し、この上面にITO の如く透光性透明導電膜を
600 〜800 Å ρs =10〜25Ω/□を作製した。従来の
ー室式の平行平板型では、AM1(100mW/cm2)にて6〜7.5%
/3mm2 しか得られなかったが、本出願人の出願に係る縦
型の独立分離式において、7.5 〜9.5%/3mm2 が得られ
た。しかし、本発明では、基板ホルダ(4) を各反応炉独
立式にした場合、最高16%/3mm2、一般に12〜15% の高い
変換効率の太陽電池を作ることができた。また、ホルダ
を各反応炉共通にした場合、9.0 〜12.5% の高い効率で
あった。これは酸素、水分等の酸化物気体の外部からの
混入防止、各半導体表面等への不純物混入を防止したこ
とにある。
Thus, a PIN diode or photoelectric conversion device was formed on the substrate as shown in FIG. 3 and its characteristics were examined. In FIG. 3 (A), a metal substrate such as stainless steel,
Alternatively, a P-type semiconductor layer (71), I on a substrate (70) having a stainless film formed on a flexible film such as Kapton.
Type semiconductor layer (72) and semiconductor layer (7) consisting of N type semiconductor layer (74)
3) is prepared, and a transparent transparent conductive film such as ITO is formed on this surface.
600 to 800 Å ρ s = 10 to 25 Ω / □ were manufactured. In the conventional-chamber parallel plate type, AM1 (100mW / cm 2 ) is 6 to 7.5%
Although only / 3 mm 2 was obtained, 7.5 to 9.5% / 3 mm 2 was obtained in the vertical independent separation type according to the applicant's application. However, in the present invention, when the substrate holder (4) is made independent of each reactor, a solar cell with a high conversion efficiency of up to 16% / 3 mm 2 , generally 12 to 15% could be produced. Moreover, when the holder was shared by all reactors, the efficiency was as high as 9.0 to 12.5%. This is to prevent the mixture of oxide gas such as oxygen and water from the outside and the mixture of impurities on the surface of each semiconductor.

【0023】さらに、1回のバッチにおいて、10cm2
基板を50〜500 枚もロ−ディング可能であり、10cm2
枚に対する設備償却費は、従来の50〜500 円であったも
のが、0.2 〜2円と約1/100 に下げることが可能となっ
た点で光電変換装置の流布のためきわめて重要である。
図3(B) は、ガラスの如き透光性基板(76)上にITO(500
〜800 Å)(78) 、および酸化スズ、または酸化アンチモ
ン(79)(100〜300 Å) よりなる低シ−ト抵抗(ρs =5
〜20Ω/□ 高耐熱性)の透明導電膜(77)上にP型半導
体層(71)、I型半導体層(72)、N型半導体層(74)、およ
びアルミニウム、またはITO よりなる裏面電極(75)を設
けたものである。かかる構造においても、変換効率10〜
13%を得ることができた。このため、この構造をガラス
基板上に集積化し、また同時にPIN 型の逆流防止ダイオ
−ドを設けることにより民生用の太陽電池を従来と同一
出力で得る場合、従来より1/2 の面積で、かつ価格は20
0 〜250 円を20〜30円にまで下げ、10cm2の面積にて100
〜130 円で作ることが可能になった。
Furthermore, 50 to 500 10 cm 2 substrates can be loaded in one batch, and 10 cm 2 1
The equipment depreciation cost per sheet is 50 to 500 yen in the past, but it can be reduced to 0.2 to 2 yen, which is about 1/100, which is extremely important for the spread of photoelectric conversion devices.
FIG. 3 (B) shows ITO (500) on a transparent substrate (76) such as glass.
~ 800 Å) (78) and tin oxide or antimony oxide (79) (100 ~ 300 Å) low sheet resistance (ρ s = 5)
~ 20Ω / □ High heat resistance) P-type semiconductor layer (71), I-type semiconductor layer (72), N-type semiconductor layer (74), and back electrode made of aluminum or ITO on the transparent conductive film (77) (75) is provided. Even in this structure, the conversion efficiency is 10 ~
I was able to get 13%. Therefore, when this structure is integrated on a glass substrate and a PIN-type backflow prevention diode is provided at the same time to obtain a solar cell for consumer use with the same output as the conventional one, the area is half that of the conventional one. And the price is 20
0 to 250 yen down to 20 to 30 yen, 100 cm in 10 cm 2 area
It became possible to make it for ~ 130 yen.

【0024】図4は本発明のプラズマCVD 法で、特にグ
ロ−放電法を用いる反応炉に配置される基板、電極およ
び基板のロ−ディングの関係を説明するための図であ
る。図面において、図4(A) は電極(2) 、(2')を水平方
向に平行に、また基板(61)を裏面を互いに密接して表面
は基板間を20〜40mmの間隔で設けた。また、その配置
は、やはり水平に設けたものである。反応炉(1) の反応
筒(5) は、直径100 〜300mm 、代表的には180mm を有
し、その長さは、200 〜400mm を有するため、10cmの基
板に図面の如き8枚ではなく各段20枚を10〜30列配置さ
せることができた。このため、1回の製造バッチで50〜
600 枚を作ることができ、従来の平行平板式では、まっ
たく考えられない量の半導体装置を一度に作ることがで
きた。図4(B) は電極(2) 、(2')を垂直方向に、また基
板(61)の表面( 被形成面) を垂直方向に、裏面を互いに
密接させて設けたものである。その他は(A) と同様であ
る。
FIG. 4 is a diagram for explaining the relationship between the substrate, the electrodes and the loading of the substrate arranged in the reaction furnace using the plasma CVD method of the present invention, particularly the glow discharge method. In FIG. 4 (A), the electrodes (2) and (2 ') are parallel to each other in the horizontal direction, and the substrates (61) are closely attached to each other on the back surface, and the front surface is provided at an interval of 20 to 40 mm between the substrates. . The arrangement is also horizontal. The reaction tube (5) of the reaction furnace (1) has a diameter of 100 to 300 mm, typically 180 mm, and its length is 200 to 400 mm. Therefore, a 10 cm substrate is not 8 sheets as shown in the drawing. It was possible to arrange 20 sheets in each stage in 10 to 30 rows. For this reason, 50-
It was possible to make 600 sheets, and with the conventional parallel plate type, it was possible to make an unthinkable amount of semiconductor devices at once. In FIG. 4B, the electrodes (2) and (2 ′) are provided in the vertical direction, the front surface (formation surface) of the substrate (61) is provided in the vertical direction, and the back surfaces are closely contacted with each other. Others are the same as (A).

【0025】ホルダへの基板のロ−ディングは、図4に
示す(A) 、(B) を互いに交互に行ってもよい。図4(C)
はア−ク放電法またはグロ−放電法を用いたプラズマCV
D 法である。図面では図1(A) の1つの反応炉を示した
ものである。即ち、放電電極(2) 、(2')を反応筒方向に
有し、基板(61)は、ホルダ(60)にロ−ディングされ、反
応管(5) の外側に、加熱用ヒ−タ(3) が設けられてい
る。ア−ク放電とするには、一方の電極より熱電子放出
をさせた。反応性気体は、導入管(6) より導入され、不
要の反応生成物、およびキャリアガスを排気管(63)より
外部に放出される。この不要の反応生成物は、低温にな
る領域で粉末状になるため、反応炉(5) の中( 内壁) に
これらが発生することを防ぐため、ヒ−タ(3) が図4
(c)に示す符号(65)の如く反応管のすべてを覆うよう
にした。かくすることにより、粉末状の反応生成物を反
応筒内に残留させることはなくなり、歩留まりの向上に
なった。図1また図4(A) 、(B) においても同様にする
とさらに生産性の向上に役立った。
The loading of the substrate on the holder may be performed by alternately performing steps (A) and (B) shown in FIG. Figure 4 (C)
Is plasma CV using arc discharge method or glow discharge method
D method. The drawing shows one reactor of FIG. 1 (A). That is, it has discharge electrodes (2) and (2 ') in the reaction tube direction, the substrate (61) is loaded on the holder (60), and the heating heater is placed on the outside of the reaction tube (5). (3) is provided. For arc discharge, thermionic emission was performed from one electrode. The reactive gas is introduced through the introduction pipe (6), and unnecessary reaction products and carrier gas are discharged to the outside through the exhaust pipe (63). Since this unnecessary reaction product becomes powdery in the low temperature region, in order to prevent these from being generated inside the reaction furnace (5) (inner wall), the heater (3) has a structure shown in FIG.
All the reaction tubes were covered as indicated by reference numeral (65) shown in (c). By doing so, the powdery reaction product was not left in the reaction tube, and the yield was improved. The same applies to FIG. 1 and FIGS. 4 (A) and 4 (B), which further contributes to the improvement of productivity.

【0026】以上の説明より明らかな如く、本発明は、
プラズマ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的に製造
する構造とすることによりバッチ方式と連続方式とを結
合させることが可能となった。このため、この思想を基
礎とし、2 つの反応系、4〜8の反応系等を作ることが
でき、初めてPCVD装置で大量生産可能な方式を開発する
ことができた。さらに、この半導体製造装置において、
単にPIN の光電変換装置のみではなく、N(0.1 〜1 μ
m) −I(0.2 〜2μm) −I(0.5 〜1μm) の伝導型のI
GFET (縦チャネル型の絶縁ゲート型電界効果半導体装
置) を、またはそれを集積化した構造を作ることが可能
である。さらに、この反応炉に横方向に巾2〜20cmの50
〜100cm の長い半導体基板を配置し、その上面全面にフ
ォトセンサアレ−その他の半導体装置を作ることも可能
である。
As is clear from the above description, the present invention is
It is possible to combine the batch system and the continuous system by adopting a horizontal reaction system that enables mass production compared to the plasma vapor phase process, and by providing a common chamber in them and manufacturing continuously. It was Therefore, based on this idea, we were able to create two reaction systems, 4 to 8 reaction systems, etc., and for the first time we were able to develop a system that can be mass-produced with a PCVD system. Furthermore, in this semiconductor manufacturing device,
Not only the PIN photoelectric conversion device, but N (0.1 to 1 μ
m) −I (0.2 to 2 μm) −I (0.5 to 1 μm)
It is possible to fabricate a GFET (vertical channel type insulated gate field effect semiconductor device) or a structure in which it is integrated. Furthermore, in this reactor, the width of 2 to 20 cm is 50
It is also possible to arrange a long semiconductor substrate of ~ 100 cm and make a photosensor array or other semiconductor device on the entire upper surface thereof.

【0027】[0027]

【発明の効果】本発明によれば、異なる反応処理を行な
う反応室が直接連結されておらず、必ず一つの反応処理
が終了した後、一旦共通室を介してから次の異なる反応
処理を行なう反応室に入れるため、反応室に残された僅
かな反応性気体等が互いに混じり合わないので、品質の
高い被膜を作製することができる。本発明によれば、異
なる反応処理を行なう複数の反応室どうしを直接接続し
ていないため、温度が一方の反応室から他方の反応室に
移ることがなく、反応室の温度を正確に制御することが
できる。本発明によれば、各反応室で生成される不要反
応生成物をそれぞれ独立した除去装置によって除去でき
ると共に、前記反応性気体の混合がないため、従来より
反応室を大型にしても、品質の高い被膜を同時に大量に
作製することができる。本発明によれば、共通室を減圧
手段によって減圧すると共に、基板を移動する移動機構
を設けたため、異なる反応処理を行なう反応室どうしに
おける反応性気体等の混合がなく、大量の基板を一度に
素早く作製することができる。
According to the present invention, the reaction chambers for performing different reaction processes are not directly connected to each other, and after one reaction process is completed, the next different reaction process is performed once via the common chamber. Since a small amount of reactive gas or the like left in the reaction chamber does not mix with each other because it is placed in the reaction chamber, a high quality coating can be produced. According to the present invention, since a plurality of reaction chambers that perform different reaction processes are not directly connected to each other, the temperature does not move from one reaction chamber to the other reaction chamber, and the temperature of the reaction chamber is accurately controlled. be able to. According to the present invention, unnecessary reaction products generated in each reaction chamber can be removed by independent removal devices, and since there is no mixing of the reactive gas, even if the reaction chamber is larger than the conventional one, the quality is improved. High coatings can be produced in large quantities at the same time. According to the present invention, since the common chamber is decompressed by the decompression means and the moving mechanism for moving the substrate is provided, there is no mixing of the reactive gas or the like in the reaction chambers that perform different reaction treatments, and a large amount of substrates are processed at once Can be manufactured quickly.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置製造装置の実施例を示す。FIG. 1 shows an embodiment of a semiconductor device manufacturing apparatus of the present invention.

【図2】(A)ないし(C)は図1を補完する反応性気
体のガス系の実施例を説明するための図である。
2A to 2C are views for explaining an embodiment of a gas system of a reactive gas which complements FIG.

【図3】(A)および(B)は本発明により作られた光
電変換装置の縦断面図を示す。
3A and 3B are vertical cross-sectional views of a photoelectric conversion device manufactured according to the present invention.

【図4】(A)ないし(C)は本発明のプラズマCVD 法
で、特にグロ−放電法を用いる反応炉に配置される基
板、電極および基板のロ−ディングの関係を説明するた
めの図である。
4 (A) to 4 (C) are views for explaining a relationship between a substrate, an electrode, and a substrate loading placed in a reactor using a plasma discharge method of the present invention, particularly a glow discharge method. Is.

【符号の説明】[Explanation of symbols]

1・・・反応系 2、2′・・・電極 3・・・ヒータ 4、11、11′・・・基板ホルーダ 5・・・反応炉 6・・・反応性気体 7・・・第1室 8・・・第1の予備室 12・・・移動機構 13・・・排気口 14・・・圧力調整バルブ 15・・・ロータリポンプ 1 ... Reaction system 2, 2 '... Electrode 3 ... Heater 4, 11, 11' ... Substrate holder 5 ... Reactor 6 ... Reactive gas 7 ... 1st chamber 8 ... 1st spare chamber 12 ... Moving mechanism 13 ... Exhaust port 14 ... Pressure adjustment valve 15 ... Rotary pump

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/68 A 31/10 H01L 31/10 A ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 21/68 A 31/10 H01L 31/10 A

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の反応炉および第2の反応炉と、複
数の基板を保持して移動する移動機構を有する共通室と
を有し、前記共通室に前記第1の反応炉および第2の反
応炉が連結されている半導体装置製造方法において、 前記共通室から前記第1の反応炉へ複数の基板を移動す
る第1工程と、 当該第1工程の後、前記第1の反応炉で複数の基板上に
第1の被膜を形成させる第2工程と、 当該第2工程の後、前記複数の基板を前記共通室に戻す
第3工程と、 当該第3工程の後、第2の反応炉に再び前記複数の基板
を移動させる第4工程と、 当該第4工程の後、前記複数の基板上の第1の被膜上に
第2の被膜を形成させる第5工程と、 当該第5工程の後、再び前記複数の基板を前記共通室に
戻す第6工程と、 前記第1の反応炉および/または第2の反応炉における
内壁に被膜形成の際に付着した反応生成物を弗素系気体
のプラズマエッチングにより、必要に応じて除去する第
7工程と、 を有することを特徴とする半導体装置製造方法。
1. A first reactor and a second reactor, and a common chamber having a moving mechanism for holding and moving a plurality of substrates, wherein the first reactor and the first reactor are provided in the common chamber. A semiconductor device manufacturing method in which two reaction furnaces are connected, the first step of moving a plurality of substrates from the common chamber to the first reaction furnace, and the first reaction furnace after the first step. A second step of forming a first coating film on a plurality of substrates with a second step, a third step of returning the plurality of substrates to the common chamber after the second step, and a second step after the third step. A fourth step of moving the plurality of substrates to the reaction furnace again, a fifth step of forming a second coating on the first coating on the plurality of substrates after the fourth step, and a fifth step A sixth step of returning the plurality of substrates to the common chamber after the step, and the first reactor and / or The semiconductor device manufacturing method characterized by having the plasma etching of fluorine gas and the reaction product adhered to during the film formation on the inner wall of the second reactor, a seventh step of removing as necessary, the.
【請求項2】 請求項1記載の被膜がプラズマ気相法に
よって形成されることを特徴とする半導体装置製造方
法。
2. A method for manufacturing a semiconductor device, wherein the film according to claim 1 is formed by a plasma vapor phase method.
【請求項3】 第1の反応炉および第2の反応炉と、複
数の基板を保持して移動する移動機構を有する共通室と
を有し、前記共通室に前記第1の反応炉および第2の反
応炉が連結されている半導体装置製造方法において、 前記共通室から前記第1の反応炉へ複数の基板を移動す
る第1工程と、 当該第1工程の後、前記第1の反応炉で複数の基板上に
第1の被膜を形成させる第2工程と、 当該第2工程の後、前記複数の基板を前記共通室に戻す
第3工程と、 当該第3工程の後、第2の反応炉に再び前記複数の基板
を移動させる第4工程と、 当該第4工程の後、前記複数の基板上の第1の被膜上に
第2の被膜を形成させる第5工程と、 当該第5工程の後、再び前記複数の基板を前記共通室に
戻す第6工程と、 当該第6工程の後、再び前記複数の基板を前記第1の反
応炉へ移動する第7工程と、 当該第7工程の後、前記第2の被膜の上に第1の被膜と
同じ被膜を形成する第8工程と、 当該第8工程の後、再び前記複数の基板を前記共通室に
戻す第9工程と、 前記第1の反応炉および/または第2の反応炉における
内壁に被膜形成の際に付着した反応生成物を弗素系気体
のプラズマエッチングにより、必要に応じて除去する工
程と、 を有することを特徴とする半導体装置製造方法。
3. A first reactor and a second reactor, and a common chamber having a moving mechanism for holding and moving a plurality of substrates, wherein the first reactor and the first reactor are provided in the common chamber. A semiconductor device manufacturing method in which two reaction furnaces are connected, the first step of moving a plurality of substrates from the common chamber to the first reaction furnace, and the first reaction furnace after the first step. A second step of forming a first coating film on a plurality of substrates with a second step, a third step of returning the plurality of substrates to the common chamber after the second step, and a second step after the third step. A fourth step of moving the plurality of substrates to the reaction furnace again, a fifth step of forming a second coating on the first coating on the plurality of substrates after the fourth step, and a fifth step A sixth step of returning the plurality of substrates to the common chamber again after the step, and a plurality of the plurality of substrates again after the sixth step. A seventh step of moving the substrate to the first reactor, an eighth step of forming the same film as the first film on the second film after the seventh step, and an eighth step After that, a ninth step of returning the plurality of substrates to the common chamber again, and a reaction product attached to the inner wall of the first reaction furnace and / or the second reaction furnace during formation of a film by a fluorine-based gas. And a step of removing it by plasma etching as required, and a method of manufacturing a semiconductor device.
JP6192273A 1994-07-25 1994-07-25 Semiconductor device manufacturing method Expired - Lifetime JPH0812848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6192273A JPH0812848B2 (en) 1994-07-25 1994-07-25 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6192273A JPH0812848B2 (en) 1994-07-25 1994-07-25 Semiconductor device manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4103746A Division JPH0831420B2 (en) 1992-03-30 1992-03-30 Coating production equipment

Publications (2)

Publication Number Publication Date
JPH0774118A true JPH0774118A (en) 1995-03-17
JPH0812848B2 JPH0812848B2 (en) 1996-02-07

Family

ID=16288539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6192273A Expired - Lifetime JPH0812848B2 (en) 1994-07-25 1994-07-25 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JPH0812848B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139378A (en) * 1976-05-17 1977-11-21 Hitachi Ltd Integrated treatment apparatus for semiconductor wafers
JPS54153740A (en) * 1978-05-25 1979-12-04 Ulvac Corp Continuous vacuum treatment apparatus
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device
JPH06192272A (en) * 1992-12-24 1994-07-12 Japan Tobacco Inc New triazolobenzothiadiazine and triazolobenzothiadiazepine derivative

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52139378A (en) * 1976-05-17 1977-11-21 Hitachi Ltd Integrated treatment apparatus for semiconductor wafers
JPS54153740A (en) * 1978-05-25 1979-12-04 Ulvac Corp Continuous vacuum treatment apparatus
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device
JPH06192272A (en) * 1992-12-24 1994-07-12 Japan Tobacco Inc New triazolobenzothiadiazine and triazolobenzothiadiazepine derivative

Also Published As

Publication number Publication date
JPH0812848B2 (en) 1996-02-07

Similar Documents

Publication Publication Date Title
US4492716A (en) Method of making non-crystalline semiconductor layer
JPH0512850B2 (en)
US7915612B2 (en) Photoelectric conversion device and method of producing the same
JPH0613329A (en) Semiconductor device and manufacture thereof
JPH0370367B2 (en)
WO2010023991A1 (en) Method for producing photoelectric conversion device, photoelectric conversion device, and system for producing photoelectric conversion device
JPH0465120A (en) Formation of deposition film
JPH08195348A (en) Semiconductor device manufacturing equipment
JPH0774118A (en) Manufacture of semiconductor device
JP2626705B2 (en) Coating method
JP2918194B2 (en) Plasma processing apparatus and plasma processing method
JPH0831420B2 (en) Coating production equipment
JP3069682B2 (en) How to clean the reaction chamber
JPH0673348B2 (en) Cleaning method for plasma processing apparatus
JPH0673347B2 (en) Plasma processing device
JPH0337730B2 (en)
JPH0524976A (en) Method for doping semiconductor and apparatus therefor
JP3068276B2 (en) Manufacturing method of non-single crystal tandem solar cell and manufacturing apparatus used therefor
JP2573108B2 (en) Plasma processing method
Takagi et al. Large area multi-zone type VHF-PCVD system for a-Si and/spl mu/c-Si deposition
JP2815711B2 (en) Thin-film semiconductor device manufacturing equipment
JPH0536621A (en) Semiconductor surface treatment method and equipment
JPH0645895B2 (en) Deposited film forming equipment
JPH0536620A (en) Semiconductor surface treatment method and equipment
JPH0524977A (en) Method and device for doping semiconductor