JP2626705B2 - Coating method - Google Patents

Coating method

Info

Publication number
JP2626705B2
JP2626705B2 JP6192272A JP19227294A JP2626705B2 JP 2626705 B2 JP2626705 B2 JP 2626705B2 JP 6192272 A JP6192272 A JP 6192272A JP 19227294 A JP19227294 A JP 19227294A JP 2626705 B2 JP2626705 B2 JP 2626705B2
Authority
JP
Japan
Prior art keywords
substrate
reactor
film
reaction
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6192272A
Other languages
Japanese (ja)
Other versions
JPH0774117A (en
Inventor
舜平 山崎
Original Assignee
株式会社 半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 半導体エネルギー研究所 filed Critical 株式会社 半導体エネルギー研究所
Priority to JP6192272A priority Critical patent/JP2626705B2/en
Publication of JPH0774117A publication Critical patent/JPH0774117A/en
Application granted granted Critical
Publication of JP2626705B2 publication Critical patent/JP2626705B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、グローまたはアーク放
電を利用したプラズマ気相法(以下、PCVDという)
により、安定して再現性のよい半導体装置を多量に作製
するための被膜作製方法に関するものである。本発明
は、PCVD装置に対し、反応系に関して、プラズマ気
相法における反応性気体が導入される反応筒内に、電極
その他のジグを設けず、被形成面を有する基板とその基
板ホルダ(例えば石英製のボート)のみを導入し、反応
性気体がラミナフロー(層流)とせしめることにより、
被膜厚を均一とし、さらに膜質もバッチ内、バッチ間で
バラツキの少ない半導体膜を形成させるための被膜作製
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma vapor phase method utilizing glow or arc discharge (hereinafter, referred to as PCVD).
Accordingly, the present invention relates to a method for producing a film for producing a large number of semiconductor devices stably and with good reproducibility. The present invention provides a substrate having a surface to be formed and a substrate holder (e.g., an electrode or other jig) in a reaction tube into which a reactive gas in a plasma vapor phase method is introduced into a reaction system for a PCVD apparatus. By introducing only a quartz boat) and letting the reactive gas be laminar flow (laminar flow),
The present invention relates to a method for producing a coating film for forming a semiconductor film having a uniform thickness and a uniform film quality within and between batches.

【0002】本発明は、かかる酸素、水分の反応炉への
導入を防止するため、この反応筒に連結して基板および
基板ホルダを保持または移動する機構を有する室を設
け、その生産性の向上および特性の再現性の向上に務め
被膜作製方法に関するものである。さらに、本発明
は、プラズマ放電電界が基板表面に平行に(そって)印
加されるように電極を具備せしめ、活性の反応性生成物
が被形成表面に垂直方向に衝突して形成された半導体膜
の特性を劣化させてしまうことを防いでいることを他の
目的としている。この被形成面上へのスパッタ(損傷)
の防止は、例えば、被形成面上にP型半導体層を設け、
その上面にI型(真性または実質的に真性)の半導体層
を作製しようとする時、P型を構成する不純物が10
17〜1018cm−3の濃度にI層に混入してしま
い、PI接合を劣化させてしまう。本発明は、かかる欠
点を防ぐために示されたものである。
According to the present invention, in order to prevent such oxygen and moisture from being introduced into a reaction furnace, a chamber having a mechanism for holding or moving a substrate and a substrate holder connected to the reaction tube is provided to improve the productivity. And a method for producing a film that has improved the reproducibility of characteristics. Further, the present invention provides a semiconductor device comprising an electrode provided so that a plasma discharge electric field is applied in parallel (along) to a substrate surface, wherein an active reactive product collides with a surface to be formed in a vertical direction. Another object of the present invention is to prevent the properties of the film from deteriorating. Sputtering (damage) on this surface
Prevention, for example, by providing a P-type semiconductor layer on the formation surface,
When an I-type (intrinsic or substantially intrinsic) semiconductor layer is to be formed on the upper surface thereof, the impurity constituting P-type
It mixes into the I layer at a concentration of 17 to 10 18 cm −3 and deteriorates the PI junction. The present invention has been made in order to prevent such a disadvantage.

【0003】さらに、本発明は、前記した反応系よりな
る第1の反応系と、これに連結して第1の室を設け、こ
の第1の室に連結して第2の室を設け、さらに、この第
2の室に連結した第1の反応系と同様の第2の反応系を
設けた被膜作製装置に関する。かかる被膜作製装置は、
まず、第1の室において、真空引きされ、酸素、水分が
除去された雰囲気で、第1の反応炉に基板およびホルダ
が移動機構により挿入される。次に、この第1の反応炉
において、−導電型、例えばP型の導電型を有する半導
体が形成された。さらに、この半導体が形成された基板
は、再び第1の室に引き出され、さらに、上記基板は、
第1の室に連結された第2の室へ同様に酸素、水分の全
くない真空中にて移動される。さらに、上記基板は、こ
の第2の室より第2の反応炉に導入され、第1の反応炉
と異なる導電型、または異なる添加物、またはその異な
る濃度(不純物または添加物)で第2の半導体層を第1
の半導体層上に形成させることができる。
Further, the present invention provides a first reaction system comprising the above-described reaction system, a first chamber connected to the first reaction system, and a second chamber connected to the first chamber. Further, the present invention relates to a film forming apparatus provided with a second reaction system similar to the first reaction system connected to the second chamber. Such a film production apparatus is
First, in the first chamber, the substrate and the holder are inserted into the first reaction furnace by a transfer mechanism in an atmosphere from which vacuum and oxygen and moisture have been removed. Next, in the first reactor, a semiconductor having a negative conductivity type, for example, a P-type conductivity type was formed. Further, the substrate on which the semiconductor is formed is drawn out to the first chamber again, and further, the substrate is
It is also moved to a second chamber connected to the first chamber in a vacuum free of oxygen and moisture. Further, the substrate is introduced from the second chamber into the second reaction furnace, and the second reaction furnace has a different conductivity type or a different additive from the first reactor, or a different concentration (impurity or additive) thereof. First semiconductor layer
On the semiconductor layer.

【0004】この際、第1の反応炉の内壁に付着した不
純物が第2の半導体層を形成させる際、全く付着するこ
とがないため、きわめて精度が高く、導電率導電性、ま
たはEg(エネルギバンド巾)等を制御することができ
るようになった。本発明は、さらに、この独立した反応
炉を三系統設け、これらを共通した室、即ち第1、第
2、および第3の室で互いに連結した被膜作製装置にお
いて、特に第1の反応炉でP型半導体層を、第2の反応
炉でI型半導体層を、さらに、第3の反応炉でN型半導
体層を形成して、PIN型のダイオード、特に光電変換
装置を作製せんとする時、特に有効である。
At this time, since impurities adhering to the inner wall of the first reactor do not adhere at all when the second semiconductor layer is formed, the accuracy is extremely high, and the conductivity, conductivity, or Eg (energy) is high. Band width) can be controlled. The present invention further provides a film forming apparatus in which three independent reactors are provided and connected to each other in a common chamber, that is, the first, second, and third chambers, and in particular, in the first reactor. When forming a P-type semiconductor layer, an I-type semiconductor layer in a second reactor, and an N-type semiconductor layer in a third reactor to produce a PIN diode, particularly a photoelectric conversion device. Especially effective.

【0005】本発明は、積層するその層の数により共通
した室を介して反応炉をその積層する膜の順序に従って
設けることにより、その段数を2段または3段のみでは
なく、4〜10段にすることができる。かくして、PIN 、
PINPIN、PINIPIN 、NIPIN 、PINIP 、・・・・等の接合
構造を作ることができる。また、この半導体層の作製の
際、4価の元素、例えば珪素に炭素またはゲルマニウム
を添加し、その添加量を制御することにより、添加量に
比例、対応した光学的エネルギバンド巾(Eg)を有せしめ
ることができる。例えば、PIN 接合をEgp 、Egi 、Egn
(Egp>Egi ≧Egn)としたW-N-W(広いEg−狭いEg−広いEg)
として設けることを可能とした。またさらに、このPIN
接合を2つ積層して設けたPINPIN構造において、Eg
p1、Egi1、Egn1、Egp2、Egi2、Egn2( Egp1>Egn1 ≒Egi
1≧Egp2≧Egi2≧Egn2) として設け、Egp1(2.0〜2.4eV),
Egn1(1.7 〜2.1eV)をSixC1-X (0<X<1),Egi1,Egp1(1.6
〜1.8eV)をSiにより、Egi2,Egn2(1.0 〜1.5eV)をSixGe
1-x(0<X<1) として設けることが可能である。かかるタ
ンデム構造とするには反応系を6系統設ければよい。
According to the present invention, the number of stages is not limited to two or three, but from four to ten, by providing a reactor in the order of the layers to be laminated through a common chamber according to the number of the layers to be laminated. Can be Thus, PIN,
Join structures such as PINPIN, PINIPIN, NIPIN, PINIP,... In addition, at the time of manufacturing this semiconductor layer, by adding carbon or germanium to a tetravalent element, for example, silicon, and controlling the addition amount, an optical energy bandwidth (Eg) proportional to the addition amount and corresponding to the addition amount is obtained. You can have it. For example, if the PIN junction is Egp, Egi, Egn
WNW (Egp> Egi ≥ Egn) (Wide Eg-Narrow Eg-Wide Eg)
It was possible to provide as. Furthermore, this PIN
In the PINPIN structure where two junctions are stacked, Eg
p 1, Egi 1, Egn 1 , Egp 2, Egi 2, Egn 2 (Egp 1> Egn 1 ≒ Egi
1 ≧ Egp 2 ≧ Egi 2 ≧ Egn 2 ), Egp 1 (2.0 to 2.4 eV),
Egn 1 (1.7 to 2.1 eV) is converted to SixC 1-X (0 <X <1), Egi 1 , Egp 1 (1.6
~1.8EV) by the Si, Egi 2, Egn 2 a (1.0 ~1.5eV) SixGe
It can be provided as 1-x (0 <X <1). In order to obtain such a tandem structure, six reaction systems may be provided.

【0006】また、NIN またはPIN 接合としてMIS・FET
、バイポ−ラトランジスタにおいては、反応系を2系
統とし、第1の反応室で基板上にN層またはP層を、第
2の反応室で次のI層を、さらに、第1の反応室に基板
ホルダを戻して第3番目のN層またはP層を作製する3
層構造を2系統にて作ることが可能である。本発明は、
反応炉を互いに連結ぜずに、それぞれ独立した反応炉を
共通する室に連結せしめ、この共通室を介して基板上に
異なる処理によって作製された半導体層を形成させるこ
とを目的としている。
[0006] MIS-FET as NIN or PIN junction
, A bipolar transistor has two reaction systems, an N layer or a P layer on a substrate in a first reaction chamber, a next I layer in a second reaction chamber, and a first reaction chamber. Returning the substrate holder to the third step to produce the third N layer or P layer 3
It is possible to make a layered structure in two systems. The present invention
It is an object of the present invention to connect independent reactors to a common chamber without connecting the reactors to each other, and to form a semiconductor layer manufactured by different processes on a substrate through the common chamber.

【0007】[0007]

【従来の技術】一般に、PCVD装置において、特に反応力
の強い珪素を主成分とする反応性気体であるシランまた
は珪素のハロゲン化物気体を用いる場合、反応筒、例え
ば石英ガラス管の内壁およびホルダに吸着した酸素(空
気)および水分が珪化物気体と反応して、酸化珪素(低
級酸化珪素)を作り、半導体としての導電性を悪くして
いた。従来、PCVD装置に関しては、上下に平行平板状に
容量結合の電極を設け、その一方の電極、例えば下側の
カソ−ド電極上に基板を配置し、下方向より加熱する方
法が知られている。しかし、この方法において、反応炉
は、ー室であるため、P型、I型、およびN型半導体層
とを積層せんとすると、その1回目の製造の後のN型半
導体層の不純物が2回目の次の工程のP型半導体層中に
混入してしまい、再結合中心となってダイオ−ド特性を
劣化させ、さらに、その特性が全くばらついてしまっ
た。このため、光電変換装置を作ろうとしても、その開
放電圧Voc0.2 〜0.6Vしか得られず、短絡電流を数mA/cm
2しか流すことができなかった。加えて、この平行平板
型の装置において、電界は、基板表面に垂直方向である
ため、P型層の後I層を作らんとしても、このI層中に
P層の不純物が混入しやすく、ダイオ−ド特性が出ない
場合がしばしば見られた。
2. Description of the Related Art In general, when a silane or silicon halide gas, which is a reactive gas containing silicon as a main component, having a strong reactive power is used in a PCVD apparatus, a reaction tube, for example, an inner wall of a quartz glass tube and a holder are used. The adsorbed oxygen (air) and moisture react with the silicide gas to form silicon oxide (lower silicon oxide), thereby deteriorating the conductivity as a semiconductor. Conventionally, as for a PCVD apparatus, a method is known in which capacitively coupled electrodes are provided in the form of a parallel plate on the upper and lower sides, and a substrate is arranged on one of the electrodes, for example, a lower cathode electrode, and heated from below. I have. However, in this method, since the reaction furnace is a single chamber, if the P-type, I-type, and N-type semiconductor layers are laminated, the impurity in the N-type semiconductor layer after the first production is 2%. It was mixed into the P-type semiconductor layer in the next step, and became a recombination center, deteriorating the diode characteristics, and the characteristics were completely varied. For this reason, even if an attempt is made to make a photoelectric conversion device, only its open voltage Voc of 0.2 to 0.6 V is obtained, and the short-circuit current is reduced to several mA / cm.
Only two could be shed. In addition, in this parallel plate type device, since the electric field is perpendicular to the substrate surface, even if an I layer is formed after the P type layer, impurities of the P layer are easily mixed into the I layer, In many cases, no diode characteristics were obtained.

【0008】さらに、この反応装置は特に予備室を有し
ていないため、1回製造するごとに反応炉の内壁を大気
(空気)にふれさせるため、酸素、水分が吸着し、その
吸着酸化物が反応中バックグラウンドレベルに存在する
ため、電気伝導度が暗伝導度も10-11 〜10-8( Ωcm)
-1、AM1 での光伝導度も10-6〜10-4( Ωcm) -1でしか
なかった。しかし、この吸着物が全く存在しない装置を
使った本発明において、暗伝導度10-6〜10-4、AM1 での
光伝導度は、1×10-3〜9×10-2( Ωcm) -1と約100 倍
も高く、半導体的性質を有せしめることができた。本発
明は、かくの如く従来多数用いられている平行平板型の
ー室反応炉のPCVD装置のあらゆる欠点を除去せんとした
ものである。さらに、この従来の方式を更に改良したも
のに、本出願人に係る出願である独立分離型の反応装置
が知られている。この装置は、たとえば、「半導体装置
作製方法」昭和53年12月10日( 特願昭53-152887 号) 、
およびその分割出願「半導体装置作製方法」( 特願昭56
-055608 号) に詳しく述べられている。さらに、「被膜
作製方法」昭和54年8月16日( 特願昭54-104452 号) に
もその詳細が述べられている。
Further, since this reactor does not particularly have a preparatory chamber, the inner wall of the reactor is exposed to the atmosphere (air) each time it is manufactured, so that oxygen and moisture are adsorbed and the adsorbed oxides are adsorbed. Is present at the background level during the reaction, the electrical conductivity is also dark and the conductivity is 10 -11 to 10 -8 (Ωcm)
-1 and photoconductivity at AM1 were only 10 -6 to 10 -4 (Ωcm) -1 . However, in the present invention using an apparatus in which this adsorbate does not exist at all, the dark conductivity is 10 −6 to 10 −4 , and the photoconductivity at AM1 is 1 × 10 −3 to 9 × 10 −2 (Ωcm). It was about 100 times higher than -1 and could have semiconducting properties. The present invention has been made to eliminate all the drawbacks of the PCVD apparatus of a parallel plate type single-chamber reactor which is conventionally used in many cases. Further, as a further improvement of the conventional system, there is known an independent separation type reactor which is an application filed by the present applicant. This apparatus is described in, for example, "Method for Manufacturing Semiconductor Device", December 10, 1978 (Japanese Patent Application No. 53-152887),
And its divisional application "Method of Manufacturing Semiconductor Devices" (Japanese Patent Application No. 56
-055608). Further details are described in "Coating preparation method", August 16, 1979 (Japanese Patent Application No. 54-104452).

【0009】これらの発明は、例えばPIN 接合を有する
ダイオ−ドを作製せんとする場合、P型半導体層用の第
1の反応系、I型半導体層用の第2の反応系、さらにN
型半導体層用の第3の反応系をそれぞれの反応炉(ベル
ジャ−)をゲートバルブにて連結したものである。かく
することにより、P層の不純物がI層に混入することが
なく、またN層の不純物がI層、P層に混入することが
ない。いわゆる各半導体層での不純物制御を完全に精度
よく行うことができるという特徴を有する。さらに、こ
のP層用の反応炉の前またはN層用反応炉のあとに連結
して予備室を設け、いわゆる外部よりの酸素、水蒸気の
混入を防止しようとしたものである。しかし、本出願人
に係る出願で、縦型のベルジャ−式、またはその変形の
反応炉を互いに連結した方式においては、基板の温度制
御が十分に行なえない。即ち、互いに連結された反応炉
の設定温度は、300 ±20℃程度を有してしまっていた。
このため、形成される被膜のばらつきが大きく、好まし
くなかった。加えて、一つの反応炉に充填できる基板の
数量が、例えば10cm2 で1〜10枚であった。このため、
生産性がきわめて低く、いわゆる低価格、多量生産とは
いえなかった。
According to these inventions, for example, when a diode having a PIN junction is to be manufactured, a first reaction system for a P-type semiconductor layer, a second reaction system for an I-type semiconductor layer, and
The third reaction system for the mold semiconductor layer is obtained by connecting respective reaction furnaces (bell jars) by gate valves. Thus, the impurities of the P layer do not mix with the I layer, and the impurities of the N layer do not mix with the I layer and the P layer. It is characterized in that impurity control in each semiconductor layer can be performed completely accurately. Further, a preparatory chamber is provided in front of the reactor for the P layer or after the reactor for the N layer to prevent so-called external mixing of oxygen and water vapor. However, in the application filed by the present applicant, in the vertical bell jar type or the type in which the reaction furnaces of the modified type are connected to each other, the substrate temperature cannot be sufficiently controlled. That is, the set temperatures of the reactors connected to each other have been about 300 ± 20 ° C.
For this reason, the variation of the formed film is large, which is not preferable. In addition, the number of substrates that can be filled in one reaction furnace was, for example, 1 to 10 in 10 cm 2 . For this reason,
The productivity was extremely low, so it could not be said that it was so-called low-priced, mass-produced.

【0010】[0010]

【発明が解決しようとする課題】異なる反応処理を行な
う複数の反応室を備えた半導体装置作製方法において、
被膜を形成するための基板は、被膜形成処理を行なう毎
に、次の反応室に移動させる必要があるため、反応室と
次の反応室との間にゲート弁を備えているのが普通であ
る。しかし、上記のように反応室どうしをゲート弁によ
って連結させておくと、基板の移動は、非常に都合がよ
いが、異なる反応処理を行なっているため、反応に使用
される反応性気体がゲート弁を介して、互いに混じり合
うという問題を有する。また、異なる反応処理は、反応
室の反応温度が異なるため、ゲート弁を介して基板を移
動すると、隣どうしの反応室が一方の温度になる傾向に
あり、各反応に必要な正確な温度を得ることが困難であ
る。さらに、反応室の大きさを大きくすると、前記反応
性気体の混合、あるいは温度正確な制御が困難になると
いう問題を有する。
SUMMARY OF THE INVENTION In a method for manufacturing a semiconductor device having a plurality of reaction chambers for performing different reaction processes,
Since a substrate for forming a film needs to be moved to the next reaction chamber every time the film formation process is performed, a gate valve is usually provided between the reaction chamber and the next reaction chamber. is there. However, when the reaction chambers are connected to each other by the gate valve as described above, the movement of the substrate is very convenient, but since different reaction processes are performed, the reactive gas used for the reaction is gated. It has the problem of intermingling with one another via the valve. In addition, since different reaction processes have different reaction temperatures in the reaction chambers, when the substrate is moved through the gate valve, the adjacent reaction chambers tend to be at one temperature, and the exact temperature required for each reaction is determined. Difficult to obtain. Further, when the size of the reaction chamber is increased, there is a problem that mixing of the reactive gas or accurate control of the temperature becomes difficult.

【0011】本発明は、以上のような課題を解決するた
めのもので、異なる反応処理を行なう複数の反応室を連
続して基板上に被膜を形成する際に、反応室どうしにお
ける気体の混合、および各反応室における正確な温度の
制御を可能にした半導体装置製造方法を提供することを
目的とする。また、本発明は、反応室を大きくしても、
各バッチ間による被膜作製精度に変化のない均質な半導
体装置製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems. When a plurality of reaction chambers performing different reaction treatments are successively formed on a substrate, mixing of gases in the reaction chambers is performed. And a method of manufacturing a semiconductor device which enables accurate control of temperature in each reaction chamber. Also, the present invention, even if the reaction chamber is enlarged,
It is an object of the present invention to provide a uniform method for manufacturing a semiconductor device in which there is no change in film formation accuracy between batches.

【0012】[0012]

【課題を解決するための手段】前記目的を達成するため
に、本発明における被膜作製方法は、独立した加熱手段
および独立した排気手段をそれぞれ有する第1の反応炉
および第2の反応炉と、前記各反応炉に対してそれぞれ
独立した一つの出入口を介して接続されると共に、前記
各反応炉に対して基板を出入させるための基板移動機構
と排気手段とを有する一つの共通室とを備えており、前
記共通室から前記第1の反応炉へ基板を移動する第1工
程と、当該第1工程の後、前記第1の反応炉で基板上に
第1の被膜を形成させる第2工程と、当該第2工程の
後、前記基板を前記共通室に戻す第3工程と、当該第3
工程の後、第2の反応炉に再び前記基板を移動させる第
4工程と、当該第4工程の後、前記基板上の第1の被膜
上に第2の被膜を形成させる第5工程と、当該第5工程
の後、再び前記基板を前記共通室に戻す第6工程と、
らなることを特徴とする。本発明の被膜作製方法におけ
る被膜、プラズマ気相法によって形成されることを特
徴とする被膜作製方法。
To achieve SUMMARY OF for the] said object, the film manufacturing method of the present invention, independent heating means
And a first reactor and a second reactor having independent exhaust means, respectively, is connected independent through one entrance to said each reactor, the substrate relative to each reactor A common chamber having a substrate moving mechanism for moving the substrate in and out, and an exhaust unit; a first step of moving the substrate from the common chamber to the first reaction furnace; A second step of forming a first film on the substrate in the first reactor, a third step of returning the substrate to the common chamber after the second step,
After the step, a fourth step of moving the substrate again to a second reactor, and after the fourth step, a fifth step of forming a second coating on the first coating on the substrate; after the fifth step, a sixth step of again returning the substrate to the common chamber, or
It is characterized by comprising. Coating on the film manufacturing method of the present invention, the coating manufacturing method characterized in that it is formed by a plasma gas phase method.

【0013】本発明の被膜作製方法は、独立した加熱手
段および独立した排気手段をそれぞれ有する第1の反応
炉、第2の反応炉および第3の反応炉と、前記各反応炉
に対してそれぞれ独立した一つの出入口を介して接続さ
れると共に、前記各反応炉に対して基板を出入させるた
めの基板移動機構と排気手段とを有する一つの共通室と
を備えており、前記共通室から前記第1の反応炉へ基板
を移動する第1工程と、当該第1工程の後、前記第1の
反応炉で基板上に第1の被膜を形成させる第2工程と、
当該第2工程の後、前記基板を前記共通室に戻す第3工
程と、当該第3工程の後、第2の反応炉に再び前記基板
を移動させる第4工程と、当該第4工程の後、前記基板
上の第1の被膜上に第2の被膜を形成させる第5工程
と、当該第5工程の後、再び前記基板を前記共通室に戻
す第6工程と、当該第6工程の後、再び前記基板を前記
第1または第3の反応炉へ移動する第7工程と、当該第
7工程の後、前記第2の被膜の上に第1の被膜と同じ被
または第3の被膜を形成する第8工程と、当該第8工
程の後、前記基板を前記共通室に戻す第9工程と、を有
することを特徴とする。
[0013] coating manufacturing method of the present invention, independent heating hands
A first reactor, a second reactor, and a third reactor, each having a stage and independent exhaust means, connected to each of the reactors via one independent inlet and outlet, and each reactor comprises a single common chamber having a substrate transfer mechanism and the exhaust means to and out of the substrate with respect to a first step of moving the substrate into the first reactor from the common chamber A second step of forming a first coating on the substrate in the first reactor after the first step;
After the second step, a third step of returning the substrate to the common chamber, after the third step, a fourth step of moving the substrate again to a second reactor, and after the fourth step A fifth step of forming a second film on the first film on the substrate, a sixth step of returning the substrate to the common chamber after the fifth step, and a step of A seventh step of moving the substrate to the first or third reactor again, and after the seventh step, depositing the same or third coating as the first coating on the second coating . An eighth step of forming, and a ninth step of returning the substrate to the common chamber after the eighth step are provided.

【作 用】本発明は、各反応炉において、それぞれ独
立して加熱手段を設けると共に、各反応炉に対してそれ
ぞれ独立した一つの出入口を介して接続されているた
め、各反応炉の温度が混合せずに、正確に制御すること
ができる。その結果、被膜の厚さおよび品質は、より一
定でかつ向上したものが得られる。 本発明は、前記各反
応炉に対して基板を出入させるための基板移動機構が基
板ホルダーを介していないため、基板の表面に対する被
膜の品質を向上させることができる。
[Operation] In the present invention, each reactor is independently operated.
Since the heating means is provided upright and connected to each reactor via one independent inlet / outlet, the temperature of each reactor must be accurately controlled without mixing.
Can be. As a result, the thickness and quality of the coating are more consistent.
A stable and improved product is obtained. The present invention provides each of the above countermeasures.
A substrate moving mechanism for moving substrates into and out of the furnace
Because it does not pass through the plate holder,
The quality of the film can be improved.

【0014】[0014]

【実 施 例】図1は本発明の横型、独立分離式のプラ
ズマCVD 装置、即ち半導体装置製造装置の概要を示す。
図1において、第1の反応系(1) は、円筒状の反応炉
(5) 、例えば透明石英(アルミナその他のセラミックで
もよい)であり、その直径を100 〜300mm とした。さら
に、この反応炉(5) の外側に一対のプラズマ放電を行な
わしめる電極(2)、(2')を配置した。この電極(2) 、
(2')は、例えばステンレス綱よりなり、この電極(2) 、
(2')を覆って抵抗加熱ヒ−タ(3) を設け、指示温度50〜
350 ℃、例えば300 ℃に対し±1 ℃の精度にて制御され
ている。基板および基板ホルダは、符号(4) で略記して
いる。反応性気体(6) は、よりホモシナイザ(26)をへて
供給される。一対の電極(2) 、(2')は、供給用電源(13)
により高周波(10KHz〜100MHz、代表的には13.56MHz)が
5〜200Wの強さにて供給される。反応後の不要の生成物
およびヘリウム、水素等のキャリアガスは、排気口(13)
より反応管内の圧力調整用バルブ(14)をへてロ−タリ−
ポンプ(15)にて排出される。反応炉(5) は、反応中、反
応圧力を0.05〜0.6torr 、代表的には0.3torr に保持さ
れ、反応性気体の実効流速を数十m/秒にまで早めた。
FIG. 1 shows an outline of a horizontal, independent separation type plasma CVD apparatus of the present invention, that is, a semiconductor device manufacturing apparatus.
In FIG. 1, a first reaction system (1) is a cylindrical reactor.
(5) For example, transparent quartz (alumina or other ceramics may be used) having a diameter of 100 to 300 mm. Further, a pair of electrodes (2) and (2 ') for performing a plasma discharge were arranged outside the reactor (5). This electrode (2),
(2 ′) is made of, for example, a stainless steel rope, and the electrodes (2),
Provide a resistance heating heater (3) over (2 '), and
It is controlled with an accuracy of ± 1 ° C for 350 ° C, for example, 300 ° C. The substrate and the substrate holder are abbreviated by reference numeral (4). The reactive gas (6) is further supplied to the homogenizer (26). A pair of electrodes (2) and (2 ') are used as a power supply (13).
To supply a high frequency (10 KHz to 100 MHz, typically 13.56 MHz) with a power of 5 to 200 W. Unnecessary products after the reaction and carrier gas such as helium and hydrogen are exhausted (13)
Through the pressure adjusting valve (14) in the reaction tube.
Discharged by pump (15). During the reaction, the reactor (5) was maintained at a reaction pressure of 0.05 to 0.6 torr, typically 0.3 torr, and increased the effective flow rate of the reactive gas to several tens of m / sec.

【0015】この第1の反応炉に加えて、この一方、図
面では入口側に基板および基板ホルダ(4) を反応炉(5)
内に挿入、または内より炉外に引き出す移動機構(12)を
有する第1の室(7) が設けられている。この室(7) は、
大気圧にする場合、圧力調整用バルブ(14)より高純度空
気が供給される。通気は、バルブ(39)をへてロ−タリ−
ポンプ(37)にて、0.001 〜0.01torrに真空引きがされて
いる。また、この基板および基板ホルダ(11)は、予備室
(8) より第1の室(7) に移動される。この第1の予備室
(8) は、排気口(13)より空気が導入され大気圧となり、
バルブ(40)、ポンプ(38)により真空引きがなされ、第1
の室1(7) と概略等圧十分低真空となった。そして、基
板および基板ホルダ(10)、(11)が第1の室(7)移され
る。さらに、この基板ホルダ(11)は、第1の室(7) から
第1の反応炉(5)に移され、所定の半導体膜を基板上に
形成させた。
In addition to the first reactor, on the other hand, a substrate and a substrate holder (4) are provided on the inlet side in the drawing, in the reactor (5).
A first chamber (7) having a moving mechanism (12) inserted into or drawn out of the furnace from the inside is provided. This room (7)
When the atmospheric pressure is set, high-purity air is supplied from the pressure adjusting valve (14). Ventilation is rotary through valve (39).
The pump (37) is evacuated to 0.001 to 0.01 torr. The substrate and the substrate holder (11) are
From (8), it is moved to the first room (7). This first spare room
In (8), air is introduced from the exhaust port (13) and becomes atmospheric pressure,
Vacuum is drawn by the valve (40) and the pump (38).
The chamber 1 (7) became almost equal pressure and a sufficiently low vacuum. Then, the substrate and the substrate holders (10) and (11) are moved to the first chamber (7). Further, the substrate holder (11) was transferred from the first chamber (7) to the first reaction furnace (5), and a predetermined semiconductor film was formed on the substrate.

【0016】さらに、この被膜を形成させた後、基板お
よびホルダ(4) は、電極(2) 、(2')に到り、外部に取り
出すものは、予備室(8) より外部に取り出すことができ
る。またさらに、この上に半導体層を作ろうとする場
合、ホルダ(11)にシャッタ(32)を開け、第2の室(30)に
移動させる。この(32)および次段のシャッタ(33)は、必
ずしも必要ではなく、その場合、共通の室を反応炉(5)
に連続して複数個設けることになる。またさらに、基板
および基板ホルダ(4) は、第2の反応系(42)に移され、
第2の半導体層(例えばI層)を第1の半導体層(例え
ばP層)上に形成する。このような基板および基板ホル
ダ(4) の移動は、前工程の履歴に無関係に独立して被膜
を作ることができた。
Further, after this film is formed, the substrate and the holder (4) reach the electrodes (2) and (2 '), and those to be taken out are taken out from the spare chamber (8). Can be. Further, when a semiconductor layer is to be formed thereon, a shutter (32) is opened in the holder (11), and the holder (11) is moved to the second chamber (30). This (32) and the next stage shutter (33) are not always necessary, in which case the common chamber is connected to the reactor (5).
Are provided continuously. Still further, the substrate and the substrate holder (4) are transferred to a second reaction system (42),
A second semiconductor layer (for example, an I layer) is formed on the first semiconductor layer (for example, a P layer). Such movement of the substrate and the substrate holder (4) could form a coating independently irrespective of the history of the previous process.

【0017】この第2の反応炉も反応性気体の導入口(2
4)より反応性気体が入り、キャリアガス、不純物は、排
気口、バルブ(14)、真空引ポンプ(20)を経て外部に放出
される。さらに、この第2の半導体膜が形成された後、
基板は、第2の予備室(35)をへて外部にとり出されても
よいが、図1において、さらに、今一度の第3の反応系
(43)をへて第3の半導体層、例えばN層半導体層が形成
される。さらに、この第3層が形成された基板および基
板ホルダ(34)は、真空引きをされた第2の予備室(35)を
へて排気口(13)より空気の導入によって、大気圧にさせ
た後、ゲ−トバルブ(36)をあけて外部に取り出される。
This second reactor also has a reactive gas inlet (2).
4) The reactive gas enters, and the carrier gas and impurities are discharged to the outside via the exhaust port, the valve (14), and the vacuum pump (20). Further, after the second semiconductor film is formed,
The substrate may be taken out to the outside through the second preparatory chamber (35), but in FIG.
After (43), a third semiconductor layer, for example, an N-layer semiconductor layer is formed. Further, the substrate on which the third layer is formed and the substrate holder (34) are brought to atmospheric pressure by introducing air from the exhaust port (13) through the evacuated second preliminary chamber (35). After that, the gate valve (36) is opened and taken out.

【0018】以上の概要より明らかな如く、本発明は、
第1の反応系に、第1の室があり、この室に設けられた
移動機構(12)により、基板および基板ホルダ(4) が反応
炉(1) と第1の室(7) との間を往復する。さらに、同様
に第2、第3の反応炉、基板および基板ホルダ(4) の保
持、および移動機構(29)、(41)を有している。この第
1、第2、第3の室は、共通させて設けており、この共
通の室の前後の入口側及び出口側に第1、第2の予備室
を空気中の酸素、水分が反応系に混入しないように設け
てある。この製造装置においては、各反応ごとに反応炉
より一度真空引きされた第1の室(7) に引き出されるた
め、各反応系の反応性気体がそれぞれの反応炉に全く混
入されることがない。特に、各反応炉と室との管のしき
りバルブ(52)、(53)、(54)を出し入れの際、開閉し、基
板および基板ホルダ(11)(11')(11'') が移動の際、この
しきりバルブが完全に閉の状態であるため、従来の説明
にて本出願人により示された各反応系が互いに1つのゲ
ートバルブで連結されている場合に比べ、さらに不純物
のオ−トド−ピングが少なくなった。
As is apparent from the above summary, the present invention provides:
The first reaction system has a first chamber, and a substrate and a substrate holder (4) are moved between the reaction furnace (1) and the first chamber (7) by a moving mechanism (12) provided in the first chamber. Go back and forth between Further, it also has second and third reaction furnaces, holding the substrate and the substrate holder (4), and moving mechanisms (29) and (41). The first, second and third chambers are provided in common, and oxygen and moisture in the air react in the first and second spare chambers at the inlet and outlet sides before and after this common chamber. It is provided so as not to be mixed into the system. In this manufacturing apparatus, since the reaction chamber is drawn into the first chamber (7) which is once evacuated once for each reaction, the reactive gas of each reaction system is not mixed at all into each reaction furnace. . In particular, the substrate and substrate holders (11), (11 ') and (11'') move when opening and closing the threshold valves (52), (53), and (54) for the pipes between each reactor and chamber. At this time, since the threshold valve is completely closed, impurities in the reaction system are further reduced as compared with the case where the respective reaction systems shown by the present applicant in the conventional explanation are connected to each other by one gate valve. -Less doping.

【0019】加えてさらに、以上の説明において、基板
ホルダ(4) は、各反応室を基板と共に移動させた。しか
し、この移動は、基板のみとし、ホルダは、第1の反応
炉用のホルダ(11)、第2の反応炉用ホルダ(11') 、第3
の反応炉用ホルダ(11'')をそれぞれ専用に配置せしめる
ことが本発明の製造装置において可能である。かくする
ことにより、各反応室間の不純物の混入、特にホルダ表
面に付着しているPN型またはEg可変用不純物、添加物の
混入を完全に除去することができ、多量生産用として全
く画期的なものである。
In addition, in the above description, the substrate holder (4) moves each reaction chamber together with the substrate. However, this movement is performed only on the substrate, and the holders are the first reaction furnace holder (11), the second reaction furnace holder (11 '), and the third reaction furnace holder (11').
It is possible in the manufacturing apparatus of the present invention to arrange the reactor holder (11 '') exclusively for each. By doing so, it is possible to completely remove the contamination of impurities between the reaction chambers, especially the contamination of PN type or Eg variable impurities and additives adhering to the holder surface. It is typical.

【0020】図2は図1を補完する反応性気体のガス系
の実施例を説明するための図である。図2において、即
ち、第1、第2、第3の反応炉に対して、反応性気体
は、符号(6)(27)(28) の導入管よりそれぞれ供給され
る。その反応性気体は、図2(A)、(B) および(C) に対
応して示されている。図2(A) において、水素で希釈し
たジボラン(43)、シラン(44)、反応炉内壁のエッチング
用ガス、例えばCF4(O2=0〜5%) 、またはNF3 、炭化物
の添加物である珪素と炭素とが化合した反応性気体、例
えばTMS(テトラメチルシラン Si(CH3)4)(46)、およびキ
ャリアガスである水素、またはヘリウム(47)が配置され
ている。これらの気体は、流量計( マスフロメ−タ)(5
0) 、電磁バルブ(51)を経て、導入管(6) より第1の反
応炉に供給される。この場合、SixC1-X (0.2≦X≦1)で
作られ導電型は、P型としている。かくすることによ
り、1.7 〜2.5eV のEg(エネルギギャップ)を有するP
型のアモルファス、またはセミアモルファス構造を含む
非単結晶半導体を基板上に100 〜300 Åの厚さに形成さ
せた。
FIG. 2 is a view for explaining an embodiment of a reactive gas system which complements FIG. In FIG. 2, that is, the reactive gas is supplied to the first, second, and third reactors through the inlet pipes (6), (27), and (28). The reactive gas is shown corresponding to FIGS. 2 (A), (B) and (C). In FIG. 2 (A), diborane (43), silane (44) diluted with hydrogen, an etching gas for the inner wall of the reactor, for example, CF 4 (O 2 = 0 to 5%), or NF 3 , an additive of carbide A reactive gas in which silicon and carbon are combined, for example, TMS (tetramethylsilane Si (CH 3 ) 4 ) (46), and hydrogen or helium (47) as a carrier gas are disposed. These gases are supplied by a flow meter (mass flow meter) (5
0), and is supplied to the first reaction furnace from the introduction pipe (6) via the electromagnetic valve (51). In this case, the conductivity type is made of SixC 1-X (0.2 ≦ X ≦ 1) and is P-type. Thus, a P having an Eg (energy gap) of 1.7 to 2.5 eV can be obtained.
A non-single-crystal semiconductor including a type amorphous or semi-amorphous structure was formed on a substrate to a thickness of 100 to 300 mm.

【0021】被膜の作製は、本出願人の出願に係る特許
願「プラズマ気相法」昭和56.10.14特願昭 56-103627
号) に詳しく述べられているが、例えば、250 〜330
℃、特に300 ℃0.1 〜0.3torr 、プラズマ発生用電流の
周波数13.56MHz、出力 5〜100W、被膜形成時間10秒〜10
分とした。反応炉内壁は、5〜30回作製するとフレイク
( 薄片) が発生するので、かかる場合、CF4 またはNF3
によりプラズマエッチングして除去すればよい。図2
(B) はI層のアモルファス、または5〜100 Åの大きさ
の微結晶性を含有するセミアモルファス、またはマイク
ロポリクリスタルによりなる非単結晶半導体膜を作製す
る場合を示している。即ち、シラン(45)CF4(O2=0〜5
%) 、キャリアガスであるヘリウム(47)よりなり、5〜2
0%にヘリウムにて希釈されたシランにより光伝導度1
×10-3〜9×10-2( Ωcm) -1、特に、5〜20×10-3( Ω
cm) -3の値を有する珪素の非単結晶半導体を0.4 〜1μ
mの厚さに作製した。また、図2(C) は図2(A) と逆に
N型不純物であるフォスヒン(48)、シラン(43)、エッチ
ング用ガス(45)、TMS(46) キャリアガス(40)を提供し、
100 〜500 ÅのN型半導体層を作製した。
The preparation of the coating film is carried out according to the patent application “plasma gas phase method” filed by the present applicant.
No.), for example, 250-330
℃, especially 300 ℃ 0.1 ~ 0.3torr, current frequency for plasma generation 13.56MHz, output 5 ~ 100W, film formation time 10 seconds ~ 10
Minutes. When the inner wall of the reactor is made 5 to 30 times,
(Flakes), CF 4 or NF 3
May be removed by plasma etching. FIG.
(B) shows the case where a non-single-crystal semiconductor film made of an amorphous I layer, a semi-amorphous material having microcrystallinity of 5 to 100 °, or a micropolycrystal is formed. That is, silane (45) CF 4 (O 2 = 0 to 5
%), Consisting of helium (47) as a carrier gas,
Photoconductivity of 1 with silane diluted to 0% with helium
× 10 -3 to 9 × 10 -2 (Ωcm) -1 , especially 5 to 20 × 10 -3 (Ωcm
cm) -3 of a silicon non-single-crystal semiconductor having a value of
m. Also, FIG. 2 (C) provides N-type impurities phosphine (48), silane (43), etching gas (45), TMS (46) and carrier gas (40), contrary to FIG. 2 (A). ,
An N-type semiconductor layer having a thickness of 100 to 500 Å was formed.

【0022】かくして、図3に示す如き基板上にPIN 型
のダイオ−ドまたは光電変換装置を作り、その特性を調
べた。図3(A) において、ステンレスの如き金属基板、
またはカプトンの如くフレキシブルフィルム上にステン
レス膜が形成された基板(70)上にP型半導体層(71)、I
型半導体層(72)、N型半導体層(74)よりなる半導体層(7
3)を作製し、この上面にITO の如く透光性透明導電膜を
600 〜800 Å ρs =10〜25Ω/□を作製した。従来の
ー室式の平行平板型では、AM1(100mW/cm2)にて6〜7.5%
/3mm2 しか得られなかったが、本出願人の出願に係る縦
型の独立分離式において、7.5 〜9.5%/3mm2 が得られ
た。しかし、本発明では、基板ホルダ(4) を各反応炉独
立式にした場合、最高16%/3mm2、一般に12〜15% の高い
変換効率の太陽電池を作ることができた。また、ホルダ
を各反応炉共通にした場合、9.0 〜12.5% の高い効率で
あった。これは酸素、水分等の酸化物気体の外部からの
混入防止、各半導体表面等への不純物混入を防止したこ
とにある。
Thus, a PIN type diode or a photoelectric conversion device was formed on a substrate as shown in FIG. 3 and its characteristics were examined. In FIG. 3A, a metal substrate such as stainless steel,
Alternatively, a P-type semiconductor layer (71) is formed on a substrate (70) having a stainless film formed on a flexible film such as Kapton.
Semiconductor layer (72) and a semiconductor layer (7
3) is prepared, and a transparent transparent conductive film such as ITO is
600 ~800 Å ρ s = 10~25Ω / □ was prepared. The parallel plate of a conventional over-chamber, from 6 to 7.5% by AM1 (100mW / cm 2)
/ 3 mm 2 had only, but in vertical independent separation type the present applicant, 7.5 ~9.5% / 3mm 2 was obtained. However, in the present invention, when the substrate holder (4) is made independent of each reactor, a solar cell having a high conversion efficiency of up to 16% / 3mm 2 , generally 12 to 15%, could be produced. When the holder was used in common for each reactor, the efficiency was as high as 9.0 to 12.5%. This is because oxide gas such as oxygen and moisture is prevented from being mixed in from outside, and impurities are prevented from being mixed into each semiconductor surface and the like.

【0023】さらに、1回のバッチにおいて、10cm2
基板を50〜500 枚もロ−ディング可能であり、10cm2
枚に対する設備償却費は、従来の50〜500 円であったも
のを、0.2 〜2円と約1/100 に下げることが可能となっ
た点で光電変換装置の流布のためきわめて重要である。
図3(B) は、ガラスの如き透光性基板(76)上にITO(500
〜800 Å)(78) 、および酸化スズ、または酸化アンチモ
ン(79)(100〜300 Å) よりなる低シ−ト抵抗(ρs =5
〜20Ω/□ 高耐熱性)の透明導電膜(77)上にP型半導
体層(71)、I型半導体層(72)、N型半導体層(74)、およ
びアルミニウム、またはITO よりなる裏面電極(75)を設
けたものである。かかる構造においても、変換効率10〜
13%を得ることができた。このため、この構造をガラス
基板上に集積化し、また同時にPIN 型の逆流防止ダイオ
−ドを設けることにより民生用の太陽電池を従来と同一
出力で得る場合、従来より1/2 の面積で、かつ価格は20
0 〜250 円を20〜30円にまで下げ、10cm2の面積にて100
〜130 円で作ることが可能になった。
[0023] In addition, in one batch, also 50 to 500 sheets of the board of 10cm 2 Russia - is capable of loading, 10cm 2 1
The facility depreciation cost per sheet is extremely important for dissemination of photoelectric conversion devices in that it can be reduced from about 50 to 500 yen in the past to about 0.2 to 2 yen to about 1/100.
FIG. 3 (B) shows an ITO (500) on a light transmitting substrate (76) such as glass.
800800800) (78), and a low sheet resistance (ρ s = 5) made of tin oxide or antimony oxide (79) (100-300Å).
P-type semiconductor layer (71), I-type semiconductor layer (72), N-type semiconductor layer (74), and back electrode made of aluminum or ITO on transparent conductive film (77 Ω / □ high heat resistance) (75) is provided. Even in such a structure, the conversion efficiency is 10 to
13% could be obtained. For this reason, if this structure is integrated on a glass substrate, and at the same time a PIN-type backflow prevention diode is provided to obtain a consumer-use solar cell with the same output as the conventional one, the area is reduced by half compared to the conventional one. And the price is 20
The 0-250 yen down to 20 to 30 yen, 100 in the area of 10cm 2
It can be made for ~ 130 yen.

【0024】図4は本発明のプラズマCVD 法で、特にグ
ロ−放電法を用いる反応炉に配置される基板、電極およ
び基板のロ−ディングの関係を説明するための図であ
る。図面において、図4(A) は電極(2) 、(2')を水平方
向に平行に、また基板(61)を裏面を互いに密接して表面
は基板間を20〜40mmの間隔で設けた。また、その配置
は、やはり水平に設けたものである。反応炉(1) の反応
筒(5) は、直径100 〜300mm 、代表的には180mm を有
し、その長さは、200 〜400mm を有するため、10cmの基
板に図面の如き8枚ではなく各段20枚を10〜30列配置さ
せることができた。このため、1回の製造バッチで50〜
600 枚を作ることができ、従来の平行平板式では、まっ
たく考えられない量の半導体装置を一度に作ることがで
きた。図4(B) は電極(2) 、(2')を垂直方向に、また基
板(61)の表面( 被形成面) を垂直方向に、裏面を互いに
密接させて設けたものである。その他は(A) と同様であ
る。
FIG. 4 is a view for explaining the relationship between a substrate, an electrode, and the loading of a substrate arranged in a reactor using a glow discharge method in the plasma CVD method of the present invention. In the drawing, FIG. 4 (A) shows the electrodes (2) and (2 ') parallel to the horizontal direction, and the substrate (61) having the back surface closely contacted with each other and the front surface provided with a spacing of 20 to 40 mm between the substrates. . The arrangement is also horizontal. The reaction tube (5) of the reaction furnace (1) has a diameter of 100 to 300 mm, typically 180 mm, and a length of 200 to 400 mm. 20 pieces in each stage could be arranged in 10 to 30 rows. For this reason, 50-
A total of 600 semiconductor devices could be manufactured, and the conventional parallel-plate method could produce an unexpectedly large number of semiconductor devices at once. In FIG. 4B, the electrodes (2) and (2 ') are provided in a vertical direction, the surface (formation surface) of the substrate (61) is provided in a vertical direction, and the back surfaces are provided in close contact with each other. Others are the same as (A).

【0025】ホルダへの基板のロ−ディングは、図4に
示す(A) 、(B) を互いに交互に行ってもよい。図4(C)
はア−ク放電法またはグロ−放電法を用いたプラズマCV
D 法である。図面では図1(A) の1つの反応炉を示した
ものである。即ち、放電電極(2) 、(2')を反応筒方向に
有し、基板(61)は、ホルダ(60)にロ−ディングされ、反
応管(5) の外側には加熱用ヒ−タ(3) が設けられてい
る。ア−ク放電とするには、一方の電極より熱電子放出
をさせた。反応性気体は、導入管(6) より導入され、不
要の反応生成物、およびキャリアガスを排気管(63)より
外部に放出される。この不要の反応生成物は、低温にな
る領域で粉末状になるため、反応炉(5) の中( 内壁) に
これらが発生することを防ぐため、ヒ−タ(3) が図4
(c)に示す符号(65)の如く反応管のすべてを覆うよう
にした。かくすることにより、粉末状の反応生成物を反
応筒内に残留させることはなくなり、歩留まりの向上に
なった。図1また図4(A) 、(B) においても同様にする
とさらに生産性の向上に役立った。
The loading of the substrate onto the holder may be performed by alternately performing steps (A) and (B) shown in FIG. Fig. 4 (C)
Is a plasma CV using the arc discharge method or the glow discharge method
D method. The drawing shows one reactor of FIG. 1 (A). That is, the discharge electrodes (2) and (2 ') are provided in the direction of the reaction tube, the substrate (61) is loaded on the holder (60), and a heating heater is provided outside the reaction tube (5). (3) is provided. For arc discharge, thermionic electrons were emitted from one of the electrodes. The reactive gas is introduced through the introduction pipe (6), and unnecessary reaction products and carrier gas are released to the outside through the exhaust pipe (63). Since this unnecessary reaction product becomes powdery in the region where the temperature is low, the heater (3) is connected to the heater (3) as shown in FIG. 4 to prevent it from being generated in the reaction furnace (5) (inner wall).
The entirety of the reaction tube was covered as indicated by reference numeral (65) shown in (c). Thus, the reaction product in the form of powder does not remain in the reaction tube, and the yield is improved. 1 and FIGS. 4 (A) and 4 (B), the same effect was obtained to further improve the productivity.

【0026】以上の説明より明らかな如く、本発明は、
プラズマ気相法に対し多量生産を可能にする横型反応方
式を採用し、さらにそれらに共通室を設け連続的に製造
する構造とすることによりバッチ方式と連続方式とを結
合させることが可能となった。このため、この思想を基
礎とし、2 つの反応系、4〜8の反応系等を作ることが
でき、初めてPCVD装置で大量生産可能な方式を開発する
ことができた。さらに、この半導体製造装置において、
単にPIN の光電変換装置のみではなく、N(0.1 〜1 μ
m) −I(0.2 〜2μm) −I(0.5 〜1μm) の伝導型のI
GFET (縦チャネル型の絶縁ゲート型電界効果半導体装
置) を、またはそれを集積化した構造を作ることが可能
である。さらに、この反応炉に横方向に巾2〜20cmの50
〜100cm の長い半導体基板を配置し、その上面全面にフ
ォトセンサアレ−その他の半導体装置を作ることも可能
である。
As is clear from the above description, the present invention provides
A horizontal reaction method that enables mass production compared to the plasma gas phase method is adopted, and a common chamber is provided in each of them, and the structure is manufactured continuously, so that the batch method and the continuous method can be combined. Was. For this reason, based on this concept, two reaction systems, four to eight reaction systems, and the like could be created, and for the first time, a system that could be mass-produced with a PCVD apparatus could be developed. Further, in this semiconductor manufacturing apparatus,
Not only PIN photoelectric conversion device, but N (0.1 ~ 1μ
m) −I (0.2 to 2 μm) −I (0.5 to 1 μm)
It is possible to make a GFET (vertical channel insulated gate field effect semiconductor device) or an integrated structure thereof. In addition, 50 to 2 cm wide
It is also possible to dispose a long semiconductor substrate of about 100 cm 2 and make a photosensor array and other semiconductor devices on the entire upper surface thereof.

【0027】[0027]

【発明の効果】本発明によれば、異なる反応処理を行な
う反応炉が直接連結されておらず、必ず一つの反応処理
が終了した後、反応炉に対してそれぞれ独立した一つの
出入口を介して接続された一つの共通室を介してから次
の異なる反応処理を行なう反応炉に入れるため、反応炉
に残された僅かな反応性気体等が互いに混じり合わない
ので、品質の高い被膜を作製することができる。本発明
によれば、それぞれの反応炉に独立した加熱手段を備え
ると共に、異なる反応処理を行なう複数の反応炉どうし
を直接接続していないため、温度が一方の反応炉から他
方の反応炉に移ることがなく、反応炉の温度を正確に制
御することができる。本発明によれば、各反応炉で生成
される不要反応生成物をそれぞれ独立した除去装置によ
って除去できると共に、前記反応性気体の混合がないた
め、従来より反応炉を大型にしても、品質の高い被膜を
同時に大量に作製することができる。本発明によれば、
共通室を排気手段によって排気すると共に、基板を移動
する移動機構を設けたため、異なる反応処理を行なう反
応炉どうしにおける反応性気体等の混合がなく、大量の
基板を一度に素早く作製することができる。本発明によ
れば、基板ホルダーを用いないで、基板移動機構が直接
基板を移動させるため、基板と基板ホルダーの接触する
部分がなく、被膜表面の品質を向上させることができ
る。
According to the present invention, reactors for performing different reaction processes are not directly connected to each other, and after one reaction process is always completed, the reactors are connected to the reactor through one independent entrance / exit. Since it passes through one connected common chamber and enters the reaction furnace where the next different reaction processing is performed, slight reactive gases and the like left in the reaction furnace do not mix with each other, so that a high quality coating is produced. be able to. According to the present invention, each reactor is provided with independent heating means.
In addition, since a plurality of reactors that perform different reaction processes are not directly connected to each other, the temperature does not shift from one reactor to the other, and the temperature of the reactor can be accurately controlled. . According to the present invention, unnecessary reaction products generated in each reactor can be removed by independent removal devices, and the mixing of the reactive gas does not occur. High coatings can be produced simultaneously in large quantities. According to the present invention,
Since the common chamber is evacuated by the exhaust means and a moving mechanism for moving the substrate is provided, there is no mixing of reactive gases and the like in the reactors performing different reaction processes, and a large amount of substrates can be quickly manufactured at once. . According to the invention
Then, the substrate moving mechanism can be directly
Contact of substrate and substrate holder to move substrate
No parts, can improve the quality of the coating surface
You.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置製造装置の実施例を示す。FIG. 1 shows an embodiment of a semiconductor device manufacturing apparatus according to the present invention.

【図2】(A)ないし(C)は図1を補完する反応性気
体のガス系の実施例を説明するための図である。
FIGS. 2A to 2C are diagrams for explaining an embodiment of a reactive gas system that complements FIG. 1;

【図3】(A)および(B)は本発明により作られた光
電変換装置の縦断面図を示す。
FIGS. 3A and 3B are longitudinal sectional views of a photoelectric conversion device manufactured according to the present invention.

【図4】(A)ないし(C)は本発明のプラズマCVD 法
で、特にグロ−放電法を用いる反応炉に配置される基
板、電極および基板のロ−ディングの関係を説明するた
めの図である。
4 (A) to 4 (C) are diagrams for explaining a plasma CVD method of the present invention, in particular, a relation between a substrate, an electrode and a substrate loaded in a reactor using a glow discharge method. It is.

【符号の説明】[Explanation of symbols]

1・・・反応系 2、2′・・・電極 3・・・ヒータ 4、11、11′・・・基板ホルーダ 5・・・反応炉 6・・・反応性気体 7・・・第1室 8・・・第1の予備室 12・・・移動機構 13・・・排気口 14・・・圧力調整バルブ 15・・・ロータリポンプ DESCRIPTION OF SYMBOLS 1 ... Reaction system 2, 2 '... Electrode 3 ... Heater 4, 11, 11' ... Substrate holder 5 ... Reaction furnace 6 ... Reactive gas 7 ... 1st chamber 8 First Preparatory Chamber 12 Moving Mechanism 13 Exhaust Port 14 Pressure Adjusting Valve 15 Rotary Pump

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 独立した加熱手段および独立した排気手
段をそれぞれ有する第1の反応炉および第2の反応炉
と、前記各反応炉に対してそれぞれ独立した一つの出入
口を介して接続されると共に、前記各反応炉に対して基
板を出入させるための基板移動機構と排気手段とを有す
る一つの共通室と、を備えた被膜作製方法において、 前記共通室から前記第1の反応炉へ基板を移動する第1
工程と、 当該第1工程の後、前記第1の反応炉で基板上に第1の
被膜を形成させる第2工程と、 当該第2工程の後、前記基板を前記共通室に戻す第3工
程と、 当該第3工程の後、第2の反応炉に再び前記基板を移動
させる第4工程と、 当該第4工程の後、前記基板上の第1の被膜上に第2の
被膜を形成させる第5工程と、 当該第5工程の後、再び前記基板を前記共通室に戻す第
6工程と、 を有することを特徴とする被膜作製方法。
1. Independent heating means and independent exhaust means
A first reactor and a second reactor having stages respectively, the which is connected independent through one entrance to each reactor, to and out of the substrate relative to each reactor A film forming method, comprising: a common chamber having a substrate moving mechanism and an exhaust unit, wherein a substrate is moved from the common chamber to the first reaction furnace.
A step of forming a first coating on the substrate in the first reactor after the first step, and a third step of returning the substrate to the common chamber after the second step And after the third step, a fourth step of moving the substrate again to a second reactor, and after the fourth step, forming a second film on the first film on the substrate. a fifth step, the after the fifth step, the film manufacturing method characterized by having a sixth step of returning to the common chamber with the substrate again.
【請求項2】 請求項1記載の被膜がプラズマ気相法に
よって形成されることを特徴とする被膜作製方法。
2. A method for producing a film, wherein the film according to claim 1 is formed by a plasma vapor phase method.
【請求項3】 独立した加熱手段および独立した排気手
段をそれぞれ有する第1の反応炉、第2の反応炉および
第3の反応炉と、前記各反応炉に対してそれぞれ独立し
た一つの出入口を介して接続されると共に、前記各反応
炉に対して基板を出入させるための基板移動機構と排気
手段とを有する一つの共通室と、を備えた被膜作製方法
において、 前記共通室から前記第1の反応炉へ基板を移動する第1
工程と、 当該第1工程の後、前記第1の反応炉で基板上に第1の
被膜を形成させる第2工程と、 当該第2工程の後、前記基板を前記共通室に戻す第3工
程と、 当該第3工程の後、第2の反応炉に再び前記基板を移動
させる第4工程と、 当該第4工程の後、前記基板上の第1の被膜上に第2の
被膜を形成させる第5工程と、 当該第5工程の後、再び前記基板を前記共通室に戻す第
6工程と、 当該第6工程の後、再び前記基板を前記第1または第3
の反応炉へ移動する第7工程と、 当該第7工程の後、前記第2の被膜の上に第1の被膜と
同じ被膜または第3の被膜を形成する第8工程と、 当該第8工程の後、前記基板を前記共通室に戻す第9工
程と、 を有することを特徴とする被膜作製方法。
3. An independent heating means and an independent exhaust means.
First reactor having stages respectively, and the second reactor and the third reactor, which is connected independent through one entrance to the respective reactor, with respect to each of the reactor A film forming method comprising: a common chamber having a substrate moving mechanism for moving a substrate in and out; and a common chamber having an exhaust unit, wherein a first chamber for moving the substrate from the common chamber to the first reaction furnace is provided.
A step of forming a first coating on the substrate in the first reactor after the first step, and a third step of returning the substrate to the common chamber after the second step And after the third step, a fourth step of moving the substrate again to a second reactor, and after the fourth step, forming a second film on the first film on the substrate. A fifth step, after the fifth step, a sixth step of returning the substrate to the common chamber, and after the sixth step, the substrate is returned to the first or third state again .
A seventh step of moving to the reaction furnace of the above, after the seventh step, an eighth step of forming the same film as the first film or a third film on the second film , and the eighth step film manufacturing method characterized in that after, having, a ninth step of returning the substrate to the common chamber.
JP6192272A 1994-07-25 1994-07-25 Coating method Expired - Lifetime JP2626705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6192272A JP2626705B2 (en) 1994-07-25 1994-07-25 Coating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6192272A JP2626705B2 (en) 1994-07-25 1994-07-25 Coating method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4103746A Division JPH0831420B2 (en) 1992-03-30 1992-03-30 Coating production equipment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7335708A Division JP2918194B2 (en) 1995-12-01 1995-12-01 Plasma processing apparatus and plasma processing method

Publications (2)

Publication Number Publication Date
JPH0774117A JPH0774117A (en) 1995-03-17
JP2626705B2 true JP2626705B2 (en) 1997-07-02

Family

ID=16288521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6192272A Expired - Lifetime JP2626705B2 (en) 1994-07-25 1994-07-25 Coating method

Country Status (1)

Country Link
JP (1) JP2626705B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945219B2 (en) * 1976-05-17 1984-11-05 株式会社日立製作所 wafer processing equipment
JPS54153740A (en) * 1978-05-25 1979-12-04 Ulvac Corp Continuous vacuum treatment apparatus
JPS5578524A (en) * 1978-12-10 1980-06-13 Shunpei Yamazaki Manufacture of semiconductor device
JPH06192273A (en) * 1992-10-26 1994-07-12 Lederle Japan Ltd Carbapenem-3-carboxylic ester derivative

Also Published As

Publication number Publication date
JPH0774117A (en) 1995-03-17

Similar Documents

Publication Publication Date Title
US4543267A (en) Method of making a non-single-crystalline semi-conductor layer on a substrate
US6204197B1 (en) Semiconductor device, manufacturing method, and system
US6413794B1 (en) Method of forming photovoltaic element
JPH0370367B2 (en)
JPH08195348A (en) Semiconductor device manufacturing equipment
JP2626705B2 (en) Coating method
JP3069682B2 (en) How to clean the reaction chamber
JPH0831420B2 (en) Coating production equipment
JPH08241867A (en) Plasma treatment device and plasma treatment method
JPH0812848B2 (en) Semiconductor device manufacturing method
JPH0673348B2 (en) Cleaning method for plasma processing apparatus
JPH0673347B2 (en) Plasma processing device
JPH0524976A (en) Method for doping semiconductor and apparatus therefor
JPH0337730B2 (en)
TWI733229B (en) Method of forming a semiconductor structure and semiconductor structure
JPH11204813A (en) Manufacture of photoelectric converter
JP3100668B2 (en) Method for manufacturing photovoltaic element
CN112908846B (en) Method for forming semiconductor structure and semiconductor structure
JPH06184755A (en) Method and device for forming deposition film
Takagi et al. Large area multi-zone type VHF-PCVD system for a-Si and/spl mu/c-Si deposition
JPH06177409A (en) Manufacture of thin film solar battery
JP2815711B2 (en) Thin-film semiconductor device manufacturing equipment
JPH0524977A (en) Method and device for doping semiconductor
CN117438491A (en) Silicon heterojunction solar cell preparation equipment
JPS62219970A (en) Manufacture of thin film semiconductor element