JPH0773800A - Field emission type cathode element - Google Patents
Field emission type cathode elementInfo
- Publication number
- JPH0773800A JPH0773800A JP29910693A JP29910693A JPH0773800A JP H0773800 A JPH0773800 A JP H0773800A JP 29910693 A JP29910693 A JP 29910693A JP 29910693 A JP29910693 A JP 29910693A JP H0773800 A JPH0773800 A JP H0773800A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- cathode
- field emission
- resistance
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は冷陰極として知られてい
る電界放出カソード素子に関するものであり、特に表示
装置のカソードに適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission cathode element known as a cold cathode, and is particularly suitable for application to a cathode of a display device.
【０００２】[0002]
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出するカソードを電界放出カソード（Fi
eld Emission Cathode）と呼んでいる。近年、半導体微
細加工技術を駆使して、ミクロンサイズの電界放出カソ
ードからなる面放出型の電界放出カソード素子を作成す
ることが可能となっており、電界放出カソード素子は蛍
光表示装置、ＣＲＴ、電子顕微鏡や電子ビーム装置に用
いられようとしている。2. Description of the Related Art The applied electric field on the surface of metal or semiconductor is reduced to 10
At about 9 [V / m], electrons pass through the barrier due to the tunnel effect, and electrons are emitted in vacuum even at room temperature.
This is called field emission, and a cathode that emits electrons based on this principle is called a field emission cathode (Fi
eld Emission Cathode). In recent years, it has been possible to make a surface emission type field emission cathode device composed of a field emission cathode of micron size by making full use of semiconductor microfabrication technology, and the field emission cathode device is used for a fluorescent display device, a CRT, an electronic device. It is about to be used in microscopes and electron beam devices.
【０００３】図１１に、その一例であるエミッタとカソ
ード間に抵抗層を有するスピント（Ｓｐｉｎｄｔ）型と
呼ばれる電界放出カソード（以下、ＦＥＣと記す）素子
の斜視図を示す。この図において、基板７１上にカソー
ド７２が形成されており、カソード７２の上には抵抗層
７３が形成されている。そして、この抵抗層７３上にコ
ーン状のエミッタ７６が形成されている。さらに、カソ
ード７２上に絶縁層７４を介してゲ−ト７５が設けられ
ており、ゲート７５の丸い開口部の中に設けられたコー
ン状のエミッタ７６の先端部分がゲートに開けられた開
口部から臨んでいる。FIG. 11 is a perspective view of an example of a field emission cathode (hereinafter referred to as FEC) element called Spindt type having a resistance layer between the emitter and the cathode. In this figure, a cathode 72 is formed on a substrate 71, and a resistance layer 73 is formed on the cathode 72. A cone-shaped emitter 76 is formed on the resistance layer 73. Further, a gate 75 is provided on the cathode 72 via an insulating layer 74, and a tip portion of a cone-shaped emitter 76 provided in the round opening of the gate 75 is opened at the gate. Coming from.
【０００４】このエミッタ７６間のピッチは１０ミクロ
ン以下とすることが出来、このようなエミッタを数万な
いし数１０万個を１枚の基板７１上に設けることが出来
る。このＦＥＣ素子においては、ゲート・カソード間の
距離をサブミクロンとすることが出来るため、ゲート・
カソード間に僅か数１０ボルトの電圧ＶGEを印加するこ
とによりエミッタ７６から電子を放出することが出来
る。このようにして、エミッタ７６から放出された電子
は、ゲート７５上に離隔して正電圧ＶA の印加されたア
ノード７７により捕集することが出来る。また、アノー
ド７７に蛍光体を設けておくとＦＥＣ素子を用いた表示
装置を構成することが出来る。The pitch between the emitters 76 can be 10 μm or less, and tens of thousands to hundreds of thousands of such emitters can be provided on one substrate 71. In this FEC element, the distance between the gate and the cathode can be made submicron, so
Electrons can be emitted from the emitter 76 by applying a voltage V GE of only a few tens of volts between the cathodes. In this way, the electrons emitted from the emitter 76 can be separated on the gate 75 and collected by the anode 77 to which the positive voltage V A is applied. Further, if a fluorescent material is provided on the anode 77, a display device using an FEC element can be constructed.
【０００５】ところで、エミッタ７６の下に抵抗層７３
を設ける理由は次の通りである。一般的なＦＥＣにおい
てはコーン状のエミッタの先端とゲートとの距離がサブ
ミクロンという極めて短い距離とされていると共に、数
万個のエミッタが一枚の基板上に設けられるため、製造
の過程において塵埃等によりエミッタとゲートとが短絡
してしまうことがある。このように、ゲートとエミッタ
とのひとつでも短絡していると、カソードとゲートとが
短絡したことになるため、すべてのエミッタに電圧が印
加されなくなり動作不能のＦＥＣ素子となってしまって
いた。By the way, below the emitter 76, the resistance layer 73 is formed.
The reason for providing is as follows. In a general FEC, the distance between the tip of the cone-shaped emitter and the gate is set to an extremely short distance of submicron, and tens of thousands of emitters are provided on one substrate, so that in the manufacturing process. The emitter and gate may be short-circuited due to dust or the like. As described above, if even one of the gate and the emitter is short-circuited, the cathode and the gate are short-circuited, so that no voltage is applied to all the emitters, resulting in an inoperable FEC element.
【０００６】また、ＦＥＣの初期の動作時に局部的な脱
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードが破壊されることがあっ
た。さらに、多数のエミッタのうち電子の放出しやすい
エミッタから集中して電子が放出されやすいため、その
エミッタに電流が集中することになり、画面上に異常に
明るいスポットが発生することもあった。これらの動作
上の欠点を防止するために、従来は、上記ゲートとエミ
ッタとの間に抵抗層７３を設けるようにしているのであ
る。Further, local degassing occurs during the initial operation of the FEC, and this gas may cause discharge between the emitter and the gate or the anode, which causes a large current to flow into the cathode and destroy the cathode. There was an occasion. Further, among many emitters, electrons tend to be concentrated and emitted from the ones from which electrons are likely to be emitted, so that current is concentrated on the emitters, which may cause an abnormally bright spot on the screen. In order to prevent these operation defects, conventionally, the resistance layer 73 is provided between the gate and the emitter.
【０００７】すなわち、図１１に示すように、抵抗層７
３によりカソード７２の電流が抑制されるため、カソー
ド７２が破壊されることがない。また、あるエミッタに
電流が集中した場合はそのエミッタに設けられた抵抗層
７３の電圧降下が大きくなるため、そのエミッタ電位が
上昇し、そのゲート・カソード間の電圧が下降するよう
になる。そのため、エミッタ電流が低下しエミッタ電流
の集中を防止することができるようになる。したがっ
て、抵抗層７３を設けることにより、ＦＥＣ素子の製造
上の歩留りが向上したり、安定な動作を行わせたりする
ことができるようになる。That is, as shown in FIG.
Since the current of the cathode 72 is suppressed by 3, the cathode 72 is not destroyed. Further, when the current is concentrated on a certain emitter, the voltage drop of the resistance layer 73 provided on the emitter increases, so that the emitter potential increases and the voltage between the gate and the cathode decreases. Therefore, the emitter current is reduced and the concentration of the emitter current can be prevented. Therefore, by providing the resistance layer 73, the manufacturing yield of the FEC element can be improved, and stable operation can be performed.
【０００８】しかしながら、図１１に示すＦＥＣ素子で
は抵抗層を基板全面に設けているため、エミッタ間を分
離独立して動作させることが困難となり、クロストーク
を発生しやすくなる。このクロストークはＦＥＣ素子を
用いた表示装置においては、漏れ発光又はリーク電流と
して現れるようになる。このようなクロストークを防止
するためには、画素毎にエミッタを分離独立して動作で
きるようにすることが必要となる。However, in the FEC element shown in FIG. 11, since the resistance layer is provided on the entire surface of the substrate, it is difficult to operate the emitters independently of each other, and crosstalk is likely to occur. This crosstalk appears as leakage light emission or leakage current in the display device using the FEC element. In order to prevent such crosstalk, it is necessary to separately operate the emitter for each pixel.
【０００９】そこで、カソードをストライプ状として複
数に分離し、その上にエミッタを設けるＦＥＣ素子が提
案されており、このようなＦＥＣ素子を図１２に示す。
この図において、ガラス等の基板８１の上にストライプ
状のカソードライン８２が複数本形成されている。この
カソードライン８２が形成された基板８１の上には抵抗
層８３が蒸着され、この抵抗層８３をエッチングするこ
とによりカソードライン８２上にのみ抵抗層８３を形成
している。Therefore, there has been proposed an FEC element in which the cathode is divided into a plurality of stripes and an emitter is provided thereon, and such an FEC element is shown in FIG.
In this figure, a plurality of striped cathode lines 82 are formed on a substrate 81 such as glass. A resistance layer 83 is deposited on the substrate 81 on which the cathode line 82 is formed, and the resistance layer 83 is formed only on the cathode line 82 by etching the resistance layer 83.
【００１０】さらに、抵抗層８３の上から基板８１上に
絶縁層８４を蒸着し、その上にゲートライン８５を蒸着
している。そして、ゲートライン８５と絶縁層８４に設
けた開口部内にエミッタ８６を形成することにより、こ
のエミッタ８６を抵抗層８３上に形成するようにしてい
る。上記ゲートライン８５もストライプ状に形成されて
おり、カソードライン８２とゲートライン８５とで各画
素に対応する複数のエミッタ８６によるアレイを走査す
ることが出来るようにされている。Further, an insulating layer 84 is vapor-deposited on the substrate 81 from above the resistance layer 83, and a gate line 85 is vapor-deposited thereon. Then, the emitter 86 is formed in the opening provided in the gate line 85 and the insulating layer 84 so that the emitter 86 is formed on the resistance layer 83. The gate line 85 is also formed in a stripe shape so that the cathode line 82 and the gate line 85 can scan an array of a plurality of emitters 86 corresponding to each pixel.
【００１１】なお、絶縁層８４は二酸化シリコン（Ｓｉ
Ｏ2 ）が一般に用いられており、抵抗層８３の材料とし
てはＳｎＯ2 ，Ｉｎ2 Ｏ3 ，Ｆｅ2 Ｏ3 ，ＺｎＯ，アモ
ルファスシリコン等が用いられている。さらに、カソー
ドとゲートの導体材料としてはＴｉ，Ｃｒ，Ｎｂ，Ｍ
ｏ，Ｗ等が、エミッタの材料としてはＭｏを用いるのが
一般的である。The insulating layer 84 is made of silicon dioxide (Si
O 2 ) is generally used, and SnO 2 , In 2 O 3 , Fe 2 O 3 , ZnO, amorphous silicon or the like is used as the material of the resistance layer 83. Further, the cathode and gate conductor materials include Ti, Cr, Nb, and M.
Generally, Mo is used as a material for the emitters such as o and W.
【００１２】図１２に示すＦＥＣ素子を用いた表示装置
の例を図１３に示す。この図において、ガラス等の基板
８１の上にカソードライン８２及びその上に抵抗層８３
が形成され、このカソードライン８２に直交するように
ゲートライン８５が形成されている。また、ゲートライ
ン８５とカソードライン８２とが交差する部分に複数の
エミッタ８６からなるアレイが形成されている。このエ
ミッタ８６のアレイは画素に対応している。なお、この
図においては絶縁層８４は図示されていないが、抵抗層
８３の上にゲートライン８５と絶縁するよう形成されて
いる。また、９１は複数のカソードライン８２を順次駆
動するカソード駆動回路、９２は複数のゲートラインを
駆動するゲート駆動回路、９３は蛍光体の設けられたア
ノード８７を駆動する駆動回路である。FIG. 13 shows an example of a display device using the FEC element shown in FIG. In this figure, a cathode line 82 and a resistance layer 83 are formed on a substrate 81 such as glass.
Is formed, and a gate line 85 is formed so as to be orthogonal to the cathode line 82. Further, an array of a plurality of emitters 86 is formed at the intersection of the gate line 85 and the cathode line 82. This array of emitters 86 corresponds to pixels. Although the insulating layer 84 is not shown in this figure, it is formed on the resistance layer 83 so as to be insulated from the gate line 85. Further, 91 is a cathode drive circuit that sequentially drives a plurality of cathode lines 82, 92 is a gate drive circuit that drives a plurality of gate lines, and 93 is a drive circuit that drives an anode 87 provided with a phosphor.
【００１３】図１３に示す表示装置において、例えばカ
ソードライン８２の１本がカソード駆動回路９１により
駆動されており、この時ゲートライン８５に画像データ
が印加されていると、この画像データにより制御された
１本のカソードライン上の画像がアノード８７に表示さ
れる。従って、カソードライン８２を順次駆動すると共
にゲートライン８５に順次画像データを印加するように
すると、アノード８７に画像を表示することが出来る。In the display device shown in FIG. 13, if one of the cathode lines 82 is driven by the cathode drive circuit 91 and image data is applied to the gate line 85 at this time, it is controlled by this image data. The image on the other cathode line is displayed on the anode 87. Therefore, by sequentially driving the cathode line 82 and sequentially applying image data to the gate line 85, an image can be displayed on the anode 87.
【００１４】[0014]
【発明が解決しようとする課題】ところで、図１１に示
すＦＥＣ素子においてはカソードを分離して複数本設け
ても、抵抗層によりカソード間が接続されてしまうた
め、カソード間のクロストークが生じる。このクロスト
ークを防止するには抵抗層のパターニングを行う必要が
あるが、抵抗層のパターニングを行って図１２に示すよ
うなＦＥＣ素子とすると、カソードライン８２と抵抗層
８３とを足した厚さの段差がその表面に生じるため、Ｆ
ＥＣ素子の表面の段差が大きなものとなってしまう。す
ると、ＦＥＣ素子を高電圧で動作させた場合、この段差
のエッジ部で絶縁破壊が起こりＦＥＣ素子が破壊される
恐れが生じると云う問題点があった。そこで、本発明は
ＦＥＣ素子の表面の段差を大きくすることなく抵抗層の
パターニングを行ったのと同じ作用のＦＥＣ素子を提供
することを目的としている。By the way, in the FEC element shown in FIG. 11, even if a plurality of cathodes are provided separately, the cathodes are connected by the resistance layer, so that crosstalk occurs between the cathodes. In order to prevent this crosstalk, it is necessary to pattern the resistance layer. However, if the resistance layer is patterned to form an FEC element as shown in FIG. 12, the cathode line 82 and the resistance layer 83 have a total thickness. Since there is a level difference on the surface, F
The step on the surface of the EC element becomes large. Then, when the FEC element is operated at a high voltage, there is a problem that dielectric breakdown may occur at the edge portion of this step and the FEC element may be destroyed. Therefore, an object of the present invention is to provide an FEC element having the same action as that of patterning a resistance layer without increasing the level difference on the surface of the FEC element.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するため
に、本発明のＦＥＣ素子は不純物をドープした高抵抗値
を有するアモルファスシリコンの絶縁層を抵抗層に替え
て形成し、この絶縁層のうちエミッタの形成される部分
のみを、例えばレーザによりアニールすることにより絶
縁層の低抵抗化を局部的に行うようにしたものである。In order to achieve the above object, the FEC element of the present invention is formed by replacing an insulating layer of an impurity-doped amorphous silicon having a high resistance value with a resistance layer. Among them, only the portion where the emitter is formed is annealed by, for example, a laser to locally reduce the resistance of the insulating layer.
【００１６】[0016]
【作用】本発明によれば、抵抗層を形成する絶縁層をパ
ターニングすることなく抵抗層をエミッタの形成される
部分のみに形成することが出来るため、ＦＥＣの表面の
段差をカソードラインの厚さの僅かな段差だけにするこ
とが出来る。さらに、アニールの程度により抵抗層の抵
抗値を任意の抵抗値に正確に制御することが出来る。According to the present invention, the resistance layer can be formed only in the portion where the emitter is formed without patterning the insulating layer forming the resistance layer. It is possible to make only a slight step. Furthermore, the resistance value of the resistance layer can be accurately controlled to an arbitrary resistance value depending on the degree of annealing.
【００１７】[0017]
【実施例】本発明の第１実施例の電界放出カソード素子
の断面図を図１に示す。この図において、ガラス等の基
板１の上にストライプ状のカソードライン２を蒸着によ
り形成し、このカソードライン２が形成された基板１の
上に第１絶縁層３が形成されている。この第１絶縁層３
は不純物がドープされたアモルファスシリコンあるいは
ポリシリコンの膜からなり、カソードライン２の上に形
成した第１絶縁層３の部分は、後述するようにアニール
により低抵抗化されて抵抗領域４を形成している。1 is a sectional view of a field emission cathode device according to a first embodiment of the present invention. In this figure, stripe-shaped cathode lines 2 are formed on a substrate 1 made of glass or the like by vapor deposition, and a first insulating layer 3 is formed on the substrate 1 on which the cathode lines 2 are formed. This first insulating layer 3
Is a film of amorphous silicon or polysilicon doped with impurities, and a portion of the first insulating layer 3 formed on the cathode line 2 is reduced in resistance by annealing as described later to form a resistance region 4. ing.
【００１８】さらに、この第１の絶縁層３の上に第２絶
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４の上にのみ設けられるため、エミ
ッタ７も抵抗領域４上にのみ形成される。この電界放出
カソード素子によれば、第１絶縁層３のカソードライン
２の上の部分だけが局部的な抵抗領域４とされているた
め、後述するように第１絶縁層３をパターニングするこ
となく抵抗領域４を形成することができる。このため、
図示するように電界放出カソード素子の表面の段差をほ
ぼカソードライン２の厚さだけとすることができる。Further, a second insulating layer 5 and a gate line 6 are formed on the first insulating layer 3, and a large number of openings formed in the second insulating layer 5 and the gate line 6 are respectively formed. A cone-shaped emitter 7 is formed. Since the opening is provided only on the resistance region 4, the emitter 7 is also formed only on the resistance region 4. According to this field emission cathode device, only the portion of the first insulating layer 3 above the cathode line 2 is the local resistance region 4, so that the first insulating layer 3 is not patterned as described later. The resistance region 4 can be formed. For this reason,
As shown in the figure, the step difference on the surface of the field emission cathode device can be made almost equal to the thickness of the cathode line 2.
【００１９】図１に示す電界放出カソード素子の上面図
を図２に示す。この図において、点線で示すカソードラ
イン２と実線で示すゲートライン６とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ７からなるアレイが形成されている。このカソードラ
イン２とゲートライン６は上記図１３で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。A top view of the field emission cathode device shown in FIG. 1 is shown in FIG. In this figure, the cathode lines 2 shown by dotted lines and the gate lines 6 shown by solid lines are formed in a matrix, and an array consisting of a plurality of emitters 7 is formed at the intersection of the matrices. The cathode line 2 and the gate line 6 are respectively driven by the cathode drive circuit and the gate drive circuit as described in FIG.
【００２０】次に、第１絶縁層３のカソードライン２の
上の部分のみをアニールして低抵抗化する手段を図３に
示す。この図において、基板１の上にストライプ状のカ
ソードライン２を形成し、さらにその上から不純物をド
ープした第１絶縁層３を形成する。この状態において、
第１絶縁層３の上に図示するフォトマスク８を被せ、フ
ォトマスク８の上から例えばレーザを照射する。する
と、フォトマスク８を通過したレーザは第１絶縁層３の
カソードライン２上の第１絶縁層３にのみ照射され、こ
の部分の温度が瞬時に上昇する。このため、レーザの照
射された第１絶縁層３の部分がアニールされ、アニール
された部分の抵抗値が低下する。Next, FIG. 3 shows a means for reducing the resistance by annealing only the portion of the first insulating layer 3 above the cathode line 2. In this figure, stripe-shaped cathode lines 2 are formed on a substrate 1, and an impurity-doped first insulating layer 3 is further formed thereon. In this state,
The illustrated photomask 8 is covered on the first insulating layer 3, and, for example, a laser is irradiated from above the photomask 8. Then, the laser that has passed through the photomask 8 is irradiated only on the first insulating layer 3 on the cathode line 2 of the first insulating layer 3, and the temperature of this portion instantaneously rises. Therefore, the portion of the first insulating layer 3 irradiated with the laser is annealed, and the resistance value of the annealed portion is reduced.
【００２１】したがって、第１絶縁層３のカソードライ
ン２の上の部分のみを図１に示すように抵抗領域４とす
ることができる。なお、レーザとしては、ＸｅＣｌエキ
シマレーザ（波長λ＝３０８ｎｍ）を用いるのが好適で
ある。このときのレーザの照射時間は約０．１秒であ
る。また、レーザに変えてランプを用いてアニールして
も良い。さらに、第１絶縁層３は、減圧ＣＶＤ法、プラ
ズマＣＶＤ法、スパッタ蒸着法、電子ビーム蒸着法、抵
抗加熱蒸着法により形成されたアモルファスシリコンあ
るいはポリシリコンの膜により構成すればよい。この場
合、一般に使用されているスパッタ蒸着法またはプラズ
マＣＶＤ法で形成されたアモルファスシリコン膜の抵抗
値は約１０7 〜１０12Ωｃｍであるため、この抵抗値の
高いアモルファスシリコン膜を絶縁層として用いること
ができるのである。Therefore, only the portion of the first insulating layer 3 above the cathode line 2 can be used as the resistance region 4 as shown in FIG. Note that it is preferable to use a XeCl excimer laser (wavelength λ = 308 nm) as the laser. The irradiation time of the laser at this time is about 0.1 second. Further, instead of the laser, a lamp may be used for annealing. Furthermore, the first insulating layer 3 may be formed of a film of amorphous silicon or polysilicon formed by a low pressure CVD method, a plasma CVD method, a sputter deposition method, an electron beam deposition method, or a resistance heating deposition method. In this case, since the resistance value of the amorphous silicon film formed by the commonly used sputter deposition method or plasma CVD method is about 10 7 to 10 12 Ωcm, the amorphous silicon film having a high resistance value is used as the insulating layer. It is possible.
【００２２】そして、このような絶縁層にドープする不
純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等を
用いることが出来、このような不純物のドープされた絶
縁層をレーザによりアニールすると、低抵抗化されたア
モルファスシリコンあるいはポリシリコンの膜とするこ
とが出来る。この場合、レーザ照射条件により絶縁層の
抵抗値を１０1 〜１０6 Ωｃｍの任意の抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。As a material of the impurity doped into such an insulating layer, P, Bi, Ga, In, Tl or the like can be used, and when the insulating layer doped with such an impurity is annealed by a laser. A film of amorphous silicon or polysilicon with reduced resistance can be used. In this case, the resistance value of the insulating layer can be adjusted to an arbitrary resistance value of 10 1 to 10 6 Ωcm depending on the laser irradiation conditions. Therefore, the annealed portion of the insulating layer can be used as a resistor having a desired resistance value.
【００２３】また、カソードライン２の材料としては、
レーザが照射されて高温となっても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点材料を使用するようにする。な
お、第２絶縁層５としては、一般にＳｉＯ2 をスパッタ
する等により形成されるが、ＳｉＯ，ＳｉＮ等の透光性
の材料により第２絶縁層５を形成すれば、第２絶縁層５
の形成後にレーザを照射することも出来る。Further, as the material of the cathode line 2,
Material does not change even when the temperature is increased by laser irradiation N
A high melting point material such as b, Ta or W should be used. The second insulating layer 5 is generally formed by sputtering SiO 2 or the like. However, if the second insulating layer 5 is formed of a translucent material such as SiO or SiN, the second insulating layer 5 can be formed.
It is also possible to irradiate a laser after the formation of.
【００２４】次に、本発明の第２の電界放出カソード素
子の実施例を図４に示す。この図において、ガラス等の
透光性の基板１の上にストライプ状のカソードライン２
を蒸着により形成し、このカソードライン２が形成され
た基板１の上に第１絶縁層３が形成されている。この第
１絶縁層３は不純物がドープされたアモルファスシリコ
ンあるいはポリシリコンの膜からなり、カソードライン
２の上以外に形成された第１絶縁層の部分は後述するよ
うにアニールにより低抵抗化されて抵抗領域４を形成し
ている。Next, an embodiment of the second field emission cathode device of the present invention is shown in FIG. In this figure, a striped cathode line 2 is formed on a transparent substrate 1 such as glass.
Is formed by vapor deposition, and the first insulating layer 3 is formed on the substrate 1 on which the cathode line 2 is formed. The first insulating layer 3 is made of a film of amorphous silicon or polysilicon doped with impurities, and the portions of the first insulating layer formed on the portions other than the cathode lines 2 are made low in resistance by annealing as described later. The resistance region 4 is formed.
【００２５】さらに、この第１の絶縁層３の上に第２絶
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４にのみ設けられるため、エミッタ
７も抵抗領域４上にのみ形成される。この電界放出カソ
ード素子によれば、第１絶縁層３のカソードライン２の
間の部分だけが抵抗領域４とされているため、後述する
ように第１絶縁層３をパターニングすることなく局部的
な抵抗領域４を形成することができる。このため、図示
するように電界放出カソード素子の表面の段差をほぼカ
ソードライン２の厚さだけとすることができる。Further, a second insulating layer 5 and a gate line 6 are formed on the first insulating layer 3, and a large number of openings formed in the second insulating layer 5 and the gate line 6 are respectively formed. A cone-shaped emitter 7 is formed. Since the opening is provided only in the resistance region 4, the emitter 7 is also formed only in the resistance region 4. According to this field emission cathode device, only the portion of the first insulating layer 3 between the cathode lines 2 is the resistance region 4, so that the first insulating layer 3 is not locally patterned as will be described later. The resistance region 4 can be formed. Therefore, as shown in the drawing, the step difference on the surface of the field emission cathode element can be made substantially equal to the thickness of the cathode line 2.
【００２６】図４に示す電界放出カソード素子の上面図
を図５に示す。この図において、点線で示すカソードラ
イン２と実線で示すゲートライン６とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ７からなるアレイが形成されている。このカソードラ
イン２とゲートライン６は上記図１３で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。A top view of the field emission cathode device shown in FIG. 4 is shown in FIG. In this figure, the cathode lines 2 shown by dotted lines and the gate lines 6 shown by solid lines are formed in a matrix, and an array consisting of a plurality of emitters 7 is formed at the intersection of the matrices. The cathode line 2 and the gate line 6 are respectively driven by the cathode drive circuit and the gate drive circuit as described in FIG.
【００２７】次に、第１絶縁層３のカソードライン２の
間の部分のみをアニールして低抵抗化する手段を図６に
示す。この図において、基板１の上にストライプ状のカ
ソードライン２を形成し、さらにその上から不純物をド
ープした第１絶縁層３を形成する。この状態において、
カソードライン２をフォトマスクとして基板１の下から
第１絶縁層３に、例えばレーザを照射する。すると、カ
ソードライン２の間の部分を通過したレーザが第１絶縁
層３に照射され、照射された部分の温度が瞬時に上昇す
る。ここで、カソードライン２間の分離が必要な部分に
は、あらかじめストライプ状のマスク層を形成するよう
にしてカソードライン間の絶縁をとるようにする。FIG. 6 shows means for reducing the resistance by annealing only the portion of the first insulating layer 3 between the cathode lines 2. In this figure, stripe-shaped cathode lines 2 are formed on a substrate 1, and an impurity-doped first insulating layer 3 is further formed thereon. In this state,
The first insulating layer 3 is irradiated from below the substrate 1 with, for example, a laser using the cathode line 2 as a photomask. Then, the laser which has passed through the portion between the cathode lines 2 is irradiated on the first insulating layer 3, and the temperature of the irradiated portion instantly rises. Here, a stripe-shaped mask layer is formed in advance in a portion where the cathode lines 2 need to be separated so that the cathode lines are insulated from each other.
【００２８】このため、レーザの照射された第１絶縁層
３の部分がアニールされ、アニールされた絶縁層３の部
分の抵抗値が低下する。したがって、カソードライン２
の上以外の第１絶縁層３の部分のみを図４に示すように
抵抗領域４とすることができる。なお、レーザはＸｅＣ
ｌエキシマレーザ（波長λ＝３０８ｎｍ）を用いるのが
好適である。このときのレーザの照射時間は約０．１秒
である。また、レーザにに変えてランプを用いてアニー
ルしても良い。さらに、第１絶縁層３は、減圧ＣＶＤ
法、プラズマＣＶＤ法、スパッタ蒸着法、電子ビーム蒸
着法、抵抗加熱蒸着法により形成されたアモルファスシ
リコンあるいはポリシリコンの膜により構成されてい
る。Therefore, the portion of the first insulating layer 3 irradiated with the laser is annealed, and the resistance value of the annealed portion of the insulating layer 3 is reduced. Therefore, the cathode line 2
Only the portion of the first insulating layer 3 other than the above can be the resistance region 4 as shown in FIG. The laser is XeC
It is preferable to use an l-excimer laser (wavelength λ = 308 nm). The irradiation time of the laser at this time is about 0.1 second. Further, annealing may be performed using a lamp instead of the laser. Further, the first insulating layer 3 is formed by low pressure CVD.
Method, plasma CVD method, sputter vapor deposition method, electron beam vapor deposition method, resistance heating vapor deposition method, or an amorphous silicon or polysilicon film.
【００２９】ところで、一般に使用されるスパッタ蒸着
法またはプラズマＣＶＤ法の手段で形成されたアモルフ
ァスシリコンの膜の抵抗値は約１０7 〜１０12Ωｃｍで
あり、この膜は抵抗値が高いために絶縁層として用いる
ことができる。そして、このような絶縁層にドープする
不純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等
を用いることが出来、不純物のドープされた絶縁層をレ
ーザによりアニールすると、レーザ照射条件によるが絶
縁層の抵抗値を１０1 〜１０6Ωｃｍの抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。By the way, the resistance value of the film of amorphous silicon formed by means of the commonly used sputter deposition method or plasma CVD method is about 10 7 to 10 12 Ωcm, and this film is insulated because of its high resistance value. It can be used as a layer. Then, P, Bi, Ga, In, Tl or the like can be used as a material of the impurities to be doped into such an insulating layer, and when the impurity-doped insulating layer is annealed by a laser, it depends on laser irradiation conditions. The resistance value of the insulating layer can be adjusted to a resistance value of 10 1 to 10 6 Ωcm. Therefore, the annealed portion of the insulating layer can be used as a resistor having a desired resistance value.
【００３０】また、カソードライン２の材料としては、
レーザが照射されて高温となっても材質の変化しないＮ
ｂ，Ｔａ，Ｗ等の高融点材料を使用するようにする。と
ころで、図６に示す電界放出カソード素子においては、
カソードライン２の間を抵抗として用いるようにしたの
で、カソードライン２からエミッタ７までの抵抗領域４
の距離を長くすることができる。このため、容易に大き
な抵抗値を得ることができると共に、抵抗値の調整も容
易に行うことができるようになる。As the material of the cathode line 2,
Material does not change even when the temperature is increased by laser irradiation N
A high melting point material such as b, Ta or W should be used. By the way, in the field emission cathode device shown in FIG.
Since the space between the cathode lines 2 is used as a resistance, the resistance region 4 from the cathode line 2 to the emitter 7
The distance can be increased. Therefore, a large resistance value can be easily obtained, and the resistance value can be easily adjusted.
【００３１】本発明の第３実施例の電界放出カソード素
子の断面図を図７に示す。この図において、ガラス等の
透光性の基板１の上にコーン状のエミッタ７が形成され
る部分を取り囲む形で、例えば矩形の孔９を設けたスト
ライプ状のカソードライン２を蒸着およびパターニング
により形成し、このカソードライン２の上部にカソード
ライン２間の分離を行った第１絶縁層３が形成されてい
る。この第１絶縁層３は不純物がドープされたアモルフ
ァスシリコンあるいはポリシリコンの膜からなり、カソ
ードライン２の孔９内に形成された第１絶縁層３の部分
は、後述するようにアニールにより低抵抗化されて抵抗
領域４を形成している。FIG. 7 is a sectional view of the field emission cathode device according to the third embodiment of the present invention. In this figure, a striped cathode line 2 having, for example, a rectangular hole 9 is formed by vapor deposition and patterning so as to surround a portion where a cone-shaped emitter 7 is formed on a transparent substrate 1 such as glass. A first insulating layer 3 is formed and formed on the cathode line 2 so as to separate the cathode lines 2 from each other. The first insulating layer 3 is made of a film of amorphous silicon or polysilicon doped with impurities, and the portion of the first insulating layer 3 formed in the hole 9 of the cathode line 2 has a low resistance by annealing as described later. To form the resistance region 4.
【００３２】さらに、この第１の絶縁層３の上に第２絶
縁層５及びゲートライン６を形成し、第２絶縁層５及び
ゲートライン６に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ７が形成されている。なお、上
記開口部は抵抗領域４の上にのみ設けられるため、エミ
ッタ７も抵抗領域４上にのみ形成される。この電界放出
カソード素子によれば、第１絶縁層３のカソードライン
２に隣接する孔９内に位置する部分だけが局部的な抵抗
領域４とされているため、後述するように第１絶縁層３
を高精細にパターニングすることなく局部的な抵抗領域
４を形成することができる。また、図示するように電界
放出カソード素子の表面の段差をほぼカソードライン２
の厚さだけとすることができる。Further, the second insulating layer 5 and the gate line 6 are formed on the first insulating layer 3, and the multiple openings formed in the second insulating layer 5 and the gate line 6 are respectively formed. A cone-shaped emitter 7 is formed. Since the opening is provided only on the resistance region 4, the emitter 7 is also formed only on the resistance region 4. According to this field emission cathode device, only the portion of the first insulating layer 3 located inside the hole 9 adjacent to the cathode line 2 is the local resistance region 4, so that the first insulating layer will be described later. Three
The local resistance region 4 can be formed without highly precise patterning. In addition, as shown in the figure, the step difference on the surface of the field emission cathode device is formed substantially on the cathode line 2.
Can be only the thickness of.
【００３３】図７に示す電界放出カソード素子のストラ
イプ状のカソードライン２の構成を図８に示す。この図
に示すように、カソードライン２と一点鎖線で示すゲー
トライン６とがマトリクス状に形成されるが、カソード
ライン２とゲートライン６とが交差する部分において、
カソードライン２には複数の孔９がパターニングにより
形成される。この孔９は、例えば図示するように矩形状
の形状とされており、このカソードライン２が透光性の
基板１に直接蒸着等により形成されていることから、基
板１の下から光を照射すると、この光はカソードライン
２に形成された孔９を通って上方へ照射されるようにな
る。すなわち、孔９は透光部として作用する。The structure of the striped cathode lines 2 of the field emission cathode device shown in FIG. 7 is shown in FIG. As shown in this figure, the cathode lines 2 and the gate lines 6 indicated by alternate long and short dash lines are formed in a matrix, but at the intersections of the cathode lines 2 and the gate lines 6,
A plurality of holes 9 are formed in the cathode line 2 by patterning. The hole 9 has, for example, a rectangular shape as shown in the drawing, and since the cathode line 2 is directly formed on the translucent substrate 1 by vapor deposition or the like, light is emitted from below the substrate 1. Then, this light is emitted upward through the hole 9 formed in the cathode line 2. That is, the hole 9 acts as a light transmitting portion.
【００３４】次に、図９に図７に示す電界放出カソード
素子の上面図を示す。この図において、点線で示すカソ
ードライン２と実線で示すゲートライン６とは、前記の
通りマトリクス状に形成されており、マトリクスの交差
部の抵抗領域４上には複数のエミッタ７からなるアレイ
が形成されている。このカソードライン２とゲートライ
ン６は前記図１３で説明したようなカソード駆動回路及
びゲート駆動回路によりそれぞれ駆動される。Next, FIG. 9 shows a top view of the field emission cathode device shown in FIG. In this figure, the cathode line 2 shown by the dotted line and the gate line 6 shown by the solid line are formed in a matrix as described above, and an array of a plurality of emitters 7 is formed on the resistance region 4 at the intersection of the matrix. Has been formed. The cathode line 2 and the gate line 6 are respectively driven by the cathode drive circuit and the gate drive circuit as described in FIG.
【００３５】次に、カソードライン２に形成した孔９内
に位置する第１絶縁層３の部分のみをアニールして低抵
抗化する手段を図１０に示す。この図において、基板１
の上にストライプ状のカソードライン２を形成し、パタ
ーニングを行うことによりカソードライン２に複数の孔
９を形成する。さらに、その上から不純物をドープした
第１絶縁層３を形成する。この状態において、カソード
ライン２をフォトマスクとして基板１の下から第１絶縁
層３に、例えばレーザを照射する。すると、カソードラ
イン２に形成された孔９を通過したレーザが、前記孔９
に位置する第１絶縁層３に照射され、照射された部分の
温度が瞬時に上昇する。このため、レーザの照射された
前記第１絶縁層３の部分がアニールされ、アニールされ
た部分の抵抗値が低下する。なお、この場合カソードラ
イン２間の分離が必要な部分には、図示するように予め
第１絶縁層３をストライプ状に形成して、カソードライ
ン２間の絶縁をとるようにすればよい。Next, FIG. 10 shows means for reducing the resistance by annealing only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2. In this figure, the substrate 1
A plurality of holes 9 are formed in the cathode line 2 by forming a stripe-shaped cathode line 2 on the above and patterning it. Further, the first insulating layer 3 doped with impurities is formed thereon. In this state, the cathode line 2 is used as a photomask to irradiate the first insulating layer 3 from below the substrate 1 with, for example, a laser. Then, the laser beam that has passed through the hole 9 formed in the cathode line 2 is
The first insulating layer 3 located at is irradiated with the light, and the temperature of the irradiated portion instantly rises. Therefore, the portion of the first insulating layer 3 irradiated with the laser is annealed, and the resistance value of the annealed portion is reduced. In this case, as shown in the figure, the first insulating layer 3 may be formed in a stripe shape in advance in the portion where the cathode lines 2 need to be separated so as to insulate the cathode lines 2.
【００３６】したがって、第１絶縁層３のカソードライ
ン２に形成した孔９内に位置する部分のみを、図７に示
すように抵抗領域４とすることができる。なお、レーザ
としては、ＸｅＣｌエキシマレーザ（波長λ＝３０８ｎ
ｍ）を用いるのが好適である。このときのレーザの照射
時間は約０．１秒である。また、レーザに変えてランプ
を用いてアニールしても良い。さらに、第１絶縁層３
は、減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタ蒸着
法、電子ビーム蒸着法、抵抗加熱蒸着法により形成され
たアモルファスシリコンあるいはポリシリコンの膜によ
り構成されている。ところで、一般に使用されるスパッ
タ蒸着法またはプラズマＣＶＤ法で形成されたアモルフ
ァスシリコン膜の抵抗値は約１０7 〜１０12Ωｃｍであ
り、この膜は抵抗値が高いために絶縁層として用いるこ
とができる。Therefore, only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 can be used as the resistance region 4 as shown in FIG. The laser is a XeCl excimer laser (wavelength λ = 308n
It is preferred to use m). The irradiation time of the laser at this time is about 0.1 second. Further, instead of the laser, a lamp may be used for annealing. Furthermore, the first insulating layer 3
Is composed of a film of amorphous silicon or polysilicon formed by a low pressure CVD method, a plasma CVD method, a sputter deposition method, an electron beam deposition method, or a resistance heating deposition method. By the way, the resistance value of an amorphous silicon film formed by a commonly used sputter deposition method or plasma CVD method is about 10 7 to 10 12 Ωcm, and since this film has a high resistance value, it can be used as an insulating layer. .
【００３７】そして、このような絶縁層にドープする不
純物の材料としては、Ｐ，Ｂｉ，Ｇａ，Ｉｎ，Ｔｌ等を
用いることが出来、不純物のドープされた絶縁層をレー
ザによりアニールすると、レーザ照射条件によるが絶縁
層の抵抗値を１０1 〜１０6Ωｃｍの任意の抵抗値に調
節することができる。このため、アニールされた絶縁層
の部分を所望の抵抗値を有する抵抗として使用すること
ができるのである。また、カソードライン２の材料とし
ては、レーザが照射されて高温となっても材質の変化し
ないＮｂ，Ｔａ，Ｗ等の高融点材料を使用するようにす
る。As a material of impurities to be doped into such an insulating layer, P, Bi, Ga, In, Tl or the like can be used, and when the impurity-doped insulating layer is annealed by a laser, laser irradiation is performed. Depending on the conditions, the resistance value of the insulating layer can be adjusted to an arbitrary resistance value of 10 1 to 10 6 Ωcm. Therefore, the annealed portion of the insulating layer can be used as a resistor having a desired resistance value. Further, as the material of the cathode line 2, a high melting point material such as Nb, Ta, W or the like which does not change in material even when irradiated with a laser and becomes high temperature is used.
【００３８】ところで、図７に示す電界放出カソード素
子においては、カソードライン２に形成した孔９内の第
１絶縁層３を抵抗領域４としたため、孔９の枠部からエ
ミッタ７までの抵抗領域４の距離を長くすることができ
る。このため、容易に大きな抵抗値を得ることができる
と共に、抵抗値の調整も容易に行うことができるように
なる。また、カソードライン２とゲートライン６とを精
密に位置合わせすることにより、各エミッタ７の底部毎
に抵抗領域４を形成することもできる。By the way, in the field emission cathode device shown in FIG. 7, since the first insulating layer 3 in the hole 9 formed in the cathode line 2 is used as the resistance region 4, the resistance region from the frame portion of the hole 9 to the emitter 7 is formed. The distance of 4 can be lengthened. Therefore, a large resistance value can be easily obtained, and the resistance value can be easily adjusted. Further, by precisely aligning the cathode line 2 and the gate line 6, the resistance region 4 can be formed at each bottom of each emitter 7.
【００３９】なお、前記第３実施例の電界放出カソード
素子において、次のようにしてカソードライン２に形成
した孔９内に位置する第１絶縁層３の部分のみをアニー
ルして低抵抗化してもよい。まず、ストライプ状のカソ
ードライン２に複数の孔９を形成した後、基板１の上全
面に第１絶縁層３を形成する。この状態において、第１
絶縁層３の上に図３に示すようにフォトマスクを被せ、
フォトマスクの上から例えばレーザを照射する。する
と、フォトマスクを通過したレーザは第１絶縁層３のカ
ソードライン２に形成した孔９に位置する部分にのみ照
射され、この部分の温度が瞬時に上昇する。このため、
レーザの照射された第１絶縁層３が局部的にアニールさ
れ、アニールされた部分の抵抗値が低下する。In the field emission cathode device of the third embodiment, only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 is annealed to reduce the resistance. Good. First, after forming a plurality of holes 9 in the stripe-shaped cathode line 2, the first insulating layer 3 is formed on the entire upper surface of the substrate 1. In this state, the first
Cover the insulating layer 3 with a photomask as shown in FIG.
Laser, for example, is irradiated from above the photomask. Then, the laser that has passed through the photomask is irradiated only to the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2, and the temperature of this portion rises instantaneously. For this reason,
The first insulating layer 3 irradiated with the laser is locally annealed, and the resistance value of the annealed portion is reduced.
【００４０】このようにして、第１絶縁層３のカソード
ライン２に形成した孔９に位置する部分のみを図７に示
すように抵抗領域４とすることができる。この場合、フ
ォトマスクとしては、カソードライン２に形成した孔９
に対応する部分にだけ透孔部を設けるようにする。これ
により、カソードライン２間に形成されている第１絶縁
層３の部分はアニールされることがないため、前記のよ
うにカソードライン２間の第１絶縁層３を分離しなくて
もよいようになる。従って、この方法によれば、電界放
出カソード素子の表面の段差をカソードラインの厚さだ
けのわずかな段差とすることができる。In this way, only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 can be used as the resistance region 4 as shown in FIG. In this case, as the photomask, the holes 9 formed in the cathode line 2 are used.
The through hole is provided only in the portion corresponding to. As a result, the portion of the first insulating layer 3 formed between the cathode lines 2 is not annealed, so that the first insulating layer 3 between the cathode lines 2 need not be separated as described above. become. Therefore, according to this method, the level difference on the surface of the field emission cathode device can be made as small as the thickness of the cathode line.
【００４１】以上、本発明の電界放出カソード素子を説
明したが、図１、図４および図７に示す電界放出カソー
ド素子において、基板毎に行われるアニールによっても
抵抗領域の抵抗値を均一化することが出来るように、基
板の周辺部に第１の絶縁層の形成過程と同時にモニタ用
の絶縁層を形成し、このモニタ用の絶縁層の抵抗値を検
出しながらアニールを行い、所望の抵抗値がモニタ用の
絶縁層から得られたときにアニールを終了するようにす
れば、均一化された抵抗値の抵抗領域を有する電界放出
カソード素子を製造することが出来る。Although the field emission cathode device of the present invention has been described above, in the field emission cathode device shown in FIGS. 1, 4 and 7, the resistance value of the resistance region is made uniform even by annealing performed for each substrate. In order to achieve the desired resistance, a monitor insulating layer is formed at the same time as the formation of the first insulating layer on the peripheral portion of the substrate, and annealing is performed while detecting the resistance value of this monitor insulating layer. If the annealing is terminated when the value is obtained from the insulating layer for monitoring, it is possible to manufacture a field emission cathode device having a resistance region having a uniform resistance value.
【００４２】また、図１、図４及び図７に示した電界放
出カソード素子を真空容器等に封止して用いるのが一般
的であり、さらに、ゲートの上に離隔して放出された電
子を捕集する蛍光体の塗布されたアノードを設けておけ
ば、電界放出カソード素子を用いた表示装置とすること
が出来る。Further, the field emission cathode device shown in FIGS. 1, 4 and 7 is generally used by being sealed in a vacuum container or the like, and further, the electrons emitted separately above the gate are emitted. A display device using a field emission cathode element can be provided by providing an anode coated with a phosphor that collects the.
【００４３】[0043]
【発明の効果】本発明のＦＥＣ素子は以上のように構成
したので、例えばレーザにより絶縁層の所望の部分をア
ニールして抵抗化することが出来るため、抵抗領域を形
成する絶縁層を高精度にパターニングすることなくカソ
ードとエミッタとの間に局部的な抵抗領域を形成するこ
とが出来る。また、絶縁層の高精度のパターニングを行
わないためＦＥＣ素子の表面の段差をカソードラインの
厚さの僅かな段差だけにすることが出来る。さらに、ア
ニールの程度より抵抗層の抵抗値を任意の抵抗値に正確
に制御することが出来る。Since the FEC element of the present invention is configured as described above, it is possible to anneal a desired portion of the insulating layer with a laser, for example, to make it resistant, and thus the insulating layer forming the resistance region can be formed with high accuracy. A local resistance region can be formed between the cathode and the emitter without patterning. Further, since the insulating layer is not patterned with high precision, the step on the surface of the FEC element can be made only a slight step in the thickness of the cathode line. Further, the resistance value of the resistance layer can be accurately controlled to an arbitrary resistance value depending on the degree of annealing.
【図１】本発明の電界放出カソード素子の第１実施例の
断面図である。FIG. 1 is a sectional view of a first embodiment of a field emission cathode device according to the present invention.
【図２】本発明の電界放出カソード素子の第１実施例の
上面図である。FIG. 2 is a top view of the first embodiment of the field emission cathode device of the present invention.
【図３】第１実施例において、部分的にアニールする手
段を示す図である。FIG. 3 is a diagram showing means for partially annealing in the first embodiment.
【図４】本発明の電界放出カソード素子の第２実施例の
断面図である。FIG. 4 is a sectional view of a second embodiment of the field emission cathode device of the present invention.
【図５】本発明の電界放出カソード素子の第２実施例の
上面図である。FIG. 5 is a top view of a second embodiment of the field emission cathode device of the present invention.
【図６】第２実施例において、部分的にアニールする手
段を示す図である。FIG. 6 is a diagram showing a means for partially annealing in the second embodiment.
【図７】本発明の電界放出カソード素子の第３実施例の
断面図である。FIG. 7 is a sectional view of a field emission cathode device according to a third embodiment of the present invention.
【図８】本発明の電界放出カソード素子の第３実施例の
カソードラインの構成を示す図である。FIG. 8 is a diagram showing a structure of a cathode line of a third embodiment of the field emission cathode device of the present invention.
【図９】本発明の電界放出カソード素子の第３実施例の
上面図である。FIG. 9 is a top view of a third embodiment of the field emission cathode device according to the present invention.
【図１０】第３実施例において、部分的にアニールする
手段を示す図である。FIG. 10 is a view showing means for partially annealing in the third embodiment.
【図１１】従来の電界放出カソード素子の斜視図であ
る。FIG. 11 is a perspective view of a conventional field emission cathode device.
【図１２】他の従来の電界放出カソードの断面図であ
る。FIG. 12 is a cross-sectional view of another conventional field emission cathode.
【図１３】従来の電界放出カソードを用いた表示装置の
斜視図である。FIG. 13 is a perspective view of a display device using a conventional field emission cathode.
１，７１，８１ 基板 ２，８２ カソードライン ３ 第１絶縁層 ４ 抵抗領域 ５ 第２絶縁層 ６，８５ ゲートライン ７，７６，８６ エミッタ ８ フォトマスク ９ 孔 ７２ カソード ７３，８３ 抵抗層 ７４，８４ 絶縁層 ７５ ゲート ７７，８７ アノード ９１ カソード駆動回路 ９２ ゲート駆動回路 ９３ アノード駆動回路 1, 71, 81 Substrate 2, 82 Cathode line 3 First insulating layer 4 Resistance region 5 Second insulating layer 6, 85 Gate line 7, 76, 86 Emitter 8 Photomask 9 Hole 72 Cathode 73, 83 Resistance layer 74, 84 Insulating layer 75 Gate 77,87 Anode 91 Cathode drive circuit 92 Gate drive circuit 93 Anode drive circuit
Claims (7)
のカソードと、 該カソードが形成された上記基板表面の全面に形成され
た第１の絶縁層と、 該第１の絶縁層の上に第２の絶縁層を介して形成された
ゲートと、 該ゲートと上記第２の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソードの上の第１の絶縁層上
にそれぞれ形成された複数のコーン状のエミッタからな
るエミッタアレイとを備える電界放出カソード素子にお
いて、 上記第１の絶縁層の、上記エミッタアレイが形成されて
いる上記カソード上の部分のみ抵抗化されていることを
特徴とする電界放出カソード素子。1. A plurality of striped cathodes formed on a substrate, a first insulating layer formed on the entire surface of the substrate on which the cathodes are formed, and a first insulating layer on the first insulating layer. A gate formed via a second insulating layer on the first insulating layer above the cathode and in the multiple openings provided in the gate and the second insulating layer. In a field emission cathode device including an emitter array formed of a plurality of cone-shaped emitters, only a portion of the first insulating layer on the cathode where the emitter array is formed is made resistive. A field emission cathode device characterized by the above.
のカソードと、 該カソードが形成された上記基板表面の全面に形成され
た第１の絶縁層と、 該第１の絶縁層の上に第２の絶縁層を介して形成された
ゲートと、 該ゲートと上記第２の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソード間の第１の絶縁層上に
それぞれ形成された複数のコーン状のエミッタからなる
エミッタアレイとを備える電界放出カソード素子におい
て、 上記第１の絶縁層の、上記エミッタアレイが形成されて
いる部分のみ抵抗化されていることを特徴とする電界放
出カソード素子。2. A plurality of striped cathodes formed on a substrate, a first insulating layer formed on the entire surface of the substrate on which the cathodes are formed, and on the first insulating layer. A gate formed through a second insulating layer on the first insulating layer between the gate and the plurality of openings provided in the second insulating layer and between the cathodes. A field emission cathode device comprising an emitter array formed of a plurality of cone-shaped emitters, characterized in that only a portion of the first insulating layer where the emitter array is formed is made resistive. Field emission cathode device.
する部分に複数の孔が設けられている複数本のストライ
プ状のカソードと、 上記基板表面の少なくともカソード上に形成された第１
の絶縁層と、 該第１の絶縁層の上に第２の絶縁層を介して形成された
上記ゲートと、 該ゲートと上記第２の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソードに形成された上記孔内
の第１の絶縁層上にそれぞれ形成された複数のコーン状
のエミッタからなるエミッタアレイとを備える電界放出
カソード素子において、 上記第１の絶縁層の、上記エミッタアレイが形成されて
いる上記カソードに形成された上記孔内の部分のみが抵
抗化されていることを特徴とする電界放出カソード素
子。3. A plurality of striped cathodes formed on a translucent substrate and having a plurality of holes at a portion intersecting with a gate; and a first cathode formed on at least the cathode on the surface of the substrate. 1
An insulating layer, a gate formed on the first insulating layer via a second insulating layer, and a plurality of openings provided in the gate and the second insulating layer, And a field emission cathode device comprising an emitter array formed of a plurality of cone-shaped emitters respectively formed on the first insulating layer in the hole formed in the cathode, wherein: A field emission cathode device characterized in that only a portion inside the hole formed in the cathode where the emitter array is formed is made resistant.
１の絶縁層の上からフォトマスクを介してレーザまたは
ランプ等の光線を照射することにより、上記第１の絶縁
層を抵抗化することを特徴とする請求項１あるいは３に
記載の電界放出カソード素子。4. After the formation of the first insulating layer, the first insulating layer is irradiated with a light beam such as a laser or a lamp through a photomask from above the first insulating layer to thereby resistance the first insulating layer. The field emission cathode device according to claim 1 or 3, wherein
基板の裏側からレーザまたはランプ等の光線を照射する
ことにより、上記第１の絶縁層を抵抗化することを特徴
とする請求項２あるいは３記載の電界放出カソード素
子。5. The resistance of the first insulating layer is obtained by irradiating a light beam such as a laser or a lamp from the back side of the substrate using the cathode conductor as a photomask. Field emission cathode device.
アモルファスシリコンあるいはポリシリコンの膜からな
ることを特徴とする請求項１ないし５のいずれかに記載
の電界放出カソード素子。6. The field emission cathode device according to claim 1, wherein the first insulating layer is made of an amorphous silicon film or a polysilicon film doped with impurities.
１０1 〜１×１０6 Ωｃｍとすることを特徴とする請求
項１ないし６のいずれかに記載の電界放出カソード素
子。7. The resistivity of the resistance region that has been made resistance is 1 ×
7. The field emission cathode device according to claim 1, wherein the field emission cathode device has a resistivity of 10 1 to 1 × 10 6 Ωcm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29910693A JP3267418B2 (en) | 1993-06-25 | 1993-11-05 | Field emission cathode device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-177562 | 1993-06-25 | ||
| JP17756293 | 1993-06-25 | ||
| JP29910693A JP3267418B2 (en) | 1993-06-25 | 1993-11-05 | Field emission cathode device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773800A true JPH0773800A (en) | 1995-03-17 |
| JP3267418B2 JP3267418B2 (en) | 2002-03-18 |
Family
ID=26498071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29910693A Expired - Fee Related JP3267418B2 (en) | 1993-06-25 | 1993-11-05 | Field emission cathode device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267418B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750247A1 (en) * | 1996-06-21 | 1997-12-26 | Nec Corp | Field emission cold cathode device |
| KR20020005795A (en) * | 2000-07-10 | 2002-01-18 | 구자홍 | Field emission device and manufacturing method thereof |
| GB2378569A (en) * | 2001-08-11 | 2003-02-12 | Univ Dundee | Field emission backplate and device |
| JP2005135590A (en) * | 2003-10-28 | 2005-05-26 | Sony Corp | Electron emitting element and its manufacturing method, and display device and its manufacturing method |
| JP2007052931A (en) * | 2005-08-15 | 2007-03-01 | Sony Corp | Cathode panel for cold-cathode field electron emission display device, as well as, cold cathode field electron emission display device |
| US7592191B2 (en) | 2001-08-11 | 2009-09-22 | The University Court Of The University Of Dundee | Field emission backplate |
| US8044596B2 (en) * | 2007-10-16 | 2011-10-25 | Futaba Corporation | Electron emissive element and display element |
-
1993
- 1993-11-05 JP JP29910693A patent/JP3267418B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750247A1 (en) * | 1996-06-21 | 1997-12-26 | Nec Corp | Field emission cold cathode device |
| KR20020005795A (en) * | 2000-07-10 | 2002-01-18 | 구자홍 | Field emission device and manufacturing method thereof |
| GB2378569A (en) * | 2001-08-11 | 2003-02-12 | Univ Dundee | Field emission backplate and device |
| GB2378569B (en) * | 2001-08-11 | 2006-03-22 | Univ Dundee | Improved field emission backplate |
| US7592191B2 (en) | 2001-08-11 | 2009-09-22 | The University Court Of The University Of Dundee | Field emission backplate |
| JP2005135590A (en) * | 2003-10-28 | 2005-05-26 | Sony Corp | Electron emitting element and its manufacturing method, and display device and its manufacturing method |
| JP4507557B2 (en) * | 2003-10-28 | 2010-07-21 | ソニー株式会社 | Method for manufacturing electron-emitting device and method for manufacturing display device |
| JP2007052931A (en) * | 2005-08-15 | 2007-03-01 | Sony Corp | Cathode panel for cold-cathode field electron emission display device, as well as, cold cathode field electron emission display device |
| US8044596B2 (en) * | 2007-10-16 | 2011-10-25 | Futaba Corporation | Electron emissive element and display element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3267418B2 (en) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225561B1 (en) | Field emission type electron source | |
| US6144144A (en) | Patterned resistor suitable for electron-emitting device | |
| US6201343B1 (en) | Electron-emitting device having large control openings in specified, typically centered, relationship to focus openings | |
| US6008576A (en) | Flat display and process for producing cathode plate for use in flat display | |
| JPH0729484A (en) | Field emission cathode having focusing electrode, and its manufacture | |
| KR20050071480A (en) | Barrier metal layer for a carbon nanotube flat panel display | |
| US5378182A (en) | Self-aligned process for gated field emitters | |
| US20050275338A1 (en) | Field emission display and fabrication method | |
| KR100235212B1 (en) | A field emission cathode and maunfacture thereof | |
| US5920151A (en) | Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor | |
| US5719466A (en) | Field emission display provided with repair capability of defects | |
| JP3267418B2 (en) | Field emission cathode device | |
| JP3066573B2 (en) | Field emission display device | |
| JP3409468B2 (en) | Particle emission device, field emission device, and manufacturing method thereof | |
| JP2737618B2 (en) | Field emission type electron source | |
| US6013974A (en) | Electron-emitting device having focus coating that extends partway into focus openings | |
| JP3239285B2 (en) | Method of manufacturing field emission cathode | |
| JP3269236B2 (en) | Field emission type electron source | |
| JP2000067736A (en) | Electron emission element, its manufacture, and display device using the same | |
| JP3223650B2 (en) | Field emission cathode | |
| JP2743794B2 (en) | Field emission cathode and method of manufacturing field emission cathode | |
| US7105992B2 (en) | Field emission device having insulated column lines and method of manufacture | |
| JP2000123713A (en) | Electron emitting element, its manufacture and display device using it | |
| JP2000348601A (en) | Electron emitting source and manufacture thereof, and display device using electron emitting source | |
| US6163103A (en) | Field emission type cold cathode and electron tube |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011212 |
|
| LAPS | Cancellation because of no payment of annual fees |