JP3267418B2 - Field emission cathode device - Google Patents

Field emission cathode device

Info

Publication number
JP3267418B2
JP3267418B2 JP29910693A JP29910693A JP3267418B2 JP 3267418 B2 JP3267418 B2 JP 3267418B2 JP 29910693 A JP29910693 A JP 29910693A JP 29910693 A JP29910693 A JP 29910693A JP 3267418 B2 JP3267418 B2 JP 3267418B2
Authority
JP
Japan
Prior art keywords
insulating layer
cathode
field emission
emission cathode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29910693A
Other languages
Japanese (ja)
Other versions
JPH0773800A (en
Inventor
茂生 伊藤
和佳 大津
照男 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP29910693A priority Critical patent/JP3267418B2/en
Publication of JPH0773800A publication Critical patent/JPH0773800A/en
Application granted granted Critical
Publication of JP3267418B2 publication Critical patent/JP3267418B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は冷陰極として知られてい
る電界放出カソード素子に関するものであり、特に表示
装置のカソードに適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission cathode device known as a cold cathode, and is particularly suitable for use as a cathode of a display device.

【0002】[0002]

【従来の技術】金属または半導体表面の印加電界を10
9 [V/m]程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出(Field Emission)と云い、このような
原理で電子を放出するカソードを電界放出カソード(Fi
eld Emission Cathode)と呼んでいる。近年、半導体微
細加工技術を駆使して、ミクロンサイズの電界放出カソ
ードからなる面放出型の電界放出カソード素子を作成す
ることが可能となっており、電界放出カソード素子は蛍
光表示装置、CRT、電子顕微鏡や電子ビーム装置に用
いられようとしている。
2. Description of the Related Art An electric field applied to a metal or semiconductor surface is 10
At about 9 [V / m], electrons pass through the barrier and emit electrons in a vacuum even at room temperature due to the tunnel effect.
This is called field emission, and a cathode that emits electrons based on such a principle is called a field emission cathode (Fi
eld Emission Cathode). In recent years, it has become possible to produce a surface emission type field emission cathode device comprising a micron-sized field emission cathode by making full use of semiconductor microfabrication technology. The field emission cathode device is a fluorescent display device, a CRT, and an electronic device. It is being used for microscopes and electron beam devices.

【0003】図11に、その一例であるエミッタとカソ
ード間に抵抗層を有するスピント(Spindt)型と
呼ばれる電界放出カソード(以下、FECと記す)素子
の斜視図を示す。この図において、基板71上にカソー
ド72が形成されており、カソード72の上には抵抗層
73が形成されている。そして、この抵抗層73上にコ
ーン状のエミッタ76が形成されている。さらに、カソ
ード72上に絶縁層74を介してゲ−ト75が設けられ
ており、ゲート75の丸い開口部の中に設けられたコー
ン状のエミッタ76の先端部分がゲートに開けられた開
口部から臨んでいる。
FIG. 11 is a perspective view of a field emission cathode (hereinafter referred to as FEC) device called Spindt type having a resistive layer between an emitter and a cathode. In this figure, a cathode 72 is formed on a substrate 71, and a resistance layer 73 is formed on the cathode 72. A cone-shaped emitter 76 is formed on the resistance layer 73. Further, a gate 75 is provided on the cathode 72 with an insulating layer 74 interposed therebetween, and an opening in which the tip of a cone-shaped emitter 76 provided in the round opening of the gate 75 is opened to the gate. It is coming from.

【0004】このエミッタ76間のピッチは10ミクロ
ン以下とすることが出来、このようなエミッタを数万な
いし数10万個を1枚の基板71上に設けることが出来
る。このFEC素子においては、ゲート・カソード間の
距離をサブミクロンとすることが出来るため、ゲート・
カソード間に僅か数10ボルトの電圧VGEを印加するこ
とによりエミッタ76から電子を放出することが出来
る。このようにして、エミッタ76から放出された電子
は、ゲート75上に離隔して正電圧VA の印加されたア
ノード77により捕集することが出来る。また、アノー
ド77に蛍光体を設けておくとFEC素子を用いた表示
装置を構成することが出来る。
The pitch between the emitters 76 can be set to 10 μm or less, and tens of thousands to hundreds of thousands of such emitters can be provided on one substrate 71. In this FEC element, since the distance between the gate and the cathode can be made submicron,
Electrons can be emitted from the emitter 76 by applying a voltage V GE of only several tens of volts between the cathodes. In this manner, the electrons emitted from the emitter 76 can be collected on the anode 77 to which the positive voltage VA is applied while being separated on the gate 75. If a phosphor is provided on the anode 77, a display device using an FEC element can be formed.

【0005】ところで、エミッタ76の下に抵抗層73
を設ける理由は次の通りである。一般的なFECにおい
てはコーン状のエミッタの先端とゲートとの距離がサブ
ミクロンという極めて短い距離とされていると共に、数
万個のエミッタが一枚の基板上に設けられるため、製造
の過程において塵埃等によりエミッタとゲートとが短絡
してしまうことがある。このように、ゲートとエミッタ
とのひとつでも短絡していると、カソードとゲートとが
短絡したことになるため、すべてのエミッタに電圧が印
加されなくなり動作不能のFEC素子となってしまって
いた。
Incidentally, a resistor layer 73 is provided under the emitter 76.
Is provided for the following reason. In a general FEC, the distance between the tip of the cone-shaped emitter and the gate is set to an extremely short distance of submicron, and tens of thousands of emitters are provided on one substrate. The emitter and the gate may be short-circuited by dust or the like. As described above, if any one of the gate and the emitter is short-circuited, it means that the cathode and the gate are short-circuited, so that no voltage is applied to all the emitters, and the FEC element becomes inoperable.

【0006】また、FECの初期の動作時に局部的な脱
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードが破壊されることがあっ
た。さらに、多数のエミッタのうち電子の放出しやすい
エミッタから集中して電子が放出されやすいため、その
エミッタに電流が集中することになり、画面上に異常に
明るいスポットが発生することもあった。これらの動作
上の欠点を防止するために、従来は、上記ゲートとエミ
ッタとの間に抵抗層73を設けるようにしているのであ
る。
Further, local degassing occurs during the initial operation of the FEC, and this gas may cause discharge between the emitter and the gate or the anode, so that a large current flows to the cathode and the cathode is destroyed. There was something. Furthermore, since electrons are likely to be concentrated and emitted from an emitter that easily emits electrons out of a large number of emitters, current is concentrated on the emitter and an abnormally bright spot may be generated on a screen. Conventionally, in order to prevent these disadvantages in operation, a resistance layer 73 is provided between the gate and the emitter.

【0007】すなわち、図11に示すように、抵抗層7
3によりカソード72の電流が抑制されるため、カソー
ド72が破壊されることがない。また、あるエミッタに
電流が集中した場合はそのエミッタに設けられた抵抗層
73の電圧降下が大きくなるため、そのエミッタ電位が
上昇し、そのゲート・カソード間の電圧が下降するよう
になる。そのため、エミッタ電流が低下しエミッタ電流
の集中を防止することができるようになる。したがっ
て、抵抗層73を設けることにより、FEC素子の製造
上の歩留りが向上したり、安定な動作を行わせたりする
ことができるようになる。
That is, as shown in FIG.
3, the current of the cathode 72 is suppressed, so that the cathode 72 is not broken. When a current is concentrated on a certain emitter, the voltage drop of the resistance layer 73 provided on the emitter increases, so that the emitter potential increases and the voltage between the gate and the cathode decreases. For this reason, the emitter current is reduced, and the concentration of the emitter current can be prevented. Therefore, by providing the resistance layer 73, it is possible to improve the production yield of the FEC element and perform a stable operation.

【0008】しかしながら、図11に示すFEC素子で
は抵抗層を基板全面に設けているため、エミッタ間を分
離独立して動作させることが困難となり、クロストーク
を発生しやすくなる。このクロストークはFEC素子を
用いた表示装置においては、漏れ発光又はリーク電流と
して現れるようになる。このようなクロストークを防止
するためには、画素毎にエミッタを分離独立して動作で
きるようにすることが必要となる。
However, in the FEC element shown in FIG. 11, since the resistive layer is provided on the entire surface of the substrate, it is difficult to operate the emitters separately and independently, and crosstalk is likely to occur. This crosstalk appears as leakage light emission or leakage current in a display device using an FEC element. In order to prevent such crosstalk, it is necessary to allow the emitter to operate independently for each pixel.

【0009】そこで、カソードをストライプ状として複
数に分離し、その上にエミッタを設けるFEC素子が提
案されており、このようなFEC素子を図12に示す。
この図において、ガラス等の基板81の上にストライプ
状のカソードライン82が複数本形成されている。この
カソードライン82が形成された基板81の上には抵抗
層83が蒸着され、この抵抗層83をエッチングするこ
とによりカソードライン82上にのみ抵抗層83を形成
している。
In view of the above, there has been proposed an FEC element in which a cathode is divided into a plurality of stripes and an emitter is provided thereon, and such an FEC element is shown in FIG.
In this figure, a plurality of stripe-shaped cathode lines 82 are formed on a substrate 81 made of glass or the like. A resistance layer 83 is deposited on the substrate 81 on which the cathode lines 82 are formed, and the resistance layer 83 is etched to form the resistance layers 83 only on the cathode lines 82.

【0010】さらに、抵抗層83の上から基板81上に
絶縁層84を蒸着し、その上にゲートライン85を蒸着
している。そして、ゲートライン85と絶縁層84に設
けた開口部内にエミッタ86を形成することにより、こ
のエミッタ86を抵抗層83上に形成するようにしてい
る。上記ゲートライン85もストライプ状に形成されて
おり、カソードライン82とゲートライン85とで各画
素に対応する複数のエミッタ86によるアレイを走査す
ることが出来るようにされている。
Further, an insulating layer 84 is deposited on the substrate 81 from above the resistance layer 83, and a gate line 85 is deposited thereon. Then, by forming an emitter 86 in an opening provided in the gate line 85 and the insulating layer 84, the emitter 86 is formed on the resistance layer 83. The gate line 85 is also formed in a stripe shape, and the cathode line 82 and the gate line 85 can scan an array of a plurality of emitters 86 corresponding to each pixel.

【0011】なお、絶縁層84は二酸化シリコン(Si
2 )が一般に用いられており、抵抗層83の材料とし
てはSnO2 ,In23 ,Fe23 ,ZnO,アモ
ルファスシリコン等が用いられている。さらに、カソー
ドとゲートの導体材料としてはTi,Cr,Nb,M
o,W等が、エミッタの材料としてはMoを用いるのが
一般的である。
The insulating layer 84 is made of silicon dioxide (Si)
O 2 ) is generally used, and SnO 2 , In 2 O 3 , Fe 2 O 3 , ZnO, amorphous silicon, or the like is used as a material of the resistance layer 83. Further, as the conductor material of the cathode and the gate, Ti, Cr, Nb, M
In general, Mo is used as the material of the emitter such as o and W.

【0012】図12に示すFEC素子を用いた表示装置
の例を図13に示す。この図において、ガラス等の基板
81の上にカソードライン82及びその上に抵抗層83
が形成され、このカソードライン82に直交するように
ゲートライン85が形成されている。また、ゲートライ
ン85とカソードライン82とが交差する部分に複数の
エミッタ86からなるアレイが形成されている。このエ
ミッタ86のアレイは画素に対応している。なお、この
図においては絶縁層84は図示されていないが、抵抗層
83の上にゲートライン85と絶縁するよう形成されて
いる。また、91は複数のカソードライン82を順次駆
動するカソード駆動回路、92は複数のゲートラインを
駆動するゲート駆動回路、93は蛍光体の設けられたア
ノード87を駆動する駆動回路である。
FIG. 13 shows an example of a display device using the FEC element shown in FIG. In this figure, a cathode line 82 is provided on a substrate 81 made of glass or the like, and a resistance layer 83 is provided thereon.
Are formed, and a gate line 85 is formed so as to be orthogonal to the cathode line 82. Further, an array including a plurality of emitters 86 is formed at a portion where the gate line 85 and the cathode line 82 intersect. This array of emitters 86 corresponds to a pixel. Although the insulating layer 84 is not shown in this figure, it is formed on the resistance layer 83 so as to be insulated from the gate line 85. Reference numeral 91 denotes a cathode drive circuit that sequentially drives the plurality of cathode lines 82, 92 denotes a gate drive circuit that drives the plurality of gate lines, and 93 denotes a drive circuit that drives the anode 87 provided with a phosphor.

【0013】図13に示す表示装置において、例えばカ
ソードライン82の1本がカソード駆動回路91により
駆動されており、この時ゲートライン85に画像データ
が印加されていると、この画像データにより制御された
1本のカソードライン上の画像がアノード87に表示さ
れる。従って、カソードライン82を順次駆動すると共
にゲートライン85に順次画像データを印加するように
すると、アノード87に画像を表示することが出来る。
In the display device shown in FIG. 13, for example, one of the cathode lines 82 is driven by a cathode drive circuit 91. At this time, if image data is applied to the gate line 85, the display is controlled by the image data. The image on the single cathode line is displayed on the anode 87. Accordingly, when the cathode lines 82 are sequentially driven and the image data is sequentially applied to the gate lines 85, an image can be displayed on the anode 87.

【0014】[0014]

【発明が解決しようとする課題】ところで、図11に示
すFEC素子においてはカソードを分離して複数本設け
ても、抵抗層によりカソード間が接続されてしまうた
め、カソード間のクロストークが生じる。このクロスト
ークを防止するには抵抗層のパターニングを行う必要が
あるが、抵抗層のパターニングを行って図12に示すよ
うなFEC素子とすると、カソードライン82と抵抗層
83とを足した厚さの段差がその表面に生じるため、F
EC素子の表面の段差が大きなものとなってしまう。す
ると、FEC素子を高電圧で動作させた場合、この段差
のエッジ部で絶縁破壊が起こりFEC素子が破壊される
恐れが生じると云う問題点があった。そこで、本発明は
FEC素子の表面の段差を大きくすることなく抵抗層の
パターニングを行ったのと同じ作用のFEC素子を提供
することを目的としている。
By the way, in the FEC element shown in FIG. 11, even if a plurality of cathodes are provided separately from each other, cross-talk between the cathodes occurs because the cathodes are connected by the resistance layer. In order to prevent this crosstalk, it is necessary to pattern the resistance layer. However, when the resistance layer is patterned to obtain an FEC element as shown in FIG. 12, a thickness obtained by adding the cathode line 82 and the resistance layer 83 Is formed on the surface, so that F
The step on the surface of the EC element becomes large. Then, when the FEC element is operated at a high voltage, there is a problem that the dielectric breakdown occurs at the edge of the step and the FEC element may be destroyed. Accordingly, it is an object of the present invention to provide an FEC element having the same function as performing patterning of a resistance layer without increasing the level difference on the surface of the FEC element.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に、本発明のFEC素子は不純物をドープした高抵抗値
を有するアモルファスシリコンの絶縁層を抵抗層に替え
て形成し、この絶縁層のうちエミッタの形成される部分
のみを、例えばレーザによりアニールすることにより絶
縁層の低抵抗化を局部的に行うようにしたものである。
In order to achieve the above object, the FEC element of the present invention is formed by replacing an impurity-doped amorphous silicon insulating layer having a high resistance value with a resistive layer, Of these, only the portion where the emitter is formed is annealed by, for example, a laser to locally reduce the resistance of the insulating layer.

【0016】[0016]

【作用】本発明によれば、抵抗層を形成する絶縁層をパ
ターニングすることなく抵抗層をエミッタの形成される
部分のみに形成することが出来るため、FECの表面の
段差をカソードラインの厚さの僅かな段差だけにするこ
とが出来る。さらに、アニールの程度により抵抗層の抵
抗値を任意の抵抗値に正確に制御することが出来る。
According to the present invention, the resistive layer can be formed only in the portion where the emitter is formed without patterning the insulating layer forming the resistive layer, so that the step on the surface of the FEC is reduced by the thickness of the cathode line. Can be made only a slight step. Further, the resistance value of the resistance layer can be accurately controlled to an arbitrary resistance value depending on the degree of annealing.

【0017】[0017]

【実施例】本発明の第1実施例の電界放出カソード素子
の断面図を図1に示す。この図において、ガラス等の基
板1の上にストライプ状のカソードライン2を蒸着によ
り形成し、このカソードライン2が形成された基板1の
上に第1絶縁層3が形成されている。この第1絶縁層3
は不純物がドープされたアモルファスシリコンあるいは
ポリシリコンの膜からなり、カソードライン2の上に形
成した第1絶縁層3の部分は、後述するようにアニール
により低抵抗化されて抵抗領域4を形成している。
1 is a sectional view of a field emission cathode device according to a first embodiment of the present invention. In this figure, a stripe-shaped cathode line 2 is formed on a substrate 1 made of glass or the like by vapor deposition, and a first insulating layer 3 is formed on the substrate 1 on which the cathode line 2 is formed. This first insulating layer 3
Is made of an amorphous silicon or polysilicon film doped with an impurity. The portion of the first insulating layer 3 formed on the cathode line 2 is reduced in resistance by annealing to form a resistance region 4 as described later. ing.

【0018】さらに、この第1の絶縁層3の上に第2絶
縁層5及びゲートライン6を形成し、第2絶縁層5及び
ゲートライン6に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ7が形成されている。なお、上
記開口部は抵抗領域4の上にのみ設けられるため、エミ
ッタ7も抵抗領域4上にのみ形成される。この電界放出
カソード素子によれば、第1絶縁層3のカソードライン
2の上の部分だけが局部的な抵抗領域4とされているた
め、後述するように第1絶縁層3をパターニングするこ
となく抵抗領域4を形成することができる。このため、
図示するように電界放出カソード素子の表面の段差をほ
ぼカソードライン2の厚さだけとすることができる。
Further, a second insulating layer 5 and a gate line 6 are formed on the first insulating layer 3, and a plurality of openings formed in the second insulating layer 5 and the gate line 6 respectively have A cone-shaped emitter 7 is formed. Since the opening is provided only on the resistance region 4, the emitter 7 is also formed only on the resistance region 4. According to this field emission cathode device, only the portion of the first insulating layer 3 above the cathode line 2 is the local resistance region 4, so that the first insulating layer 3 is not patterned as described later. The resistance region 4 can be formed. For this reason,
As shown in the drawing, the step on the surface of the field emission cathode device can be made substantially only the thickness of the cathode line 2.

【0019】図1に示す電界放出カソード素子の上面図
を図2に示す。この図において、点線で示すカソードラ
イン2と実線で示すゲートライン6とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ7からなるアレイが形成されている。このカソードラ
イン2とゲートライン6は上記図13で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。
FIG. 2 shows a top view of the field emission cathode device shown in FIG. In this figure, a cathode line 2 indicated by a dotted line and a gate line 6 indicated by a solid line are formed in a matrix, and an array of a plurality of emitters 7 is formed at the intersection of the matrix. The cathode line 2 and the gate line 6 are respectively driven by the cathode drive circuit and the gate drive circuit described with reference to FIG.

【0020】次に、第1絶縁層3のカソードライン2の
上の部分のみをアニールして低抵抗化する手段を図3に
示す。この図において、基板1の上にストライプ状のカ
ソードライン2を形成し、さらにその上から不純物をド
ープした第1絶縁層3を形成する。この状態において、
第1絶縁層3の上に図示するフォトマスク8を被せ、フ
ォトマスク8の上から例えばレーザを照射する。する
と、フォトマスク8を通過したレーザは第1絶縁層3の
カソードライン2上の第1絶縁層3にのみ照射され、こ
の部分の温度が瞬時に上昇する。このため、レーザの照
射された第1絶縁層3の部分がアニールされ、アニール
された部分の抵抗値が低下する。
FIG. 3 shows a means for lowering the resistance by annealing only the portion of the first insulating layer 3 above the cathode line 2. In this figure, a stripe-shaped cathode line 2 is formed on a substrate 1, and a first insulating layer 3 doped with impurities is formed thereon. In this state,
The illustrated photomask 8 is placed on the first insulating layer 3 and, for example, a laser is irradiated from above the photomask 8. Then, the laser that has passed through the photomask 8 is applied only to the first insulating layer 3 on the cathode line 2 of the first insulating layer 3, and the temperature of this portion instantaneously rises. Therefore, the portion of the first insulating layer 3 irradiated with the laser is annealed, and the resistance of the annealed portion is reduced.

【0021】したがって、第1絶縁層3のカソードライ
ン2の上の部分のみを図1に示すように抵抗領域4とす
ることができる。なお、レーザとしては、XeClエキ
シマレーザ(波長λ=308nm)を用いるのが好適で
ある。このときのレーザの照射時間は約0.1秒であ
る。また、レーザに変えてランプを用いてアニールして
も良い。さらに、第1絶縁層3は、減圧CVD法、プラ
ズマCVD法、スパッタ蒸着法、電子ビーム蒸着法、抵
抗加熱蒸着法により形成されたアモルファスシリコンあ
るいはポリシリコンの膜により構成すればよい。この場
合、一般に使用されているスパッタ蒸着法またはプラズ
マCVD法で形成されたアモルファスシリコン膜の抵抗
値は約107 〜1012Ωcmであるため、この抵抗値の
高いアモルファスシリコン膜を絶縁層として用いること
ができるのである。
Therefore, only the portion of the first insulating layer 3 above the cathode line 2 can be the resistance region 4 as shown in FIG. Note that it is preferable to use a XeCl excimer laser (wavelength λ = 308 nm) as the laser. The laser irradiation time at this time is about 0.1 second. Alternatively, annealing may be performed using a lamp instead of laser. Further, the first insulating layer 3 may be formed of an amorphous silicon or polysilicon film formed by a low pressure CVD method, a plasma CVD method, a sputter deposition method, an electron beam deposition method, or a resistance heating deposition method. In this case, the amorphous silicon film formed by a commonly used sputter deposition method or plasma CVD method has a resistance value of about 10 7 to 10 12 Ωcm, and thus the amorphous silicon film having a high resistance value is used as an insulating layer. You can do it.

【0022】そして、このような絶縁層にドープする不
純物の材料としては、P,Bi,Ga,In,Tl等を
用いることが出来、このような不純物のドープされた絶
縁層をレーザによりアニールすると、低抵抗化されたア
モルファスシリコンあるいはポリシリコンの膜とするこ
とが出来る。この場合、レーザ照射条件により絶縁層の
抵抗値を101 〜106 Ωcmの任意の抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。
P, Bi, Ga, In, Tl, or the like can be used as a material of an impurity to be doped into such an insulating layer. When the insulating layer doped with such an impurity is annealed by a laser, And a low-resistance amorphous silicon or polysilicon film. In this case, the resistance value of the insulating layer can be adjusted to an arbitrary resistance value of 10 1 to 10 6 Ωcm depending on the laser irradiation conditions. Therefore, the portion of the annealed insulating layer can be used as a resistor having a desired resistance value.

【0023】また、カソードライン2の材料としては、
レーザが照射されて高温となっても材質の変化しないN
b,Ta,W等の高融点材料を使用するようにする。な
お、第2絶縁層5としては、一般にSiO2 をスパッタ
する等により形成されるが、SiO,SiN等の透光性
の材料により第2絶縁層5を形成すれば、第2絶縁層5
の形成後にレーザを照射することも出来る。
The material of the cathode line 2 is as follows.
The material does not change even if the temperature is increased by laser irradiation.
High melting point materials such as b, Ta and W are used. The second insulating layer 5 is generally formed by sputtering SiO 2 or the like. However, if the second insulating layer 5 is formed of a light-transmitting material such as SiO or SiN, the second insulating layer 5 is formed.
Laser irradiation may be performed after the formation.

【0024】次に、本発明の第2の電界放出カソード素
子の実施例を図4に示す。この図において、ガラス等の
透光性の基板1の上にストライプ状のカソードライン2
を蒸着により形成し、このカソードライン2が形成され
た基板1の上に第1絶縁層3が形成されている。この第
1絶縁層3は不純物がドープされたアモルファスシリコ
ンあるいはポリシリコンの膜からなり、カソードライン
2の上以外に形成された第1絶縁層の部分は後述するよ
うにアニールにより低抵抗化されて抵抗領域4を形成し
ている。
Next, an embodiment of the second field emission cathode device of the present invention is shown in FIG. In this figure, a stripe-shaped cathode line 2 is formed on a transparent substrate 1 such as glass.
Is formed by vapor deposition, and a first insulating layer 3 is formed on the substrate 1 on which the cathode lines 2 are formed. The first insulating layer 3 is made of an amorphous silicon or polysilicon film doped with an impurity, and a portion of the first insulating layer formed other than on the cathode line 2 is reduced in resistance by annealing as described later. The resistance region 4 is formed.

【0025】さらに、この第1の絶縁層3の上に第2絶
縁層5及びゲートライン6を形成し、第2絶縁層5及び
ゲートライン6に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ7が形成されている。なお、上
記開口部は抵抗領域4にのみ設けられるため、エミッタ
7も抵抗領域4上にのみ形成される。この電界放出カソ
ード素子によれば、第1絶縁層3のカソードライン2の
間の部分だけが抵抗領域4とされているため、後述する
ように第1絶縁層3をパターニングすることなく局部的
な抵抗領域4を形成することができる。このため、図示
するように電界放出カソード素子の表面の段差をほぼカ
ソードライン2の厚さだけとすることができる。
Further, a second insulating layer 5 and a gate line 6 are formed on the first insulating layer 3, and a number of openings formed in the second insulating layer 5 and the gate line 6 respectively have A cone-shaped emitter 7 is formed. Since the opening is provided only in the resistance region 4, the emitter 7 is also formed only on the resistance region 4. According to this field emission cathode device, since only the portion of the first insulating layer 3 between the cathode lines 2 is the resistance region 4, the first insulating layer 3 is locally patterned without being patterned as described later. The resistance region 4 can be formed. For this reason, as shown in the figure, the step on the surface of the field emission cathode element can be made substantially equal to the thickness of the cathode line 2.

【0026】図4に示す電界放出カソード素子の上面図
を図5に示す。この図において、点線で示すカソードラ
イン2と実線で示すゲートライン6とはマトリクス状に
形成されており、マトリクスの交差部には複数のエミッ
タ7からなるアレイが形成されている。このカソードラ
イン2とゲートライン6は上記図13で説明したような
カソード駆動回路及びゲート駆動回路によりそれぞれ駆
動される。
FIG. 5 is a top view of the field emission cathode device shown in FIG. In this figure, a cathode line 2 indicated by a dotted line and a gate line 6 indicated by a solid line are formed in a matrix, and an array of a plurality of emitters 7 is formed at the intersection of the matrix. The cathode line 2 and the gate line 6 are respectively driven by the cathode drive circuit and the gate drive circuit described with reference to FIG.

【0027】次に、第1絶縁層3のカソードライン2の
間の部分のみをアニールして低抵抗化する手段を図6に
示す。この図において、基板1の上にストライプ状のカ
ソードライン2を形成し、さらにその上から不純物をド
ープした第1絶縁層3を形成する。この状態において、
カソードライン2をフォトマスクとして基板1の下から
第1絶縁層3に、例えばレーザを照射する。すると、カ
ソードライン2の間の部分を通過したレーザが第1絶縁
層3に照射され、照射された部分の温度が瞬時に上昇す
る。ここで、カソードライン2間の分離が必要な部分に
は、あらかじめストライプ状のマスク層を形成するよう
にしてカソードライン間の絶縁をとるようにする。
Next, means for lowering the resistance by annealing only the portion of the first insulating layer 3 between the cathode lines 2 is shown in FIG. In this figure, a stripe-shaped cathode line 2 is formed on a substrate 1, and a first insulating layer 3 doped with impurities is formed thereon. In this state,
The first insulating layer 3 is irradiated with, for example, a laser from below the substrate 1 using the cathode line 2 as a photomask. Then, the laser that has passed through the portion between the cathode lines 2 is irradiated on the first insulating layer 3, and the temperature of the irradiated portion instantaneously rises. Here, a stripe-shaped mask layer is formed in advance in a portion where the separation between the cathode lines 2 is required, so that insulation between the cathode lines is obtained.

【0028】このため、レーザの照射された第1絶縁層
3の部分がアニールされ、アニールされた絶縁層3の部
分の抵抗値が低下する。したがって、カソードライン2
の上以外の第1絶縁層3の部分のみを図4に示すように
抵抗領域4とすることができる。なお、レーザはXeC
lエキシマレーザ(波長λ=308nm)を用いるのが
好適である。このときのレーザの照射時間は約0.1秒
である。また、レーザにに変えてランプを用いてアニー
ルしても良い。さらに、第1絶縁層3は、減圧CVD
法、プラズマCVD法、スパッタ蒸着法、電子ビーム蒸
着法、抵抗加熱蒸着法により形成されたアモルファスシ
リコンあるいはポリシリコンの膜により構成されてい
る。
For this reason, the portion of the first insulating layer 3 irradiated with the laser is annealed, and the resistance of the annealed portion of the insulating layer 3 is reduced. Therefore, the cathode line 2
Only the portion of the first insulating layer 3 other than the portion above the first insulating layer 3 can be the resistance region 4 as shown in FIG. The laser is XeC
It is preferable to use an excimer laser (wavelength λ = 308 nm). The laser irradiation time at this time is about 0.1 second. Alternatively, annealing may be performed using a lamp instead of laser. Further, the first insulating layer 3 is formed by low pressure CVD.
It is composed of a film of amorphous silicon or polysilicon formed by a plasma CVD method, a sputter deposition method, an electron beam deposition method, or a resistance heating deposition method.

【0029】ところで、一般に使用されるスパッタ蒸着
法またはプラズマCVD法の手段で形成されたアモルフ
ァスシリコンの膜の抵抗値は約107 〜1012Ωcmで
あり、この膜は抵抗値が高いために絶縁層として用いる
ことができる。そして、このような絶縁層にドープする
不純物の材料としては、P,Bi,Ga,In,Tl等
を用いることが出来、不純物のドープされた絶縁層をレ
ーザによりアニールすると、レーザ照射条件によるが絶
縁層の抵抗値を101 〜106Ωcmの抵抗値に調節す
ることができる。このため、アニールされた絶縁層の部
分を所望の抵抗値を有する抵抗として使用することがで
きるのである。
Incidentally, the resistance of an amorphous silicon film formed by means of a commonly used sputter deposition method or plasma CVD method is about 10 7 to 10 12 Ωcm, and since this film has a high resistance value, it is insulated. It can be used as a layer. P, Bi, Ga, In, Tl, or the like can be used as a material of an impurity to be doped into such an insulating layer. When an insulating layer doped with an impurity is annealed with a laser, it depends on laser irradiation conditions. The resistance value of the insulating layer can be adjusted to a resistance value of 10 1 to 10 6 Ωcm. Therefore, the portion of the annealed insulating layer can be used as a resistor having a desired resistance value.

【0030】また、カソードライン2の材料としては、
レーザが照射されて高温となっても材質の変化しないN
b,Ta,W等の高融点材料を使用するようにする。と
ころで、図6に示す電界放出カソード素子においては、
カソードライン2の間を抵抗として用いるようにしたの
で、カソードライン2からエミッタ7までの抵抗領域4
の距離を長くすることができる。このため、容易に大き
な抵抗値を得ることができると共に、抵抗値の調整も容
易に行うことができるようになる。
The material of the cathode line 2 is as follows.
The material does not change even if the temperature is increased by laser irradiation.
High melting point materials such as b, Ta and W are used. By the way, in the field emission cathode device shown in FIG.
Since a portion between the cathode lines 2 is used as a resistor, a resistance region 4 from the cathode line 2 to the emitter 7 is used.
Can be made longer. Therefore, a large resistance value can be easily obtained, and the resistance value can be easily adjusted.

【0031】本発明の第3実施例の電界放出カソード素
子の断面図を図7に示す。この図において、ガラス等の
透光性の基板1の上にコーン状のエミッタ7が形成され
る部分を取り囲む形で、例えば矩形の孔9を設けたスト
ライプ状のカソードライン2を蒸着およびパターニング
により形成し、このカソードライン2の上部にカソード
ライン2間の分離を行った第1絶縁層3が形成されてい
る。この第1絶縁層3は不純物がドープされたアモルフ
ァスシリコンあるいはポリシリコンの膜からなり、カソ
ードライン2の孔9内に形成された第1絶縁層3の部分
は、後述するようにアニールにより低抵抗化されて抵抗
領域4を形成している。
FIG. 7 is a sectional view of a field emission cathode device according to a third embodiment of the present invention. In this figure, for example, a striped cathode line 2 provided with a rectangular hole 9 is formed by vapor deposition and patterning so as to surround a portion where a cone-shaped emitter 7 is formed on a transparent substrate 1 such as glass. A first insulating layer 3 formed and separated from the cathode lines 2 is formed above the cathode lines 2. The first insulating layer 3 is made of an amorphous silicon or polysilicon film doped with an impurity. The portion of the first insulating layer 3 formed in the hole 9 of the cathode line 2 has a low resistance by annealing as described later. To form the resistance region 4.

【0032】さらに、この第1の絶縁層3の上に第2絶
縁層5及びゲートライン6を形成し、第2絶縁層5及び
ゲートライン6に作成された多数の開口部の中にはそれ
ぞれコーン状のエミッタ7が形成されている。なお、上
記開口部は抵抗領域4の上にのみ設けられるため、エミ
ッタ7も抵抗領域4上にのみ形成される。この電界放出
カソード素子によれば、第1絶縁層3のカソードライン
2に隣接する孔9内に位置する部分だけが局部的な抵抗
領域4とされているため、後述するように第1絶縁層3
を高精細にパターニングすることなく局部的な抵抗領域
4を形成することができる。また、図示するように電界
放出カソード素子の表面の段差をほぼカソードライン2
の厚さだけとすることができる。
Further, a second insulating layer 5 and a gate line 6 are formed on the first insulating layer 3, and a plurality of openings formed in the second insulating layer 5 and the gate line 6 respectively have A cone-shaped emitter 7 is formed. Since the opening is provided only on the resistance region 4, the emitter 7 is also formed only on the resistance region 4. According to this field emission cathode device, only the portion of the first insulating layer 3 located in the hole 9 adjacent to the cathode line 2 is the local resistance region 4, so that the first insulating layer 3 will be described later. 3
The resistive region 4 can be formed locally without highly precise patterning. Further, as shown in the figure, the step on the surface of the field emission cathode device is almost
Can be only the thickness.

【0033】図7に示す電界放出カソード素子のストラ
イプ状のカソードライン2の構成を図8に示す。この図
に示すように、カソードライン2と一点鎖線で示すゲー
トライン6とがマトリクス状に形成されるが、カソード
ライン2とゲートライン6とが交差する部分において、
カソードライン2には複数の孔9がパターニングにより
形成される。この孔9は、例えば図示するように矩形状
の形状とされており、このカソードライン2が透光性の
基板1に直接蒸着等により形成されていることから、基
板1の下から光を照射すると、この光はカソードライン
2に形成された孔9を通って上方へ照射されるようにな
る。すなわち、孔9は透光部として作用する。
FIG. 8 shows the configuration of the striped cathode line 2 of the field emission cathode device shown in FIG. As shown in this figure, a cathode line 2 and a gate line 6 indicated by a dashed line are formed in a matrix, and at a portion where the cathode line 2 and the gate line 6 intersect,
A plurality of holes 9 are formed in the cathode line 2 by patterning. The hole 9 has, for example, a rectangular shape as shown in the figure, and since the cathode line 2 is formed directly on the translucent substrate 1 by vapor deposition or the like, light is irradiated from below the substrate 1. Then, this light is irradiated upward through the hole 9 formed in the cathode line 2. That is, the hole 9 functions as a light transmitting portion.

【0034】次に、図9に図7に示す電界放出カソード
素子の上面図を示す。この図において、点線で示すカソ
ードライン2と実線で示すゲートライン6とは、前記の
通りマトリクス状に形成されており、マトリクスの交差
部の抵抗領域4上には複数のエミッタ7からなるアレイ
が形成されている。このカソードライン2とゲートライ
ン6は前記図13で説明したようなカソード駆動回路及
びゲート駆動回路によりそれぞれ駆動される。
Next, FIG. 9 shows a top view of the field emission cathode device shown in FIG. In this figure, a cathode line 2 indicated by a dotted line and a gate line 6 indicated by a solid line are formed in a matrix as described above, and an array composed of a plurality of emitters 7 is formed on the resistance region 4 at the intersection of the matrix. Is formed. The cathode line 2 and the gate line 6 are driven by the cathode drive circuit and the gate drive circuit as described with reference to FIG.

【0035】次に、カソードライン2に形成した孔9内
に位置する第1絶縁層3の部分のみをアニールして低抵
抗化する手段を図10に示す。この図において、基板1
の上にストライプ状のカソードライン2を形成し、パタ
ーニングを行うことによりカソードライン2に複数の孔
9を形成する。さらに、その上から不純物をドープした
第1絶縁層3を形成する。この状態において、カソード
ライン2をフォトマスクとして基板1の下から第1絶縁
層3に、例えばレーザを照射する。すると、カソードラ
イン2に形成された孔9を通過したレーザが、前記孔9
に位置する第1絶縁層3に照射され、照射された部分の
温度が瞬時に上昇する。このため、レーザの照射された
前記第1絶縁層3の部分がアニールされ、アニールされ
た部分の抵抗値が低下する。なお、この場合カソードラ
イン2間の分離が必要な部分には、図示するように予め
第1絶縁層3をストライプ状に形成して、カソードライ
ン2間の絶縁をとるようにすればよい。
Next, means for lowering the resistance by annealing only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 is shown in FIG. In this figure, substrate 1
A plurality of holes 9 are formed in the cathode line 2 by forming a stripe-shaped cathode line 2 thereon and performing patterning. Further, a first insulating layer 3 doped with impurities is formed thereon. In this state, the first insulating layer 3 is irradiated with, for example, a laser from below the substrate 1 using the cathode line 2 as a photomask. Then, the laser beam passing through the hole 9 formed in the cathode line 2 is
And the temperature of the irradiated portion instantaneously rises. Therefore, the portion of the first insulating layer 3 irradiated with the laser is annealed, and the resistance of the annealed portion is reduced. In this case, the first insulating layer 3 may be previously formed in a stripe shape at a portion where the separation between the cathode lines 2 is necessary as shown in the figure, so that the insulation between the cathode lines 2 may be obtained.

【0036】したがって、第1絶縁層3のカソードライ
ン2に形成した孔9内に位置する部分のみを、図7に示
すように抵抗領域4とすることができる。なお、レーザ
としては、XeClエキシマレーザ(波長λ=308n
m)を用いるのが好適である。このときのレーザの照射
時間は約0.1秒である。また、レーザに変えてランプ
を用いてアニールしても良い。さらに、第1絶縁層3
は、減圧CVD法、プラズマCVD法、スパッタ蒸着
法、電子ビーム蒸着法、抵抗加熱蒸着法により形成され
たアモルファスシリコンあるいはポリシリコンの膜によ
り構成されている。ところで、一般に使用されるスパッ
タ蒸着法またはプラズマCVD法で形成されたアモルフ
ァスシリコン膜の抵抗値は約107 〜1012Ωcmであ
り、この膜は抵抗値が高いために絶縁層として用いるこ
とができる。
Therefore, only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 can be the resistance region 4 as shown in FIG. As a laser, a XeCl excimer laser (wavelength λ = 308n)
It is preferred to use m). The laser irradiation time at this time is about 0.1 second. Alternatively, annealing may be performed using a lamp instead of laser. Further, the first insulating layer 3
Is composed of an amorphous silicon or polysilicon film formed by a low pressure CVD method, a plasma CVD method, a sputter deposition method, an electron beam deposition method, or a resistance heating deposition method. The resistance of an amorphous silicon film generally formed by a sputter deposition method or a plasma CVD method is about 10 7 to 10 12 Ωcm, and this film can be used as an insulating layer because of its high resistance value. .

【0037】そして、このような絶縁層にドープする不
純物の材料としては、P,Bi,Ga,In,Tl等を
用いることが出来、不純物のドープされた絶縁層をレー
ザによりアニールすると、レーザ照射条件によるが絶縁
層の抵抗値を101 〜106Ωcmの任意の抵抗値に調
節することができる。このため、アニールされた絶縁層
の部分を所望の抵抗値を有する抵抗として使用すること
ができるのである。また、カソードライン2の材料とし
ては、レーザが照射されて高温となっても材質の変化し
ないNb,Ta,W等の高融点材料を使用するようにす
る。
P, Bi, Ga, In, Tl, or the like can be used as the material of the impurity to be doped into the insulating layer. When the insulating layer doped with the impurity is annealed with a laser, the laser irradiation is performed. Depending on the conditions, the resistance value of the insulating layer can be adjusted to an arbitrary resistance value of 10 1 to 10 6 Ωcm. Therefore, the portion of the annealed insulating layer can be used as a resistor having a desired resistance value. In addition, as a material of the cathode line 2, a high melting point material such as Nb, Ta, W, or the like, whose material does not change even when it is irradiated with a laser and becomes hot, is used.

【0038】ところで、図7に示す電界放出カソード素
子においては、カソードライン2に形成した孔9内の第
1絶縁層3を抵抗領域4としたため、孔9の枠部からエ
ミッタ7までの抵抗領域4の距離を長くすることができ
る。このため、容易に大きな抵抗値を得ることができる
と共に、抵抗値の調整も容易に行うことができるように
なる。また、カソードライン2とゲートライン6とを精
密に位置合わせすることにより、各エミッタ7の底部毎
に抵抗領域4を形成することもできる。
In the field emission cathode device shown in FIG. 7, since the first insulating layer 3 in the hole 9 formed in the cathode line 2 is used as the resistance region 4, the resistance region from the frame of the hole 9 to the emitter 7 is formed. 4 can be lengthened. Therefore, a large resistance value can be easily obtained, and the resistance value can be easily adjusted. Further, by precisely aligning the cathode line 2 and the gate line 6, the resistance region 4 can be formed at each bottom of each emitter 7.

【0039】なお、前記第3実施例の電界放出カソード
素子において、次のようにしてカソードライン2に形成
した孔9内に位置する第1絶縁層3の部分のみをアニー
ルして低抵抗化してもよい。まず、ストライプ状のカソ
ードライン2に複数の孔9を形成した後、基板1の上全
面に第1絶縁層3を形成する。この状態において、第1
絶縁層3の上に図3に示すようにフォトマスクを被せ、
フォトマスクの上から例えばレーザを照射する。する
と、フォトマスクを通過したレーザは第1絶縁層3のカ
ソードライン2に形成した孔9に位置する部分にのみ照
射され、この部分の温度が瞬時に上昇する。このため、
レーザの照射された第1絶縁層3が局部的にアニールさ
れ、アニールされた部分の抵抗値が低下する。
In the field emission cathode device of the third embodiment, only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 is annealed to reduce the resistance as follows. Is also good. First, after forming a plurality of holes 9 in the striped cathode lines 2, the first insulating layer 3 is formed on the entire surface of the substrate 1. In this state, the first
A photomask is put on the insulating layer 3 as shown in FIG.
For example, a laser is irradiated from above the photomask. Then, the laser that has passed through the photomask is applied only to the portion of the first insulating layer 3 located at the hole 9 formed in the cathode line 2, and the temperature of this portion instantaneously rises. For this reason,
The first insulating layer 3 irradiated with the laser is locally annealed, and the resistance of the annealed portion decreases.

【0040】このようにして、第1絶縁層3のカソード
ライン2に形成した孔9に位置する部分のみを図7に示
すように抵抗領域4とすることができる。この場合、フ
ォトマスクとしては、カソードライン2に形成した孔9
に対応する部分にだけ透孔部を設けるようにする。これ
により、カソードライン2間に形成されている第1絶縁
層3の部分はアニールされることがないため、前記のよ
うにカソードライン2間の第1絶縁層3を分離しなくて
もよいようになる。従って、この方法によれば、電界放
出カソード素子の表面の段差をカソードラインの厚さだ
けのわずかな段差とすることができる。
In this way, only the portion of the first insulating layer 3 located in the hole 9 formed in the cathode line 2 can be made the resistance region 4 as shown in FIG. In this case, the holes 9 formed in the cathode line 2 are used as a photomask.
The through-holes are provided only in the portions corresponding to. As a result, since the portion of the first insulating layer 3 formed between the cathode lines 2 is not annealed, it is not necessary to separate the first insulating layer 3 between the cathode lines 2 as described above. become. Therefore, according to this method, the step on the surface of the field emission cathode device can be made a slight step corresponding to the thickness of the cathode line.

【0041】以上、本発明の電界放出カソード素子を説
明したが、図1、図4および図7に示す電界放出カソー
ド素子において、基板毎に行われるアニールによっても
抵抗領域の抵抗値を均一化することが出来るように、基
板の周辺部に第1の絶縁層の形成過程と同時にモニタ用
の絶縁層を形成し、このモニタ用の絶縁層の抵抗値を検
出しながらアニールを行い、所望の抵抗値がモニタ用の
絶縁層から得られたときにアニールを終了するようにす
れば、均一化された抵抗値の抵抗領域を有する電界放出
カソード素子を製造することが出来る。
The field emission cathode device of the present invention has been described above. In the field emission cathode devices shown in FIGS. 1, 4 and 7, the resistance value of the resistance region is made uniform by annealing performed for each substrate. A monitor insulating layer is formed simultaneously with the process of forming the first insulating layer on the periphery of the substrate, and annealing is performed while detecting the resistance value of the monitor insulating layer to obtain a desired resistance. If the annealing is completed when the value is obtained from the insulating layer for monitoring, a field emission cathode device having a resistance region having a uniform resistance value can be manufactured.

【0042】また、図1、図4及び図7に示した電界放
出カソード素子を真空容器等に封止して用いるのが一般
的であり、さらに、ゲートの上に離隔して放出された電
子を捕集する蛍光体の塗布されたアノードを設けておけ
ば、電界放出カソード素子を用いた表示装置とすること
が出来る。
In general, the field emission cathode device shown in FIGS. 1, 4 and 7 is used in a state sealed in a vacuum vessel or the like. If an anode coated with a fluorescent material is provided, a display device using a field emission cathode element can be obtained.

【0043】[0043]

【発明の効果】本発明のFEC素子は以上のように構成
したので、例えばレーザにより絶縁層の所望の部分をア
ニールして抵抗化することが出来るため、抵抗領域を形
成する絶縁層を高精度にパターニングすることなくカソ
ードとエミッタとの間に局部的な抵抗領域を形成するこ
とが出来る。また、絶縁層の高精度のパターニングを行
わないためFEC素子の表面の段差をカソードラインの
厚さの僅かな段差だけにすることが出来る。さらに、ア
ニールの程度より抵抗層の抵抗値を任意の抵抗値に正確
に制御することが出来る。
Since the FEC element of the present invention is constructed as described above, a desired portion of the insulating layer can be annealed by, for example, a laser to make it resistant, so that the insulating layer forming the resistance region can be formed with high precision. A local resistance region can be formed between the cathode and the emitter without patterning the resistive pattern. In addition, since the insulating layer is not patterned with high precision, the step on the surface of the FEC element can be reduced to a slight step of the thickness of the cathode line. Further, the resistance value of the resistance layer can be accurately controlled to an arbitrary resistance value depending on the degree of annealing.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電界放出カソード素子の第1実施例の
断面図である。
FIG. 1 is a sectional view of a first embodiment of a field emission cathode device according to the present invention.

【図2】本発明の電界放出カソード素子の第1実施例の
上面図である。
FIG. 2 is a top view of the first embodiment of the field emission cathode device of the present invention.

【図3】第1実施例において、部分的にアニールする手
段を示す図である。
FIG. 3 is a view showing means for partially annealing in the first embodiment.

【図4】本発明の電界放出カソード素子の第2実施例の
断面図である。
FIG. 4 is a sectional view of a second embodiment of the field emission cathode device of the present invention.

【図5】本発明の電界放出カソード素子の第2実施例の
上面図である。
FIG. 5 is a top view of a second embodiment of the field emission cathode device of the present invention.

【図6】第2実施例において、部分的にアニールする手
段を示す図である。
FIG. 6 is a view showing means for partially annealing in the second embodiment.

【図7】本発明の電界放出カソード素子の第3実施例の
断面図である。
FIG. 7 is a sectional view of a third embodiment of the field emission cathode device of the present invention.

【図8】本発明の電界放出カソード素子の第3実施例の
カソードラインの構成を示す図である。
FIG. 8 is a diagram showing a configuration of a cathode line of a third embodiment of the field emission cathode device of the present invention.

【図9】本発明の電界放出カソード素子の第3実施例の
上面図である。
FIG. 9 is a top view of a third embodiment of the field emission cathode device of the present invention.

【図10】第3実施例において、部分的にアニールする
手段を示す図である。
FIG. 10 is a view showing means for partially annealing in the third embodiment.

【図11】従来の電界放出カソード素子の斜視図であ
る。
FIG. 11 is a perspective view of a conventional field emission cathode device.

【図12】他の従来の電界放出カソードの断面図であ
る。
FIG. 12 is a cross-sectional view of another conventional field emission cathode.

【図13】従来の電界放出カソードを用いた表示装置の
斜視図である。
FIG. 13 is a perspective view of a display device using a conventional field emission cathode.

【符号の説明】 1,71,81 基板 2,82 カソードライン 3 第1絶縁層 4 抵抗領域 5 第2絶縁層 6,85 ゲートライン 7,76,86 エミッタ 8 フォトマスク 9 孔 72 カソード 73,83 抵抗層 74,84 絶縁層 75 ゲート 77,87 アノード 91 カソード駆動回路 92 ゲート駆動回路 93 アノード駆動回路DESCRIPTION OF SYMBOLS 1, 71, 81 Substrate 2, 82 Cathode line 3 First insulating layer 4 Resistive region 5 Second insulating layer 6, 85 Gate line 7, 76, 86 Emitter 8 Photo mask 9 Hole 72 Cathode 73, 83 Resistance layer 74, 84 Insulating layer 75 Gate 77, 87 Anode 91 Cathode drive circuit 92 Gate drive circuit 93 Anode drive circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−47296(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 1/304 H01J 9/02 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-47296 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01J 1/304 H01J 9/02

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に形成された複数本のストライプ状
のカソードと、 該カソードが形成された上記基板表面の全面に形成され
た第1の絶縁層と、 該第1の絶縁層の上に第2の絶縁層を介して形成された
ゲートと、 該ゲートと上記第2の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソードの上の第1の絶縁層上
にそれぞれ形成された複数のコーン状のエミッタからな
るエミッタアレイとを備える電界放出カソード素子にお
いて、 上記第1の絶縁層の、上記エミッタアレイが形成されて
いる上記カソード上の部分のみ抵抗化されて局部的な抵
抗領域が形成されていることを特徴とする電界放出カソ
ード素子。
A plurality of striped cathodes formed on a substrate; a first insulating layer formed on the entire surface of the substrate on which the cathodes are formed; A gate formed through a second insulating layer, a plurality of openings provided in the gate and the second insulating layer, and on a first insulating layer above the cathode. A field emission cathode device comprising: a plurality of cone-shaped emitters formed respectively; and a portion of the first insulating layer on the cathode on which the emitter array is formed, which is made resistive and has a local portion. Typical
A field emission cathode device, wherein an anti-region is formed .
【請求項2】基板上に形成された複数本のストライプ状
のカソードと、 該カソードが形成された上記基板表面の全面に形成され
た第1の絶縁層と、 該第1の絶縁層の上に第2の絶縁層を介して形成された
ゲートと、 該ゲートと上記第2の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソード間の第1の絶縁層上に
それぞれ形成された複数のコーン状のエミッタからなる
エミッタアレイとを備える電界放出カソード素子におい
て、 上記第1の絶縁層の、上記エミッタアレイが形成されて
いる部分のみ抵抗化されて局部的な抵抗領域が形成され
いることを特徴とする電界放出カソード素子。
2. A plurality of striped cathodes formed on a substrate; a first insulating layer formed on the entire surface of the substrate on which the cathodes are formed; A gate formed via a second insulating layer, and a plurality of gates formed in a plurality of openings provided in the gate and the second insulating layer and between the cathodes on the first insulating layer. A field emission cathode device comprising: an emitter array formed of a plurality of cone-shaped emitters; wherein only a portion of the first insulating layer where the emitter array is formed is made resistive, and a local resistance region is formed. Formed
Field emission cathode element characterized by being.
【請求項3】透光性の基板上に形成され、ゲートと交差
する部分に複数の孔が設けられている複数本のストライ
プ状のカソードと、 上記基板表面の少なくともカソード上に形成された第1
の絶縁層と、 該第1の絶縁層の上に第2の絶縁層を介して形成された
上記ゲートと、 該ゲートと上記第2の絶縁層に設けられた多数の開口部
内であって、かつ、上記カソードに形成された上記孔内
の第1の絶縁層上にそれぞれ形成された複数のコーン状
のエミッタからなるエミッタアレイとを備える電界放出
カソード素子において、 上記第1の絶縁層の、上記エミッタアレイが形成されて
いる上記カソードに形成された上記孔内の部分のみが抵
抗化されて局部的な抵抗領域が形成されていることを特
徴とする電界放出カソード素子。
3. A plurality of striped cathodes formed on a light-transmitting substrate and provided with a plurality of holes at portions intersecting the gates, and a plurality of striped cathodes formed on at least the cathodes on the substrate surface. 1
An insulating layer, a gate formed on the first insulating layer via a second insulating layer, and a plurality of openings provided in the gate and the second insulating layer, And an emitter array including a plurality of cone-shaped emitters respectively formed on the first insulating layer in the hole formed in the cathode, wherein the first insulating layer includes: A field emission cathode device, wherein only a portion in the hole formed in the cathode on which the emitter array is formed is made resistive to form a local resistance region .
【請求項4】上記第1の絶縁層を形成した後に、上記第
1の絶縁層の上からフォトマスクを介してレーザまたは
ランプ等の光線を照射することにより、上記第1の絶縁
層を抵抗化することを特徴とする請求項1あるいは3に
記載の電界放出カソード素子。
4. After forming the first insulating layer, the first insulating layer is irradiated with a light beam, such as a laser or a lamp, from above the first insulating layer via a photomask. 4. The field emission cathode device according to claim 1, wherein the field emission cathode device is formed.
【請求項5】上記カソードの導体をフォトマスクとして
基板の裏側からレーザまたはランプ等の光線を照射する
ことにより、上記第1の絶縁層を抵抗化することを特徴
とする請求項2あるいは3記載の電界放出カソード素
子。
5. The method according to claim 2, wherein the first insulating layer is made resistive by irradiating a light beam such as a laser or a lamp from the back side of the substrate using the cathode conductor as a photomask. Field emission cathode device.
【請求項6】上記第1の絶縁層が不純物のドープされた
アモルファスシリコンあるいはポリシリコンの膜からな
ることを特徴とする請求項1ないし5のいずれかに記載
の電界放出カソード素子。
6. A field emission cathode device according to claim 1, wherein said first insulating layer is made of an amorphous silicon or polysilicon film doped with impurities.
【請求項7】上記抵抗化された抵抗領域の抵抗率を1×
101 〜1×106 Ωcmとすることを特徴とする請求
項1ないし6のいずれかに記載の電界放出カソード素
子。
7. The resistance region having a resistance value of 1.times.
The field emission cathode device according to any one of claims 1 to 6, wherein the density is set to 10 1 to 1 × 10 6 Ωcm.
JP29910693A 1993-06-25 1993-11-05 Field emission cathode device Expired - Fee Related JP3267418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29910693A JP3267418B2 (en) 1993-06-25 1993-11-05 Field emission cathode device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-177562 1993-06-25
JP17756293 1993-06-25
JP29910693A JP3267418B2 (en) 1993-06-25 1993-11-05 Field emission cathode device

Publications (2)

Publication Number Publication Date
JPH0773800A JPH0773800A (en) 1995-03-17
JP3267418B2 true JP3267418B2 (en) 2002-03-18

Family

ID=26498071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29910693A Expired - Fee Related JP3267418B2 (en) 1993-06-25 1993-11-05 Field emission cathode device

Country Status (1)

Country Link
JP (1) JP3267418B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080004B2 (en) * 1996-06-21 2000-08-21 日本電気株式会社 Field emission cold cathode and method of manufacturing the same
KR20020005795A (en) * 2000-07-10 2002-01-18 구자홍 Field emission device and manufacturing method thereof
GB2378569B (en) * 2001-08-11 2006-03-22 Univ Dundee Improved field emission backplate
KR100730808B1 (en) 2001-08-11 2007-06-20 더 유니버시티 코트 오브 더 유니버시티 오브 던디 Field emission backplate, method of forming the backplate, and field emission device
JP4507557B2 (en) * 2003-10-28 2010-07-21 ソニー株式会社 Method for manufacturing electron-emitting device and method for manufacturing display device
JP4844041B2 (en) * 2005-08-15 2011-12-21 ソニー株式会社 Cathode panel for cold cathode field emission display and cold cathode field emission display
JP5074879B2 (en) * 2007-10-16 2012-11-14 双葉電子工業株式会社 Electron emitting device and display device

Also Published As

Publication number Publication date
JPH0773800A (en) 1995-03-17

Similar Documents

Publication Publication Date Title
US6201343B1 (en) Electron-emitting device having large control openings in specified, typically centered, relationship to focus openings
KR100225561B1 (en) Field emission type electron source
US6144144A (en) Patterned resistor suitable for electron-emitting device
US6008576A (en) Flat display and process for producing cathode plate for use in flat display
US5723052A (en) Soft luminescence of field emission display
JPH0729484A (en) Field emission cathode having focusing electrode, and its manufacture
KR20050071480A (en) Barrier metal layer for a carbon nanotube flat panel display
US20050275338A1 (en) Field emission display and fabrication method
KR100235212B1 (en) A field emission cathode and maunfacture thereof
US5880554A (en) Soft luminescence of field emission display
US5920151A (en) Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor
JP3267418B2 (en) Field emission cathode device
US5719466A (en) Field emission display provided with repair capability of defects
JP2001035423A (en) Cold cathode field electron emitting display device, cathode panel for it, and manufacture of the cathode panel
JP3409468B2 (en) Particle emission device, field emission device, and manufacturing method thereof
US6013974A (en) Electron-emitting device having focus coating that extends partway into focus openings
JP3239285B2 (en) Method of manufacturing field emission cathode
JP3269236B2 (en) Field emission type electron source
JP3223650B2 (en) Field emission cathode
JP2000067736A (en) Electron emission element, its manufacture, and display device using the same
JP2743794B2 (en) Field emission cathode and method of manufacturing field emission cathode
US7105992B2 (en) Field emission device having insulated column lines and method of manufacture
JP4204075B2 (en) Electron emission device with focusing coating and flat panel display device having the same
JP2000348601A (en) Electron emitting source and manufacture thereof, and display device using electron emitting source
JPH09219141A (en) Field emission element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011212

LAPS Cancellation because of no payment of annual fees