JPH077126A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH077126A
JPH077126A JP5146251A JP14625193A JPH077126A JP H077126 A JPH077126 A JP H077126A JP 5146251 A JP5146251 A JP 5146251A JP 14625193 A JP14625193 A JP 14625193A JP H077126 A JPH077126 A JP H077126A
Authority
JP
Japan
Prior art keywords
adhesive tape
sided adhesive
semiconductor device
insulating double
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5146251A
Other languages
English (en)
Inventor
Etsuo Yamada
悦夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5146251A priority Critical patent/JPH077126A/ja
Publication of JPH077126A publication Critical patent/JPH077126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイスに、絶縁性両面接着テープを
介して内部リードを熱圧着して形成する樹脂封止型半導
体装置において、半田耐熱性、耐湿性およびモールド樹
脂との密着性を向上するものである。 【構成】 絶縁性両面接着テープ13の、内部リード1
2が接着する周辺部を除いた部分に、複数個の貫通孔1
3aおよびスリット13bを設けたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プラスチックパッケー
ジ等、樹脂で封止された樹脂封止型半導体装置の構造に
関するものである。
【0002】
【従来の技術】従来、この種の装置は、デバイスの大型
化に伴い、パッケージ側端とデバイス取付部であるダイ
パットとの間の寸法が一段と狭くなる傾向にある。これ
は、デバイスサイズの大型化に対して、これを収納する
パッケージのサイズが規格化されているためである。そ
の結果、デバイスから電気的に接続する内部リードの引
回しの制限、外部リードの引抜き強度の低下、半田耐熱
性の低下が懸念される。
【0003】そこで、LOC(Lead On Chi
p)、COL(Chip On Lead)といった新
しい樹脂封止型半導体装置が提案されている。
【0004】図4は従来の樹脂封止型半導体装置を示す
平面図であり、図5は図4のA1−A2断面図である。
図において、1はデバイス、2は内部リード、3は絶縁
性両面接着テープ、4は外部リード、5はデバイス1に
設けた電極パッド、6は金線であり、この金線6は、こ
の電極パッド5と内部リード2とを電気的に接続する。
7は封止材である。
【0005】上記構成の樹脂封止型半導体装置は、ダイ
パッドがなく、内部リード2の下部とデバイス1の表面
との間に絶縁性両面接着テープ3を挟んで、熱圧着によ
って、両者を固着したものである。この構造は、上記し
た懸念に対して有効なものである。
【0006】
【発明が解決しようとする課題】しかしながら、上記構
造の装置では、(A)図6に示すように、内部リード2
の下面とデバイス1の表面との間を絶縁性両面接着テー
プ3を挟んで、熱圧着する際、内部リード2にしか荷重
を加えられないため、絶縁性両面接着テープ3を、デバ
イス1に熱圧着するとき、空気が閉じこめられて、逃げ
場がなく、デバイス表面の未接着部分8、およびデバイ
ス表面の内部リード2間の未接着部分9が生じること、
(B)特に、半田耐熱性での熱衝撃の際、外部リードか
らの熱伝導によって、内部リード2にも伝わる。特に、
絶縁性両面接着テープ3は、水分を吸湿し易いため、図
7に示すように、内部リード2下の絶縁性両面接着テー
プ3の接着剤3aに、ボイド10が発生する。これらの
未接着部分8、9およびボイド10は、絶縁性両面接着
テープ3の吸湿量が多かったり、未接着部分8、9に水
分がたまったり、熱衝撃が強い場合、図8に示すよう
に、パッケージクラック11を起したり、耐湿性が劣化
したりするなどの問題点があった。
【0007】本発明は、以上述べた絶縁性両面接着テー
プの未接着部分、内部リード下の絶縁性両面接着テープ
の接着剤にボイドが発生し、デバイス接着性、耐湿性、
半田耐熱性の劣化の問題点を除去するため、絶縁性両面
接着テープに複数個の貫通孔、あるいは、この貫通孔と
スリットを設けた優れた装置を提供することを目的とす
る。
【0008】
【課題を解決するための手段】本発明に係る樹脂封止型
半導体装置は、その絶縁性両面接着テープの、内部リー
ドが接着する周辺部を除いた部分に、複数個の貫通孔を
設けるものである。
【0009】また、本発明に係る樹脂封止型半導体装置
は、内部リードの先端部の接着面側にハーフエッチを設
け、絶縁性両面接着テープの、内部リードが接着する周
辺部を除いた部分に複数個の貫通孔を設け、この絶縁性
両面接着テープの周辺部で、かつ内部リードのハーフエ
ッチに対応した部分にスリットを設けたものである。
【0010】
【作用】本発明は、半田耐熱性、耐湿性およびモールド
樹脂との密着性を向上することができる。
【0011】
【実施例】図1は本発明に係る樹脂封止型半導体装置の
一実施例を示す平面図である。図において、12は内部
リードであり、この内部リード12の先端の下側には、
図2および図3に示すように、ハーフエッチ12aが形
成されている。13は絶縁性両面接着テープであり、こ
の絶縁性両面接着テープ13は、図2および図3に示す
ように、内部リード12で荷重されない場所に設けた複
数個の貫通孔13aと、前記内部リード12のハーフエ
ッチ12aに対向する部分に設けた複数個のスリット1
3bを備えている。
【0012】なお、上記絶縁性両面接着テープ13の貫
通孔13は、その大きさが大きい方がよく、かつ多数設
ける方がよいが、この絶縁性両面接着テープ13の貫通
孔は、パンチ装置で抜くため、孔径が大きく、かつ多数
設けると、絶縁性両面接着テープ13は変形を起し、た
わんでしまうので、適度の大きさの孔径と数にすること
は、もちろんである。
【0013】また、上記絶縁性両面接着テープ13のス
リット13bの大きさは、ワイヤボンディングを行なう
とき、金線6を内部リード12に熱圧着する際、荷重が
加えられるので、この荷重に耐えられる面積を残し、そ
れ以外の部分をスリット13bにするものである。
【0014】また、上記ハーフエッチ12aとスリット
13bによって形成される空間(図3参照)に、封止材
7が入り込むことができる。この場合、封止材7のフイ
ラーの大きさは、通常100μm前後であり、絶縁性両
面接着テープ13の厚さは、通常60〜80μmのた
め、ハーフエッチのないリードフレームを用いた場合、
スリット13bの中には封止材7が入り込まない。
【0015】この構成による樹脂封止型半導体装置は、
複数個の貫通孔13aと複数個のスリット13bを設け
た絶縁性両面接着テープ13を、デバイス1の表面に設
けたのち、この絶縁性両面接着テープ13の各スリット
13bに、内部リード12のハーフエッチ12aを対向
させて、この内部リード12を絶縁性両面接着テープ1
3に設け、デバイス1、絶縁性両面接着テープ13、内
部リード12を相互に熱圧着する。このため、デバイス
1の表面と絶縁性両面接着テープ13の間に、空気は閉
じ込められず、外へ逃がれるため、未接着部分をなくす
ことができる。そして、全体を封止材7で封止すると、
この封止材7は、絶縁性両面接着テープ13の貫通孔1
3aに入り込み、しかも、内部リード12のハーフエッ
チ12aと絶縁性両面接着テープ13のスリット13b
との間に入り込むことができる。このため、内部リード
12下の絶縁性両面接着テープ13の接着剤にボイドの
発生を防止することができる。
【0016】なお、上記の実施例では、絶縁性両面接着
テープ13の周辺部に設けたスリット13bの長さ(長
手方向)を複数個の内部リードに共通して設けたが、こ
れに限定せず、内部リードごとに設けてもよいことはも
ちろんである。
【0017】
【発明の効果】以上、詳細に説明したように、本発明に
係る樹脂封止型半導体装置によれば、絶縁性両面接着テ
ープに、複数の貫通孔および複数個のスリットを設け、
しかも、内部リードの先端で、上記スリットに対向する
部分に、ハーフエッチを設けたので、半導体デバイスと
の未接着部分がなくなり、しかも、ハーフエッチとスリ
ット間にモールド樹脂が入り込むためボイドの発生を防
止できる。このため、半田耐熱性および耐湿性が向上
し、モールド樹脂との密着性を向上することができるな
どの効果がある。
【図面の簡単な説明】
【図1】本発明に係る樹脂封止型半導体装置の一実施例
を示す平面図である。
【図2】図1の一部詳細な断面図である。
【図3】図2のスリットとハーフエッチの関係を示す斜
視図である。
【図4】従来の樹脂封止型半導体素子を示す平面図であ
る。
【図5】図4のA1−A2断面図である。
【図6】図4の未接着部分を示す平面図である。
【図7】図4の内部リード間の未接着部分を示す一部詳
細な断面図である。
【図8】図4に発生するパッケージクラックを示す一部
詳細な断面図である。
【符号の説明】
12 内部リード 12a ハーフエッチ 13 絶縁性両面接着テープ 13a 貫通孔 13b スリット

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体デバイスに、絶縁性両面接着テー
    プを介して内部リードを熱圧着して形成する樹脂封止型
    半導体装置において、 上記絶縁性両面接着テープの、内部リードが接着する周
    辺部を除いた部分に、複数個の貫通孔を設けることを特
    徴とする樹脂封止型半導体装置。
  2. 【請求項2】 半導体デバイスに、絶縁性両面接着テー
    プを介して内部リードを熱圧着して形成する樹脂封止型
    半導体装置において、 上記内部リードの先端部の接着面側にハーフエッチを設
    け、上記絶縁性両面接着テープの、内部リードが接着す
    る周辺部を除いた部分に、複数個の貫通孔を設け、この
    絶縁性両面接着テープの周辺部で、かつ上記内部リード
    のハーフエッチに対応した部分に、スリットを設けたこ
    とを特徴とする樹脂封止型半導体装置。
  3. 【請求項3】 上記スリットは、複数個の内部リードに
    共通して設けたことを特徴とする請求項2記載の樹脂封
    止型半導体装置。
JP5146251A 1993-06-17 1993-06-17 樹脂封止型半導体装置 Pending JPH077126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5146251A JPH077126A (ja) 1993-06-17 1993-06-17 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5146251A JPH077126A (ja) 1993-06-17 1993-06-17 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH077126A true JPH077126A (ja) 1995-01-10

Family

ID=15403519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146251A Pending JPH077126A (ja) 1993-06-17 1993-06-17 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH077126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604330B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604330B1 (ko) * 1999-04-13 2006-07-24 삼성테크윈 주식회사 아이 씨 카드용 집적회로 조립체

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US4937656A (en) Semiconductor device
US4984059A (en) Semiconductor device and a method for fabricating the same
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH06105721B2 (ja) 半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
JPH0722454A (ja) 半導体集積回路装置
JP3555062B2 (ja) 半導体装置の構造
JPH077126A (ja) 樹脂封止型半導体装置
JP3200488B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS611042A (ja) 半導体装置
JPS62296528A (ja) 樹脂封止型半導体装置
JPS5916357A (ja) 半導体装置
JP3185455B2 (ja) 樹脂封止型半導体装置
US5969410A (en) Semiconductor IC device having chip support element and electrodes on the same surface
US10847449B2 (en) Lead frame with selective patterned plating
JP3179845B2 (ja) 半導体装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JP3170259B2 (ja) 半導体装置の製造方法および半導体装置
JPH0366150A (ja) 半導体集積回路装置
JP2941479B2 (ja) 半導体装置
JP2001024137A (ja) リードフレーム及び半導体装置