JPH0771050B2 - 副搬送波同期回路 - Google Patents

副搬送波同期回路

Info

Publication number
JPH0771050B2
JPH0771050B2 JP62063333A JP6333387A JPH0771050B2 JP H0771050 B2 JPH0771050 B2 JP H0771050B2 JP 62063333 A JP62063333 A JP 62063333A JP 6333387 A JP6333387 A JP 6333387A JP H0771050 B2 JPH0771050 B2 JP H0771050B2
Authority
JP
Japan
Prior art keywords
signal
circuit
ari
subcarrier
rds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62063333A
Other languages
English (en)
Other versions
JPS63228831A (ja
Inventor
政至 新井
隆一 小川
文男 登坂
裕久 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP62063333A priority Critical patent/JPH0771050B2/ja
Publication of JPS63228831A publication Critical patent/JPS63228831A/ja
Publication of JPH0771050B2 publication Critical patent/JPH0771050B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、同一周波数の互いに直交関係にある副搬送波
で搬送されたそれぞれの信号を復調する副搬送波同期回
路に関するもので、特に上述の副搬送波にRDS(ラジオ
・データ・システム)信号及び、ARI(アリー・トラフ
ィック・インフォメーション)信号が変調されている場
合の副搬送同期回路に関する。
(ロ)従来の技術 ヨーロッパのFMラジオ放送では、例えば、交通情報等を
行なう放送局と行わない放送局とを区別する為、57KHz
の副搬送波にARI送信をのせてこの信号を復調すること
により上述の区別を行なうシステムが利用されている。
また、近年放送プログラム、放送時間帯等の情報をコー
ド化し、57KHzの副搬送波を用いて上述のコードを副搬
送波にのせ、通常のFMラジオ信号に重畳して送信するRD
Sシステムが提案されている。そして、上述の両信号がF
Mラジオ信号に復号されて、送信された場合、例えば57K
Hzの副搬送波にRDS信号とARI信号とが90度位相を異なら
せて同時に送信されることが考えられ、この様な信号を
処理する回路としてEBU Review Technical No.204、Apr
il 1984記載のコスタスループが考案されている。この
コスタスループはARI信号を抑圧し、RDS信号の副搬送波
と同期をとるものである。
(ハ)発明が解決しようとする問題点 しかしながら、RDS信号とARI信号とが同時に送信される
復調回路として上述の様なコスタスループ回路を用いる
場合、ARI信号を抑圧する為の帯域抑圧回路が必要であ
る。また、この帯域抑圧回路の周波数を57KHzに正確に
一致させる為高精度な周波数調整が必要である。
(ニ)問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、第1の信号
を含む副搬送波に同期する第1のフェイズロックループ
と、前記第1の副搬送波に対して90度位相が異なり、第
2の信号を含む副搬送波に同期する第2のフェイズロッ
クループと、前記第2の信号を検知する信号検知手段
と、該信号検知手段の出力により前記第1のフェイズロ
ックループを切断するスイッチ手段とを備える点を特徴
とする。
(ホ)作用 本発明によれば、第2の信号(ARI信号)が入力してい
る時は信号検出回路(ARI信号検出回路)によりこれを
検出し、スイッチ手段を開くことにより、第1の信号
(RDS信号)を含む副搬送波の第1のPLL回路を切断し、
ARI信号が入力していない場合には、スイッチ手段を閉
じることによりRDS信号を含む第1のPLL回路を用い、従
来の様にARI信号抑圧用の帯域抑圧回路を必要とするこ
となく、RDS信号、ARI信号の両信号を含む副搬送波に同
期できる副搬送波同期回路を提供できる。
(ヘ)実施例 第2図は、本発明の原理を示す回路図で、(1)は入力
データが印加される入力端子、(2)は57KHzのフリー
ラン周波数を有する電圧制御発振器(VCO)、(3)は
前記入力データ内に含まれる57KHzの副搬送波と前記VCO
(2)の57KHzのフリーラン周波数とを乗算する乗算
器、(4)は該乗算器(3)の出力信号に含まれる低周
波信号のみを通過させるローパスフィルタ(5)は該ロ
ーパスフィルタを通過した信号と後述するスイッチ回路
(9)を通過した信号とを加算する加算回路である。
また、(6)は、前記乗算器(3)の出力信号に含まれ
るRDS信号のみを通過させるバンドパスフィルタ、
(7)は該バンドパスフィルタ(6)を通過した信号と
後述するバンドパスフィルタ(13)からの信号とを乗算
する乗算回路、(8)は該乗算回路(7)からの出力信
号に含まれる直流信号を通過させるローパスフィルタ、
(9)は後述するARI信号検出回路(10)でARI信号を検
出した際出力される検出信号により開閉するスイッチ回
路である。また、(11)は前記VCO(2)から出力され
る57KHzのフリーラン周波数の位相を90度移相する90度
移相回路、(12)は該90度移相回路(11)から出力され
る57KHzの信号と、前記入力端子(1)から入力する57K
Hz副搬送波とを乗算する乗算器、(13)は、該乗算器
(12)からの出力信号に含まれるRDS信号のみを通過さ
せるバンドパスフィルタである。
上述の回路構成の中で、乗算器(3)−バンドパスフィ
ルタ(6)(乗算器(12)−バンドパスフィルタ(1
3))−乗算器(7)−ローパスフィルタ(8)−スイ
ッチ回路(9)−加算器(5)−VCO(2)で第1のPLL
ループ(いわゆるコスタスループ)が構成されている。
また、乗算器(3)−ローパスフィルタ(4)−加算器
(5)−VCO(2)により第2のPLLループが構成されて
いる。そして、ARI信号検出回路(10)でARI信号が搬送
されていることを検出すると、スイッチ回路(9)をオ
フし上述の第1のPLLループを切断し、上述の第2のPLL
ループを形成する。一方、ARI信号が無い場合にはスイ
ッチ回路(9)をオンし、第1のPLLループを形成す
る。
このARI信号の有無に従ったスイッチ回路(9)のオ
ン、オフ制御により、RDS信号のみが搬送された場合に
は、第1のPLLループによりRDS信号の復調回路を構成
し、さらに、ARI信号、RDS信号が同時に搬送された場合
にはARI信号検出回路(10)によりスイッチ回路(9)
を切断し、第2のPLLループによりARI信号の復調回路を
構成する。
次に上述の原理を用いた具体的実施例を第1図に示す。
同回路はARI信号検出回路(10)の具体的回路を除いて
上述の原理図と同じ回路構成であるので、同一回路には
同一番号を付して構成上の説明は省略する。ARI信号検
出回路(10)は乗算器(3)で位相検波された出力信号
がローパスフィルタ(4)を介して入力する絶対値回路
(14)と、乗算器(12)でレベル検波された出力信号が
入力するローパスフィルタ(15)及び絶対値回路(1
6)、絶対値回路(14),(16)の出力が加算される加
算器(17)、加算器(17)の出力が入力し、所定レベル
以上の電圧が印加されるとスイッチ切断信号を前記スイ
ッチ回路(9)へ出力するシュミット回路(18)とで構
成されている。
(19)はARI同期検波出力端子でARI同期検波出力が前記
ローパスフィルタ(15)から供給される。(20)はRDS
復調出力端子でバンドパスフィルタ(6)及び(13)の
出力が供給される。
上述の様な回路構成の副搬送波同期回路において、入力
端子(1)へ57KHzの副搬送波で搬送されるRDS信号とAR
I信号とが同時に印加される場合を考える。この時RDS信
号は57KHzの副搬送波の両側波とした信号(DSB波)であ
り、ARI信号は上述の57KHzの副搬送波と位相が直交する
(90度位相がずれた)副搬送波を特定信号、例えばSin
波で振幅変調した信号である。ここで後の説明上RDS信
号が位相0度の副搬送波で搬送されるものとし、ARI信
号が上述の副搬送波に対して位相90度ずれた副搬送波で
搬送されるものとする。
入力端子(1)へ入力した両信号は乗算器(3)及び
(12)へ印加される。乗算器(3)にはVCO(2)から5
7KHz、位相0度の信号が供給されており、乗算器(3)
では入力端子(1)からの両信号を位相又はレベル検波
する。この時RDS信号が含まれるDSB波はレベル検波(同
期検波)が行なわれ例えば250Hz〜2.4KHzの間のRDS信号
が取出される。また、ARI信号が含まれる搬送波は位相9
0度である為、位相検波が行われる。一方、乗算器(1
2)にはVCO(2)から57KHzの信号が90度移相回路(1
1)を介して入力するため、乗算器(12)では逆に、ARI
信号はレベル検波され、RDS信号は位相検波される。従
って、ARI信号のレベル検波後には例えば低周波(250Hz
以下)のSin波が含まれることになる。そして、これら
の検波出力はローパスフィルタ(4)又は(15)、バン
ドパスフィルタ(6)又は(13)へ出力されるが、RDS
信号のDSB検波信号はAM変調と異なり低周波(例えば250
Hz以下)を含まない為ローパスフィルタ(4),(15)
を通過するのはARI信号のみとなり、絶対値回路(14)
又は(16)で全波整流された電圧が加算器(17)を介し
てシュミット回路(18)へ出力される。シュミット回路
(18)では入力電圧が所定値以上に達すると入力端子
(1)にARI信号を含む、搬送波が入力されているもの
と判断してスイッチ回路(9)をオフする。したがっ
て、バンドパスフィルタ(6)を介してDSB波が入力し
ても第1のPLLループは切断され、上述の第2のPLLルー
プがロック状態となる。また、ARI信号がレベル検波さ
れた出力はローパスフィルタ(15)を介して、ARI同期
検波出力端子(19)へ出力される。この信号は図示しな
い増幅器を介して、ランプ等を点灯し、選局された局が
交通情報等を行なう局であることを示す。また、RDS信
号は、バンドパスフィルタ(6)及び(13)を介してDS
B検波出力端子(20)から取り出される。
一方、ARI信号が入力せずRDS信号のみの場合には、ARI
信号が存在しない為に、シュミット回路(18)の出力が
低くなり、スイッチ回路(9)がオンになる。その為、
乗算器(3),(12)、バンドパスフィルタ(6),
(13)、乗算器(7)、ローパスフィルタ(8)及びVC
O(2)から成る第1フェーズロックループ(コスタス
ループ)が形成され、RDS信号のDSB復調が行なわれ、DS
B復調出力端子(20)に出力信号が得られ、図示しないR
DSデコーダでデコードされ、マイクロコンピュータ等で
処理された後放送プログラム等のデータとして使用され
る。
最後に入力端子(1)へ入力する搬送波がARI信号のみ
を含む場合には前述のように第2のPLLループ(乗算器
(3)→ローパスフィルタ(4)→加算器(5)→VCO
(2))がロックし、乗算器(12)→ローパスフィルタ
(15)を介してARI同期検波出力をARI同期検波出力端子
(19)に得ることができる。
以上の様に、本実施例は、ARI信号とRDS信号とが同時に
存在する場合にはRDS信号を復調する為の第1のPLL(コ
スタスループ)を切断し、第2のPLLをロックし、ARI信
号同期検波出力及びRDS復調出力を得、RDS信号のみ入力
されている場合には第1のPLL(コスタスループ)をロ
ックしてRDS復調出力を得るものである。
(ト)発明の効果 以上述べた如く、本発明によれば、従来の様にARI信号
抑圧用の帯域抑圧回路を使用しなくてもRDS信号及びARI
信号が混在した信号からRDS信号の復調、ARI信号の復調
が可能である。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す回路図、及び第2図
は本発明の原理を説明する回路図である。 (1)……入力端子、(2)……VCO、(3),
(7),(12)……乗算器、(4),(8)……ローパ
スフィルタ、(5),(17)……加算器、(6),(1
3)……バンドパスフィルタ、(9)……スイッチ回
路、(10)……ARI検出回路、(11)……90度位相変換
回路、(14),(16)……絶対値回路、(18)……シュ
ミット回路、(19)……ARI検波出力端子、(20)……R
DS復調出力端子。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】第1の信号を含む副搬送波に同期する第1
    のフェイズロックループと、前記第1の副搬送波に対し
    て90度位相が異なり、第2の信号を含む副搬送波に同期
    する第2のフェイズロックループと、前記第2の信号を
    検知する信号検知手段と、該信号検知手段の出力により
    前記第1のフェイズロックループを切断するスイッチ手
    段とを有することを特徴とする副搬送波同期回路。
JP62063333A 1987-03-18 1987-03-18 副搬送波同期回路 Expired - Lifetime JPH0771050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62063333A JPH0771050B2 (ja) 1987-03-18 1987-03-18 副搬送波同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62063333A JPH0771050B2 (ja) 1987-03-18 1987-03-18 副搬送波同期回路

Publications (2)

Publication Number Publication Date
JPS63228831A JPS63228831A (ja) 1988-09-22
JPH0771050B2 true JPH0771050B2 (ja) 1995-07-31

Family

ID=13226213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62063333A Expired - Lifetime JPH0771050B2 (ja) 1987-03-18 1987-03-18 副搬送波同期回路

Country Status (1)

Country Link
JP (1) JPH0771050B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3715571A1 (de) * 1987-05-09 1988-12-08 Blaupunkt Werke Gmbh Demodulator zur demodulation von eingangssignalen
GB2247122A (en) * 1990-08-15 1992-02-19 Philips Electronic Associated Receivers for frequency modulated transmissions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63294016A (ja) * 1987-05-09 1988-11-30 ブラウプンクト‐ヴエルケ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 入力信号の復調用の復調器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63294016A (ja) * 1987-05-09 1988-11-30 ブラウプンクト‐ヴエルケ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 入力信号の復調用の復調器

Also Published As

Publication number Publication date
JPS63228831A (ja) 1988-09-22

Similar Documents

Publication Publication Date Title
US5507024A (en) FM data-system radio receiver
NO782914L (no) Mottaker for kompatible am stereo-signaler
US5001757A (en) FM stereo tone detector
US4493099A (en) FM Broadcasting system with transmitter identification
CA1061421A (en) Decoder for four channel fm stereophonic composite signal
JP2871691B2 (ja) デイジタル復調器
US4232189A (en) AM Stereo receivers
CA1189908A (en) Multiple tone pilot signal system
JPH0771050B2 (ja) 副搬送波同期回路
EP1259002B1 (en) Stereo demultiplexer
EP0471412B1 (en) Receivers for frequency modulated transmissions
JPS6387052A (ja) Fm多重放送受信機におけるデ−タ復調回路
JPS6033014B2 (ja) ラジオ放送方式に用いる受信機
CA1259661A (en) Am stereo signal decoder
JP2752388B2 (ja) Rds受信機におけるデータ復調回路
EP0275993A3 (en) Fmx stereophonic receiver
JPS5917589B2 (ja) 多重信号復調装置
EP0420584B1 (en) PLL demodulating circuit in traffic information receiver
EP0293828B1 (en) Circuit device for demodulating DSB modulated signals and method therefor
JP2663266B2 (ja) Rdsラジオ受信機
JPS62206929A (ja) ラジオデ−タ復調回路
JP2777717B2 (ja) Fm放送受信装置
JPS6387836A (ja) Fm多重放送受信機におけるデ−タ復調回路
JP3354609B2 (ja) Rds検出回路
JPS6387039A (ja) デイジタルpll回路のロツク検出回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term