JPH0770922B2 - 変調信号発生用整形回路 - Google Patents

変調信号発生用整形回路

Info

Publication number
JPH0770922B2
JPH0770922B2 JP60087331A JP8733185A JPH0770922B2 JP H0770922 B2 JPH0770922 B2 JP H0770922B2 JP 60087331 A JP60087331 A JP 60087331A JP 8733185 A JP8733185 A JP 8733185A JP H0770922 B2 JPH0770922 B2 JP H0770922B2
Authority
JP
Japan
Prior art keywords
shaping circuit
voltage
equation
source
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60087331A
Other languages
English (en)
Other versions
JPS60232706A (ja
Inventor
ブリアン・マーク・ミラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPS60232706A publication Critical patent/JPS60232706A/ja
Publication of JPH0770922B2 publication Critical patent/JPH0770922B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/08Modifications of modulator to linearise modulation, e.g. by feedback, and clearly applicable to more than one type of modulator

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧同調型発振器(VCO)に対する変調信号を
発生する回路に関する。
〔従来技術とその問題点〕
VCOの変調においては、その出力信号の歪が欠点として
よく知られている。VCOの出力信号の周波数変調(FM)
成分中の歪を減少するために、しばしば非線形整形回路
を使用してVCOの変調信号を整形することが行なわれ
る。
従来の整形回路は第1図に示すようにダイオードー抵抗
器回路網を使用している。この回路網においては、VCO
の出力信号の歪を減少するために抵抗値を選択してい
る。しかしながその選択に時間がかかりまた高価とな
る。VCOの出力信号における歪は約−29dB〜−54dBであ
る。
第2図は他の従来技術の整形回路を示している。VCOの
変調信号を作るために電界効果トランジスタ(FET)のV
GS−ID特性を使用し、歪を減少させている。しかしなが
ら、FETはその特性の飽和領域で動作するので、基本的
にVCOの変調に有効な非線形特性に制御することはでき
ない。VCOの出力信号の歪は約−30dBより悪い。
〔発明の概要〕
抵抗分圧回路の一辺にFETの非線型抵抗が使用される。
そして分圧回路の出力信号はVCOの変調信号を整形する
ために使用される。この分圧回路は、直線領域で動作す
るようにバイアスされたFETのVDS−ID特性を使用してい
る。したがって、変調信号を幅広く制御できる。
本発明による整形回路は二次の電圧伝達関数を有し、独
立に選択可能な一次、二次係数を有する。この電圧伝達
関数の非線形特性は、VCOの周波数変調伝達関数の非線
形特性の逆特性にほぼ等しい。
本発明による整形回路を用いれば、VCOのFM信号の歪を
少なくとも30dB改良でき、歪は約−90dBとなる。
〔実施例〕
一般的なVCOにおいて、実質的に歪のないFM出力信号を
発生させるために、VCOによって要求される非線型整形
回路の伝達関数は方程式(A)で表わされ、二次の関数
となる。この式の誘導は付表Aに示す。
本発明によるFET整形回路の動作を理解するためには、
上記式の誘導過程の詳細は不必要であるが、変形したVC
Oに対する整形回路の設計に必要であるので付表Aに示
した。
一方、本発明による一実施例の図3A、図3CにおけるFET
整形回路30の伝達関数は方程式(B)で表わされる(V
GSが0のとき)。
この式の誘導は付表Bに示す。
ここで、RoNは電圧源34で与えられるゲート・ソース間
電圧VGSが0のときのFET32のドレイン・ソース間抵抗の
値であり、Rは抵抗31の値、VPはFET32のピンチオフ電
圧、VINとVOUTはそれぞれ(以下の別の実施例も含め)
整形回路への入力電圧と出力電圧である。
まだ、同じく付表Bに示すように、図3Bと図3DのFET整
形回路33の伝達関数は方程式(C)で表わされる。(V
GS=0のとき) 方程式(A)と(B)とは非常に近似していることより
明らかなように、本発明による整形回路はVCOの出力FM
信号を直線化するために要求される整形回路に非常に近
い。
方程式(A)と(B)との比較あるいは方程式(A)と
(C)との比較によって、本発明による整形回路は従来
のダイオード抵抗整形回路を改良していることがわか
る。従来のダイオード抵抗整形回路は、所望の曲線を近
似するように、複数の折点をもつ直線要素で構成された
伝達関数をもつ。折点の数が多くなればなるほどより良
い近似となる。そして伝達関数のより高次項(それは又
整形回路からも発生される)を抑圧するには多数の折点
部分が必要とされる。一方本発明によるFET整形回路は
折点部分のない伝達関数を提供し、そして高次項が本質
的に少ないものである。
第3A〜第3D図は本発明による整形回路の実施例で、抵抗
分圧器である。但し、特記する場合は別として、増幅器
35A、35B、36A、36Bの利得は1と考えて説明をおこな
う。半導体素子、特にFETが分圧器の2個の抵抗器の一
方として使用される。基本的に2個の構成があり、一方
は第3A、第3C図に示す分圧器30であり、他方は、第3B
図、第3D図に示す分圧器33である。この整形回路は、VC
Oの変調信号を整形し、VCOの出力FM成分中の歪を減少す
るために使用される。
整形回路は分圧器であるので、入力電圧を減衰する。し
かしながら、一般に利得が1の整形回路であることが望
ましい。利得=1は第3A図、第3B図に示す増幅器35A、3
5Bの増幅度をA(>1)とすることにより分圧器の出力
信号を増幅することにより、また第3C図、第3D図に示す
増幅器36A、36Bの増幅度をA(>1)とすることによっ
て達成できる。
第3A〜第3D図に示した整形回路は、電圧伝達回数におい
て、一次線型成分を打消す方向の制御できる量の二次非
線形成分を発生する。
なお、所望ならば、ソースとドレインの接続を逆にする
か、またはPチャネルFETを使用することによって二次
成分の極性を変えることができることは勿論である。
第3A〜第3D図において、分圧器30、33の伝達関数をg
(v)、増幅器35、36の利得をAとすると、 増幅器35A、36Aに対し ここで 増幅器35B、36Bに対し ここで g(v)=μ(V+βV2) そして一般的に 本発明の整形回路においては、いくつかの制限条件があ
る。
第1は この条件は付表Aの級数展開の基礎をなす仮定を満足す
るために必要である。次に VDS<|VP| この条件は不飽和領域におけるFETのドレイン電流を計
算するために必要な条件である。もしVDS>|VPならばFE
Tは飽和してしまう。
VDS>−0.5VならばVDS PK<0.5Vとなる。もしVDS>−0.
5Vならば、ゲート・ドレイン接合は順方向にバイアスさ
れ、ゲート電流が流れる。その結果としての電流はFET
の伝達関数を大きく変化させる。したがって、一般に|V
P|は0.5Vより大きいので、上記条件は守るべき最も重要
な条件である。
〔発明の効果〕
以上の説明より明らかなように、本発明による整形回路
は理想的な伝達関数を有し、本回路を変調信号の整形回
路に使用すれば、歪のないFM信号は発生させることがで
きる。
付表A 第4図において、バラクタ44の要領CVここで、 Co:VR=0Vにおける接合容量、 φ:接合部の接触電位差、 σ:ダイオードのべき指数、 VR:ダイオード逆バイアス電圧 で、一般φ0.6V、σ0.44である。
タンク回路の共振周波数fとその電圧VRによる微分は、 となる。
VR=V0のときに得られる発振周波数fをf0と定義する
と、 従って、 となる。
例えば、 L=50mH CP=9.77pf C4=47pf V0=40V とすると、C4はVR=4VでのCVの値であり, ここで、φ=0.6、σ=0.44、従って とすると、Co=115.17pf、 となる。
つぎに、第5図において、変調信号V(t)は整形回路
g( )を通り、g(V)として出力され同調電圧V0
加算されると仮定できる。従って共振周波数fは次式と
なる。
上式において、 とおけば、 が得られる。
目標はdf/dVの電圧依存性の除去であるから、定数KV
βを与えてその条件を求めれば、 即わち 従って、 よって、 即わち 書き換えて、 が得られる。
一方、 であるから、 即わち、 が得られ、変形して が得られる。
上式より、g(V)は下式となる。
V(t)=0のときg(V)=0が好もしく、この条件
を上式に課せば、 となる。
上式(2)を変形すれば、 が得られる。
ここで、上式右辺第1項が平均同調電圧におけるバラク
タ容量であるから、 と定義して代入すれば、 が得られ、 であることが導びき出される。
式(4)と式(1)から次式が得られる。
KVVは変調された発振器の最大偏移Δfをとるが、Δf
<<f0である、そこで式(5)の右辺第1項分母におい
て、べき級数展開し次の近似式を採用することができ
る。
式(6)を式(5)に代入し、式(3)を用いれば、式
(5)は順次変換されて式(7)を得ることができる。
式(7)第1項の[ ]つきの部分を取り出して次式
(8)のように書きかえる。
f(v)=(1+av+bv2−1/σ ……(8) ここに、 である。
式(8)の右辺をマクローリン展開すれば、 を得、最初の三項によりf(V)を近似して、それを式
(7)に代入すれば、 定義により、 であるから、結局 が得られる。
式(9)において、g(0)=1、即わち とおけば、方程式(A)が式(10)として得られる。
付 表 B 第6図を参照するに、対称接合形FET(Nチャンネル)
において、最も正の接合部が電流IDを制御する。不飽和
ドレイン電流の二次近似は第7図に示すように放物線特
性曲線70を仮定することにより得られる。
したがって、 が得られ、ここに、 ID:ドレイン電流、 IDSS:飽和ドレイン電流、 VP:ピンチオフ電圧、 VDS:ドレイン・ソース間電圧、 VGS:ゲート・ソース間電圧 である。
式(11)の関係は、第1、第3象限において有効であ
り、 を定義すれば、式(11)は となり、さらに、 V=VGS−VP と定義すれば、式(11)は と表わされる。
図3A及び図3Cに示すように、分圧器30において、抵抗器
の抵抗値をR、分圧器の入力電圧をCIN、出力電圧をV
OUTとすれば、式(12)の特性を有するFETを仮定して式
(13)が得られる。
まず、 上式の両辺にRONVP/Rを乗じ、 さらに両辺に2を乗じて、右辺と左辺を交換すれば, 右辺を左辺に移項して ここで、VP≦VGS≦0であり、従って 0=VP−VP≦VGS−VP=V≦0−VP=−VP である。V=−αVPとおくと0≦α≦1で、VGS=VP
ときα=0、VGS=0のときα=1となる。
式(13)を書き換えて、 とし、VDSについて解けば、 の二根を得る。
VIN=0のときVDS=0、またVP<0かつ(RoN/R+α)
>0であるから、 となり、式(14)の複号は負を選択すべきであり、 となる。
もしR≫RoNであるとすれば、式(15)の右辺の平行根
は、 と変形した後、級数展開し、最初の3項をとって近似
し、結局式(16)が得られる。
VOUT=−VDSであるので、 α=1即わちVGS=0のときは、方程式(B)である下
が成り立つ。
上記の近似式が成り立つためには、 なる条件が満されている必要がある。分圧器30は入力電
圧を分圧するので、入力レベルを保つための後置増幅の
ない場合、入力電圧を約(RoN+R)/RoN倍に前置増幅
器で増幅しておく必要があろう。
図3B、図3Dにおける分圧器33については、前記と同様に
して(ただし、増幅器36A、36Bの増幅度Aを1として) vIN=IDR+VDS ……(20) vOUT=vIN−vDS ……(21) より、 式(15)から式(16)を得ると同様に、式(19)の条件
のもと、 が得られる。
従って、 となる。
前と同様α=1、即わちVGS=0のばあいは式(24)は
次式となる。次式(25)を方程式(C)とする。
【図面の簡単な説明】
第1図および第2図は従来の整形回路の回路図、第3A図
乃至第3D図は本発明による整形回路の回路図、第4図は
発振器のタンク回路の回路図、第5図は伝達関数g
(v)発生回路を含む整形回路の概念図、第6図は直線
領域で動作するようにバイアスされたFETの回路図、第
7図は不飽和領域で動作するFETのVDS−ID特性曲線図で
ある。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】電圧同調型発振器に対する変調信号を整形
    するための整形回路であって、入力電圧VIN印加され
    る,抵抗器と所定のゲート・ソース間電圧VGSを印加し
    た電界効果半導体素子のソースあるいはドレインの一方
    を接続して構成された分圧器で成り, (2) VDS<|VP|, の2条件を満たすように駆動される変調信号発生用整形
    回路。 但し、VP,VDS,RoNはそれぞれ前記電界効果半導体素子の
    ピンチオフ電圧,ソース,ドレイン間電圧及びVGS=VPS
    =0におけるソース・ドレイン間抵抗であり、α=(VP
    −VGS)/VPであり、Rは前記抵抗器の抵抗値である。
  2. 【請求項2】前記所定のゲート・ソース間電圧VGSを0
    としたことを特徴とする特許請求の範囲第1項記載の変
    調信号発生用整形回路。
  3. 【請求項3】前記整形回路の伝達関数が次式で表わされ
    る特許請求の範囲第2項記載の変調信号発生用整形回
    路。 ここで,VOUTは前記分圧器の出力電圧である。
  4. 【請求項4】前記整形回路の伝達関数が次式で表わされ
    る特許請求の範囲第2項記載の変調信号発生用整形回
    路。 ここで,VOUTは前記分圧器の出力電圧である。
JP60087331A 1984-04-23 1985-04-23 変調信号発生用整形回路 Expired - Lifetime JPH0770922B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/602,650 US4595888A (en) 1984-04-23 1984-04-23 Pre-distortion shaping network
US602650 1984-04-23

Publications (2)

Publication Number Publication Date
JPS60232706A JPS60232706A (ja) 1985-11-19
JPH0770922B2 true JPH0770922B2 (ja) 1995-07-31

Family

ID=24412223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60087331A Expired - Lifetime JPH0770922B2 (ja) 1984-04-23 1985-04-23 変調信号発生用整形回路

Country Status (4)

Country Link
US (1) US4595888A (ja)
EP (1) EP0160149B1 (ja)
JP (1) JPH0770922B2 (ja)
DE (1) DE3485417D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20040140A0 (fi) * 2004-01-30 2004-01-30 Nokia Corp Säätöpiiri
WO2006092855A1 (ja) * 2005-03-02 2006-09-08 Mitsubishi Denki Kabushiki Kaisha 電圧制御発振器
WO2013053087A1 (zh) * 2011-10-09 2013-04-18 中国科学院微电子研究所 压控振荡器装置及压控振荡器的校正方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1307700A (fr) * 1960-12-08 1962-10-26 Marconi Wireless Telegraph Co Perfectionnement aux circuits à fréquence variable
GB1245246A (en) * 1967-10-18 1971-09-08 Gainsborough Cornard Ltd An improved run-in meter for warp knitting machines
JPS4688U (ja) * 1971-04-01 1971-11-05
US3684982A (en) * 1971-07-15 1972-08-15 Adret Electronique Vladimir Ko Function generator and variable capacity diode oscillator employing said generator
JPS4896837U (ja) * 1972-02-22 1973-11-16
US4003004A (en) * 1975-04-09 1977-01-11 Nasa Frequency modulated oscillator
SE398946B (sv) * 1977-03-03 1978-01-23 Ericsson Telefon Ab L M Lineariserande net
US4117422A (en) * 1977-12-27 1978-09-26 Motorola, Inc. Circuit for compensating vco nonlinearities in frequency modulated phase-locked loops and method thereof
US4468638A (en) * 1982-02-11 1984-08-28 The Bendix Corporation Linear sweep frequency modulator for FM/CW radio altimeter

Also Published As

Publication number Publication date
EP0160149B1 (en) 1992-01-02
DE3485417D1 (de) 1992-02-13
US4595888A (en) 1986-06-17
JPS60232706A (ja) 1985-11-19
EP0160149A2 (en) 1985-11-06
EP0160149A3 (en) 1987-04-01

Similar Documents

Publication Publication Date Title
US6639466B2 (en) Amplifier bias adjustment circuit to maintain high-output third-order intermodulation distortion performance
US7679448B1 (en) Continuous wave based bias method and apparatus for minimizing MOS transistor distortion
CN112543005B (zh) 幅度调制对相位调制的补偿电路、射频功率放大器及设备
US4462004A (en) Dynamic class-4 FET amplifier
US6321072B1 (en) Distortion control feedback loop utilizing a non-linear transfer function generator to compensate for non-linearities in a transmitter circuit
US5371477A (en) Linear amplifier
JPH0770922B2 (ja) 変調信号発生用整形回路
US6667659B2 (en) High efficiency amplifier
US3525050A (en) Circuit arrangement for amplifying electric signals
US3445643A (en) Electronic multiplier/divider for fluid flow systems
JP3044057B2 (ja) 出力可変送信装置
EP0514974B1 (en) Controllable amplifier circuit
US3533005A (en) Highly linear gain-controlled video amplifier circuit
US4454485A (en) Low distortion FET oscillator with feedback loop for amplitude stabilization
US20030169090A1 (en) Mixer with exponentially variable gain
EP0496440B1 (en) Source-coupled oscillator
JPH06501828A (ja) 特にマイクロ波信号増幅用の衛星搭載mesfet電力増幅器およびその電源ユニット
EP0851575B1 (en) Radio-frequency amplifiers
JP3393514B2 (ja) モノリシック集積化低位相歪電力増幅器
US6954123B2 (en) Tuning circuit
US2311026A (en) Crystal stabilized frequency modulation system
US3327245A (en) Means and method for stabilizing negative feedback systems
US2627032A (en) Electric wave generator
JP2001077637A (ja) プリディストーション回路
US3296540A (en) Transistor back bias