JPH077008A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JPH077008A
JPH077008A JP14737993A JP14737993A JPH077008A JP H077008 A JPH077008 A JP H077008A JP 14737993 A JP14737993 A JP 14737993A JP 14737993 A JP14737993 A JP 14737993A JP H077008 A JPH077008 A JP H077008A
Authority
JP
Japan
Prior art keywords
substrate
film
semiconductor device
gettering
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14737993A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kaigawa
裕之 貝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP14737993A priority Critical patent/JPH077008A/en
Publication of JPH077008A publication Critical patent/JPH077008A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)

Abstract

PURPOSE:To provide a method for manufacturing a semiconductor device effi ciently. CONSTITUTION:In a process for manufacturing a semiconductor device, silicon oxide film 2 is formed on both surfaces of a substrate 1 (Fig. B) and the silicon oxide film 2 on a reverse side is eliminated by etching (Fig. C). After the elimination, silicon nitride film is formed on both surfaces of the substrate (Fig. D). Since a reverse side silicon oxide film 60 is directly formed on the substrate 1, strains HS30 and HS40 are generated at the interface of both films and then the impurity within the substrate 1 for relaxing the strain generated at the interface is trapped by the strains HS30 and HS40 with gettering. The gettering is accelerated by heat treatment to be performed later. Since the gettering is performed during the manufacturing process of the semiconductor device. it is not necessary to perform gettering process separately. thus manufacturing the semiconductor device efficiently.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置製造方法に関
し、特にその効率化に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to improving the efficiency thereof.

【0002】[0002]

【従来の技術】一般に半導体装置はウェハーと呼ばれる
薄い基板上に形成される。この基板には純度の高い物質
(例えばシリコン)が用いられているが、基板内には微
量の不純物(Fe、Na等)が残存する。このような不
純物を除去し半導体装置の性能向上を図る為、基板上に
膜を形成して基板と膜の間にできた界面の歪に不純物を
トラップさせる技術がある。この技術はゲッタリングと
呼ばれ、特に基板外部からゲッタリング機能を与えるこ
とをEG(Extrinsic Gettering)という。
2. Description of the Related Art Generally, a semiconductor device is formed on a thin substrate called a wafer. A substance of high purity (eg, silicon) is used for this substrate, but a small amount of impurities (Fe, Na, etc.) remain in the substrate. In order to remove such impurities and improve the performance of the semiconductor device, there is a technique of forming a film on a substrate and trapping the impurities in the strain of the interface formed between the substrate and the film. This technique is called gettering, and giving a gettering function from outside the substrate is called EG (Extrinsic Gettering).

【0003】ゲッタリングのメカニズム及び具体例につ
いて以下に説明する。図8Aに示す基板1の表裏面に対
してポリシリコン膜20を例えばCVD法によって形成
する(図8B)。形成されたポリシリコン膜20の粒子
10を示す模式図を図5Aに掲げる。形成したポリシリ
コン膜20の基板1表面側だけエッチングによって除去
し、基板1の裏面側のポリシリコン膜20を残す(図8
C)。
The gettering mechanism and specific examples will be described below. A polysilicon film 20 is formed on the front and back surfaces of the substrate 1 shown in FIG. 8A by, for example, the CVD method (FIG. 8B). A schematic view showing the particles 10 of the formed polysilicon film 20 is shown in FIG. 5A. Only the front surface side of the substrate 1 of the formed polysilicon film 20 is removed by etching, and the polysilicon film 20 on the rear surface side of the substrate 1 is left (FIG. 8).
C).

【0004】ここで、図5Aに示したポリシリコン粒子
10は、半導体装置の製造工程中に成長し、図5Bに示
すようになる。 ポリシリコン粒子が成長する際、ポリ
シリコン粒子10間のウェハー側HS1及びポリシリコ
ン膜20とウェハー界面HS2に歪が発生する(図5
B)。この歪を緩和する為、基板1内の不純物(Fe、
Na等)が歪HS1、HS2にトラップされる。このよ
うに、基板1の裏面側に残されたポリシリコン膜20と
基板の界面には歪HS1、HS2が生じ、基板1内の不
純物をトラップする。さらに、ポリシリコン膜20が形
成された基板1に熱処理を行なうことでも基板1内の不
純物は上記の歪が生ずる箇所にトラップされる。
Here, the polysilicon particles 10 shown in FIG. 5A grow during the manufacturing process of the semiconductor device and become as shown in FIG. 5B. When the polysilicon particles grow, strain occurs on the wafer side HS1 between the polysilicon particles 10 and on the wafer interface HS2 with the polysilicon film 20 (FIG. 5).
B). In order to alleviate this strain, impurities (Fe,
Na and the like) are trapped in the strains HS1 and HS2. Thus, strains HS1 and HS2 are generated at the interface between the polysilicon film 20 left on the back surface side of the substrate 1 and the substrate, and impurities in the substrate 1 are trapped. Further, by performing heat treatment on the substrate 1 on which the polysilicon film 20 is formed, the impurities in the substrate 1 are trapped at the locations where the above strain occurs.

【0005】通常、ゲッタリングはウェハー製造時、す
なわち半導体装置を製造する前に行なわれ、ゲッタリン
グが行なわれた後の基板を半導体装置の製造に用いる。
したがって、ウェハー製造におけるゲッタリングと半導
体製造工程とは、つねに別々に行なわれる。
Usually, gettering is performed at the time of manufacturing a wafer, that is, before manufacturing a semiconductor device, and the substrate after the gettering is used for manufacturing a semiconductor device.
Therefore, gettering and semiconductor manufacturing processes in wafer manufacturing are always performed separately.

【0006】ここで、従来の半導体装置製造方法ついて
説明する。上記で説明したゲッタリングが完了した基板
(図6A)の両面に、熱酸化によってシリコン酸化膜2
を形成する(図6B)。次に、表面のシリコン酸化膜2
上にシリコン窒化膜3を形成する(図6C)。形成した
シリコン窒化膜3上にレジスト18を形成し、レジスト
18をマスクに用い基板1にボロンをイオン注入する
(図6D)。イオン注入後、シリコン窒化膜3をエッチ
ングによって除去する(図7A)。
Here, a conventional semiconductor device manufacturing method will be described. A silicon oxide film 2 is formed on both surfaces of the substrate (FIG. 6A) on which the gettering described above is completed by thermal oxidation.
Are formed (FIG. 6B). Next, the surface silicon oxide film 2
A silicon nitride film 3 is formed on it (FIG. 6C). A resist 18 is formed on the formed silicon nitride film 3, and boron is ion-implanted into the substrate 1 using the resist 18 as a mask (FIG. 6D). After the ion implantation, the silicon nitride film 3 is removed by etching (FIG. 7A).

【0007】シリコン窒化膜3をエッチング除去した
後、レジスト18を除去し、基板1に対して熱酸化を行
なうことで、フィールド酸化膜(素子分離領域)30を
形成する。この素子分離領域30形成時に、基板1の裏
面に裏面酸化膜8が形成される(図7B)。次に、素子
形成領域15に形成されているシリコン窒化膜3及びシ
リコン酸化膜2を除去し、素子形成領域15に厚みが均
等なゲート酸化膜16を形成する(図7C)。ゲート酸
化膜16形成後、基板両面にポリシリコン膜20を形成
し、ポリシリコン膜20に対しリンをドープした後、素
子形成領域上のポリシリコン膜20の一部をゲート40
として形成する(図7D)。
After the silicon nitride film 3 is removed by etching, the resist 18 is removed and the substrate 1 is thermally oxidized to form a field oxide film (element isolation region) 30. When this element isolation region 30 is formed, the back surface oxide film 8 is formed on the back surface of the substrate 1 (FIG. 7B). Next, the silicon nitride film 3 and the silicon oxide film 2 formed in the element forming region 15 are removed, and the gate oxide film 16 having a uniform thickness is formed in the element forming region 15 (FIG. 7C). After the gate oxide film 16 is formed, a polysilicon film 20 is formed on both surfaces of the substrate, phosphorus is doped into the polysilicon film 20, and then a part of the polysilicon film 20 on the element formation region is covered with the gate 40.
(FIG. 7D).

【0008】このように、従来の半導体装置製造方法に
おいては、ゲッタリングによって不純物を予め除去した
後の基板を用いて、半導体装置の製造を行なっていた。
したがって、高品質の半導体装置を製造することが可能
であった。
As described above, in the conventional method for manufacturing a semiconductor device, the semiconductor device is manufactured by using the substrate from which impurities have been previously removed by gettering.
Therefore, it was possible to manufacture a high quality semiconductor device.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置製造方法には以下の問題点があった。従来、
ゲッタリングは半導体装置の製造工程と別途行なわれて
いた。したがって、半導体装置を製造する場合、必ず、
別々の工程を行なわなければならず手間がかかってい
た。また、ゲッタリング工程が終了していない基板は半
導体装置の製造に用いると所望の半導体装置を製造する
ことすることができず、製造コストが上昇してしまうこ
とがあった。したがって、ゲッタリング工程の進捗状況
によっては、所望の半導体装置の製造が出来ないことが
あり、半導体装置の製造を効率的に行なうことが出来な
いという問題があった。
However, the conventional semiconductor device manufacturing method has the following problems. Conventionally,
Gettering was performed separately from the semiconductor device manufacturing process. Therefore, when manufacturing a semiconductor device, be sure to
It has been time-consuming to perform separate steps. Further, if a substrate for which the gettering step has not been completed is used for manufacturing a semiconductor device, a desired semiconductor device cannot be manufactured, and the manufacturing cost may increase. Therefore, there is a problem that a desired semiconductor device cannot be manufactured depending on the progress of the gettering process, and the semiconductor device cannot be manufactured efficiently.

【0010】そこで、本発明は効率的な製造を行なうこ
とが出来る半導体装置製造方法の提供を目的とする。
Therefore, it is an object of the present invention to provide a semiconductor device manufacturing method capable of performing efficient manufacturing.

【0011】[0011]

【課題を解決するための手段】請求項1の半導体装置製
造方法は、基板両面に絶縁膜を形成する絶縁膜形成工
程、形成された絶縁膜上の両面に第一膜を形成する第一
膜形成工程、基板表面の第一膜を選択的に除去する第一
膜除去工程、第一膜除去により露出した絶縁膜を酸化す
る素子分離領域形成工程、を備えた半導体装置製造方法
であって、絶縁膜形成工程後、第一膜形成工程前に基板
裏面の絶縁膜を除去し、基板裏面に形成された第一膜を
ゲッタリング膜として用いることを特徴としている。
According to a first aspect of the present invention, there is provided an insulating film forming step of forming an insulating film on both surfaces of a substrate, and a first film forming a first film on both surfaces of the formed insulating film. A semiconductor device manufacturing method comprising: a forming step, a first film removing step of selectively removing a first film on a substrate surface, an element isolation region forming step of oxidizing an insulating film exposed by the first film removing, After the insulating film forming step and before the first film forming step, the insulating film on the back surface of the substrate is removed, and the first film formed on the back surface of the substrate is used as a gettering film.

【0012】請求項2の係る半導体装置製造方法は、基
板表面に素子分離絶縁層及び素子用絶縁層を形成すると
ともに基板裏面に裏面絶縁層を形成する絶縁層形成工
程、基板両面に対して導電膜を形成する導電膜形成工
程、を備えた半導体装置製造方法であって、絶縁層形成
工程後、導電膜形成工程前に基板裏面の第二絶縁膜を除
去し、基板裏面に形成された導電膜をゲッタリング膜と
して用いることを特徴としている。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which an element isolation insulating layer and an element insulating layer are formed on the front surface of the substrate, and a back insulating layer is formed on the back surface of the substrate. A method of manufacturing a semiconductor device, comprising: a conductive film forming step of forming a film, wherein the second insulating film on the back surface of the substrate is removed after the insulating layer forming step and before the conductive film forming step to form a conductive film formed on the back surface of the substrate. The feature is that the film is used as a gettering film.

【0013】請求項3の半導体装置製造方法は、請求項
2に係る半導体装置製造方法において、基板内に不純物
を注入し、不純物によってゲッタリングを行なうことを
特徴としている。
The method of manufacturing a semiconductor device according to a third aspect is the method of manufacturing a semiconductor device according to the second aspect, wherein impurities are implanted into the substrate and gettering is performed by the impurities.

【0014】[0014]

【作用】請求項1及び請求項2に係る半導体装置製造方
法は、基板裏面に形成された第一膜又は導電膜をゲッタ
リング膜として用いることを特徴としている。
The semiconductor device manufacturing method according to the first and second aspects is characterized in that the first film or the conductive film formed on the back surface of the substrate is used as a gettering film.

【0015】また、請求項3に係る半導体装置製造方法
は、請求項2に係る半導体装置製造方法において、基板
内に不純物を注入し、不純物によってゲッタリングを行
なうことを特徴としている。
A semiconductor device manufacturing method according to a third aspect is characterized in that, in the semiconductor device manufacturing method according to the second aspect, impurities are implanted into the substrate and gettering is performed by the impurities.

【0016】したがって、半導体装置製造工程内におい
てゲッタリングを行なうことが可能となり、別途ゲッタ
リング工程を設ける必要がない。
Therefore, gettering can be performed in the semiconductor device manufacturing process, and it is not necessary to separately provide a gettering process.

【0017】[0017]

【実施例】本発明に係る半導体槽製造製造方法の一実施
例を以下に説明する。以下の実施例に用いられている基
板は、ゲッタリングを行なっていないものである。ま
ず、図1Aに示す基板1の両面に熱酸化によってシリコ
ン酸化膜2を形成する(図1B)。次に、基板1の裏面
に形成されたシリコン酸化膜だけをエッチングにより除
去する(図1C)。裏面のシリコン酸化膜除去後の基板
1の両面にCVD法を用いてシリコン窒化膜3を形成す
る。この時、基板1の裏面に形成された裏面シリコン窒
化膜60と基板1の界面に歪HS30、HS40が生ず
る(図1D)。裏面シリコン窒化膜60と基板1の界面
に生じた歪HS30、HS40によって、基板1内の不
純物(Fe、Na等)が歪HS30、HS40にトラッ
プされる。すなわち、基板の裏面に直接形成された裏面
シリコン窒化膜60と基板1との界面に生じた歪により
EG(Extrinsic Gettering)が行なわれる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the method for manufacturing and manufacturing a semiconductor tank according to the present invention will be described below. The substrates used in the following examples are those without gettering. First, the silicon oxide film 2 is formed on both surfaces of the substrate 1 shown in FIG. 1A by thermal oxidation (FIG. 1B). Next, only the silicon oxide film formed on the back surface of the substrate 1 is removed by etching (FIG. 1C). After removing the silicon oxide film on the back surface, a silicon nitride film 3 is formed on both surfaces of the substrate 1 by the CVD method. At this time, strains HS30 and HS40 occur at the interface between the back surface silicon nitride film 60 formed on the back surface of the substrate 1 and the substrate 1 (FIG. 1D). The strains HS30 and HS40 generated at the interface between the back surface silicon nitride film 60 and the substrate 1 trap impurities (Fe, Na, etc.) in the substrate 1 in the strains HS30 and HS40. That is, EG (Extrinsic Gettering) is performed by the strain generated at the interface between the backside silicon nitride film 60 directly formed on the backside of the substrate and the substrate 1.

【0018】また、基板表面に形成したシリコン窒化膜
3上にレジスト18を形成し、レジスト18をマスクに
用いてシリコン窒化膜3をエッチング除去する。窒化膜
3のエッチング後、レジスト18をマスクに用いてボロ
ンをイオン注入する(図2A)。イオン注入後、レジス
ト18を除去し、熱散化によりフィールド酸化膜(素子
分離領域)30を形成する(図2B)。この素子分離領
域30形成時の熱処理で歪HS30及びHS40でのゲ
ッタリングが促進される。
A resist 18 is formed on the silicon nitride film 3 formed on the surface of the substrate, and the silicon nitride film 3 is removed by etching using the resist 18 as a mask. After etching the nitride film 3, boron is ion-implanted using the resist 18 as a mask (FIG. 2A). After the ion implantation, the resist 18 is removed, and the field oxide film (element isolation region) 30 is formed by heat diffusion (FIG. 2B). The heat treatment at the time of forming the element isolation region 30 promotes gettering in the strains HS30 and HS40.

【0019】素子分離領域30を形成した後、素子形成
領域15上のシリコン窒化膜3及びシリコン酸化膜2を
除去し、素子形成領域15上に均等な厚みのゲート酸化
膜16を形成する(図2C)。ゲート酸化膜16を形成
した後、基板1の両面にポリシリコン膜をCVD法によ
って形成し、エッチングによりゲート電極40を形成す
る(図2D)。このようにして、素子形成領域15に所
望の半導体装置を形成する。なお、基板1の裏面には、
裏面シリコン窒化膜60が形成されているので、ゲッタ
リングは継続的に行われている。また、ここでのゲッタ
リングは裏面シリコン窒化膜60を除去するだけで容易
に終了させることが可能である。したがって、裏面シリ
コン窒化膜60の除去タイミングによってゲッタリング
の程度を任意に選択することが可能となる。
After forming the element isolation region 30, the silicon nitride film 3 and the silicon oxide film 2 on the element forming region 15 are removed, and a gate oxide film 16 having a uniform thickness is formed on the element forming region 15 (see FIG. 2C). After forming the gate oxide film 16, a polysilicon film is formed on both surfaces of the substrate 1 by the CVD method, and a gate electrode 40 is formed by etching (FIG. 2D). In this way, a desired semiconductor device is formed in the element formation region 15. In addition, on the back surface of the substrate 1,
Since the back surface silicon nitride film 60 is formed, gettering is continuously performed. Further, the gettering here can be easily completed only by removing the back surface silicon nitride film 60. Therefore, the degree of gettering can be arbitrarily selected depending on the removal timing of the back surface silicon nitride film 60.

【0020】さらに、本実施例において、ゲッタリング
は半導体装置製造工程の中(いわゆるインライン)で行
われるので、別途ゲッタリング工程を設ける必要がな
い。従って、手間がかからず効率的な半導体装置の製造
を行うことが可能である。
Furthermore, in the present embodiment, gettering is performed during the semiconductor device manufacturing process (so-called in-line), so there is no need to provide a separate gettering process. Therefore, it is possible to manufacture the semiconductor device efficiently without any trouble.

【0021】本発明の他の実施例について以下に説明す
る。本実施例においては、素子分離領域形成後の基板を
用いて説明する(図3A)。基板1の表面には、素子分
離領域30が形成されており、素子形成領域15上には
均等な厚みのゲート酸化膜16が形成されている。ま
た、基板1の裏面にはゲート酸化膜16を形成した際に
同時に形成されたシリコン酸化膜2が残存している(図
3A)。
Another embodiment of the present invention will be described below. In the present embodiment, description will be given by using a substrate on which an element isolation region has been formed (FIG. 3A). An element isolation region 30 is formed on the surface of the substrate 1, and a gate oxide film 16 having a uniform thickness is formed on the element formation region 15. Further, the silicon oxide film 2 formed simultaneously when the gate oxide film 16 is formed remains on the back surface of the substrate 1 (FIG. 3A).

【0022】次に基板1の裏面に残存したシリコン酸化
膜2をエッチングによって除去する(図3B)。シリコ
ン酸化膜2のエッチング除去後、基板1の両面にポリシ
リコン50膜を形成する(図4A)。基板1の両面にポ
リシリコン膜が形成されると、基板裏面には裏面ポリシ
リコン膜55が直接形成されることになる。ポリシリコ
ン膜55が基板裏面に直接形成されると、裏面ポリシリ
コン膜55と基板1の界面に歪HS50、HS60が生
じる(図4A)。したがって、基板1内の不純物(F
e、Na等)はゲッタリングにより歪HS50、HS6
0にトラップされる。
Next, the silicon oxide film 2 remaining on the back surface of the substrate 1 is removed by etching (FIG. 3B). After removing the silicon oxide film 2 by etching, a polysilicon 50 film is formed on both surfaces of the substrate 1 (FIG. 4A). When the polysilicon film is formed on both surfaces of the substrate 1, the back surface polysilicon film 55 is directly formed on the back surface of the substrate. When the polysilicon film 55 is directly formed on the back surface of the substrate, strains HS50 and HS60 occur at the interface between the back surface polysilicon film 55 and the substrate 1 (FIG. 4A). Therefore, the impurities (F
(e, Na, etc.) is strained by gettering HS50, HS6
Trapped to 0.

【0023】基板1の両面にポリシリコン膜を形成した
後、基板1の表裏面の一部(素子形成領域15)に対し
てリンをドープする(図4B)。素子形成領域15上に
形成されたゲート電極50となるポリシリコン膜50に
リンがドープされると、裏面ポリシリコン膜55にもリ
ンが拡散する。基板裏面にドープされたリンは、裏面ポ
リシリコン膜55と基板1との界面に新たな歪HS7
0、HS80を形成し(図4B)、基板1内の不純物
(Na)をトラップする。すなわち、裏面ポリシリコン
55膜のゲッタリングに加えてさらにゲッタリング(い
わゆるリンゲッタリング)が行われる。したがって、図
4Aに示す基板裏面にリンドープを行なうことによっ
て、より確実なゲッタリングが可能となる。
After forming a polysilicon film on both sides of the substrate 1, part of the front and back surfaces of the substrate 1 (element forming region 15) is doped with phosphorus (FIG. 4B). When phosphorus is doped into the polysilicon film 50 which will be the gate electrode 50 formed on the element formation region 15, phosphorus is diffused also into the back surface polysilicon film 55. The phosphorus doped on the back surface of the substrate causes new strain HS7 at the interface between the back surface polysilicon film 55 and the substrate 1.
0, HS80 is formed (FIG. 4B), and impurities (Na) in the substrate 1 are trapped. That is, in addition to gettering of the back surface polysilicon 55 film, gettering (so-called ring gettering) is further performed. Therefore, more reliable gettering can be performed by performing phosphorus doping on the back surface of the substrate shown in FIG. 4A.

【0024】本実施例においても、基板裏面には裏面ポ
リシリコン膜55が形成されているので、ゲッタリング
は継続的に行われている。また、ゲッタリングは裏面シ
リコン酸化膜55を除去するだけで容易に終了させるこ
とが可能である。したがって、裏面シリコン酸化膜55
を除去するタイミングによってゲッタリングの程度を任
意に選択することが可能となり、効率的な半導体装置の
製造を行なうことができる。また、本実施例において
も、ゲッタリングは半導体製造工程中(いわゆるインラ
イン)で行なわれるので、別途ゲッタリング工程を設け
る必要がない。従って、手間がかからず効率的な半導体
装置の製造を行うことが可能となる。
Also in this embodiment, since the back surface polysilicon film 55 is formed on the back surface of the substrate, gettering is continuously performed. Further, gettering can be easily completed only by removing the back surface silicon oxide film 55. Therefore, the back surface silicon oxide film 55
It is possible to arbitrarily select the degree of gettering depending on the timing at which the semiconductor device is removed, and an efficient semiconductor device can be manufactured. Also in this embodiment, since gettering is performed during the semiconductor manufacturing process (so-called in-line), it is not necessary to separately provide a gettering process. Therefore, it is possible to manufacture the semiconductor device efficiently without any trouble.

【0025】なお、上記二つの半導体装置製造方法にお
けるゲッタリング工程は、半導体装置製造工程の中、素
子分離領域形成前後いずれにおいても必要に応じ最適な
時期を選択できる。したがって、最適な時期でゲッタリ
ングを行なうことが可能となり、効率的な半導体装置の
製造を行うことができる。
In the gettering step in the above-mentioned two semiconductor device manufacturing methods, an optimum time can be selected as needed before or after the formation of the element isolation region in the semiconductor device manufacturing process. Therefore, gettering can be performed at an optimum time, and the semiconductor device can be efficiently manufactured.

【0026】[0026]

【発明の効果】請求項1及び請求項2に係る半導体装置
製造方法は、基板裏面に形成された第一膜又は導電膜を
ゲッタリング膜として用いることを特徴としている。
The semiconductor device manufacturing method according to the first and second aspects is characterized in that the first film or the conductive film formed on the back surface of the substrate is used as a gettering film.

【0027】また、請求項3に係る半導体装置製造方法
は、請求項2に係る半導体装置製造方法において、基板
内に不純物を注入し、不純物によってゲッタリングを行
なうことを特徴としている。すなわち、半導体装置製造
工程内においてゲッタリングを行なうことが可能とな
り、別途ゲッタリング工程を設ける必要がない。
A semiconductor device manufacturing method according to a third aspect of the present invention is characterized in that, in the semiconductor device manufacturing method according to the second aspect, impurities are implanted into the substrate and gettering is performed by the impurities. That is, it is possible to perform gettering in the semiconductor device manufacturing process, and it is not necessary to separately provide a gettering process.

【0028】したがって、効率的な半導体装置の製造を
行なうことが出来る。
Therefore, an efficient semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体装置製造方法の工程を示す
図である。
FIG. 1 is a diagram showing steps of a semiconductor device manufacturing method according to the present invention.

【図2】本発明に係る半導体装置製造方法の工程を示す
図である。
FIG. 2 is a diagram showing steps of a semiconductor device manufacturing method according to the present invention.

【図3】本発明に係る半導体装置製造方法の他の工程を
示す図である。
FIG. 3 is a diagram showing another step of the semiconductor device manufacturing method according to the present invention.

【図4】本発明に係る半導体装置製造方法の他の工程を
示す図である。
FIG. 4 is a diagram showing another step of the semiconductor device manufacturing method according to the present invention.

【図5】基板に形成されたポリシリコン膜の粒子を示す
模式図出ある。
FIG. 5 is a schematic view showing particles of a polysilicon film formed on a substrate.

【図6】従来の半導体装置製造方法の工程を示す図であ
る。
FIG. 6 is a diagram showing steps of a conventional semiconductor device manufacturing method.

【図7】従来の半導体装置製造方法を工程を示す図であ
る。
FIG. 7 is a diagram showing a step in a conventional semiconductor device manufacturing method.

【図8】従来のゲッタリング工程を示す図である。FIG. 8 is a diagram showing a conventional gettering process.

【符号の説明】[Explanation of symbols]

1・・・・・基板 2・・・・・シリコン酸化膜 60・・・・・裏面シリコン酸化膜 HS30、HS40・・・・・歪 1 ... Substrate 2 ... Silicon oxide film 60 ... Backside silicon oxide film HS30, HS40 ... Strain

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基板両面に絶縁膜を形成する絶縁膜形成工
程、 形成された絶縁膜上の両面に第一膜を形成する第一膜形
成工程、 基板表面の第一膜を選択的に除去する第一膜除去工程、 第一膜除去により露出した絶縁膜を酸化する素子分離領
域形成工程、 を備えた半導体装置製造方法であって、 絶縁膜形成工程後、第一膜形成工程前に基板裏面の絶縁
膜を除去し、基板裏面に形成された第一膜をゲッタリン
グ膜として用いること、 を特徴とする半導体装置製造方法。
1. An insulating film forming step of forming an insulating film on both sides of a substrate, a first film forming step of forming a first film on both sides of the formed insulating film, and a first film on a substrate surface is selectively removed. And a device isolation region forming step of oxidizing an insulating film exposed by the first film removing step, the substrate being formed after the insulating film forming step and before the first film forming step. A method of manufacturing a semiconductor device, wherein the insulating film on the back surface is removed, and the first film formed on the back surface of the substrate is used as a gettering film.
【請求項2】基板表面に素子分離絶縁層及び素子用絶縁
層を形成するとともに基板裏面に裏面絶縁層を形成する
絶縁層形成工程、 基板両面に対して導電膜を形成する導電膜形成工程、 を備えた半導体装置製造方法であって、 絶縁層形成工程後、導電膜形成工程前に基板裏面の第二
絶縁膜を除去し、基板裏面に形成された導電膜をゲッタ
リング膜として用いること、 を特徴とする半導体装置製造方法。
2. An insulating layer forming step of forming an element isolation insulating layer and an element insulating layer on the front surface of the substrate and a back insulating layer on the back surface of the substrate, and a conductive film forming step of forming conductive films on both sides of the substrate. A method of manufacturing a semiconductor device, comprising: after the insulating layer forming step and before the conductive film forming step, removing the second insulating film on the back surface of the substrate and using the conductive film formed on the back surface of the substrate as a gettering film. And a method for manufacturing a semiconductor device.
【請求項3】請求項2に係る半導体装置製造方法におい
て、 基板内に不純物を注入し、不純物によってゲッタリング
を行なうこと、 を特徴とする半導体装置製造方法。
3. The method for manufacturing a semiconductor device according to claim 2, wherein impurities are implanted into the substrate and gettering is performed by the impurities.
JP14737993A 1993-06-18 1993-06-18 Semiconductor device manufacturing method Pending JPH077008A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14737993A JPH077008A (en) 1993-06-18 1993-06-18 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14737993A JPH077008A (en) 1993-06-18 1993-06-18 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JPH077008A true JPH077008A (en) 1995-01-10

Family

ID=15428915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14737993A Pending JPH077008A (en) 1993-06-18 1993-06-18 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JPH077008A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569063A (en) * 2010-12-14 2012-07-11 佳能株式会社 Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569063A (en) * 2010-12-14 2012-07-11 佳能株式会社 Method for manufacturing semiconductor device
US8426291B2 (en) 2010-12-14 2013-04-23 Canon Kabushiki Kaisha Method for isolation formation in manufacturing semiconductor device
CN102569063B (en) * 2010-12-14 2014-07-16 佳能株式会社 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JPH09120965A (en) Manufacture of semiconductor device
JP3864495B2 (en) Manufacturing method of semiconductor substrate
JP3707200B2 (en) Manufacturing method of semiconductor substrate
JP2002016246A (en) Manufacturing method of mos-type semiconductor transistor
JP2001109136A (en) Stencil mask and method for forming same
JPH03129818A (en) Manufacture of semiconductor device
JPH077008A (en) Semiconductor device manufacturing method
JP2001085392A (en) Manufacture of semiconductor device
JPH09312397A (en) Semiconductor device and method of fabricating the same
US6197642B1 (en) Method for manufacturing gate terminal
JP2001144273A (en) Method for fabricating semiconductor device
JPH1197654A (en) Manufacture of semiconductor board
JP3295171B2 (en) Semiconductor substrate manufacturing method
JP3091800B2 (en) Method for manufacturing SOI substrate
KR100291276B1 (en) Silicide forming method of semiconductor devices
JP3344162B2 (en) Method for manufacturing field effect semiconductor device
JPH02133929A (en) Semiconductor device and its manufacture
JP2001044168A (en) Manufacture of semiconductor device
JPH11150181A (en) Manufacture of semiconductor device
JPH0845943A (en) Gettering method and manufacture of soi semiconductor wafer used for this method
JPH03173131A (en) Manufacture of semiconductor device
JPH05109736A (en) Manufacture of semiconductor device
JPH11145074A (en) Manufacture of semiconductor substrate
JPH11103034A (en) Manufacture of semiconductor substrate
JPH05198579A (en) Semiconductor water and its manufacture