JPH0767350A - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JPH0767350A JPH0767350A JP5209458A JP20945893A JPH0767350A JP H0767350 A JPH0767350 A JP H0767350A JP 5209458 A JP5209458 A JP 5209458A JP 20945893 A JP20945893 A JP 20945893A JP H0767350 A JPH0767350 A JP H0767350A
- Authority
- JP
- Japan
- Prior art keywords
- voltage reference
- carrier
- asynchronous
- synchronous
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ハードウェアを変更す
ることなく、疑似的に同期パルス幅変調制御方式を実現
できるインバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter device which can realize a pseudo synchronous pulse width modulation control system without changing hardware.
【０００２】[0002]
【従来の技術】Ｖ（電圧）／Ｆ（周波数）一定制御によ
って電動機を駆動するＰＷＭ（パルス幅変調制御）イン
バータでは、出力周波数が低い領域では、非同期ＰＷＭ
方式を適用し、出力周波数が高い領域では同期ＰＷＭ方
式に切り換える場合が多い。これは出力周波数が高い領
域では非同期性による電圧歪みが生じるのを防止するた
めである。2. Description of the Related Art In a PWM (pulse width modulation control) inverter that drives an electric motor by constant V (voltage) / F (frequency) control, an asynchronous PWM is used in a low output frequency range.
In many cases, the system is applied and the synchronous PWM system is switched to in a region where the output frequency is high. This is to prevent voltage distortion due to asynchronism in a region where the output frequency is high.
【０００３】図３は、その従来のインバータを示すもの
であり、パワートランジスタＳＵ１，ＳＵ２、ＳＶ１，
ＳＶ２、ＳＷ１，ＳＷ２、ダイオードＤ１，Ｄ２，Ｄ
３，Ｄ４，Ｄ５，Ｄ６、コンデンサＣ、直流電源Ｖｄ
ｃ、負荷Ｌからなっている。FIG. 3 shows the conventional inverter, which includes power transistors SU1, SU2, SV1.
SV2, SW1, SW2, diodes D1, D2, D
3, D4, D5, D6, capacitor C, DC power supply Vd
c, load L.
【０００４】キャリア比較形ＰＷＭ方式において、非同
期ＰＷＭ方式と同期ＰＷＭ方式の切り換えを行なうため
に、従来は図１３のように構成された装置が使用されて
いる。すなわち、非同期キャリア発生回路２５と、これ
から発生する非同期キャリアとＶ／Ｆコントローラ２１
からの正弦波電圧基準を比較する非同期ＰＷＭコンパレ
ータ２３とから構成されている。また、同期ＰＷＭのた
めのハードウェア、すなわち同期キャリア発生回路２２
と、これから発生する同期キャリアとＶ／Ｆコントロー
ラ２１からの正弦波電圧基準を比較する同期ＰＷＭコン
パレータ２４とから構成されている。そして、両者の切
り換えは、Ｖ／Ｆコントローラ２１からの信号により行
なっていた。In the carrier comparison type PWM system, in order to switch between the asynchronous PWM system and the synchronous PWM system, a device constructed as shown in FIG. 13 is conventionally used. That is, the asynchronous carrier generation circuit 25, the asynchronous carrier generated from this and the V / F controller 21.
And an asynchronous PWM comparator 23 that compares the sinusoidal voltage reference from Further, the hardware for the synchronous PWM, that is, the synchronous carrier generation circuit 22
And a synchronous PWM comparator 24 which compares the synchronous carrier generated from this with the sine wave voltage reference from the V / F controller 21. Then, switching between the two is performed by a signal from the V / F controller 21.
【０００５】[0005]
【発明が解決しようとする課題】以上述べた従来の技術
では、ハードウェアの構成が複雑であり、非同期ＰＷＭ
方式のハードウェアアで同期ＰＷＭ方式を行なうために
は、ハードウェアの変更が必要であった。In the conventional technique described above, the hardware configuration is complicated, and the asynchronous PWM is used.
In order to perform the synchronous PWM system with the system hardware, it was necessary to change the hardware.
【０００６】本発明は、これらの問題点を解決するため
なされたもので、その目的とするところは、非同期ＰＷ
Ｍインバータ装置のハードウェアの構成を変更せずに、
同期ＰＷＭ方式が実現できるインバータ装置を提供する
ことにある。The present invention has been made to solve these problems, and its purpose is to provide an asynchronous PW.
Without changing the hardware configuration of the M inverter device,
An object of the present invention is to provide an inverter device that can realize a synchronous PWM method.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するた
め、請求項１に対応する発明は、ゲートパルスにより動
作する複数の素子からなり、非同期パルス幅変調制御を
行うインバータ装置において、電圧／周波数の一定制御
によって正弦波電圧基準を出力し、かつ出力周波数およ
び同期パルス幅変調制御出力パルス数を出力するコント
ローラと、非同期キャリアを出力する非同期キャリア発
生回路と、前記出力周波数と前記出力パルス数と非同期
キャリア周波数から決定される同期キャリアを作成する
同期キャリア作成手段と、前記同期キャリアと前記正弦
波電圧基準との大小比較を行い、正弦波電圧基準が同期
キャリアよりも大きいときは前記正弦波電圧基準を前記
非同期キャリアの正の最大値以上に変換して出力電圧基
準を得、前記正弦波電圧基準が同期キャリア以下のとき
は前記正弦波電圧基準を前記非同期キャリアの負の最大
値以下に変換して出力電圧基準を得る電圧基準変換手段
と、この電圧基準変換手段からの出力電圧基準と前記非
同期キャリアとの大小比較を行い、前記素子のゲートパ
ルスを得る比較手段と、を具備したインバータ装置であ
る。In order to achieve the above object, the invention according to claim 1 is an inverter device for performing asynchronous pulse width modulation control, which comprises a plurality of elements which operate by gate pulse, and voltage / frequency. A controller that outputs a sine wave voltage reference by constant control of and output an output frequency and a synchronous pulse width modulation control output pulse number, an asynchronous carrier generation circuit that outputs an asynchronous carrier, the output frequency and the output pulse number. Synchronous carrier creating means for creating a synchronous carrier determined from the asynchronous carrier frequency, and the size comparison of the synchronous carrier and the sine wave voltage reference, when the sine wave voltage reference is larger than the synchronous carrier, the sine wave voltage The reference is converted to a positive maximum value of the asynchronous carrier or more to obtain an output voltage reference, and the sine wave When the pressure reference is equal to or less than the synchronous carrier, the voltage reference conversion means for obtaining the output voltage reference by converting the sine wave voltage reference into the negative maximum value of the asynchronous carrier or less, and the output voltage reference from the voltage reference conversion means. An inverter device comprising: a comparison unit that obtains a gate pulse of the element by performing a magnitude comparison with the asynchronous carrier.
【０００８】上記目的を達成するため、請求項２に対応
する発明は、ゲートパルスにより動作する複数の素子か
らなり、非同期パルス幅変調制御を行うインバータ装置
において、電圧／周波数の一定制御によって正弦波電圧
基準を出力し、かつ出力周波数および同期パルス幅変調
制御出力パルス数を出力するコントローラと、非同期キ
ャリアを出力する非同期キャリア発生回路と、前記出力
周波数と前記出力パルス数と非同期キャリア周波数から
決定される同期キャリアを作成する同期キャリア作成手
段と、前記正弦波電圧基準を前記同期キャリアと前記正
弦波電圧基準との差電圧から計算される中間電圧基準に
変換する正弦波電圧基準変換手段と、前記同期キャリア
と前記正弦波電圧基準との大小比較を行い、正弦波電圧
基準が同期キャリアよりも大きいときは前記正弦波電圧
基準を前記非同期キャリアの正の最大値以上に変換して
出力電圧基準を得、前記正弦波電圧基準が同期キャリア
以下のときは前記正弦波電圧基準を前記非同期キャリア
の負の最大値以下に変換して出力電圧基準を得る電圧基
準変換手段と、この電圧基準変換手段からの出力電圧基
準と前記非同期キャリアとの大小比較を行い、前記素子
のゲートパルスを得る比較手段と、を具備したインバー
タ装置である。In order to achieve the above object, the invention according to claim 2 is an inverter device which comprises a plurality of elements operating by a gate pulse and performs asynchronous pulse width modulation control, and a sine wave is obtained by constant voltage / frequency control. A controller that outputs a voltage reference and outputs an output frequency and the number of output pulses of the synchronous pulse width modulation control, an asynchronous carrier generation circuit that outputs an asynchronous carrier, and the output frequency, the number of output pulses, and the asynchronous carrier frequency. Synchronous carrier creating means for creating a synchronous carrier, sine wave voltage reference converting means for converting the sine wave voltage reference into an intermediate voltage reference calculated from a difference voltage between the synchronous carrier and the sine wave voltage reference, and The size of the sine wave voltage reference is compared with that of the sine wave voltage reference. Is greater than, the sine wave voltage reference is converted to a positive maximum value of the asynchronous carrier or more to obtain an output voltage reference, and when the sine wave voltage reference is less than or equal to the synchronous carrier, the sine wave voltage reference is asynchronous. A voltage reference conversion means for converting the carrier to a negative maximum value or less to obtain an output voltage reference, and an output voltage reference from the voltage reference conversion means and the asynchronous carrier are compared in magnitude to obtain a gate pulse of the element. And an inverter device including a comparison unit.
【０００９】[0009]
【作用】請求項１に対応する発明によれば、非同期ＰＷ
Ｍ方式のインバータ装置のハードウェアを変更すること
なく、疑似的に同期ＰＷＭ方式の実現が可能になる。請
求項２に対応する発明によれば、請求項１に対応する発
明に比べて出力電圧に含まれる誤差を少なくした疑似同
期ＰＷＭ方式の実現が可能となる。According to the invention corresponding to claim 1, the asynchronous PW is used.
The pseudo synchronous PWM method can be realized without changing the hardware of the M-type inverter device. According to the invention corresponding to claim 2, it is possible to realize the pseudo-synchronous PWM system in which the error included in the output voltage is reduced as compared with the invention corresponding to claim 1.
【００１０】[0010]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１はその第１実施例の概略構成を示すブ
ロック図であり、Ｖ／Ｆコントローラ１、同期キャリア
発生部２、電圧基準変換部３を有する中央処理装置（以
下ＣＰＵと称する）６、コンパレータ４、非同期キャリ
ア発生回路５とから構成されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of the first embodiment, which includes a V / F controller 1, a synchronous carrier generator 2, a central processing unit (hereinafter referred to as CPU) 6 having a voltage reference converter 3, and a comparator 4. , Asynchronous carrier generation circuit 5.
【００１１】Ｖ／Ｆコントローラ１から同期ＰＷＭパル
ス数PULSE および出力周波数F1ならびに正弦波電圧基準
Ｖ* が出力される。ＣＰＵ６は、例えばソフトウェアで
構成し、サンプリングは図２に示す非同期キャリア発生
回路５から出力される非同期キャリアの山と谷のタイミ
ングで行なわれる。The V / F controller 1 outputs the number of synchronous PWM pulses PULSE, the output frequency F1 and the sine wave voltage reference V * . The CPU 6 is composed of, for example, software, and sampling is performed at the timing of peaks and valleys of the asynchronous carrier output from the asynchronous carrier generation circuit 5 shown in FIG.
【００１２】同期キャリア発生部２では、（１），
（２）式に従って階段波の同期キャリアが得られる。 FSW SYNC= PULSE ・F1 …（１） STEP SYNC = AMP ・FSW SYNC／ FSw …（２） ただし、FSW SYNC：同期キャリア周波数［Hz］ PULSE ：同期ＰＷＭパルス数 F1：出力周波数［Hz] STEP SYNC ：同期キャリアの１サンプリング当りのステ
ップ量 AMP ：非同期キャリアの振幅（PEAK to PEAK） FSw : 非同期キャリア周波数［Hz] さらに、同期キャリア発生部２では、こぎり波の同期キ
ャリアSYNC SAWが得られる。この場合、A/B の剰余がY
のとき、Y=AMOD(A,B) と表すと、（３）式で求められ
る。In the synchronous carrier generator 2, (1),
A staircase wave synchronous carrier is obtained according to the equation (2). FSW SYNC = PULSE ・ F1… (1) STEP SYNC = AMP ・ FSW SYNC / FSw… (2) However, FSW SYNC: Synchronous carrier frequency [Hz] PULSE: Number of synchronous PWM pulses F1: Output frequency [Hz] STEP SYNC: Step amount per sampling of the synchronous carrier AMP: Amplitude of asynchronous carrier (PEAK to PEAK) FSw: Asynchronous carrier frequency [Hz] Further, the synchronous carrier generating unit 2 obtains a synchronous carrier SYNC SAW of a sawtooth wave. In this case, the remainder of A / B is Y
Then, when expressed as Y = AMOD (A, B), it is calculated by the equation (3).
【００１３】 SYNC SAW= AMOD（SYNC SAW+ STEP SYNC ，2 ・AMP ） …（３） 次に、SYNC SAWを非同期キャリア振幅（AMP ）で折り返
すことによって、同期キャリア（SYNC TRI）を得る。SYNC SAW = AMOD (SYNC SAW + STEP SYNC, 2 · AMP) (3) Next, the SYNC SAW is folded back at the asynchronous carrier amplitude (AMP) to obtain the synchronous carrier (SYNC TRI).
【００１４】さらに、正弦波電圧基準Ｖ* の極性変更時
に、同期キャリアSYNC TRIのリセットを行う。電圧基準
変換部３では、出力周波数（F1）が非同期限界周波数
（Flim）よりも低ければ、非同期ＰＷＭ方式を選択し、
高ければ、同期ＰＷＭ方式を選択する。次に、各ＰＷＭ
方式に応じて、（４），（５）ー１，（５）ー２式によ
って電圧基準を変換し、出力電圧基準Ｖ**を得る。Further, when the polarity of the sine wave voltage reference V * is changed, the synchronous carrier SYNC TRI is reset. In the voltage reference conversion unit 3, if the output frequency (F1) is lower than the asynchronous limit frequency (Flim), the asynchronous PWM method is selected,
If it is higher, the synchronous PWM method is selected. Next, each PWM
Depending on the system, the voltage reference is converted by the equations (4), (5) -1, and (5) -2 to obtain the output voltage reference V ** .
【００１５】なお、本方式における同期ＰＷＭ方式は、
疑似的に実現されるので、以下擬似同期ＰＷＭ方式と呼
ぶ。 ［非同期ＰＷＭ方式の場合］ Ｖ**＝Ｖ* …（４） ［疑似同期ＰＷＭ方式の場合］ ・Ｖ* ＞SYNC TRIのとき Ｖ**＝Ｖmax …（５）ー１ ・Ｖ* ≦SYNC TRIのとき Ｖ**＝−Ｖmax …（５）ー２ ただし、Ｖmax は非同期キャリアの最大値を越える最大
電圧基準 コンパレータ４では出力電圧基準Ｖ**と非同期キャリア
との大小比較を行い、ゲートパルスを出力するという構
成を有している。The synchronous PWM method in this method is
Since it is realized in a pseudo manner, it is hereinafter referred to as a pseudo synchronous PWM method. [In case of asynchronous PWM system] V ** = V * ... (4) [In case of pseudo-synchronous PWM system] ・ When V * > SYNC TRI V ** = Vmax… (5) -1 ・ V * ≦ SYNC TRI V ** =-Vmax (5) -2 where Vmax is the maximum voltage reference exceeding the maximum value of the asynchronous carrier. The comparator 4 compares the output voltage reference V ** with the asynchronous carrier to determine the gate pulse. It has a configuration of outputting.
【００１６】図１の構成において、疑似同期ＰＷＭ方式
を行う場合、正弦波電圧基準Ｖ* は、電圧基準変換部３
でＶmax あるいは−Ｖmax に変換されるので、ゲートパ
ルスはパルス数（PULSE ）に応じた、同期ＰＷＭ出力と
ほとんど等価となる。In the configuration of FIG. 1, when the pseudo-synchronous PWM method is performed, the sine wave voltage reference V * is the voltage reference conversion unit 3
Since it is converted into Vmax or -Vmax by, the gate pulse becomes almost equivalent to the synchronous PWM output according to the pulse number (PULSE).
【００１７】ただし、この方式で出力されるゲートパル
スには、図５に示すようなパルス幅で非同期キャリアの
半周期未満の誤差Ｔerが含まれる。以下、図面に従って
実施例について説明する。図１において、ＣＰＵ６の部
分は、ソフトウェアで行われ、ＣＰＵ６のサンプリング
は、図２の非同期キャリアの山、谷（黒丸で示す部分）
で行われる。Ｖ／Ｆコントローラ１では、Ｖ／Ｆ一定制
御によって正弦波電圧基準Ｖ* が出力される。However, the gate pulse output by this method includes an error Ter of less than a half cycle of the asynchronous carrier with a pulse width as shown in FIG. Embodiments will be described below with reference to the drawings. In FIG. 1, the part of the CPU 6 is performed by software, and the sampling of the CPU 6 is performed by the peaks and valleys of the asynchronous carrier shown in FIG.
Done in. The V / F controller 1 outputs the sine wave voltage reference V * by the V / F constant control.
【００１８】同期キャリア発生部２では、Ｖ／Ｆコント
ローラ１から出力される、出力周波数（F1）、パルス数
（PULSE ）と、非同期キャリアの周波数FSw から、同期
キャリアSYNC TRIを得る。さらに、出力周波数F1の変化
に追従できるように、正弦波電圧基準Ｖ* の極性が変化
したときには、同期キャリアSYNC TRIをリセットする。The synchronous carrier generator 2 obtains the synchronous carrier SYNC TRI from the output frequency (F1), the number of pulses (PULSE) output from the V / F controller 1 and the frequency FSw of the asynchronous carrier. Further, when the polarity of the sine wave voltage reference V * changes, the synchronous carrier SYNC TRI is reset so that the output frequency F1 can be changed.
【００１９】電圧基準変換部３では、出力周波数F1が非
同期限界周波数（Flim）よりも低ければ、非同期ＰＷＭ
方式を選択し、高ければ疑似同期ＰＷＭ方式を選択す
る。次に、ＰＷＭ方式に応じて、（４），（５）式によ
って電圧基準を変換し、出力電圧基準Ｖ**を得る。な
お、図１のSTEP SYNC は、同期キャリアの１サンプリン
グ当りのステップ量であり、後述する実施例で使用する
が、第１実施例では使用しない。In the voltage reference converter 3, if the output frequency F1 is lower than the asynchronous limit frequency (Flim), the asynchronous PWM
The system is selected, and if it is higher, the pseudo-synchronous PWM system is selected. Next, according to the PWM method, the voltage reference is converted by the equations (4) and (5) to obtain the output voltage reference V ** . Note that STEP SYNC in FIG. 1 is the step amount per sampling of the synchronous carrier, and is used in the embodiment described later, but is not used in the first embodiment.
【００２０】コンパレータ４では、出力電圧基準Ｖ**と
非同期キャリアとの大小比較を行い、ゲートパルスを出
力する。図５は、正弦波電圧基準Ｖ* 、出力電圧基準Ｖ
**、非同期キャリア、同期キャリアSYNC TRI、相電圧Ｖ
lu、線間電圧Ｖluv の波形を示している。図５におい
て、Ｔerは本方式による出力パルス幅の誤差で、これは
非同期キャリアの半周期未満となる。The comparator 4 compares the output voltage reference V ** with the asynchronous carrier and outputs a gate pulse. FIG. 5 shows a sine wave voltage reference V * and an output voltage reference V
** , asynchronous carrier, synchronous carrier SYNC TRI, phase voltage V
The waveform of lu and the line voltage Vluv is shown. In FIG. 5, Ter is an error in the output pulse width according to this method, which is less than half the period of the asynchronous carrier.
【００２１】以上述べた第１実施例によれば、非同期Ｐ
ＷＭ方式のインバータ装置のハードウェアを変更するこ
となく、疑似的に同期ＰＷＭ方式の実現が可能となる。
次に、本発明の第２実施例について、図６および図８を
参照して説明する。図１の電圧基準変換部３の機能を、
図６のフローチャートのようにしたものである。これ
は、例えば同期キャリアSYNC TRIと正弦波電圧基準Ｖ*
のターンオフ交点（同期キャリアの右上がり領域との交
点）が、非同期キャリアの右上がり領域にある場合に
は、電圧基準をＳ６の（６ａ）式に従って、中間電圧基
準に変換することで、出力電圧基準Ｖ**と非同期キャリ
アとの交点をターンオフ交点と時間軸上で一致させるこ
とができるためである。According to the first embodiment described above, the asynchronous P
The pseudo synchronous PWM system can be realized without changing the hardware of the WM system inverter device.
Next, a second embodiment of the present invention will be described with reference to FIGS. The function of the voltage reference conversion unit 3 in FIG.
This is as shown in the flowchart of FIG. This is, for example, the synchronous carrier SYNC TRI and the sine wave voltage reference V *.
If the turn-off crossing point (the crossing point of the synchronous carrier with the rightward rising region) is in the rightward rising region of the asynchronous carrier, the voltage reference is converted to the intermediate voltage reference according to the equation (6a) of S6, and the output voltage This is because the intersection of the reference V ** and the asynchronous carrier can coincide with the turn-off intersection on the time axis.
【００２２】すなわち、Ｓ１において、正弦波電圧基準
Ｖ* と同期キャリアSYNC TRIの差Ｘを求め、次にＳ２に
おいて同期キャリアの傾斜を判断し、右上がりの場合に
はＳ３に進む。Ｓ３において、正弦波電圧基準Ｖ* が同
期キャリアSYNC TRIより大きいかどうかが判断され、大
きい場合にはＳ４に進む。Ｓ４において、同期キャリア
SYNC TRIと同期キャリアの１サンプリング当りのステッ
プ量STEP SYNC の和が正弦波電圧基準Ｖ* より大きいか
または等しいかを判断し、大きいかまたは等しい場合に
は、Ｓ５に進み、ここで非同期キャリアの傾斜が判断さ
れ、右上がりの場合にはＳ６に進み、（６ａ）式により
出力電圧基準Ｖ**が求められる。That is, in S1, the difference X between the sine wave voltage reference V * and the synchronous carrier SYNC TRI is obtained, then the inclination of the synchronous carrier is determined in S2, and if it is rising to the right, the process proceeds to S3. In S3, it is determined whether the sine wave voltage reference V * is larger than the synchronous carrier SYNC TRI, and if it is larger, the process proceeds to S4. Sync carrier in S4
It is determined whether the sum of SYNC TRI and the step amount STEP SYNC per sampling of the synchronous carrier is greater than or equal to the sine wave voltage reference V *. If the sum is greater than or equal to, the process proceeds to S5, where the asynchronous carrier If the inclination is judged and it is rising to the right, the process proceeds to S6, and the output voltage reference V ** is obtained from the equation (6a).
【００２３】一方、Ｓ２において、同期キャリアの傾斜
が右下がりと判断された場合には、Ｓ７に進み、ここで
正弦波電圧基準Ｖ* が同期キャリアSYNC TRIより小さい
かどうかが判断され、小さい場合にはＳ８に進む。Ｓ８
において、同期キャリアSYNCTRIと同期キャリアの１サ
ンプリング当りのステップ量STEP SYNC の差が正弦波電
圧基準Ｖ* より小さいかまたは等しいかを判断し、小さ
いかまたは等しい場合には、Ｓ９に進み、ここで非同期
キャリアの傾斜が判断され、右下がりの場合にはＳ１０
に進み、（６ｂ）式により出力電圧基準Ｖ**が求められ
る。On the other hand, in S2, when it is determined that the inclination of the synchronous carrier is downward sloping, the process proceeds to S7, in which it is determined whether the sine wave voltage reference V * is smaller than the synchronous carrier SYNC TRI, and if it is smaller. To proceed to S8. S8
In step S9, it is determined whether the difference between the synchronous carrier SYNCTRI and the step amount STEP SYNC per sampling of the synchronous carrier is smaller than or equal to the sine wave voltage reference V *. If smaller or equal, the process proceeds to S9, where If the inclination of the asynchronous carrier is determined, and it is falling to the right, S10
Then, the output voltage reference V ** is obtained by the equation (6b).
【００２４】また、Ｓ７において正弦波電圧基準Ｖ* が
同期キャリアSYNC TRIより大きいと判断された場合には
Ｓ１１に進み、出力電圧基準Ｖ**を非同期キャリアの振
幅AMP と一致させ、Ｓ４において同期キャリアSYNC TRI
と同期キャリアの１サンプリング当りのステップ量STEP
SYNC の和が正弦波電圧基準Ｖ* より大きくまたは等し
くないと判断された場合もＳ１１に進み、さらにＳ５に
おいて非同期キャリアの傾斜が右下がりと判断された場
合Ｓ１１に進む。When it is determined in S7 that the sine wave voltage reference V * is larger than the synchronous carrier SYNC TRI, the process proceeds to S11, the output voltage reference V ** is made equal to the amplitude AMP of the asynchronous carrier, and the synchronization is performed in S4. Carrier SYNC TRI
And step amount per sampling of synchronous carrier STEP
When it is determined that the sum of SYNC is not greater than or equal to the sine wave voltage reference V *, the process also proceeds to S11, and when it is determined in S5 that the inclination of the asynchronous carrier is downward sloping, the process proceeds to S11.
【００２５】さらに、Ｓ３において、正弦波電圧基準Ｖ
* が同期キャリアSYNC TRIより大きくないと判断された
場合にはＳ１２に進み、出力電圧基準Ｖ**を非同期キャ
リアの振幅AMP のマイナスと一致させる。Ｓ８において
同期キャリアSYNC TRIと同期キャリアの１サンプリング
当りのステップ量STEP SYNC の差が正弦波電圧基準Ｖ*
より大きいかまたは等しくないと判断された場合にはＳ
１２に進み、またＳ９において非同期キャリアの傾斜が
右上がりと判断された場合にはＳ１１に進む。Further, in S3, the sine wave voltage reference V
When it is determined that * is not larger than the synchronous carrier SYNC TRI, the process proceeds to S12, and the output voltage reference V ** is made equal to the minus of the amplitude AMP of the asynchronous carrier. At S8, the difference between the synchronous carrier SYNC TRI and the step amount STEP SYNC per sampling of the synchronous carrier is the sine wave voltage reference V *.
S if it is judged to be greater than or not equal to
If it is determined in S9 that the inclination of the asynchronous carrier is rising to the right, the process proceeds to S12.
【００２６】図８は図６の結果、すなわち正弦波電圧基
準Ｖ* 、出力電圧基準Ｖ**、非同期キャリア、同期キャ
リアSYNC TRI、相電圧Ｖｌｕの波形を示している。図
中、Ｔerは本発明方式による出力パルス幅の誤差で、こ
れは非同期キャリアの半周期未満となるが、図５と比較
して、誤差を含む出力パルス（相電圧）が減少している
ことが分かる。FIG. 8 shows the results of FIG. 6, that is, the waveforms of the sine wave voltage reference V * , the output voltage reference V ** , the asynchronous carrier, the synchronous carrier SYNC TRI, and the phase voltage Vlu. In the figure, Ter is an error in the output pulse width according to the method of the present invention, which is less than a half cycle of the asynchronous carrier, but the output pulse (phase voltage) including the error is reduced as compared with FIG. I understand.
【００２７】第２実施例によれば、第１実施例に比べて
出力電圧に含まれる誤差を少なくした、疑似同期ＰＷＭ
方式の実現が可能となる。次に、本発明の第３実施例に
ついて、図９を参照して説明するが、この実施例は図４
に示す中性点クランプ式（ＮＰＣ：Neutral Point Clam
ped ）インバータに適用するものであり、図９に示すよ
うにキャリアは正側、負側の２つが存在する。このた
め、疑似同期ＰＷＭ方式のための電圧基準変換式は、次
式となる。According to the second embodiment, the pseudo synchronous PWM in which the error contained in the output voltage is reduced as compared with the first embodiment.
The system can be realized. Next, a third embodiment of the present invention will be described with reference to FIG.
Neutral Point Clam (NPC: Neutral Point Clam
ped) applied to an inverter, and there are two carriers on the positive side and the negative side as shown in FIG. Therefore, the voltage reference conversion formula for the pseudo-synchronous PWM system is the following formula.
【００２８】［ＮＰＣインバータ用の電圧基準変換式］ ・Ｖ* ≧０の場合 Ｖ* ＞SYNC TRI Pのとき Ｖ**＝Ｖmax …（７）ー１ Ｖ* ≦SYNC TRI Pのとき Ｖ**＝０ …（７）ー２ ・Ｖ* ＜０の場合 Ｖ* ＞SYNC TRI Nのとき Ｖ**＝０ …（７）ー３ Ｖ* ≦SYNC TRI Nのとき Ｖ**＝−Ｖmax …（７）ー４ ただし、SYNC TRI P：正側同期キャリア SYNC TRI N：負側同期キャリア 図９に正弦波電圧基準Ｖ* 、出力電圧基準Ｖ**、非同期
キャリア、同期キャリア、相電圧Ｖluの波形を示してお
り、Ｔerは本方式による出力パルス幅の誤差で、これは
非同期キャリアの半周期未満となる。[Voltage Reference Conversion Formula for NPC Inverter] V * ≧ 0 V * > SYNC TRIP V ** = Vmax (7) -1 V * ≦ SYNC TRIP V ** = 0 ... (7) -2 ・ When V * <0 V * > SYNC TRIN V ** = 0 ... (7) -3 V * ≦ SYNC TRIN V ** =-Vmax… ( 7) -4 However, SYNC TRI P: Positive side synchronous carrier SYNC TRI N: Negative side synchronous carrier Figure 9 shows waveforms of sine wave voltage reference V * , output voltage reference V ** , asynchronous carrier, synchronous carrier, and phase voltage Vlu. And Ter is the error of the output pulse width according to this method, which is less than the half cycle of the asynchronous carrier.
【００２９】以上述べた第３実施例によれば、非同期Ｎ
ＰＣーＰＷＭ方式のインバータ装置のハードウェアを変
更することなく、疑似的に同期ＰＷＭ方式の実現が可能
となる。According to the third embodiment described above, the asynchronous N
The pseudo synchronous PWM method can be realized without changing the hardware of the PC-PWM inverter device.
【００３０】次に、本発明の第４実施例について図１０
および図１１を参照して説明するが、この実施例は図４
に示す中性点クランプ式インバータに適用するものであ
る。この場合、図１０は疑似同期ＰＷＭ方式のための電
圧基準変換式を説明するためのフローチャートである。Next, a fourth embodiment of the present invention will be described with reference to FIG.
11 and FIG. 11, this embodiment will be described with reference to FIG.
It is applied to the neutral point clamp type inverter shown in. In this case, FIG. 10 is a flowchart for explaining the voltage reference conversion formula for the pseudo synchronous PWM system.
【００３１】Ｓ２１において、Ｖ* とSYNC TRIの差Ｘを
求め、次にＳ２２において同期キャリアの傾斜を判断
し、右上がりの場合にはＳ２３に進む。Ｓ３において、
正弦波電圧基準Ｖ* が零より大きいかどうかが判断さ
れ、大きい場合にはＳ２４に進む。Ｓ２４において、正
弦波電圧基準Ｖ* が正側同期キャリアSYNC TRI Pより大
きいかを判断し、大きい場合には、Ｓ２５に進む。Ｓ２
５において、正弦波電圧基準Ｖ* が、正側同期キャリア
SYNC TRI PとSTEP SYNC の和より小さいかまたは等しい
かが判断され、小さいかまたは等しい場合には、Ｓ２６
に進む。Ｓ２６において、非同期キャリアの傾斜が判断
され、右上がりの場合にはＳ２７に進み、（６ａ）式に
より出力電圧基準Ｖ**が求められる。At S21, the difference X between V * and SYNC TRI is obtained, then at S22, the inclination of the synchronous carrier is judged. In S3,
It is determined whether the sine wave voltage reference V * is greater than zero, and if it is greater, the process proceeds to S24. In S24, it is determined whether the sine wave voltage reference V * is larger than the positive side synchronous carrier SYNC TRI P. If it is larger, the process proceeds to S25. S2
5, the sine wave voltage reference V * is the positive side synchronous carrier
It is determined whether it is less than or equal to the sum of SYNC TRIP and STEP SYNC, and if less than or equal, S26
Proceed to. In S26, the inclination of the asynchronous carrier is determined, and if it is rising to the right, the process proceeds to S27, and the output voltage reference V ** is obtained from the equation (6a).
【００３２】一方、Ｓ２２において、同期キャリアの傾
斜が右下がりと判断された場合には、Ｓ２８に進み、こ
こで正弦波電圧基準Ｖ* が零より大きいかが判断され、
大きい場合にはＳ２９に進む。Ｓ２９において、正弦波
電圧基準Ｖ* が正側同期キャリアSYNC TRI Pより小さい
かを判断し、小さい場合には、Ｓ３０に進む。Ｓ３０に
おいて、正弦波電圧基準Ｖ* が、正側同期キャリアSYNC
TRI PとSTEP SYNC の差より大きいか等しいか判断さ
れ、大きいか等しい場合にはＳ３１に進む。Ｓ３１にお
いて、非同期キャリアの傾斜が判断され、Ｓ３１におい
て、右下がりと判断された場合には、Ｓ３２に進み、
（６ｂ）式により出力電圧基準Ｖ**が求められる。On the other hand, if it is determined in S22 that the inclination of the synchronous carrier is sloping downward to the right, the process proceeds to S28, in which it is determined whether the sine wave voltage reference V * is greater than zero.
If so, the process proceeds to S29. In S29, it is determined whether the sine wave voltage reference V * is smaller than the positive side synchronous carrier SYNC TRI P, and if it is smaller, the process proceeds to S30. In S30, the sine wave voltage reference V * is the positive side synchronous carrier SYNC
It is determined whether it is greater than or equal to the difference between TRIP and STEP SYNC. If greater than or equal to, the process proceeds to S31. In S31, the inclination of the asynchronous carrier is determined, and in S31, if it is determined that the carrier is descending to the right, the process proceeds to S32.
The output voltage reference V ** is obtained by the equation (6b).
【００３３】また、Ｓ２９において正弦波電圧基準Ｖ*
が正側同期キャリアSYNC TRI Pより大きいと判断された
場合にはＳ３３に進み、出力電圧基準Ｖ**を非同期キャ
リアの振幅AMP と一致させ、Ｓ２５において正側同期キ
ャリアSYNC TRIと同期キャリアの１サンプリング当りの
ステップ量STEP SYNC の和が正弦波電圧基準Ｖ* より小
さいと判断された場合もＳ３３に進み、さらにＳ２６に
おいて非同期キャリアの傾斜が右下がりと判断された場
合Ｓ３３に進む。Further, in S29, the sine wave voltage reference V *
Is determined to be larger than the positive side synchronous carrier SYNC TRI P, the process proceeds to S33, the output voltage reference V ** is made to match the amplitude AMP of the asynchronous carrier, and the positive side synchronous carrier SYNC TRI and the synchronous carrier 1 are set in S25. If it is determined that the sum of the step amount STEP SYNC per sampling is smaller than the sine wave voltage reference V * , the process proceeds to S33, and if it is determined in S26 that the inclination of the asynchronous carrier is downward sloping, the process proceeds to S33.
【００３４】さらに、Ｓ２４において、正弦波電圧基準
Ｖ* が同期キャリアSYNC TRIより小さいと判断された場
合にはＳ３４に進み、出力電圧基準Ｖ**を零にし、Ｓ３
０において正側同期キャリアSYNC TRI Pと同期キャリア
の１サンプリング当りのステップ量STEP SYNC の差が正
弦波電圧基準Ｖ* より小さいと判断された場合にはＳ３
４に進み、またＳ３１において非同期キャリアの傾斜が
右上がりと判断された場合にはＳ３４に進む。Further, when it is determined in S24 that the sine wave voltage reference V * is smaller than the synchronous carrier SYNC TRI, the process proceeds to S34, the output voltage reference V ** is set to zero, and S3 is set.
When the difference between the positive side synchronous carrier SYNC TRIP and the step amount STEP SYNC per sampling of the synchronous carrier at 0 is judged to be smaller than the sine wave voltage reference V * , S3
4. If it is determined in S31 that the inclination of the asynchronous carrier is rising to the right, the process proceeds to S34.
【００３５】図１１は図１０の結果、すなわち正弦波電
圧基準Ｖ* 、出力電圧基準Ｖ**、非同期キャリア、同期
キャリア、相電圧Ｖluの波形を示しており、Ｔerは本方
式による出力パルス幅の誤差で、これは非同期キャリア
の半周期未満となるが、図９と比較して、誤差を含む出
力パルス（相電圧）が減少していることがわかる。FIG. 11 shows the results of FIG. 10, that is, the waveforms of the sine wave voltage reference V * , the output voltage reference V ** , the asynchronous carrier, the synchronous carrier, and the phase voltage Vlu, where Ter is the output pulse width of this system. The error is less than the half cycle of the asynchronous carrier, but it can be seen that the output pulse (phase voltage) including the error is reduced as compared with FIG.
【００３６】以上述べた第４実施例によれば、第３実施
例に比べて出力電圧に含まれる誤差をなくした、ＮＰＣ
インバータにおける疑似同期ＰＷＭ方式の実現が可能と
なる。According to the fourth embodiment described above, the NPC in which the error contained in the output voltage is eliminated as compared with the third embodiment.
It is possible to realize the pseudo-synchronous PWM method in the inverter.
【００３７】次に、本発明の第５実施例について図１２
を参照して説明するが、この実施例は図４に示す中性点
クランプ式インバータに適用するものである。この実施
例は、図６の(A) ，(B) をそれぞれ図１２の(A) ，(B)
に変更したものである。このようにすることにより、出
力パルスに含まれる誤差が、非同期キャリアの１／４周
期未満に減少できる。Next, FIG. 12 shows the fifth embodiment of the present invention.
This embodiment is applied to the neutral point clamp type inverter shown in FIG. In this embodiment, (A) and (B) of FIG. 6 are replaced with (A) and (B) of FIG. 12, respectively.
It has been changed to. By doing so, the error contained in the output pulse can be reduced to less than 1/4 cycle of the asynchronous carrier.
【００３８】また、図１０の(A) ，(B) をそれぞれ図１
２の(A) ，(B) に変更してもよい。このようにすること
により、出力パルスに含まれる誤差が、非同期キャリア
の１／４周期未満に減少できる。Further, FIGS. 10A and 10B are respectively shown in FIG.
You may change to (A) and (B) of 2. By doing so, the error contained in the output pulse can be reduced to less than 1/4 cycle of the asynchronous carrier.
【００３９】以上述べた第５実施例は、第２実施例また
は第４実施例に比べて出力電圧に含まれる誤差を半減で
き、より性能の良い疑似同期ＰＷＭ方式の実現が可能と
なる。The fifth embodiment described above can reduce the error contained in the output voltage by half as compared with the second embodiment or the fourth embodiment, and can realize the pseudo synchronous PWM system with better performance.
【００４０】[0040]
【発明の効果】本発明によれば、非同期ＰＷＭ方式のイ
ンバータ装置のハードウェアを変更することなく、疑似
的に同期ＰＷＭ方式の実現が可能になるインバータ装置
を提供できる。According to the present invention, it is possible to provide an inverter device that can realize a pseudo synchronous PWM system in a pseudo manner without changing the hardware of the asynchronous PWM system inverter device.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の概略構成を示すＰＷＭ制御ブロック
図。FIG. 1 is a PWM control block diagram showing a schematic configuration of the present invention.
【図２】図１の同期キャリア、非同期キャリアおよびサ
ンプリング・タイミングの関係を示す図。FIG. 2 is a diagram showing a relationship between a synchronous carrier, an asynchronous carrier, and sampling timing in FIG.
【図３】本発明が適用される６アームインバータの主回
路構成図。FIG. 3 is a main circuit configuration diagram of a 6-arm inverter to which the present invention is applied.
【図４】本発明が適用されるＮＰＣインバータの主回路
構成図。FIG. 4 is a main circuit configuration diagram of an NPC inverter to which the present invention is applied.
【図５】本発明の第１実施例の相電圧、キャリア、正弦
波電圧基準、出力電圧基準、線間電圧の波形図。FIG. 5 is a waveform diagram of a phase voltage, a carrier, a sine wave voltage reference, an output voltage reference, and a line voltage according to the first embodiment of the present invention.
【図６】本発明の第２実施例の疑似同期ＰＷＭ方式にお
ける電圧基準変換のフローチャート。FIG. 6 is a flowchart of voltage reference conversion in the pseudo synchronous PWM system according to the second embodiment of the present invention.
【図７】本発明の第２，第４実施例の電圧基準変換方式
を説明するための図。FIG. 7 is a diagram for explaining a voltage reference conversion method according to second and fourth embodiments of the present invention.
【図８】本発明の第２実施例の相電圧、キャリア、正弦
波電圧基準、出力電圧基準、線間電圧の波形図。FIG. 8 is a waveform diagram of a phase voltage, a carrier, a sine wave voltage reference, an output voltage reference, and a line voltage according to the second embodiment of the present invention.
【図９】本発明の第３実施例の相電圧、キャリア、正弦
波電圧基準、出力電圧基準、線間電圧の波形図。FIG. 9 is a waveform diagram of a phase voltage, a carrier, a sine wave voltage reference, an output voltage reference, and a line voltage according to the third embodiment of the present invention.
【図１０】本発明の第４実施例の相電圧、キャリア、正
弦波電圧基準、出力電圧基準、線間電圧の波形図。FIG. 10 is a waveform diagram of a phase voltage, a carrier, a sine wave voltage reference, an output voltage reference, and a line voltage according to a fourth embodiment of the present invention.
【図１１】本発明の第４実施例の相電圧、キャリア、正
弦波電圧基準、出力電圧基準、線間電圧の波形図。FIG. 11 is a waveform diagram of a phase voltage, a carrier, a sine wave voltage reference, an output voltage reference, and a line voltage according to the fourth embodiment of the present invention.
【図１２】本発明の第５実施例の相電圧、キャリア、正
弦波電圧基準、出力電圧基準、線間電圧の波形図。FIG. 12 is a waveform diagram of a phase voltage, a carrier, a sine wave voltage reference, an output voltage reference, and a line voltage according to a fifth embodiment of the present invention.
【図１３】従来の同期ー非同期ＰＷＭ切り換えを行う場
合のＰＷＭインバータのハード構成図。FIG. 13 is a hardware configuration diagram of a PWM inverter when performing conventional synchronous / asynchronous PWM switching.
１…Ｖ／Ｆコントローラ、２…同期キャリア発生部、３
…電圧基準変換部、４…コンパレータ、５…非同期キャ
リア発生回路。1 ... V / F controller, 2 ... Synchronous carrier generation unit, 3
... voltage reference converter, 4 ... comparator, 5 ... asynchronous carrier generation circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｐ 7/63 Ｋ 9178−5Ｈ ─────────────────────────────────────────────────── ───Continued from the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H02P 7/63 K 9178-5H
Claims (2)
からなり、非同期パルス幅変調制御を行うインバータ装
置において、 電圧／周波数の一定制御によって正弦波電圧基準を出力
し、かつ出力周波数および同期パルス幅変調制御出力パ
ルス数を出力するコントローラと、 非同期キャリアを出力する非同期キャリア発生回路と、 前記出力周波数と前記出力パルス数と非同期キャリア周
波数から決定される同期キャリアを作成する同期キャリ
ア作成手段と、 前記同期キャリアと前記正弦波電圧基準との大小比較を
行い、正弦波電圧基準が同期キャリアよりも大きいとき
は前記正弦波電圧基準を前記非同期キャリアの正の最大
値以上に変換して出力電圧基準を得、前記正弦波電圧基
準が同期キャリア以下のときは前記正弦波電圧基準を前
記非同期キャリアの負の最大値以下に変換して出力電圧
基準を得る電圧基準変換手段と、 この電圧基準変換手段からの出力電圧基準と前記非同期
キャリアとの大小比較を行い、前記素子のゲートパルス
を得る比較手段と、 を具備したインバータ装置。1. An inverter device comprising a plurality of elements operating by a gate pulse and performing asynchronous pulse width modulation control, wherein a sine wave voltage reference is output by constant voltage / frequency control, and an output frequency and a synchronous pulse width modulation are provided. A controller that outputs the number of control output pulses; an asynchronous carrier generation circuit that outputs an asynchronous carrier; a synchronous carrier creating unit that creates a synchronous carrier determined from the output frequency, the output pulse number, and the asynchronous carrier frequency; The carrier and the sine wave voltage reference are compared in magnitude, and when the sine wave voltage reference is larger than the synchronous carrier, the sine wave voltage reference is converted to a positive maximum value or more of the asynchronous carrier to obtain an output voltage reference. , When the sine wave voltage reference is less than or equal to the synchronous carrier, the sine wave voltage reference is A voltage reference conversion means for obtaining an output voltage reference by converting the carrier to a negative maximum value or less, and an output voltage reference from the voltage reference conversion means and the asynchronous carrier are compared in size to obtain a gate pulse of the element. An inverter device comprising: a comparison unit.
からなり、非同期パルス幅変調制御を行うインバータ装
置において、 電圧／周波数の一定制御によって正弦波電圧基準を出力
し、かつ出力周波数および同期パルス幅変調制御出力パ
ルス数を出力するコントローラと、 非同期キャリアを出力する非同期キャリア発生回路と、 前記出力周波数と前記出力パルス数と非同期キャリア周
波数から決定される同期キャリアを作成する同期キャリ
ア作成手段と、 前記正弦波電圧基準を前記同期キャリアと前記正弦波電
圧基準との差電圧から計算される中間電圧基準に変換す
る正弦波電圧基準変換手段と、 前記同期キャリアと前記正弦波電圧基準との大小比較を
行い、正弦波電圧基準が同期キャリアよりも大きいとき
は前記正弦波電圧基準を前記非同期キャリアの正の最大
値以上に変換して出力電圧基準を得、前記正弦波電圧基
準が同期キャリア以下のときは前記正弦波電圧基準を前
記非同期キャリアの負の最大値以下に変換して出力電圧
基準を得る電圧基準変換手段と、 この電圧基準変換手段からの出力電圧基準と前記非同期
キャリアとの大小比較を行い、前記素子のゲートパルス
を得る比較手段と、 を具備したインバータ装置。2. An inverter device comprising a plurality of elements operating by a gate pulse and performing asynchronous pulse width modulation control, wherein a sine wave voltage reference is output by constant voltage / frequency control, and an output frequency and a synchronous pulse width modulation are provided. A controller that outputs a control output pulse number, an asynchronous carrier generation circuit that outputs an asynchronous carrier, a synchronous carrier creating unit that creates a synchronous carrier determined from the output frequency, the output pulse number, and the asynchronous carrier frequency; A sine wave voltage reference conversion means for converting a wave voltage reference into an intermediate voltage reference calculated from a difference voltage between the synchronous carrier and the sine wave voltage reference, and performing a size comparison between the synchronous carrier and the sine wave voltage reference. , If the sine wave voltage reference is greater than the sync carrier, To obtain an output voltage reference by converting it to a positive maximum value or more of the phase carrier, and when the sine wave voltage reference is a synchronous carrier or less, convert the sine wave voltage reference to a negative maximum value or less of the asynchronous carrier and output it. An inverter device comprising: a voltage reference conversion unit that obtains a voltage reference; and a comparison unit that compares the output voltage reference from the voltage reference conversion unit with the asynchronous carrier to obtain a gate pulse of the element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5209458A JPH0767350A (en) | 1993-08-24 | 1993-08-24 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5209458A JPH0767350A (en) | 1993-08-24 | 1993-08-24 | Inverter device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0767350A true JPH0767350A (en) | 1995-03-10 |
Family
ID=16573213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5209458A Pending JPH0767350A (en) | 1993-08-24 | 1993-08-24 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767350A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043624A (en) * | 1997-06-10 | 2000-03-28 | Hitachi, Ltd. | Motor control method and motor control system |
-
1993
- 1993-08-24 JP JP5209458A patent/JPH0767350A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043624A (en) * | 1997-06-10 | 2000-03-28 | Hitachi, Ltd. | Motor control method and motor control system |
| US6225774B1 (en) | 1997-06-10 | 2001-05-01 | Hitachi, Ltd. | Motor control method and motor control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023417A (en) | Generalized discontinuous pulse width modulator | |
| Kwasinski et al. | Time domain comparison of pulse-width modulation schemes | |
| WO1995024069A1 (en) | Multi-coupled power converter and its controlling method | |
| JP6176495B2 (en) | 3-level inverter control method and control apparatus | |
| JP2004120979A (en) | Power converter | |
| JPH09149660A (en) | Controller for pwm control inverter | |
| JP3755089B2 (en) | Electric vehicle control device | |
| JP3826363B2 (en) | Electric vehicle control device | |
| JPH08331856A (en) | Power converting apparatus | |
| JP3700019B2 (en) | Electric vehicle control device | |
| JPH0767350A (en) | Inverter device | |
| JP3531727B2 (en) | Power converter | |
| JP3379578B2 (en) | Power converter | |
| JP3747259B2 (en) | Electric vehicle control device | |
| JP3326790B2 (en) | Control device for power converter | |
| JP3760248B2 (en) | Electric vehicle control device | |
| JP3431472B2 (en) | Power converter | |
| Lai et al. | A PWM method for reduction of switching loss in a full-bridge inverter | |
| JP2002084757A (en) | Ac-dc converter device | |
| JP3873221B2 (en) | Electric vehicle control device | |
| JPH10127093A (en) | Control device of pulse width modulation inverter | |
| Gajbhiye et al. | Development of Cascaded Multilevel Inverter Topology | |
| JPH08228488A (en) | Method of correcting dead time of high frquency link dc/ac converter | |
| JP3377039B2 (en) | Power conversion device and its control device | |
| JP2001136750A (en) | Pwm pulse generating circuit of three-level npc inverter |