JPH0765592A - Nonvolatile memory - Google Patents
Nonvolatile memoryInfo
- Publication number
- JPH0765592A JPH0765592A JP23228593A JP23228593A JPH0765592A JP H0765592 A JPH0765592 A JP H0765592A JP 23228593 A JP23228593 A JP 23228593A JP 23228593 A JP23228593 A JP 23228593A JP H0765592 A JPH0765592 A JP H0765592A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- cell array
- circuit
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は不揮発性メモリに関し、
特にEEPROMやフラッシュメモリ等の電気的消去及
び電気的書込み可能な不揮発性メモリに関する。FIELD OF THE INVENTION The present invention relates to a non-volatile memory,
In particular, it relates to an electrically erasable and electrically writable nonvolatile memory such as an EEPROM or a flash memory.
【0002】[0002]
【従来の技術】従来、この種の不揮発性メモリにおいて
は、電気的に消去及び書込みが可能となっているが、書
替え可能な回数に制限(上限)がある。この書替え可能
な回数を越えて書替えを行うと、不揮発性メモリが劣化
して書込みデータが保証されなくなる。その場合、不揮
発性メモリの寿命がいつ来るのかわからない。2. Description of the Related Art Conventionally, this type of nonvolatile memory has been electrically erasable and writable, but there is a limit (upper limit) to the number of rewritable times. If rewriting is performed over the number of times that rewriting is possible, the non-volatile memory deteriorates and the write data cannot be guaranteed. In that case, it is not known when the non-volatile memory reaches its end of life.
【0003】このため、不揮発性メモリに書込みが行わ
れた回数を、不揮発性メモリ外に設けたカウンタ等のハ
ードウェアやマイクロコンピュータのソフトウェアによ
って計数し、その計数値を表示する方法等が考えられて
いる。このような方法については、特開昭62−527
96号公報や特開昭63−200399号公報に開示さ
れた技術等がある。Therefore, a method is conceivable in which the number of times writing is performed in the non-volatile memory is counted by hardware such as a counter provided outside the non-volatile memory or software of a microcomputer, and the counted value is displayed. ing. Such a method is disclosed in JP-A-62-527.
There are techniques disclosed in Japanese Patent Laid-Open No. 96-96, and Japanese Patent Laid-Open No. 63-200399.
【0004】また、不揮発性メモリにおいては外部から
書込まれるデータが既に記録されているデータと同一か
どうかの判断を行わずに、その外部からのデータでメモ
リセルの内容が書換えられている。Further, in the non-volatile memory, the contents of the memory cell are rewritten by the data from the outside without judging whether the data written from the outside is the same as the already recorded data.
【0005】このため、新たに外部から書込むデータが
既に記録されているデータと同一であってもメモリセル
の書換えが行われてしまうので、書替え可能な回数に制
限のある不揮発性メモリではその書替え可能な回数の制
限に早く到達してしまうことになる。Therefore, even if the data to be newly written from the outside is the same as the already-recorded data, the memory cell is rewritten. Therefore, in a nonvolatile memory with a limited number of rewritable times, The limit of rewritable times will be reached soon.
【0006】この問題を解決するために、新たに外部か
ら書込むデータが既に記録されているデータと同一かど
うかをマイクロコンピュータのソフトウェアで判定し、
同一データであれば不揮発性メモリへのデータの書込み
を中止して不揮発性メモリの寿命を延ばすという方法も
考えられている。このような技術に関しては、特開昭6
4−66525号公報に開示された技術等がある。In order to solve this problem, it is judged by the software of the microcomputer whether the data newly written from the outside is the same as the already recorded data,
A method of extending the life of the non-volatile memory by stopping the writing of the data to the non-volatile memory if the same data is also considered. Regarding such a technology, Japanese Patent Laid-Open No.
There is a technique disclosed in Japanese Patent Laid-Open No. 4-66525.
【0007】[0007]
【発明が解決しようとする課題】上述した従来の不揮発
性メモリでは、書込みが行われた回数を外部のハードウ
ェアやマイクロコンピュータのソフトウェアによって計
数し、その計数値を表示しているので、不揮発性メモリ
のデータの書替えを外部から監視して計数するためにハ
ードウェアやソフトウェアが余分に必要となり、ハード
ウェア量の増大やシステムのスループットの低下を招く
という問題がある。In the conventional non-volatile memory described above, the number of times writing is performed is counted by external hardware or software of a microcomputer, and the counted value is displayed. There is a problem that extra hardware and software are required to monitor and count the rewriting of data in the memory from the outside, which leads to an increase in the amount of hardware and a decrease in system throughput.
【0008】また、メモリセルの書換えを行うときの同
一データの書込みをマイクロコンピュータのソフトウェ
アで防止しているので、ソフトウェア中の書込み処理に
おいて、いったん書込みの対象となるアドレスのデータ
を読出した後にそのデータと書込みデータとを比較し、
同一かどうかの判断を行う処理をさらに追加する必要が
ある。よって、このメモリ回路を用いたシステムのスル
ープットが低下するという問題がある。Further, since the writing of the same data when rewriting the memory cell is prevented by the software of the microcomputer, in the writing process in the software, after the data of the address to be written is read once, Compare the data with the write data,
It is necessary to add a process for determining whether they are the same. Therefore, there is a problem that the throughput of the system using this memory circuit is reduced.
【0009】そこで、本発明の目的は上記問題点を解消
し、ハードウェア量の増大やシステムのスループットの
低下を招くことなく、メモリセルの寿命を知ることがで
きる不揮発性メモリを提供することにある。Therefore, an object of the present invention is to solve the above problems and provide a non-volatile memory capable of knowing the life of a memory cell without increasing the amount of hardware and reducing the throughput of the system. is there.
【0010】また、本発明の他の目的は、システムのス
ループットを低下させることなく、長寿命化を図り、メ
モリセルの寿命を知ることができる不揮発性メモリを提
供することにある。Another object of the present invention is to provide a non-volatile memory capable of prolonging the life of the system and knowing the life of the memory cell without lowering the throughput of the system.
【0011】[0011]
【課題を解決するための手段】本発明による不揮発性メ
モリは、データの書替え回数に上限を有する不揮発性メ
モリであって、前記データの書替え回数を計数する計数
手段を備えている。A non-volatile memory according to the present invention is a non-volatile memory having an upper limit on the number of times data is rewritten, and is provided with counting means for counting the number of times data is rewritten.
【0012】本発明による他の不揮発性メモリは、デー
タの書替え回数に上限を有する不揮発性メモリであっ
て、外部からの書替えデータと内部に書込まれているデ
ータとを比較する比較手段と、前記比較手段で一致が検
出されたときに前記外部からの書替えデータを前記内部
に書込むよう制御する手段と、前記外部からの書替えデ
ータを前記内部に書込んだ回数を計数する計数手段とを
備えている。Another non-volatile memory according to the present invention is a non-volatile memory having an upper limit on the number of times of rewriting data, and a comparing means for comparing rewriting data from the outside with data written inside. A means for controlling the rewriting data from the outside to be written in the inside when a match is detected by the comparing means, and a counting means for counting the number of times the rewriting data from the outside has been written in the inside. I have it.
【0013】[0013]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0014】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、不揮発性メモリ(EEPR
OM)1はメモリセルアレイ(CELL)10と、カウ
ンタ回路(COUNTER)11とから構成されてい
る。尚、不揮発性メモリ1には電源線VCC及びグランド
線GNDが接続されている。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, non-volatile memory (EEPR
The OM) 1 includes a memory cell array (CELL) 10 and a counter circuit (COUNTER) 11. The nonvolatile memory 1 is connected to the power supply line Vcc and the ground line GND.
【0015】不揮発性メモリ1からデータが読出される
とき、アウトプットイネーブル信号(OE)とチップイ
ネーブル信号(CE)とアドレス信号(ADDRES
S)とがメモリセルアレイ10に供給され、メモリセル
アレイ10から読出されたデータ(DATA)が外部に
出力される。When data is read from the nonvolatile memory 1, the output enable signal (OE), the chip enable signal (CE), and the address signal (ADDRES).
S) is supplied to the memory cell array 10, and the data (DATA) read from the memory cell array 10 is output to the outside.
【0016】また、不揮発性メモリ1にデータが書込ま
れるとき、ライトイネーブル信号(WE)とチップイネ
ーブル信号(CE)とアドレス信号(ADDRESS)
とがメモリセルアレイ10に供給され、外部からのデー
タ(DATA)がメモリセルアレイ10に書込まれる。When data is written in the nonvolatile memory 1, a write enable signal (WE), a chip enable signal (CE) and an address signal (ADDRESS).
Are supplied to the memory cell array 10, and external data (DATA) is written in the memory cell array 10.
【0017】カウンタ回路11はメモリセルアレイ10
へのライトイネーブル信号によってカウントアップを行
い、そのカウントアップ後のカウント値と予め内部に保
持した最大書替え可能回数とを比較する。カウンタ回路
11はその比較によってカウント値が最大書替え可能回
数を越えたことを検出すると、アラーム信号(ALAR
M)を外部に出力する。The counter circuit 11 is a memory cell array 10
The count value is incremented by a write enable signal to, and the count value after the increment is compared with the maximum rewritable number held in advance. When the counter circuit 11 detects that the count value exceeds the maximum rewritable count by the comparison, the alarm signal (ALAR
M) is output to the outside.
【0018】図2は本発明の他の実施例の構成を示すブ
ロック図である。図において、不揮発性メモリ(EEP
ROM)2はメモリセルアレイ(CELL)20と、比
較回路(COMPARATOR)21と、アンド回路2
2と、カウンタ回路(COUNTER)23とから構成
されている。尚、不揮発性メモリ2には電源線VCC及び
グランド線GNDが接続されている。FIG. 2 is a block diagram showing the configuration of another embodiment of the present invention. In the figure, non-volatile memory (EEP
The ROM 2 includes a memory cell array (CELL) 20, a comparison circuit (COMPARATOR) 21, and an AND circuit 2.
2 and a counter circuit (COUNTER) 23. The nonvolatile memory 2 is connected to the power supply line Vcc and the ground line GND.
【0019】不揮発性メモリ2からデータが読出される
とき、アウトプットイネーブル信号(OE)とチップイ
ネーブル信号(CE)とアドレス信号(ADDRES
S)とがメモリセルアレイ20に供給され、メモリセル
アレイ20から読出されたデータ(DATA)が外部に
出力される。When data is read from the nonvolatile memory 2, an output enable signal (OE), a chip enable signal (CE), and an address signal (ADDRES).
S) is supplied to the memory cell array 20, and the data (DATA) read from the memory cell array 20 is output to the outside.
【0020】また、不揮発性メモリ2にデータが書込ま
れるとき、チップイネーブル信号(CE)とアドレス信
号(ADDRESS)とがメモリセルアレイ20に供給
されるとともに、ライトイネーブル信号(WE)が比較
回路21及びアンド回路22に供給される。When data is written in the nonvolatile memory 2, the chip enable signal (CE) and the address signal (ADDRESS) are supplied to the memory cell array 20, and the write enable signal (WE) is supplied to the comparison circuit 21. And the AND circuit 22.
【0021】比較回路21はライトイネーブル信号の入
力に応答してメモリセルアレイ20からデータを読出す
とともに、この読出したデータと外部からのデータ(D
ATA)とを比較し、その比較結果を判定信号としてア
ンド回路22に出力する。The comparison circuit 21 reads data from the memory cell array 20 in response to the input of the write enable signal, and also reads the read data and external data (D
ATA) and the comparison result is output to the AND circuit 22 as a determination signal.
【0022】アンド回路22は比較回路21の判定信号
とライトイネーブル信号とのアンドをとり、その演算結
果をライトイネーブル信号としてメモリセルアレイ20
及びカウンタ回路23に出力する。The AND circuit 22 ANDs the judgment signal of the comparison circuit 21 and the write enable signal, and uses the operation result as a write enable signal for the memory cell array 20.
And output to the counter circuit 23.
【0023】すなわち、アンド回路22は比較回路21
がそれらデータの不一致を検出すると、ライトイネーブ
ル信号をスルーしてそのままメモリセルアレイ20及び
カウンタ回路23に出力する。よって、メモリセルアレ
イ20には外部からのデータが書込まれ、そのデータが
更新される。That is, the AND circuit 22 is the comparison circuit 21.
When the data mismatches are detected, the write enable signal is passed through and output to the memory cell array 20 and the counter circuit 23 as it is. Therefore, external data is written in the memory cell array 20, and the data is updated.
【0024】このとき、カウンタ回路23はアンド回路
22からのライトイネーブル信号によってカウントアッ
プを行い、そのカウントアップ後のカウント値と予め内
部に保持した最大書替え可能回数とを比較する。At this time, the counter circuit 23 counts up according to the write enable signal from the AND circuit 22, and compares the count value after the count-up with the maximum rewritable number held inside beforehand.
【0025】カウンタ回路23はその比較によって、カ
ウント値が最大書替え可能回数を越えたことを検出する
と、アラーム信号(ALARM)を外部に出力する。When the counter circuit 23 detects that the count value exceeds the maximum rewritable count by the comparison, it outputs an alarm signal (ALARM) to the outside.
【0026】一方、アンド回路22は比較回路21がそ
れらデータの一致を検出すると、ライトイネーブル信号
のメモリセルアレイ20及びカウンタ回路23への出力
を抑止するので、外部からのデータがメモリセルアレイ
20に書込まれることはない。またこのとき、カウンタ
回路23がカウントアップを行うこともない。On the other hand, the AND circuit 22 inhibits the output of the write enable signal to the memory cell array 20 and the counter circuit 23 when the comparison circuit 21 detects the coincidence of the data, so that the external data is written in the memory cell array 20. It will not be crowded. At this time, the counter circuit 23 does not count up.
【0027】このように、外部からのデータがメモリセ
ルアレイ10に書込まれた回数を不揮発性メモリ1内の
カウンタ回路11で計数し、そのカウント値が最大書替
え可能回数を越えたときにアラーム信号を出力すること
によって、ハードウェア量の増大やシステムのスループ
ットの低下を招くことなく、メモリセルアレイ10の寿
命を知ることができる。As described above, the number of times the external data is written in the memory cell array 10 is counted by the counter circuit 11 in the non-volatile memory 1, and when the count value exceeds the maximum rewritable number, an alarm signal is issued. Is output, it is possible to know the life of the memory cell array 10 without increasing the amount of hardware and reducing the throughput of the system.
【0028】また、外部からのデータがメモリセルアレ
イ20内部のデータと同じことが比較回路21で検出さ
れたとき、その外部からのデータのメモリセルアレイ2
0への書込みをアンド回路22で抑止するとともに、外
部からのデータがメモリセルアレイ20に書込まれた回
数を不揮発性メモリ2内のカウンタ回路23で計数し、
そのカウント値が最大書替え可能回数を越えたときにア
ラーム信号を出力することによって、メモリセルアレイ
20への書込み回数を削減することができるとともに、
メモリセルアレイ20の寿命を知ることができる。よっ
て、不揮発性メモリ2の最大書替え可能回数に達するま
での正常稼働時間を長くすることができ、不揮発性メモ
リ2の長寿命化を図ることができる。When the comparison circuit 21 detects that the data from the outside is the same as the data inside the memory cell array 20, the memory cell array 2 of the data from the outside is detected.
The AND circuit 22 inhibits writing to 0, and the counter circuit 23 in the nonvolatile memory 2 counts the number of times external data is written in the memory cell array 20,
By outputting an alarm signal when the count value exceeds the maximum rewritable number, the number of writing to the memory cell array 20 can be reduced and
The life of the memory cell array 20 can be known. Therefore, the normal operation time until the maximum number of rewritable times of the nonvolatile memory 2 is reached can be lengthened, and the life of the nonvolatile memory 2 can be extended.
【0029】この場合、外部からのデータとメモリセル
アレイ20内部のデータとの比較判断をハードウェアに
より実現しているので、マイクロコンピュータのソフト
ウェアによって不揮発性メモリの長寿命化を図る処理が
不要となり、ソフトウェアの作成が容易になるととも
に、不揮発性メモリを組込んだシステムのスループット
を向上させることができる。In this case, since the comparison and judgment of the data from the outside and the data in the memory cell array 20 are realized by the hardware, the processing for extending the life of the non-volatile memory by the software of the microcomputer becomes unnecessary, The software can be easily created, and the throughput of the system incorporating the nonvolatile memory can be improved.
【0030】[0030]
【発明の効果】以上説明したように本発明の不揮発性メ
モリによれば、データの書替え回数に上限を有する不揮
発性メモリに、データの書替え回数を計数する計数手段
を設けることによって、ハードウェア量の増大やシステ
ムのスループットの低下を招くことなく、メモリセルの
寿命を知ることができるという効果がある。As described above, according to the non-volatile memory of the present invention, the non-volatile memory having the upper limit of the number of data rewrites is provided with the counting means for counting the number of data rewrites. There is an effect that it is possible to know the life of the memory cell without increasing the number of cells and reducing the throughput of the system.
【0031】本発明の他の不揮発性メモリによれば、デ
ータの書替え回数に上限を有する不揮発性メモリに、外
部からの書込みデータと内部に書込まれているデータと
を比較する比較手段と、この比較により不一致が検出さ
れたときに外部からの書込みデータの書込みを抑止する
手段と、書込みが行われた回数を計数する手段とを設け
ることで、システムのスループットを低下させることな
く、長寿命化を図り、メモリセルの寿命を知ることがで
きるという効果がある。According to another non-volatile memory of the present invention, a non-volatile memory having an upper limit on the number of times of rewriting data is compared with a comparison means for comparing the externally written data with the internally written data. By providing a means for suppressing the writing of write data from the outside when a mismatch is detected by this comparison and a means for counting the number of times writing has been performed, a long service life is achieved without reducing the system throughput. There is an effect that the life of the memory cell can be known by increasing the efficiency.
【図1】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図2】本発明の他の実施例の構成を示すブロック図で
ある。FIG. 2 is a block diagram showing the configuration of another embodiment of the present invention.
1,2 不揮発性メモリ 10,20 メモリセルアレイ 11,23 カウンタ回路 21 比較回路 22 アンド回路 1, 2 Non-volatile memory 10, 20 Memory cell array 11, 23 Counter circuit 21 Comparison circuit 22 AND circuit
Claims (4)
発性メモリであって、前記データの書替え回数を計数す
る計数手段を含むことを特徴とする不揮発性メモリ。1. A non-volatile memory having an upper limit on the number of times of rewriting data, comprising a counting means for counting the number of times of rewriting of the data.
したときにアラーム情報を出力する手段を含むことを特
徴とする請求項1記載の不揮発性メモリ。2. The non-volatile memory according to claim 1, further comprising means for outputting alarm information when the count value of the counting means reaches the upper limit number of times.
発性メモリであって、外部からの書替えデータと内部に
書込まれているデータとを比較する比較手段と、前記比
較手段で一致が検出されたときに前記外部からの書替え
データを前記内部に書込むよう制御する手段と、前記外
部からの書替えデータを前記内部に書込んだ回数を計数
する計数手段とを含むことを特徴とする不揮発性メモ
リ。3. A non-volatile memory having an upper limit for the number of times data is rewritten, the comparing means comparing externally rewritten data with internally written data, and the comparison means detects a match. And a counting means for counting the number of times the rewriting data from the outside has been written to the inside. memory.
したときにアラーム情報を出力する手段を含むことを特
徴とする請求項3記載の不揮発性メモリ。4. The non-volatile memory according to claim 3, further comprising means for outputting alarm information when the count value of the counting means reaches the upper limit number of times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23228593A JPH0765592A (en) | 1993-08-25 | 1993-08-25 | Nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23228593A JPH0765592A (en) | 1993-08-25 | 1993-08-25 | Nonvolatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0765592A true JPH0765592A (en) | 1995-03-10 |
Family
ID=16936831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23228593A Pending JPH0765592A (en) | 1993-08-25 | 1993-08-25 | Nonvolatile memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0765592A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7979636B2 (en) | 2006-08-17 | 2011-07-12 | Kabushiki Kaisha Toshiba | Method of controlling semiconductor memory card system |
WO2012089334A3 (en) * | 2010-12-30 | 2012-08-23 | Stmicroelectronics Nv | Method and system for controlling loss of reliability of non-volatile memory |
JP2014089734A (en) * | 2006-11-24 | 2014-05-15 | Lsi Inc | Reducing write, and estimating and displaying residual life of nonvolatile memory |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPH0457296A (en) * | 1990-06-22 | 1992-02-25 | Mitsubishi Electric Corp | Semiconductor memory |
-
1993
- 1993-08-25 JP JP23228593A patent/JPH0765592A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPH0457296A (en) * | 1990-06-22 | 1992-02-25 | Mitsubishi Electric Corp | Semiconductor memory |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7979636B2 (en) | 2006-08-17 | 2011-07-12 | Kabushiki Kaisha Toshiba | Method of controlling semiconductor memory card system |
US8195872B2 (en) | 2006-08-17 | 2012-06-05 | Kabushiki Kaisha Toshiba | Method of controlling semiconductor memory card system |
JP2014089734A (en) * | 2006-11-24 | 2014-05-15 | Lsi Inc | Reducing write, and estimating and displaying residual life of nonvolatile memory |
WO2012089334A3 (en) * | 2010-12-30 | 2012-08-23 | Stmicroelectronics Nv | Method and system for controlling loss of reliability of non-volatile memory |
US9235345B2 (en) | 2010-12-30 | 2016-01-12 | Stmicroelectronics International N.V. | Method and system for controlling loss of reliability of non-volatile memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6360293B1 (en) | Solid state disk system having electrically erasable and programmable read only memory | |
US6188603B1 (en) | Nonvolatile memory device | |
US6850436B2 (en) | Non-volatile semiconductor device having a means to relieve a deficient erasure address | |
CN108630278B (en) | Storage device and storage method | |
US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
JP2002015584A (en) | Read/protect circuit for non-volatile memory | |
US6320791B1 (en) | Writing apparatus for a non-volatile semiconductor memory device | |
US6215717B1 (en) | Semiconductor memory device for reducing a time needed for performing a protecting operation | |
JPH0765592A (en) | Nonvolatile memory | |
US6535442B2 (en) | Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same | |
JP2003016788A (en) | Semiconductor memory, and information device | |
JP6040895B2 (en) | Microcomputer and non-volatile memory block management method | |
CN216647862U (en) | Solid state disk flash memory array erasing current detection circuit comprising main control chip | |
JP4209708B2 (en) | Semiconductor memory device | |
JPH11110983A (en) | Controlling method for the number of times of erasing of flash memory and data processing device using it | |
JP4542556B2 (en) | Semiconductor memory system | |
JPH06236695A (en) | Non-volatile memory device with exchange display function | |
JP2503968B2 (en) | Storage device | |
US6795356B2 (en) | Wrong operation preventing circuit in semiconductor unit | |
JPH06231589A (en) | Non volatile memory | |
JP2003216507A (en) | Storage capacity processing system | |
JP3190421B2 (en) | IC memory card system | |
JP3135770B2 (en) | Nonvolatile semiconductor memory and storage device using the nonvolatile semiconductor memory | |
JP2024056294A (en) | Nonvolatile memory and nonvolatile memory system including the same | |
JPH05128016A (en) | Non-volatile semiconductor storage device |