JPH076191A - 演算回路 - Google Patents

演算回路

Info

Publication number
JPH076191A
JPH076191A JP17104193A JP17104193A JPH076191A JP H076191 A JPH076191 A JP H076191A JP 17104193 A JP17104193 A JP 17104193A JP 17104193 A JP17104193 A JP 17104193A JP H076191 A JPH076191 A JP H076191A
Authority
JP
Japan
Prior art keywords
pmos
nmos
circuit
voltage
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17104193A
Other languages
English (en)
Inventor
Kokuriyou Kotobuki
国梁 寿
Sunao Takatori
直 高取
Makoto Yamamoto
山本　　誠
Chikashi Oosawa
庶 大澤
Akira Urushibata
晶 漆畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAKAYAMA KK
TAKAYAMA KK
Original Assignee
TAKAYAMA KK
TAKAYAMA KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAKAYAMA KK, TAKAYAMA KK filed Critical TAKAYAMA KK
Priority to JP17104193A priority Critical patent/JPH076191A/ja
Priority to US08/262,059 priority patent/US5666080A/en
Priority to CN94115394A priority patent/CN1117172A/zh
Publication of JPH076191A publication Critical patent/JPH076191A/ja
Priority to US08/468,762 priority patent/US5617053A/en
Priority to US08/467,827 priority patent/US5568080A/en
Priority to US08/487,154 priority patent/US5563544A/en
Priority to US08/766,875 priority patent/US5774008A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 極めて小規模の回路によって乗算項の平方を
生成し得る演算回路を提供することを目的とする。 【構成】 １対のＣＭＯＳの特性を再帰的に用い、ｐＭ
ＯＳとｎＭＯＳの接続点から出力を得るものである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はアナログデータの乗算
項を生成するための演算回路に関する。
【０００２】
【従来技術】コンピュータ科学におけるデジタル技術
は、微細加工技術の進歩にともなって著しい発展を遂げ
てきたが、その設備投資金額は加速度的に増加しつつあ
り、現在アナログ技術が注目されている。そしてアナロ
グデータの乗算には、従来は可変利得増幅器を用いた比
較的回路規模のおおきなモジュールが使用されていた。
【０００３】
【発明が解決しようとする課題】本発明はこのような従
来の問題点を解消すべく創案されたもので、極めて小規
模の回路によって乗算項の平方を生成し得る演算回路を
提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明に係る演算回路
は、１対のＣＭＯＳの特性を再帰的に用い、ｐＭＯＳと
ｎＭＯＳの接続点から出力を得るものである。
【０００５】
【実施例】次に本発明に係る演算回路の１実施例を図面
に基づいて説明する。図１において、演算回路はｐＭＯ
Ｓ（以下Ｔ１という）、ｎＭＯＳ（以下Ｔ２という）の
対よりなる第１のＣＭＯＳと、第２のｐＭＯＳ（以下Ｔ
３という）、ｎＭＯＳ（以下Ｔ４という）の対よりなる
第２のＣＭＯＳとよりなる。
【０００６】Ｔ１はそのソースがＴ２のドレインに接続
され、Ｔ１のドレインにドレイン電圧Ｖd、Ｔ２のソー
スにソース電圧Ｖsがそれぞれ印加されている。Ｔ３は
そのソースがＴ４のドレインに接続され、Ｔ３のドレイ
ンにドレイン電圧Ｖd、Ｔ４のソースにソース電圧Ｖsが
それぞれ印加されている。
【０００７】Ｔ１、Ｔ３のゲートには入力電圧Ｘ、Ｙが
それぞれ印加され、Ｔ１、Ｔ２の接続点、Ｔ３、Ｔ４の
接続点において出力電圧Ｖ01、Ｖ02がそれぞれ出力され
ている。一方、Ｔ３、Ｔ４のゲートにはゲート電圧Ｖg
1、Ｖg2が入力され、 Ｖg1＝Ｖ02 （１） Ｖg2＝Ｖ01 （２） これによって、再帰的な接続が為されている。
【０００８】ここで以上の電圧の関係を示す。 Ｖ01＝（１−２Ｕ＋λＶd）／｛λ（１＋２Ｕ）｝ （３） Ｖ02＝（１−２Ｖ＋λＶd）／｛λ（１＋２Ｖ）｝ （４）
【０００９】λ：Ｔ１〜Ｔ４の出力抵抗を代表する指標
（０．０１Ｖ-1） Ｕ＝｛（Ｖg1−Ｖｔ２）／（Ｘ−Ｖｔ１）｝2 （５） Ｖ＝｛（Ｖg1−Ｖｔ２）／（Ｙ−Ｖｔ１）｝2 （６） ｔ１：ｐＭＯＳ（Ｔ１，Ｔ３）の閾値 ｔ２：ｎＭＯＳ（Ｔ２，Ｔ４）の閾値
【００１０】以上の回路構成において、Ｖ01と（ＸＹ）
2との関係をシミュレーションによって算出すると、図
２の線形のグラフが得られる。 図２によれば、Ｖ
01は（ＸＹ）2に比例し、その勾配はＸが小さいほど大
である。すなわち一定のＸに対して、
【数１】 となる。
【００１１】一方、Ｖ02についても同様の関係が得られ
（図３）、
【数２】 その勾配はＹが小さいほど大である。以上のように、入
力電圧の積の項を基礎とする出力電圧が得られ、その線
形性は良好である。そして回路規模は従来の乗算回路に
比較して著しく小さい。
【００１２】
【発明の効果】前述のとおり、本発明に係る演算回路
は、１対のＣＭＯＳの特性を再帰的に用い、ｐＭＯＳと
ｎＭＯＳの接続点から出力を得るので、極めて小規模の
回路によって乗算項の平方を生成し得るという優れた効
果を有する。
【図面の簡単な説明】
【図１】本発明に係る演算回路を示す回路図である。
【図２】同実施例における第１の入出力特性を示すグラ
フである。
【図３】同実施例における第２の入出力特性を示すグラ
フである。
【符号の説明】
ｐ，Ｔ１，Ｔ３ ｐＭＯＳ ｎ，Ｔ２，Ｔ４ ｎＭＯＳ Ｖd ドレイン電圧 Ｖs ソース電圧 Ｘ，Ｙ， 入力電圧 Ｖ01，Ｖ02 出力電圧 Ｖg1，Ｖg2 ゲート電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大澤 庶 東京都世田谷区北沢３−５−18 鷹山ビル 株式会社鷹山内 (72)発明者 漆畑 晶 東京都世田谷区北沢３−５−18 鷹山ビル 株式会社鷹山内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ｐＭＯＳのソースにｎＭＯＳのドレイン
    を接続し、かつｐＭＯＳのドレインにドレイン電圧、ｎ
    ＭＯＳのソースにソース電圧を接続してなるインバータ
    を１対設け、これらインバータのｐＭＯＳのゲートにそ
    れぞれ入力電圧を入力し、これらインバータのｐＭＯ
    Ｓ、ｎＭＯＳ接続点の電圧を出力電圧とし、一方の出力
    電圧を他方のｎＭＯＳのゲートに入力してなる演算回
    路。
JP17104193A 1993-04-01 1993-06-17 演算回路 Pending JPH076191A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP17104193A JPH076191A (ja) 1993-06-17 1993-06-17 演算回路
US08/262,059 US5666080A (en) 1993-06-17 1994-06-17 Computational circuit
CN94115394A CN1117172A (zh) 1993-06-17 1994-09-16 计算电路
US08/468,762 US5617053A (en) 1993-06-17 1995-06-06 Computational circuit
US08/467,827 US5568080A (en) 1993-06-17 1995-06-06 Computational circuit
US08/487,154 US5563544A (en) 1993-06-17 1995-06-07 Computational circuit
US08/766,875 US5774008A (en) 1993-04-01 1996-12-13 Computational circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17104193A JPH076191A (ja) 1993-06-17 1993-06-17 演算回路

Publications (1)

Publication Number Publication Date
JPH076191A true JPH076191A (ja) 1995-01-10

Family

ID=15915998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17104193A Pending JPH076191A (ja) 1993-04-01 1993-06-17 演算回路

Country Status (1)

Country Link
JP (1) JPH076191A (ja)

Similar Documents

Publication Publication Date Title
US20060181343A1 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
KR100405221B1 (ko) 가변이득증폭기
US4999521A (en) CMOS analog multiplying circuit
US5825232A (en) MOS four-quadrant multiplier including the voltage-controlled-three-transistor V-I converters
GB2290398A (en) Analog multiplier
US5602504A (en) Four-quadrant three-input multiplier
JPH05225364A (ja) 可変抵抗型ｍｏｓｆｅｔアナログ乗算器
US6611171B2 (en) Linear transconductance amplifier
US5617052A (en) Transconductance-variable analog multiplier using triple-tail cells
US7274256B2 (en) Input amplifier stage in the AB class having a controlled bias current
Lin et al. A low-voltage CMOS exponential function circuit for AGC applications
US7688143B2 (en) Variable gain circuit
JPH076191A (ja) 演算回路
US5656964A (en) CMOS low-voltage four-quadrant multiplier
EP0766187B1 (en) Low-power, low-voltage four-quadrant analog multiplier, particularly for neural applications
US6815997B2 (en) Field effect transistor square multiplier
Popa CMOS multifunctional computational structure with improved performances
Duong et al. Low-voltage low-power high dB-linear CMOS exponential function generator using highly-linear VI converter
JP3235253B2 (ja) 増幅器
US8521802B1 (en) Arbitrary power law function generator
Soni et al. Design of high gain and high bandwidth operational transconductance amplifier (OTA)
JP4302449B2 (ja) アナログ演算回路
JPH051646B2 (ja)
JPH10283040A (ja) 電圧分圧回路、差動増幅回路および半導体集積回路装置
JP3042567B2 (ja) 平均値回路