JPH0759115B2 - 時分割交換機の通話路装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は時分割交換システム、より詳細には、時分割交
換機の通話路装置、とくにその時分割スイッチ装置から
時分割コネクタ装置に至る信号転送回路に関するもので
ある。

（従来の技術） たとえば（財）日本電気通信共済会発行「D70形自動交
換機［Ｉ］ハードウエア（１）」第192〜217頁（昭和58
年）にはD70形自動交換機の通話路系装置として分配段
通話路装置が記載されている。この方式の通話路装置
は、時分割通話路（TST）構成のスイッチネットワーク
に時分割コネクタ装置を介して外部装置からの時分割多
重ハイウエイが接続される。

このような従来の装置構成では、時分割スイッチネット
ワークが２重化され、それぞれが１次時間スイッチ、空
間スイッチおよび２次時間スイッチで構成されている。
時分割コネクタ装置は、２重化されたスイッチネットワ
ークにハイウエイを接続するコネクタ装置であり、この
例ではスイッチネットワークの入側と出側に設けられて
いる。

時分割コネクタ装置は、ディジタル同期端局装置、信号
装置、監視試験装置などの外部装置と、スイッチネット
ワークとに対してインタフェースを有する。時分割コネ
クタ装置では、外部装置からの直列ハイウエイに含まれ
る各種信号および音声情報をスイッチネットワークに適
した形にするため、フレーム位相同期や電気的レベル変
換および直並列変換を行なう。これらの操作を経てタイ
ムスロットが両系のスイッチネットワーク内の１次時間
スイッチに送出される。

この従来例ではたとえば、１群16本の直列ハイウエイが
１つの時分割コネクタ装置に収容され、これがビット並
列のハイウエイデータに変換されて両系のスイッチネッ
トワークの１次時間スイッチに送出される。

各スイッチネットワークでは、TST構成の通話路でこの
ハイウエイデータの時間交換および空間交換を行なう。
つまり、１次および２次時間スイッチにて並列ハイウエ
イデータについてタイムスロットの入換えを行ない、ま
た、空間スイッチでは、タイムスロット単位で複数の多
重化されたハイウエイ間で入換えを行なう。

スイッチネットワークの出側では、この入換えが行なわ
れたハイウエイデータが時分割コネクタ装置に送られ
る。したがって時分割コネクタ装置では、両系のスイッ
チネットワークからハイウエイデータを受けることにな
る。

スイッチネットワークの出側の時分割コネクタ装置で
は、両系のスイッチネットワークから受けたハイウエイ
データの一方、すなわちアクティブ側を選択して並直列
変換を行ない、これを受信する外部装置に適した形に変
換して外部装置に送出する。

他の従来例ではたとえば、１群16本の直列ハイウエイが
８ハイウエイずつ２群に分割されて２つの時分割コネク
タ装置に収容され、これがビット並列のハイウエイデー
タに変換されて両系のスイッチネットワークに送出され
る。

各スイッチネットワークでは、２つの時分割コネクタ装
置からそれぞれ受けた８ハイウエイのデータを多重化し
てスイッチネットワークに送る。スイッチネットワーク
では、TST構成の通話路でこのハイウエイデータの時間
交換および空間交換を行なう。

スイッチネットワークの出側では、この多重化された形
のハイウエイデータが２つの時分割コネクタ装置にそれ
ぞれ送られる。したがって各時分割コネクタ装置では、
両系のスイッチネットワークから多重化されたハイウエ
イデータを受けることになる。

スイッチネットワークの出側の２つの時分割コネクタ装
置ではそれぞれ、両系のスイッチネットワークから受け
たハイウエイデータの一方、すなわちアクティブ側を選
択し、多重化されているタイムスロットのうちのいずれ
か一方の群を抽出して並直列変換を行ない、これを受信
する外部装置に適した形に変換して外部装置に送出す
る。

（発明が解決しようとする問題点） しかしこれらのいずれの従来の方式でも、２次時間スイ
ッチから出側の時分割コネクタ装置への信号送出用の装
置間接続は、信号の本数が多く、したがって信号送受信
のためのインタフェース回路も膨大なものとなってい
た。したがって、コンパクトな構成の通話路装置を提供
できないという問題があった。

本発明はこのような従来技術の欠点を解消し、比較的コ
ンパクトな構成の時分割交換機の通話路装置を提供する
ことを目的とする。

（問題点を解決するための手段） 本発明は上述の問題点を解決するために、ハイウエイ相
互間で交換を行なう時分割スイッチ装置と、並列多重数
Ｔ（自然数）を自然数ｎで除したT/n個のタイムスロッ
トがそれぞれ収容され、時分割スイッチ装置の時間スイ
ッチと外部との間でハイウエイをインタフェースするｎ
個の時分割コネクタ装置とを有し、時分割スイッチ装置
の時間スイッチは、ｎ個の時分割コネクタ装置に対応す
るハイウエイデータが並列にＴ多重された第１の信号で
交換を行なう時分割交換機の通話路装置において、時分
割スイッチ装置は、交換が行なわれた第１の信号から時
分割コネクタ装置に対応したT/n個のタイムスロットを
抽出する分離手段と、この分離手段に接続され、抽出し
たタイムスロットの信号をそのｍ（自然数）倍のビット
速度を有する第２の信号に変換して時分割コネクタ装置
に送出する第１の速度変換手段とを有し、時分割コネク
タ装置は、第２の信号を受信してこれを1/m倍のビット
速度の信号に変換する第２の速度変換手段を有する時分
割交換機の通話路装置を提供する。

（作用） 本発明によれば、時分割スイッチ装置の時間スイッチか
らｎ個の時分割コネクタ装置に並列ハイウエイデータ信
号を送出する際、T/n個のタイムスロットを抽出してハ
イウエイデータ信号の多重化を解き、ビット速度をｍ倍
にして並列転送ビット数を減らす速度変換を行なう。時
分割コネクタ装置では、このｍ倍のビット速度の信号を
受けて1/mの速度の信号に戻し、並直列変換し直列ハイ
ウエイデータ信号として出側のハイウエイに送出する。
これにより、時分割スイッチ装置から時分割コネクタ装
置へ送出される並列信号の並列転送ビット数が減少す
る。

（実施例） 次に添付図面を参照して本発明の実施例を詳細に説明す
る。

第１図を参照すると、本発明の特定の実施例は、入側の
時分割コネクタ装置TDCRLおよびTDCRH,2重化された時分
割スイッチ装置TST0およびTST1、ならびに出側の時分割
コネクタ装置TDCSLおよびTDCSHからなる。

入側の時分割コネクタ装置TDCRLおよびTDCRHには、本実
施例ではディジタル同期端局装置、信号装置、監視試験
装置などの外部装置から入力される１群16本の直列ハイ
ウエイHWI0〜HWI15を２分割した８本のハイウエイが許
容可能である。時分割コネクタ装置TDCRLおよびTDCRH
は、直並列変換部SPを有し、時分割コネクタ装置TDCRL
の直並列変換部SPにはハイウエイHWI0〜HWI7が、また同
TDCRHの直並列変換部SPにはハイウエイHWI8〜HWI15がそ
れぞれ収容される。これからわかるように入側の時分割
コネクタ装置TDCRLおよびTDCRHは、２重化されたスイッ
チ装置TST0およびTST1にハイウエイHWI0〜HWI7およびHW
I8〜HWI15を接続することによって、外部装置とのイン
タフェースをとる１重化された接続装置である。

これらのハイウエイHWI0〜HWI15はそれぞれ、１ハイウ
エイが64タイムスロット、１タイムスロットが64ビット
で構成された伝送速度32メガビット／秒（Mbps）の直列
ハイウエイである。各直並列変換部SPは、この直列64ビ
ットのハイウエイデータHW0〜HW7またはHW8〜HW15をタ
イムスロット（TS）ごとに並列64ビットのハイウエイデ
ータに変換する回路である。変換された結果のハイウエ
イデータは、第２図（ａ）に示すように、並列64ビッ
ト、伝送速度4Mbps,512タイムスロット多重のフレーム
フォーマットを有する。

直並列変換部SPの出力は、２つの複式の１次時間スイッ
チインタフェースP.TSWIF0およびP.TSWIF1を通して、２
重化された時分割スイッチ装置TST0およびTST1の対応す
る入側時分割コネクタインタフェースTDCRIFLまたはTDC
RIFHに、図示のように交絡接続されている。

時分割コネクタ装置TDCRLおよびTDCRHでは、外部装置か
らの直列ハイウエイに含まれる各種信号および音声情報
をスイッチ装置TST0およびTST1に適した形にするため、
フレーム位相同期や電気的レベル変換および符号変換を
行なう。これらの操作を経てタイムスロットが両系の時
分割スイッチ装置TST0およびTST1に送出される。

時分割スイッチ装置TST0およびTST1の入側時分割コネク
タインタフェースTDCRIFLおよびTDCRIFHの各出力はマル
チプレクサMUXに接続され、マルチプレクサMUXは、両入
側時分割コネクタインタフェースTDCRIFLおよびTDCRIFH
からの並列ハイウエイデータを多重化する回路である。
その多重化した結果の信号を第２図（ｂ）に示す。これ
からわかるように多重化されたハイウエイデータは、両
入側時分割コネクタインタフェースTDCRIFLおよびTDCRI
FHからのハイウエイデータが交互に多重化された伝送速
度8Mbpsの1024タイムスロット多重のフレームフォーマ
ットを有する。

時分割スイッチ装置TST0およびTST1は、時分割通話路
（TST）構成のスイッチ装置であり、全体で＃０系およ
び＃１系に２重化されている。各系はそれぞれ、マルチ
プレクサMUXの出力側に順に、１次時間スイッチP.TSW,
空間スイッチHSWおよび２次時間スイッチS.TSWが図示の
ように接続されて構成されている。

１次時間スイッチP.TSWおよび２次時間スイッチS.TSW
は、8Mbps,1024タイムスロット多重化されたハイウエイ
データについてタイムスロットの入換えを行なう時間ス
イッチである。また、空間スイッチHSWは、タイムスロ
ット単位で複数の多重化ハイウエイ間で入換えを行なう
空間スイッチである。これらのスイッチ装置によって、
入側の並列64ビットハイウエイを出側の並列64ビットハ
イウエイに交換する通常の時間交換および空間交換を行
なう交換ネットワークが構成されている。交換が行なわ
れたハイウエイデータのフレームフォーマットを第２図
（ｃ）に示す。これは同（ｂ）に示すマルチプレクサMU
Xの出力側におけるフォーマットと同一である。

２次時間スイッチS.TSWの出側にはデマルチプレクサDMU
Xが接続され、これは、マルチプレクサMUXにてハイウエ
イデータに対して行なわれた多重化を解く分離回路であ
る。分離されたハイウエイデータのフレームフォーマッ
トを第２図（ｄ）に示す。これは同（ａ）に示す時分割
コネクタ装置TDCRLおよびTDCRHの直並列変換部SPの出力
側におけるフォーマットと同じであり、並列64ビット、
伝送速度4Mbps,512タイムスロット多重の構成である。

デマルチプレクサDMUXは２つの出力を有し、それらは、
出側の時分割コネクタ装置TDCSLおよびTDCSHに対応して
２つの速度変換回路4M8Mに接続されている。速度変換回
路4M8Mは本実施例では、入力のハイウエイデータのビッ
ト速度を２倍にし、ビット幅を半分に変換する速度変換
回路である。変換後のフレームフォーマットを第２図
（ｅ）に示すように、入力の並列64ビットのうち下位32
ビットがＬ側のタイムスロットに、また上位32ビットが
Ｕ側のタイムスロットに収容される。すなわち、このフ
レームフォーマットは、並列32ビット、伝送速度8Mbps
の512タイムスロットx2多重化構成である。

各速度変換回路4M8Mの出力は、それぞれ対応する出側時
分割コネクタインタフェースTDCSIFLまたはTDCSIFHを通
して出側時分割コネクタ装置TDCSLまたはTDCSHの対応す
る２次時間スイッチインタフェースSTSWIF0またはSTSWI
F1に、図示のように交絡接続されている。２次時間スイ
ッチインタフェースSTSWIF0およびSTSWIF1の出力はそれ
ぞれ、速度変換回路8M4Mに接続されている。速度変換回
路8M4Mは本実施例では、入力のハイウエイデータのビッ
ト速度を半分にし、ビット幅を２倍に変換する速度変換
回路である。変換後のフレームフォーマットは、第２図
（ｆ）に示すように、デマルチプレクサDMUXの出力側に
おけるフォーマット、すなわち同（ｄ）と同じであり、
並列64ビット、伝送速度4Mbps,512タイムスロット多重
の構成である。

出側の時分割コネクタ装置TDCSLおよびTDCSHの２つの速
度変換回路8M4Mの出力は、ネットワークセレクタNWSEL
に接続されている。ネットワークセレクタNWSELは、ア
クティブ系のハイウエイデータを選択する選択回路であ
る。その出力は並直列変換部PSに入力される。

並直列変換部PSは、タイムスロットごとにハイウエイの
順に多重化された並列64ビット、512多重のハイウエイ
データ信号を64のタイムスロットで構成された伝送速度
32Mbpsの直列８ハイウエイに変換する回路である。時分
割コネクタ装置TDCSLの並直列変化部PSには出ハイウエ
イHWO0〜HWO7が、また時分割コネクタ装置TDCSHの並直
列変換部PSには出ハイウエイHWO8〜HWO15が収容されて
いる。

出側の時分割コネクタ装置TDCSLおよびTDCSHはこうし
て、時分割スイッチ装置TST0またはTST1から受けたタイ
ムスロットについて、これを受信する外部装置に適した
形に変換して外部装置に送出するものである。

動作を説明する。まず本実施例の時分割コネクタ装置TD
CRLおよびTDCRHはそれぞれ、１ハイウエイが64タイムス
ロット、１タイムスロットが64ビットで構成された伝送
速度32Mbpsの直列ハイウエイHWI0〜HWI7、またはHWI8〜
HWI15を各直並列変換部SPによってタイムスロットごと
に、並列64ビット、伝送速度4Mbps,512タイムスロット
多重のフレームフォーマットを有するハイウエイデータ
に変換する（第２図（ａ））。

時分割コネクタ装置TDCRLおよびTDCRHで直並列変換され
た並列多重ハイウエイデータは、両系の時分割スイッチ
装置TST0およびTST1のマルチプレクサMUXに送出され
る。マルチプレクサMUXは、両入側時分割コネクタイン
タフェースTDCRIFLおよびTDCRIFHからの並列ハイウエイ
データを多重化する（第２図（ｂ））。多重化されたハ
イウエイデータは、両入側時分割コネクタインタフェー
スTDCRIFLおよびTDCRIFHからのハイウエイデータが交互
に多重化され、伝送速度8Mbpsの1024タイムスロット多
重のフレームフォーマットを有する。

多重化されたハイウエイデータは１次時間スイッチP.TS
Wに送出される。時分割スイッチ装置TST0およびTST1で
は、１次時間スイッチP.TSW,空間スイッチHSWおよび２
次時間スイッチS.TSWからなるTST形通話路で通常の時間
交換および空間交換が行なわれる。

こうして交換が行なわれた並列多重ハイウエイデータは
２次時間スイッチS.TSWからデマルチプレクサDMUXに出
力される。そのフレームフォーマットは第２図（）に示
すとおりであり、これは同（ｂ）に示すマルチプレクサ
MUXの出力側におけるフォーマットと同一である。

デマルチプレクサDMUXでは、マルチプレクサMUXにてハ
イウエイデータに対して行なわれた多重化を解く（第２
図（ｄ））。分離後のフォーマットは、同（ａ）に示す
時分割コネクタ装置TDCRLおよびTDCRHの直並列変換部SP
の出力側におけるフォーマットと同じであり、並列64ビ
ット、伝送速度4Mbps,512タイムスロット多重の構成で
ある。

デマルチプレクサDMUXの出力は２つの速度変換回路4M8M
に入力され、速度変換回路4M8Mは、入力のハイウエイデ
ータをビット速度を２倍にし、ビット幅を半分にする
（第２図（ｅ））。入力の並列64ビットのうち下位32ビ
ットがＬ側のタイムスロットに、また上位32ビットがＵ
側のタイムスロットに収容される。このフレームフォー
マットは、並列32ビット、伝送速度8Mbpsの512タイムス
ロットx2多重化構成になる。

時分割スイッチ装置TST0の両速度変換回路4M8Mの出力
は、それぞれ対応する出側時分割コネクタインタフェー
スTDCSIFLおよびTDCSIFH,ならびに出側時分割コネクタ
装置TDCSLおよびTDCSHの対応する２次時間スイッチイン
タフェースSTSWIF0を通して速度変換回路8M4Mに送出さ
れる。同様に、時分割スイッチ装置TST1の両速度変換回
路4M8Mの出力は、それぞれ対応する出側時分割コネクタ
インタフェースTDCSIFLおよびTDCSIFH,ならびに出側時
分割コネクタ装置TDCSLおよびTDCSHの対応する２次時間
スイッチインタフェースSTSWIF1を通して速度変換回路8
M4Mに送出される。

時分割コネクタ装置TDCSLおよびTDCSHの速度変換回路8M
4Mは、入力のハイウエイデータをビット速度を半分に
し、ビット幅を２倍にする（第２図（ｆ））。このフォ
ーマットは、デマルチプレクサDMUXの出力側におけるフ
ォーマット、すなわち同（ｄ）と同じであり、並列64ビ
ット、伝送速度4Mbps,512タイムスロット多重の構成と
なる。

出側の時分割コネクタ装置TDCSLおよびTDCSHのそれぞれ
における２つの速度変換回路8M4Mの出力は、ネットワー
クセレクタNWSELでアクティブ系についてのみ選択さ
れ、並直列変換部PSに入力される。

時分割コネクタ装置TDCSLおよびTDCSHの各並直列変換部
PSは、タイムスロットごとにハイウエイの順に多重化さ
れた並列64ビット、512多重のハイウエイデータ信号を6
4のタイムスロットで構成された伝送速度32Mbpsの直列
８ハイウエイに変換する。時分割コネクタ装置TDCSLの
並直列変化部PSは出ハイウエイHWO0〜HWO7に、また時分
割コネクタ装置TDCSHの並直列変化部PSは出ハイウエイH
WO8〜HWO15にこの直列ハイウエイデータを送出する。

このように本実施例では、時分割スイッチ装置TST0また
はTST1から出側の２つの時分割コネクタ装置TDCSLおよ
びTDCSHに並列ハイウエイデータ信号を送出する際、２
群のハイウエイHW0〜HW7およびHW8〜HW15についての多
重化を解き、しかもビット速度を２倍にして並列転送ビ
ット数を半分にする速度変換を行なっている。これによ
って、２次時間スイッチS.TSWから時分割コネクタ装置T
DCSLおよびTDCSHへ送出される並列信号の並列転送ビッ
ト数が半減する。したがって装置間信号本数が減少し、
信号送受信用インタフェース回路が小型化され、コンパ
クトな装置が構成される。

このように時分割スイッチ装置TST0およびTST1と出側の
２つの時分割コネクタ装置TDCSLおよびTDCSHの間の接続
が簡略であることは、２重化装置である２次時間スイッ
チS.TSWと１重化装置である時分割コネクタ装置を同一
のユニットすなわち装置単位で構成することを可能とし
ている。そのようにした場合は、装置間の信号本数がさ
らに半減する。また、時分割スイッチ装置TST0およびTS
T1の２つの時分割スイッチ装置からなる２重化装置と時
分割コネクタ装置TDCSLおよびTDCSHの２つの時分割コネ
クタ装置からなる１重化装置を同一のユニットに搭載す
ることにより、時分割コネクタ装置対応で増設を行なう
ことができ、増設性のよい経済的なシステムを構成する
ことができる。

たとえば第３図に示す従来方式の装置では、２次時間ス
イッチS.TSWの出力が直接、２つの出側時分割コネクタ
インタフェースTDCSIFLおよびTDCSIFHに複式に接続され
ている。したがって、２次時間スイッチS.TSWを出たハ
イウエイデータは、第２図（ｂ）に示すフレームフォー
マットで、すなわち両入側時分割コネクタインタフェー
スTDCRIFLおよびTDCRIFHからのハイウエイデータが交互
に多重化された伝送速度8Mbpsの1024タイムスロット多
重のフレームフォーマットを有したまま、出側時分割コ
ネクタ装置TDCSLまたはTDCSHの対応する２次時間スイッ
チインタフェースSTSWIF0またはSTSWIF1を通してネット
ワークセレクタNWSELに入力される。

ネットワークセレクタNWSELは、アクティブ系の信号を
選択し、並直列変換部PSへこの並列64ビット、伝送速度
8Mbpsの1024多重ハイウエイデータから出ハイウエイHWO
0〜HWO7またはHWO8〜HWO15のタイムスロットを抽出して
並直列変換し、64のタイムスロットで構成された伝送速
度32Mbpsの直列８ハイウエイとして出力する。

第３図に示す従来方式では、他の部分は第１図に示した
本発明の実施例と同じであり、第１図と同じ構成要素は
同一の参照符号で示されている。

第４図に示す他の従来方式では、１群の入ハイウエイHW
I0〜HWI15が１つの入側時分割コネクタ装置TDCRに収容
され、これに対応する１群の出ハイウエイHWO0〜HWO15
が１つの出側時分割コネクタ装置TDCSに収容されてい
る。これは、前述の（財）日本電気通信共済会発行「D7
0形自動交換機［Ｉ］ハードウエア（１）」第192〜217
頁（昭和58年）に記載のD70形自動交換機の通話路系装
置としての分配段通話路装置におけるスイッチング単位
を64Kbpsから512Kbpsに拡張させたものに相当し、かつ
直並列変換部SP及び並直列変換部PSを時分割コネクタ装
置TDCR、TDCSに移したものである。

この方式では、１重化装置である入側時分割コネクタ装
置TDCRから２重化装置である２つの時分割スイッチ装置
TST0およびTST1に複式に、直並列変換された並列64ビッ
トのハイウエイデータが伝送速度8Mbpsで送出される。
そのフォーマットは第５図に示すように、タイムスロッ
トごとにハイウエイHW0〜HW15の順に多重化されてい
る。このハイウエイデータ信号は、8Kフレーム単位で管
理され、1024多重された信号である。

時分割スイッチ装置TST0およびTST1では、これを時間交
換、空間交換および時間交換し、両系とも出側の時分割
コネクタ装置TDCSにこれを送出する。出側の時分割コネ
クタ装置TDCSでは、ネットワークセレクタNWSELでアク
ティブ系の信号を選択して並直列変換を行なう。並直列
変換部PSでは、タイムスロットごとにハイウエイの順で
多重化された並列64ビットのデータを、64のタイムスロ
ットで構成された伝送速度直列32Mbpsの16ハイウエイの
信号に変換して出ハイウエイHWO0〜HWO15に送出する。

しかしこれらの両従来方式では、２次時間スイッチS.TS
Wから出側の時分割コネクタ装置TDCS、または同TDCSLも
しくはTDCSHへの信号送出用の装置間接続の信号本数が
多く、したがって信号送受信のためのインタフェース回
路も膨大なものとなっていた。これに比較して本発明の
実施例では、前述のように、２次時間スイッチS.TSWか
ら時分割コネクタ装置TDCSLおよびTDCSHへ送出される並
列信号の並列転送ビット数が大幅に減少している。した
がって装置間信号本数が減少し、信号送受信用インタフ
ェース回路が小型化され、コンパクトな装置が構成され
る。

なお、ここで説明した実施例は本発明を説明するための
ものであって、本発明は必ずしもこれに限定されるもの
ではなく、本発明の精神を逸脱することなく当業者が可
能な変形および修正は本発明の範囲に含まれる。たとえ
ば、実施例におけるハイウエイの多重数や装置数は単な
る例示にすぎず、当業者は他の数に修正することは容易
である。

（発明の効果） このように本発明によれば、冗長化された複数の時分割
スイッチ装置から出側の複数群のハイウエイ用の複数の
時分割コネクタ装置に並列ハイウエイデータ信号を送出
する際、複数群のハイウエイについてのデータ信号の多
重化を解き、しかもビット速度を高速にして並列転送ビ
ット数を減らす速度変換を行なうように構成されてい
る。

このような構成により、時間スイッチから時分割コネク
タ装置へ送出される並列信号の並列転送ビット数が減少
する。したがって装置間信号本数が少なく、信号送受信
用インタフェース回路が小型であり、コンパクトな構成
の時分割交換機の通話路装置が提供される。

【図面の簡単な説明】

第１図は本発明による時分割交換機の通話路装置の特定
の実施例を示す機能ブロック図、 第２図は、第１図に示す実施例の装置の各部に現われる
ハイウエイデータ信号のフレームフォーマットの例を示
す図、 第３図および第４図は、従来の時分割交換機の通話路装
置の例を示す機能ブロック図、 第５図は、第４図に示す従来例の装置に用いられるハイ
ウエイデータ信号のフレームフォーマットの例を示す図
である。 主要部分の符号の説明 4M8M,8M4M……速度変換回路 DMUX……デマルチプレクサ HSW……空間スイッチ MUX……マルチプレクサ NWSEL……ネットワークセレクタ PS……並直列変換部 P.TSW……１次時間スイッチ SP……直並列変換部 S.TSW……２次時間スイッチ TDCRL,TDCRH……入側時分割コネクタ装置 TDCSL,TDCSH……出側時分割コネクタ装置 TST0,TST1……時分割スイッチ装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】１つのハイウエイには所定の複数の第１の
   ビット数を直列に配列して１タイムスロットを構成し、
   該１タイムスロットを所定の複数個を直列に配列して１
   フレームを構成するハイウエイデータが伝送されてお
   り、該ハイウエイデータが伝送される入側ハイウエイを
   所定の複数本を収容し、該収容した複数本のそれぞれの
   前記１フレームの第１のビット数からなる直列ビットの
   タイムスロットを第１のビット数からなる並列ビットの
   タイムスロットに変換するとともに、該変換した複数の
   入側ハイウエイによる並列ビットのタイムスロットを直
   列に多重化して出力する入側時分割コネクタ装置ｎ個
   （自然数）からなる入側時分割コネクタ装置群と、 該入側時分割コネクタ装置群から多重化された前記第１
   のビット数からなる並列ビットのタイムスロットをそれ
   ぞれ受信し、該受信した並列ビットのタイムスロットを
   それぞれ多重化してＴ個（自然数）の前記第１のビット
   数からなる並列ビットのタイムスロットの第１の信号を
   出力する多重化手段と、該多重化手段から第１の信号を
   受信し、該第１の信号内のタイムスロットの入換えを行
   なう第１の時間スイッチと、該第１の時間スイッチから
   第１の信号を受信し、該第１の信号内のハイウエイ相互
   間のタイムスロットの交換を行なう空間スイッチと、該
   空間スイッチから第１の信号を受信し、該第１の信号内
   のタイムスロットの入換えを行なう第２の時間スイッチ
   とを含む時分割スイッチ装置と、 該時分割スイッチ装置と外部装置に接続される所定の複
   数本の出側ハイウエイとの間をインタフェースする出側
   時分割コネクタ装置ｎ個からなる出側時分割コネクタ装
   置群とを有する時分割交換機の通話路装置において、 前記時分割スイッチ装置は、前記第２の時間スイッチか
   ら第１の信号を受信し、該第１の信号から前記ｎ個の出
   側時分割コネクタ装置に対応したT/n個の前記第１のビ
   ット数からなる並列ビットのタイムスロットを抽出して
   なる第２の信号を出力する分離手段と、 該分離手段からのｎ個の第２の信号のいずれか１つを受
   信し、該いずれかの１つの第２の信号のビット速度をｍ
   （自然数）倍のビット速度に変換し、かつ該第２の信号
   の第１のビット数を該ｍで除算した第２のビット数の並
   列ビットに変換した第３の信号を出力する第１の速度変
   換手段を該分離手段のｎ出力に対応させて設けた第１の
   速度変換手段群とを有し、 前記ｎ個の時分割コネクタ装置の各々は、該第１の速度
   変換手段群の所定の１つの第１の速度変換手段より第３
   の信号を受信し、該第３の信号のビット速度を1/m倍の
   ビット速度に変換し、該第３の信号の第２のビット数か
   らなる並列ビットの信号ｍ個を前記第１のビット数から
   なる１つの並列ビットのタイムスロットになるように順
   次変換した第４の信号を出力する第２の速度変換手段を
   有することを特徴とする時分割交換機の通話路装置。
2. 【請求項２】特許請求の範囲第１項記載の通話路装置に
   おいて、 前記時分割スイッチ装置は、該通話路装置の信頼性を高
   めるために２重化され、 前記時分割コネクタ装置の第２の速度変換手段は、該時
   分割スイッチ装置の２重化に対応して２回路化され、該
   ２回路の１つの第２の速度変換手段は該２重化された時
   分割スイッチ装置の一方の第１の速度変換手段から、ま
   た、該もう１つの第２の速度変換手段は該２重化された
   時分割スイッチ装置の他方の第１の速度変換手段からそ
   れぞれ第３の信号を受け、それぞれ前記第４の信号に変
   換して出力し、 該両第２の速度変換手段からそれぞれ第４の信号を受
   け、前記２重化された時分割スイッチ装置のアクティブ
   側の時分割スイッチ装置の第１の速度変換手段に接続さ
   れた第２の速度変換手段からの第４の信号を選択して出
   力する選択手段を含むことを特徴とする通話路装置。
3. 【請求項３】特許請求の範囲第２項記載の通話路装置に
   おいて、 前記自然数ｎは２であり、 前記２重化による時分割スイッチ装置に含まれる少なく
   とも前記多重化手段、第１の時間スイッチ、空間スイッ
   チ、第２の時間スイッチ、および分離手段の各々２個
   と、少なくとも４個の前記第１の速度変換手段と、前記
   １重化による２個の時分割コネクタ装置に含まれる少な
   くとも４個の第２の速度変換手段と、２個の選択手段と
   を同じ１つの装置に搭載されていることを特徴とする通
   話路装置。