JPH075849A - Flat display device - Google Patents
Flat display deviceInfo
- Publication number
- JPH075849A JPH075849A JP16748193A JP16748193A JPH075849A JP H075849 A JPH075849 A JP H075849A JP 16748193 A JP16748193 A JP 16748193A JP 16748193 A JP16748193 A JP 16748193A JP H075849 A JPH075849 A JP H075849A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- control device
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、フラットディスプレ
イ装置に関し、例えばTFT(薄膜トランジスタ)構成
の液晶表示パネルを用いるものに利用して有効な技術に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat display device, and more particularly to a technique effective when used in a liquid crystal display panel having a TFT (thin film transistor) structure.
【0002】[0002]
【従来の技術】従来のTFT液晶パネルを用いたフラッ
トディスプイ装置では、主にパーソナルコンピュータ用
に640画素×480ライン(以下、これを中精細と定
義する)の表示サイズを有するものがある。このような
中精細のTFT液晶パネルの例としては、(株)日立製
作所から販売されている『TX26D51VC』がこれ
に相当する。2. Description of the Related Art Some conventional flat display devices using a TFT liquid crystal panel have a display size of 640 pixels × 480 lines (hereinafter, this is defined as medium definition) mainly for personal computers. As an example of such a medium-definition TFT liquid crystal panel, "TX26D51VC" sold by Hitachi, Ltd. corresponds to this.
【0003】このようなTFT液晶パネルを用いた表示
装置においては、本体コンピュータ等のホストシステム
とのインターフェイスは、1画素単位、つまり、赤
(R)、緑(G)及び青(B)の各データを1つを組に
して単位時間に転送する。TFT液晶パネルを用いた表
示装置の構成は、図3のように液晶パネルTFT−LC
Dの上下にドレイン(信号線)ドライバを置き、この上
下に振り分けられたドレインドライバに対して液晶パネ
ルTFT−LCDの信号線を交互に接続して駆動する。
このようなドレインドライバとしては、日本電気(株)
から販売されている『μPD16423』やテキサス・
インスツルメンツ社から販売されている『TMS572
16』を用いることができる。この場合、ドレインドラ
イバの入力幅が3ビット分であることより、表示制御装
置においては、本体コンピュータからの表示入力データ
を2回受け取り、上下のドレインドライバに1回で出力
する。これは表示制御装置を基準にして、本体コンピュ
ータからの入力データ量が3ドットであるのに対して、
ドレインドライバに供給する出力データ量が上下合わせ
て6ドット分あるためである。In a display device using such a TFT liquid crystal panel, the interface with the host system such as the main body computer is in units of one pixel, that is, each of red (R), green (G) and blue (B). A set of data is transferred in a unit time. The structure of the display device using the TFT liquid crystal panel is as shown in FIG.
Drain (signal line) drivers are arranged above and below D, and the signal lines of the liquid crystal panel TFT-LCD are alternately connected to the drain drivers distributed above and below to drive them.
As such a drain driver, NEC Corporation
"ΜPD16423" and Texas
"TMS572 sold by Instruments"
16 ″ can be used. In this case, since the input width of the drain driver is 3 bits, the display control device receives the display input data from the main body computer twice and outputs it to the upper and lower drain drivers once. This is based on the display control device, while the amount of input data from the main computer is 3 dots,
This is because the amount of output data supplied to the drain driver is 6 dots in total in the vertical direction.
【0004】これに対して、ワークステーション用のT
FT液晶パネルは、例えば1120画素×780ライン
と高精細化されている。このような高精細のTFT液晶
パネルの例としては、(株)日立製作所から販売されて
いる『TX28D01VC』がある。このように高精細
化された液晶パネルを駆動するとき、前記中精細と同様
なフレーム周波数を確保するとなると、高速クロック及
びデータを表示制御装置内にて処理しなければならな
い。上記のように1120画素×780ラインの画面
で、フレーム周波数を60Hzにすると、本体コンピュ
ータからのクロックは、60MHzを越えることになっ
てしまう。On the other hand, the T for workstations
The FT liquid crystal panel has high definition, for example, 1120 pixels × 780 lines. An example of such a high-definition TFT liquid crystal panel is "TX28D01VC" sold by Hitachi, Ltd. When a high-definition liquid crystal panel is driven as described above, if a frame frequency similar to that of the medium definition is secured, a high-speed clock and data must be processed in the display control device. When the frame frequency is set to 60 Hz on the screen of 1120 pixels × 780 lines as described above, the clock from the main body computer exceeds 60 MHz.
【0005】更に、FRC(フレーム・レート・コント
ロール)方式による多色化(多階調化)処理を行うため
に、フレーム周波数を80Hzにすると、本体コンピュ
ータからのクロックは、実に80MHzを越えることに
なってしまう。このような表示装置にあっては、ノイズ
の問題や半導体集積回路装置の動作周波数の実力によ
り、小型化や薄型化が難しくなる。そこで、上記高精細
のものでは4画素並列に入力(4×R,G,B=12ド
ット)のインターフェイスとする。これにより、本体コ
ンピュータからのクロックを20MHz以下に抑えるこ
とができる。Furthermore, when the frame frequency is set to 80 Hz in order to perform multicolor (multi-gradation) processing by the FRC (frame rate control) system, the clock from the main computer actually exceeds 80 MHz. turn into. In such a display device, downsizing and thinning are difficult due to the problem of noise and the ability of the operating frequency of the semiconductor integrated circuit device. Therefore, in the above high-definition type, an interface of 4 pixels in parallel (4 × R, G, B = 12 dots) is used. As a result, the clock from the main computer can be suppressed to 20 MHz or less.
【0006】しかしながら、図3のような中精細と同じ
構成では、ドレインドライバの出力データ量が6ビット
のように足りなく、ドレインドライバ側の処理速度不足
により、図4に示すように2バス/2クロックの構成に
する。これは表示制御装置において、入力データを予め
読み込んでメモリに格納しておき、データがそろったた
らドレインドライバへ出力するという構成を採るもので
ある。However, in the same structure as that of the medium definition as shown in FIG. 3, the output data amount of the drain driver is insufficient like 6 bits, and due to the insufficient processing speed on the drain driver side, as shown in FIG. Use a 2-clock configuration. In the display control device, the input data is read in advance and stored in the memory, and when the data is prepared, it is output to the drain driver.
【0007】[0007]
【発明が解決しようとする課題】上記のようなインター
フェイスを採るものでは、表示制御装置においてメモリ
を内蔵させる必要があり、回路が複雑になってしまい、
ゲートアレイのような半導体集積回路装置により構成で
きなく、その表示仕様に一対一に対応して完全なるカス
タムLSIにより形成する必要がある。With the interface as described above, it is necessary to incorporate a memory in the display control device, and the circuit becomes complicated.
It cannot be configured by a semiconductor integrated circuit device such as a gate array, and must be formed by a complete custom LSI corresponding to the display specifications one-to-one.
【0008】この発明の目的は、簡単な構成の表示制御
装置により高精細のフラットディスプレイパネルを駆動
できるようにしたフラットディスプイレ装置を提供する
ことにある。この発明の前記ならびにそのほかの目的と
新規な特徴は、本明細書の記述および添付図面から明ら
かになるであろう。An object of the present invention is to provide a flat display device capable of driving a high-definition flat display panel by a display control device having a simple structure. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0009】[0009]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、上記フラットディスプレイ
パネルを駆動する信号線ドライバ及び走査ドライバに対
して、その動作に必要なタイミング信号及び表示データ
を供給する表示制御装置に対して表示データの転送クロ
ックに対して整数倍に高くされたクロックパルスを供給
し、このクロックパルスにより取り込まれたデータを空
間的に分離して上記複数からなる信号線ドライバに表示
データを供給する。The outline of a typical one of the inventions disclosed in the present application will be briefly described as follows. That is, for the signal line driver and the scan driver that drive the flat display panel, it is an integral multiple of the display data transfer clock for the display control device that supplies the timing signals and display data necessary for its operation. The generated clock pulse is supplied, the data taken in by the clock pulse is spatially separated, and the display data is supplied to the signal line driver composed of the plurality.
【0010】[0010]
【作用】上記した手段によれば、クロックの周波数を高
くした分だけ表示制御装置での動作回数が増えるので、
入力されたデータと同期して同じ数のデータを空間的に
分離して複数のドライバに出力させることができる。According to the above-mentioned means, the number of operations in the display control device increases as the clock frequency is increased.
The same number of data can be spatially separated and output to a plurality of drivers in synchronization with the input data.
【0011】[0011]
【実施例】図5には、この発明に係る液晶表示装置の一
実施例の概略ブロック図が示されている。特に制限され
ないが、同図の各回路ブロックのうち、液晶パネルTF
T−LCDを除く各回路ブロックは、それぞれが1チッ
プの半導体集積回路装置により構成される。これらの各
半導体集積回路装置は、公知のMOS集積回路の製造技
術によって、単結晶シリコンのような1個の半導体基板
上において形成される。FIG. 5 shows a schematic block diagram of an embodiment of the liquid crystal display device according to the present invention. Although not particularly limited, the liquid crystal panel TF among the circuit blocks in FIG.
Each circuit block except the T-LCD is configured by a one-chip semiconductor integrated circuit device. Each of these semiconductor integrated circuit devices is formed on one semiconductor substrate such as single crystal silicon by a known MOS integrated circuit manufacturing technique.
【0012】R,G,Bからなる表示データと、クロッ
ク,表示タイミング,同期信号からなる制御信号は、表
示制御装置に入力される。この表示制御装置は、本体コ
ンピュータ等とのホストシステムとのインターフェイス
を構成する。表示制御装置は、液晶パネルTFT−LC
Dの上下に振り分けられたドレインドライバに対応して
設けられたデータバスを介して表示データとクロックを
供給する。Display data consisting of R, G and B and a control signal consisting of a clock, a display timing and a synchronizing signal are inputted to the display control device. This display control device constitutes an interface with the host computer and the main computer. The display control device is a liquid crystal panel TFT-LC.
Display data and a clock are supplied through a data bus provided corresponding to the drain drivers distributed above and below D.
【0013】ドレインドライバは、上記のように液晶パ
ネルTFT−LCDの上下に振り分けられた2つから構
成される。すなわち、上側のドレインドライバは、液晶
パネルTFT−LCDの縦方向に延長される奇数番目の
信号線電極を駆動し、下側のドレインドライバは液晶パ
ネルTFT−LCDの縦方向に延長される偶数番目の信
号線電極を駆動する。As described above, the drain driver is composed of two parts which are distributed above and below the liquid crystal panel TFT-LCD. That is, the drain driver on the upper side drives the odd-numbered signal line electrodes extending in the vertical direction of the liquid crystal panel TFT-LCD, and the drain driver on the lower side drives the even-numbered signal line electrodes extending in the vertical direction of the liquid crystal panel TFT-LCD. Drive the signal line electrodes.
【0014】ゲート(走査線)ドライバは、液晶パネル
TFT−LCDの横方向に延長される走査線電極を順次
に選択する選択信号を形成する。ゲートドライバは、フ
レームの先頭に入力されるパルスを起動信号として取り
込み、それをシフトレジスタにより順次にシフトして選
択信号を形成し、出力バッファを通して上記走査線電極
の駆動信号を出力する。この実施例では、前記のような
高精細のパネルでは走査線の数が多いので、複数のゲー
トドライバが直列形態に接続されて、上記液晶パネルT
FT−LCDの走査線の選択信号を形成するようにされ
る。The gate (scan line) driver forms a selection signal for sequentially selecting scan line electrodes extending in the lateral direction of the liquid crystal panel TFT-LCD. The gate driver takes in a pulse input to the beginning of the frame as a start signal, sequentially shifts it by a shift register to form a selection signal, and outputs a drive signal for the scanning line electrode through an output buffer. In this embodiment, since the high-definition panel as described above has a large number of scanning lines, a plurality of gate drivers are connected in series to form the liquid crystal panel T.
The selection signal for the scanning line of the FT-LCD is formed.
【0015】同様に、液晶表示パネルTFT−LCDの
信号線電極の数に対して、1つの半導体集積回路装置に
より構成されるドレインドライバの出力端子の数が少な
いので、上下に振り分けられたドレインドライバも、複
数個のドレインドライバが設けられる。これらのドレイ
ンドライバは、上記データバスに対してパラレルに接続
され、クロックもパラレルに供給される。表示データの
取り込みは、上記複数のドレインドライバのうちの表示
データに対応した1つのが選択状態にされて、順次に表
示データの取り込みが行われ、取り込み終了信号により
次段のドレイントライバが選択状態にされ、引き続いて
入力される表示データの取り込みを行うようにされる。Similarly, since the number of output terminals of the drain driver constituted by one semiconductor integrated circuit device is small with respect to the number of signal line electrodes of the liquid crystal display panel TFT-LCD, the drain drivers distributed vertically are provided. Also, a plurality of drain drivers are provided. These drain drivers are connected in parallel to the data bus, and clocks are also supplied in parallel. For fetching display data, one of the plurality of drain drivers corresponding to the display data is set to a selected state, the display data is sequentially fetched, and a drain driver of the next stage is selected by a fetch end signal. The state is set, and the display data that is subsequently input is taken in.
【0016】図2には、本発明に係る表示データの入力
方法を説明するためのタイミング図が示されている。同
図には、発明の理解を容易にするため、従来の表示デー
タの入力方法を合わせて示されている。FIG. 2 is a timing chart for explaining the display data input method according to the present invention. In the same figure, in order to facilitate understanding of the invention, a conventional display data input method is also shown.
【0017】従来技術では、表示タイミング信号がハイ
レベルときに、クロックに同期して入力データが入力さ
れる。すなわち、クロックの1周期tH に、1つの単位
の表示データが入力される。これに対して、本発明で
は、本体コンピュータ等のようなホストシステムから供
給されるクロックは、入力データの転送周波数に対して
2倍の周波数にされる。すなわち、本発明では、クロッ
クの2周期tH に1つ単位の表示データが入力される。
この構成では、表示データの転送速度は従来のままであ
るが、クロックの2周期tH に1回の割合でしか表示デ
ータが入力されないのに対して、インターフェイスとし
ての表示制御装置は2回の動作を行うことができる。In the prior art, when the display timing signal is high level, input data is input in synchronization with the clock. That is, the display data of one unit is input in one cycle t H of the clock. On the other hand, according to the present invention, the clock supplied from the host system such as the main body computer has a frequency twice as high as the transfer frequency of the input data. That is, in the present invention, one unit of display data is input in two clock cycles t H.
With this configuration, the display data transfer rate remains the same as before, but the display data is input only once in every two clock cycles t H , whereas the display control device as an interface does not receive the display data twice. You can take action.
【0018】図1には、上記本発明に係るインターフェ
イスによる表示データの取り込み動作とその出力動作と
を説明するためのタイミング図が示されている。クロッ
ク、表示タイミング信号及び入力データは、本体コンピ
ュータ等から供給される。本体コンピュータ等は、上記
のように表示データの転送速度に対して2倍の周波数か
らなるクロックを供給する。FIG. 1 is a timing chart for explaining the display data fetching operation and the output operation by the interface according to the present invention. The clock, display timing signal, and input data are supplied from the main body computer or the like. The main body computer or the like supplies a clock having a frequency twice as high as the display data transfer rate as described above.
【0019】表示タイミング信号がハイレベルにされる
と、表示動作が有効にされてそれに同期して表示用の入
力データに入力される。この入力データは、前記のよう
な高精細の駆動を可能にするために1画素がR,G及び
Bからなる3ビットから構成される場合、1回の転送に
a,b,c及びdの4画素分が入力される。When the display timing signal is set to the high level, the display operation is validated and input to the input data for display in synchronization therewith. When one pixel is composed of 3 bits consisting of R, G, and B in order to enable high-definition driving as described above, this input data is a, b, c and d in one transfer. Four pixels are input.
【0020】このように4画素分取り込まれた表示で
は、次の4画素分(e〜h)の入力データの取り込みに
同期し、その前半のクロックにより画素aとbが出力バ
ス1と2から出力される。この出力バス1と2は、図3
のような上側に振り分けられたドレインドライバと下側
に振り分けられたドレインドライバに対応している。こ
のように出力バスから出力される信号aとbは、上記ク
ロックに同期してそれぞれのドレインドライバに取り込
まれる。そして、後半のクロックにより、画素cとdが
出力バス1と2から出力されてそれぞれのドレインドラ
イバに取り込まれる。In the display in which the four pixels are fetched in this way, the pixels a and b are output from the output buses 1 and 2 in synchronization with the fetching of input data of the next four pixels (e to h). Is output. These output buses 1 and 2 are shown in FIG.
It corresponds to the drain driver assigned to the upper side and the drain driver assigned to the lower side. In this way, the signals a and b output from the output bus are taken in by the respective drain drivers in synchronization with the clock. Then, in the latter half of the clock, the pixels c and d are output from the output buses 1 and 2 and taken into the respective drain drivers.
【0021】この実施例では、前記のように12ビット
からなる表示データを同時に入力し、その1周期の半分
の周期により、出力バス1と2に対応して2回に分けて
取り込まれた表示データを6ビットずつ2回に分けて処
理する。これにより、表示制御装置では、12ビットの
入力に対して、12ビットの出力を行うことができる。
この結果、表示制御装置では、特別な論理構成やメモリ
を内蔵させることが必要とされないので、ゲートアレイ
等のような半導体集積回路装置により構成でき、各種の
表示仕様に対応した表示制御装置の開発時間及びコスト
を大幅に低減できる。このようにして、各種の表示仕様
に対応した小量多品種の表示制御装置を低コストで得る
ことができる。In this embodiment, as described above, the display data consisting of 12 bits is inputted at the same time, and the display data fetched in two times corresponding to the output buses 1 and 2 by a half cycle of the one cycle. Data is divided into 6 bits and processed twice. As a result, the display control device can perform 12-bit output with respect to 12-bit input.
As a result, since the display control device does not need to have a special logic configuration or a built-in memory, it can be configured by a semiconductor integrated circuit device such as a gate array, etc., and the development of a display control device corresponding to various display specifications Time and cost can be significantly reduced. In this way, it is possible to obtain a display control device of a small amount and a large variety of products corresponding to various display specifications at low cost.
【0022】また、前記のような構成を採ることによっ
て、ドレインドライバに対するバス構成は、図3と同様
な単純バス構成にできるものとなる。それに対応して、
表示制御装置におけるクロックの処理や信号処理も簡素
化できる。By adopting the above configuration, the bus configuration for the drain driver can be a simple bus configuration similar to that shown in FIG. Correspondingly,
Clock processing and signal processing in the display control device can also be simplified.
【0023】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) 上記フラットディスプレイパネルを駆動する信
号線ドライバ及び走査ドライバに対して、その動作に必
要なタイミング信号及び表示データを供給する表示制御
装置に対して表示データの転送クロックに対して整数倍
に高くされたクロックパルスを供給し、このクロックパ
ルスにより取り込まれたデータを空間的に分離して上記
複数からなる信号線ドライバに表示データを供給する。
この構成では、クロックの周波数を高くした分だけ表示
制御装置での動作回数が増えるので、入力されたデータ
と同期して同じ数のデータを空間的に分離して複数のド
ライバに出力させることができるという効果が得られ
る。The operation and effect obtained from the above embodiment are as follows. That is, (1) An integer for the transfer clock of the display data to the display control device that supplies the timing signal and the display data necessary for the operation to the signal line driver and the scan driver that drive the flat display panel. A doubled clock pulse is supplied, the data taken in by this clock pulse is spatially separated, and the display data is supplied to the signal line driver composed of the plurality.
With this configuration, since the number of operations in the display control device increases as the clock frequency increases, the same number of data can be spatially separated and output to multiple drivers in synchronization with the input data. The effect of being able to be obtained is obtained.
【0024】(2) 上記(1)により、表示制御装置
では、特別な論理構成やメモリを内蔵させることが必要
とされないので、ゲートアレイ等のような半導体集積回
路装置により構成でき、各種の表示仕様に対応した表示
制御装置の開発時間及びコストを大幅に低減できるとい
う効果が得られる。(2) According to the above (1), since the display control device does not need to have a special logical configuration or a built-in memory, it can be configured by a semiconductor integrated circuit device such as a gate array, and various display types can be provided. The effect is that the development time and cost of the display control device corresponding to the specifications can be significantly reduced.
【0025】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、本体
コンピュータとのタイミング仕様が限定されていれば、
表示タイミング信号は省くことができる。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention of the present application is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say. For example, if the timing specifications with the main computer are limited,
The display timing signal can be omitted.
【0026】また、入力データの転送周波数に対して、
3倍の周波数のクロックを用いるようにすれば、1回に
6画素分の表示データを入力し、1回の入力データに対
して3回に分けてドレインドライバに対してデータを出
力させることにより6画素分のデータを処理することが
できる。このようにクロックの周波数のドレインドライ
バに対する出力バスの構成の組み合わせにより種々の実
施形態を採ることができるものとなる。Further, with respect to the transfer frequency of the input data,
If a clock with a triple frequency is used, the display data for 6 pixels is input at one time, and the data is output to the drain driver in three times for each input data. Data for 6 pixels can be processed. As described above, various embodiments can be adopted by combining the configurations of the output bus with respect to the clock frequency drain driver.
【0027】この発明に係るフラットディスプレイ装置
に用いられるフラットディスプレイパネルは、液晶パネ
ルTFT−LCDの他に、同様な駆動方式によりが可能
とされるプラズマディスプレイ等何であってもよい。こ
の発明は、フラットディスプレイパネルに広く利用でき
る。The flat display panel used in the flat display device according to the present invention may be a liquid crystal panel TFT-LCD or any other plasma display capable of being driven by a similar driving method. The present invention can be widely used for flat display panels.
【0028】[0028]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、上記フラットディスプレイ
パネルを駆動する信号線ドライバ及び走査ドライバに対
して、その動作に必要なタイミング信号及び表示データ
を供給する表示制御装置に対して表示データの転送クロ
ックに対して整数倍に高くされたクロックパルスを供給
し、このクロックパルスにより取り込まれたデータを空
間的に分離して上記複数からなる信号線ドライバに表示
データを供給することにより、入力されたデータと同期
して同じ数のデータを空間的に分離して複数のドライバ
に出力させることができる。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. That is, for the signal line driver and the scan driver that drive the flat display panel, it is an integral multiple of the display data transfer clock for the display control device that supplies the timing signals and display data necessary for its operation. By supplying the clock pulse generated by the clock pulse and spatially separating the data taken in by the clock pulse and supplying the display data to the signal line driver composed of the plurality of data, the same number of data is synchronized with the input data. Data can be spatially separated and output to multiple drivers.
【図1】本発明に係るインターフェイスによる表示デー
タの取り込み動作とその出力動作とを説明するためのタ
イミング図である。FIG. 1 is a timing chart for explaining a display data fetching operation and an output operation thereof by an interface according to the present invention.
【図2】本発明に係る表示データの入力方法を説明する
ためのタイミング図である。FIG. 2 is a timing diagram for explaining a display data input method according to the present invention.
【図3】従来の中精細液晶表示装置の一例を示す概略ブ
ロック図である。FIG. 3 is a schematic block diagram showing an example of a conventional medium-definition liquid crystal display device.
【図4】従来の液晶表示装置の一例を示す概略ブロック
図である。FIG. 4 is a schematic block diagram showing an example of a conventional liquid crystal display device.
【図5】この発明に係る液晶表示装置の一実施例を示す
ブロック図である。FIG. 5 is a block diagram showing an embodiment of a liquid crystal display device according to the present invention.
TFT−LCD…液晶パネル。 TFT-LCD: Liquid crystal panel.
Claims (2)
ラットディスプレイパネルの信号線に駆動信号を供給す
る複数からなる信号線ドライバと、上記フラットディス
プレイパネルの走査線に選択信号を供給する走査ドライ
バと、上記信号線ドライバ及び走査ドライバに対して、
その動作に必要なタイミング信号及び表示データを供給
する表示制御装置とを備え、上記表示制御装置に対して
表示データの転送クロックに対して整数倍に高くされた
クロックパルスを供給し、このクロックパルスにより取
り込まれたデータを空間的に分離して上記複数からなる
信号線ドライバに表示データを供給してなることを特徴
とするフラットディスプイ装置。1. A flat display panel, a signal line driver configured to supply a drive signal to a signal line of the flat display panel, a scan driver supplying a selection signal to a scan line of the flat display panel, and the signal. For line and scan drivers,
A display control device for supplying a timing signal and display data necessary for the operation is provided, and a clock pulse raised to an integral multiple of the display data transfer clock is supplied to the display control device. A flat display device characterized in that display data is supplied to a plurality of signal line drivers by spatially separating the data taken in by.
表示パネルであり、この液晶表示パネルの奇数番目の信
号線と偶数番目の信号線に対して信号線ドライバが振り
分けられて配置されるものであり、表示データとクロッ
クパルスは、表示データの転送速度に対して2倍の周波
数にされたクロックパルスがホストシステム側から供給
されるものであることを特徴とする請求項1のフラット
ディスプレイ装置。2. The flat display panel is a liquid crystal display panel, and a signal line driver is distributed and arranged for odd-numbered signal lines and even-numbered signal lines of the liquid crystal display panel. 2. The flat display device according to claim 1, wherein the data and clock pulse are supplied from the host system side with a clock pulse having a frequency twice that of the display data transfer rate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16748193A JPH075849A (en) | 1993-06-14 | 1993-06-14 | Flat display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16748193A JPH075849A (en) | 1993-06-14 | 1993-06-14 | Flat display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH075849A true JPH075849A (en) | 1995-01-10 |
Family
ID=15850487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16748193A Pending JPH075849A (en) | 1993-06-14 | 1993-06-14 | Flat display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH075849A (en) |
-
1993
- 1993-06-14 JP JP16748193A patent/JPH075849A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI386742B (en) | Liquid crystal display and method for driving liquid crystal display panel thereof | |
US20060193002A1 (en) | Drive circuit chip and display device | |
JP2005018066A (en) | Liquid crystal display device and its driving method | |
WO2009104322A1 (en) | Display apparatus, display apparatus driving method, and scan signal line driving circuit | |
JP3968499B2 (en) | Display device | |
KR100365500B1 (en) | Method of Driving Liquid Crystal Panel in Dot Inversion and Apparatus thereof | |
KR100954011B1 (en) | Display apparatus | |
JP2005326461A (en) | Display device and driving control method of the same | |
KR100306720B1 (en) | Active matrix drive circuit | |
KR101243812B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
CN102368125B (en) | Liquid crystal display and driving method of liquid crystal display panel of same | |
JP4390451B2 (en) | Display device and data side drive circuit | |
KR100430092B1 (en) | Single bank type liquid crystal display device, especially rearranging a video signal supplied to two ports | |
JPH11282434A (en) | Planar display device | |
JP2004354567A (en) | Display device | |
JP2000275611A (en) | Liquid crystal display device | |
JP2002108287A (en) | Semiconductor integrated circuit device for driving liquid crystal | |
US6839047B2 (en) | Display device having an improved video signal drive circuit | |
JPH10268838A (en) | Liquid crystal display device | |
JP2002072972A (en) | Lcd driver | |
JPH10207434A (en) | Liquid crystal display device | |
JPH0854601A (en) | Active matrix type liquid crystal display device | |
JPH075849A (en) | Flat display device | |
EP4394750A1 (en) | Display apparatus and driving method thereof |