JPH0758341A - Production of thin-film transistor - Google Patents

Production of thin-film transistor

Info

Publication number
JPH0758341A
JPH0758341A JP6181910A JP18191094A JPH0758341A JP H0758341 A JPH0758341 A JP H0758341A JP 6181910 A JP6181910 A JP 6181910A JP 18191094 A JP18191094 A JP 18191094A JP H0758341 A JPH0758341 A JP H0758341A
Authority
JP
Japan
Prior art keywords
thin film
film
film transistor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6181910A
Other languages
Japanese (ja)
Other versions
JP2500484B2 (en
Inventor
Setsuo Usui
節夫 碓井
Toshiyuki Samejima
俊之 鮫島
Yasuo Kano
靖夫 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18191094A priority Critical patent/JP2500484B2/en
Publication of JPH0758341A publication Critical patent/JPH0758341A/en
Application granted granted Critical
Publication of JP2500484B2 publication Critical patent/JP2500484B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To produce a thin-film transistor easily, improve its performance and form it on a low heat-resistance amorphous substrate. CONSTITUTION:When the thin-film transistor is produced to form a gate electrode, gate insulation film, source area, drain area, and channel area on an amorphous substrate, two processes are prepared to form an amorphous semiconductor film 4 on the amorphous substrate 1 and to inject impurities into areas 4S and 4D on which a source and drain of the film 4 are to be formed. Then, a further process is added thereto in order to heat/melt at least the regions 4S and 4D by irradiating a short-wavelength pulse laser of 100-400nm in wavelength and to inactivate the impurities for polycrystalization.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(T
FT)の製法に関する。
The present invention relates to a thin film transistor (T
FT) manufacturing method.

【0002】[0002]

【従来の技術】例えば透過型液晶ディスプレイにおいて
は、各絵素をオン,オフするためのスイッチング素子と
して薄膜トランジスタが用いられている。この場合、薄
膜トランジスタは、透明ガラス基板上に多数配列して形
成される。図3は従来のガラス基板上に薄膜トランジス
タを形成する製法例である。これは先ず図3Aに示すよ
うにガラス基板1上にアルミニウム又は酸化インジウム
錫(以下ITOと略す)等によるゲート電極2を形成し
て後、SiO2 膜3、水素化アモルファスシリコン(以
下a−Si:Hと略す)膜4及びオーミックコンタクト
用のn形a−Si:H(n+ −a−Si:H)膜5を連
続してプラズマCVD法で全面に堆積する。次でa−S
i:H膜4及びn+ −a−Si:H膜5をパターニング
して薄膜トランジスタを作るために必要な部分を島領域
化する。次に図3Bに示すようにソースおよびドレイン
部上にAl/Mo2層膜構造、モリブデン、チタン又は
ニクロム等によるソース電極6及びドレイン電極7を形
成する。次に図3Cに示すようにソース電極6及びドレ
イン電極7間に臨むn+ −a−Si:H膜5をプラズマ
エッチング法等により除去し、ソース及びドレイン間の
リーク電流をなくす。然る後、図3Dに示すようにパッ
シベーション用及び液晶配向用のSiO2 層8を全面に
形成し、さらにチャネル部に対応する部分を覆うように
遮光層9を形成して薄膜トランジスタを形成する。
2. Description of the Related Art For example, in a transmissive liquid crystal display, a thin film transistor is used as a switching element for turning on and off each picture element. In this case, a large number of thin film transistors are arranged and formed on the transparent glass substrate. FIG. 3 shows an example of a conventional method of manufacturing a thin film transistor on a glass substrate. First, as shown in FIG. 3A, a gate electrode 2 made of aluminum or indium tin oxide (hereinafter abbreviated as ITO) is formed on a glass substrate 1 and then a SiO 2 film 3 and hydrogenated amorphous silicon (hereinafter a-Si) are formed. : H) 4 and an n-type a-Si: H (n + -a-Si: H) film 5 for ohmic contact are continuously deposited on the entire surface by plasma CVD. Next is aS
The i: H film 4 and the n + -a-Si: H film 5 are patterned to form an island region in a portion necessary for manufacturing a thin film transistor. Next, as shown in FIG. 3B, an Al / Mo2 layer film structure, a source electrode 6 and a drain electrode 7 made of molybdenum, titanium, or nichrome are formed on the source and drain portions. Next, as shown in FIG. 3C, the n + -a-Si: H film 5 facing between the source electrode 6 and the drain electrode 7 is removed by a plasma etching method or the like to eliminate the leak current between the source and the drain. Thereafter, as shown in FIG. 3D, a SiO 2 layer 8 for passivation and liquid crystal alignment is formed on the entire surface, and a light shielding layer 9 is further formed so as to cover a portion corresponding to the channel portion to form a thin film transistor.

【0003】[0003]

【発明が解決しようとする課題】この製法では、フォト
リソグラフィーに使用するマクスとして、ゲート電極2
のパターン形成用、a−Si:H膜4の島領域形成用、
ソース及びドレイン電極6及び7のパターン形成用、更
に遮光層9のパターン形成用の4枚のマスクが最低必要
となる。又、a−Si:H膜4の膜厚は約0.5μm程
度ないとn+ −a−Si:H膜5をエッチング除去する
場合に充分な厚みを残せないこと、n+ −a−Si:H
膜5のエンチング工程でのむらやa−Si:H膜4の堆
積のむらが加わり広い面積に亘って一様な特性の多数の
薄膜トランジスタが得にくい等の欠点があった。a−S
i:H膜4が厚いとソース,ドレイン電極6,7の厚み
が1μm程度ないと段切れが生じ易い。
In this manufacturing method, the gate electrode 2 is used as a mask for photolithography.
Pattern formation, for forming the island region of the a-Si: H film 4,
At least four masks are required for patterning the source and drain electrodes 6 and 7, and for patterning the light shielding layer 9. Also, a-Si: H film thickness of the film 4 is about 0.5μm about and without n + -a-Si: H film 5 not leave a sufficient thickness when etching is removed, n + -a-Si : H
There are drawbacks such as unevenness in the enching process of the film 5 and unevenness in the deposition of the a-Si: H film 4, which makes it difficult to obtain a large number of thin film transistors having uniform characteristics over a wide area. a-S
If the i: H film 4 is thick, the source / drain electrodes 6 and 7 are liable to cause step breaks unless the thickness is about 1 μm.

【0004】そしてこの様な厚いa−Si:H膜4では
a−Si:Hの光伝導度が大きいために、光を遮蔽する
ための遮光層9が必要となり製造工程を一層複雑にして
いる。a−Si:H膜4は水素化されているため、膜内
に欠陥が少なく、通常オン/オフ比106 が得られ、閾
値電圧Vth=5V程度のものが得られる。しかし比晶
質であるために有効移動度は0.1〜0.5cm2 /V
・Sと小さく、速いスイッチング特性が得られない。
Since such a thick a-Si: H film 4 has a high a-Si: H photoconductivity, a light-shielding layer 9 for shielding light is required, which further complicates the manufacturing process. . Since the a-Si: H film 4 is hydrogenated, there are few defects in the film, an on / off ratio of 10 6 is usually obtained, and a threshold voltage Vth = about 5 V is obtained. However, the effective mobility is 0.1 to 0.5 cm 2 / V due to the relative crystal quality.
-Small and small, and fast switching characteristics cannot be obtained.

【0005】本発明は、上述の点に鑑み、製造を容易に
し、且つより薄膜化、結晶化して薄膜トランジスタの性
能の向上を図り、更に低耐熱性基板上に薄膜トランジス
タの形成を可能にした薄膜トランジスタの製法を提供す
るものである。
In view of the above points, the present invention provides a thin film transistor which can be manufactured easily and can be thinned and crystallized to improve the performance of the thin film transistor, and further, the thin film transistor can be formed on a low heat resistant substrate. It provides a manufacturing method.

【0006】[0006]

【課題を解決するための手段】本発明は、非晶質基板1
上にゲート電極2,ゲート絶縁膜3,ソース領域4S,
ドレイン領域4D及びチャネル領域4Cを形成する薄膜
トランジスタの製法において、非晶質基板1上に非晶質
半導体薄膜4を形成する工程と、半導体薄膜4のソー
ス,ドレインが形成される領域4S,4Dに不純物を注
入する工程と、少なくとも、ソース,ドレインが形成さ
れる領域4S,4Dを波長100nm〜400nmの短
波長パルスレーザ10の照射により、溶融加熱し不純物
の活性化を行うとともに多結晶化する工程とを有する。
The present invention is directed to an amorphous substrate 1
The gate electrode 2, the gate insulating film 3, the source region 4S,
In the method of manufacturing a thin film transistor for forming the drain region 4D and the channel region 4C, a step of forming the amorphous semiconductor thin film 4 on the amorphous substrate 1 and a region 4S, 4D where the source and drain of the semiconductor thin film 4 are formed are formed. A step of implanting impurities, and a step of irradiating the regions 4S and 4D in which the source and drain are to be formed with a short-wavelength pulse laser 10 having a wavelength of 100 nm to 400 nm to melt and heat them to activate the impurities and polycrystallize them. Have and.

【0007】[0007]

【作用】本発明の製法によれば、非晶質半導体薄膜4の
ソース,ドレインが形成される領域4S,4Dに不純物
を注入し、この領域4S,4Dに100nm〜400n
mの短波長パルスレーザを照射することにより、薄膜の
多結晶化が行われ、同時に不純物の活性化が充分に行わ
れる。このとき、短波長パルスレーザ10であるため、
非晶質半導体薄膜4のみが短時間加熱され、その後冷却
されるので、横方向への不純物拡散は生じない。この多
結晶化でキャリア移動度の大きい薄膜に変わる。また、
結晶化に加えて従来の高不純物濃度の膜の形成を省略で
きて半導体薄膜4の膜厚を充分薄くできるので光伝導度
を低減し、リーク電流の発生をなくすことができる。従
って、薄膜トランジスタの性能の向上が図れる。
According to the manufacturing method of the present invention, impurities are implanted into the regions 4S and 4D of the amorphous semiconductor thin film 4 where the source and drain are formed, and the regions 4S and 4D are filled with 100 nm to 400 n.
By irradiating a short-wavelength pulse laser of m, the thin film is polycrystallized, and at the same time, the impurities are sufficiently activated. At this time, since it is the short wavelength pulse laser 10,
Since only the amorphous semiconductor thin film 4 is heated for a short time and then cooled, lateral impurity diffusion does not occur. Due to this polycrystallization, the thin film has a high carrier mobility. Also,
In addition to crystallization, the conventional formation of a film having a high impurity concentration can be omitted, and the film thickness of the semiconductor thin film 4 can be made sufficiently thin, so that the photoconductivity can be reduced and the occurrence of leak current can be eliminated. Therefore, the performance of the thin film transistor can be improved.

【0008】また、波長100nm〜400nmの短波
長パルスレーザ10を用いるので、基板全体を高温にす
ることなく低温(室温)にて半導体薄膜4の多結晶化が
可能となり、低耐熱性の非晶質基板上に高性能の薄膜ト
ランジスタを形成することが可能となる。
Further, since the short-wavelength pulse laser 10 having a wavelength of 100 nm to 400 nm is used, the semiconductor thin film 4 can be polycrystallized at a low temperature (room temperature) without raising the temperature of the entire substrate, and a low heat resistance amorphous. It is possible to form a high-performance thin film transistor on a quality substrate.

【0009】更に、従来のチャネル部4C上を覆う遮光
層及びその層のマスク工程も省略できるので、製造が容
易である。
Further, since the conventional light shielding layer covering the channel portion 4C and the masking step for the layer can be omitted, the manufacturing is easy.

【0010】[0010]

【実施例】本発明では、結晶化しようとする半導体薄膜
に短波長パルスレーザを照射したとき、そのレーザ光が
半導体薄膜の極表面のみで吸収され、その後熱伝導によ
って薄膜の内部が溶けて再結晶化し、或はアニールされ
て結晶粒が大きくなることを利用して薄膜トランジスタ
を製造するものである。
EXAMPLES In the present invention, when a semiconductor thin film to be crystallized is irradiated with a short-wavelength pulse laser, the laser light is absorbed only by the extreme surface of the semiconductor thin film, and then the inside of the thin film is melted by heat conduction and re-formed. A thin film transistor is manufactured by utilizing the fact that crystal grains become large by being crystallized or annealed.

【0011】例えば半導体薄膜としてa−Si:H膜を
用い、これに波長308nmのXeClエキシマーレー
ザ光を照射した場合、この波長に対する吸収係数は10
6 cm-1に達するので、極表面(100Å程度)で吸収
され熱に変換される。この熱は直ちに熱伝導によって薄
膜内部に伝わる。この様に膜の表面又は内部が瞬間的に
高温になるためにa−Si:H膜は水素を出さずに結晶
化されその特性は著しく変化する。例えば膜の移動度が
著しく増大し、また光伝導度が低減する。またイオン注
入された膜はその不純物が活性化される。
For example, when an a-Si: H film is used as a semiconductor thin film and is irradiated with XeCl excimer laser light having a wavelength of 308 nm, the absorption coefficient for this wavelength is 10.
Since it reaches 6 cm -1 , it is absorbed on the very surface (about 100 Å) and converted into heat. This heat is immediately transferred to the inside of the thin film by heat conduction. Since the surface or the inside of the film is instantaneously heated to a high temperature in this way, the a-Si: H film is crystallized without producing hydrogen and its characteristics are significantly changed. For example, the mobility of the film is significantly increased and the photoconductivity is reduced. Further, the ion-implanted film has its impurities activated.

【0012】この様な短波長の高エネルギーパルスレー
ザ光を照射するときは、a−Si:H膜中の水素は放出
されず、結晶化した後も結晶粒界のダングリングボンド
をなくす働きを行う。
When such a high-energy pulsed laser beam having a short wavelength is irradiated, hydrogen in the a-Si: H film is not released, and it functions to eliminate dangling bonds at grain boundaries even after crystallization. To do.

【0013】本発明が用いる短波長パルスレーザ光とし
ては、そのレーザ波長が100〜400nm、実用範囲
は150〜350nm、パルス幅が100nsec以下
で好ましくは10〜50nsec就中20nsecであ
る。またパルスのピーク強度は106 W/cm2 以上〜
108 W/cm2 以下とし、フルーエンス(1回のパル
スのエネルギー)は1J/cm2 以下、好ましくは50
mJ/cm2 以上〜500mJ/cm2 以下、より好ま
しくは100mJ/cm2 とする。このような短波長パ
ルスレーザ光を用いれば局部的な加熱が可能となる。
The short-wavelength pulsed laser light used in the present invention has a laser wavelength of 100 to 400 nm, a practical range of 150 to 350 nm, and a pulse width of 100 nsec or less, preferably 10 to 50 nsec, especially 20 nsec. The peak intensity of the pulse is 10 6 W / cm 2 or more.
10 8 W / cm 2 or less, and fluence (energy of one pulse) is 1 J / cm 2 or less, preferably 50
mJ / cm 2 or more to 500 mJ / cm 2 or less, more preferably 100 mJ / cm 2. If such a short wavelength pulsed laser beam is used, local heating can be performed.

【0014】次に、図面を参照して本発明の実施例を説
明する。
Next, an embodiment of the present invention will be described with reference to the drawings.

【0015】図1は本発明の一実施例であり、プレーナ
ー型の薄膜トランジスタの製法に適用した場合である。
本例においては、図1Aに示すように、ガラス基板1上
にa−Si:H膜4及びSiO2 膜3を順次被着形成
し、パターンニングして島領域化する。次でチャネル部
4Cに対応するSiO2 膜3上に例えばチタン、モリブ
デン又はニクロム等よりなるゲート電極2を形成し、こ
のゲート電極2をマスクにしてa−Si:H膜4のソー
ス部4S及びドレイン部4Dにリン又はボロン等の所要
の不純物をイオン注入する。
FIG. 1 shows an embodiment of the present invention, which is applied to a method of manufacturing a planar type thin film transistor.
In this example, as shown in FIG. 1A, an a-Si: H film 4 and a SiO 2 film 3 are sequentially deposited on a glass substrate 1 and patterned to form island regions. Next, the gate electrode 2 made of, for example, titanium, molybdenum, or nichrome is formed on the SiO 2 film 3 corresponding to the channel portion 4C, and the gate electrode 2 is used as a mask to form the source portion 4S and the source portion 4S of the a-Si: H film 4. The necessary impurities such as phosphorus or boron are ion-implanted into the drain portion 4D.

【0016】次に、図1Bに示すように、ソース及びド
レイン部4S及び4Dに一部接続する如く例えばモリブ
デン,チタン,ニクロム又はITO等によるソース電極
6及びドレイン電極7を被着形成し、さらにSiO2
8を被着形成する。その後、ガラス基板1側より短波長
パルスレーザ光、即ちUV(紫外線)パルスレーザ光1
0を照射する。これによってソース及びドレイン部4S
及び4Dは活性化し、ソース,ドレイン部4S,4D及
びチャネル部4Cは多結晶化する。
Next, as shown in FIG. 1B, a source electrode 6 and a drain electrode 7 made of, for example, molybdenum, titanium, nichrome or ITO are deposited and formed so as to be partially connected to the source and drain portions 4S and 4D, and further, The SiO 2 film 8 is deposited. After that, a short-wavelength pulse laser light from the glass substrate 1 side, that is, a UV (ultraviolet) pulse laser light 1
Irradiate 0. As a result, the source and drain section 4S
And 4D are activated, and the source and drain parts 4S and 4D and the channel part 4C are polycrystallized.

【0017】この場合、ガラス基板1に石英ガラス、パ
イレックスガラスを用いれば例えば波長308nmのレ
ーザ光は透過するのでa−Si:H膜4とガラス基板1
の界面で光は熱に変わり、a−Si:H膜4は熱処理さ
れる。斯くして目的の薄膜トランジスタを得る。8はS
iO2 膜である。
In this case, if quartz glass or Pyrex glass is used for the glass substrate 1, for example, a laser beam having a wavelength of 308 nm is transmitted, so that the a-Si: H film 4 and the glass substrate 1 are formed.
At the interface of, the light changes to heat, and the a-Si: H film 4 is heat-treated. Thus, the target thin film transistor is obtained. 8 is S
This is an iO 2 film.

【0018】この実施例の製法では、チャネル部4Cの
a−Si:H膜を水素を出さずに多結晶化できることに
より、薄膜トランジスタの移動度を大きくすることがで
きる。ソース部4S,ドレイン部4Dのa−Si:H膜
も水素を出さずに結晶化されるのでオーミックコンタク
トを完全にし、かつ不純物の活性化も充分行われ、チャ
ネル部との界面特性を向上させることができる。またU
Vパルスレーザ光を用いているので、a−Si:H膜の
みが、短時間加熱後、急冷されるので、ソース,ドレイ
ン部の不純物原子は活性化されるが、長波長パルス(又
は連続)レーザ光を用いた時のように横方向への不純物
拡散はない。又、従来のn+ −a−Si:H膜5が省略
されるなどa−Si:H膜4を充分薄くでき、例えば膜
厚100Å〜1000Åの範囲が可能であるため、a−
Si:H膜の結晶化に加えて膜厚が薄いことにより、更
に光伝導度をなくすことができリーク電流の発生をなく
すことができる。このため、チャネル部上を覆う遮光層
9及びその為のマスク工程を省略することができる。更
にa−Si:H膜4が薄くできるので、ソース,ドレイ
ン電極の段切れが生じない。
In the manufacturing method of this embodiment, since the a-Si: H film of the channel portion 4C can be polycrystallized without producing hydrogen, the mobility of the thin film transistor can be increased. Since the a-Si: H films of the source part 4S and the drain part 4D are also crystallized without releasing hydrogen, ohmic contact is completed and impurities are sufficiently activated to improve the interface characteristics with the channel part. be able to. Also U
Since the V pulse laser light is used, only the a-Si: H film is heated for a short time and then rapidly cooled, so that the impurity atoms in the source and drain parts are activated, but a long wavelength pulse (or continuous) is generated. There is no lateral impurity diffusion as when using laser light. Further, since the conventional n + -a-Si: H film 5 is omitted, the a-Si: H film 4 can be made sufficiently thin, and for example, the film thickness can be in the range of 100Å to 1000Å.
In addition to crystallization of the Si: H film, the thin film thickness can further reduce the photoconductivity and the generation of leak current. Therefore, the light-shielding layer 9 covering the channel portion and the masking process therefor can be omitted. Further, since the a-Si: H film 4 can be thinned, the disconnection of the source and drain electrodes does not occur.

【0019】従って、本実施例では、信頼性の高い薄膜
トランジスタが得られ、且つその構造及び製造工程を簡
単化できる。
Therefore, in this embodiment, a highly reliable thin film transistor can be obtained, and its structure and manufacturing process can be simplified.

【0020】UVパルスレーザ光10を用いることによ
って、a−Si:H膜4を低温(室温)雰囲気で溶融結
晶化が可能となり、これによってガラス基板1のような
低耐熱性基板上に薄膜トランジスタを形成することがで
きる。
By using the UV pulsed laser beam 10, the a-Si: H film 4 can be melted and crystallized in a low temperature (room temperature) atmosphere, whereby a thin film transistor can be formed on a low heat resistant substrate such as the glass substrate 1. Can be formed.

【0021】図2は本発明の他の実施例であり、スタガ
ート型の薄膜トランジスタの製法に適用した場合であ
る。本例は、図2Aに示すように、ガラス基板1上に例
えばモリブデン,チタン,ニクロム又はITOによるソ
ース電極6及びドレイン電極7を形成して後、a−S
i:H膜4、SiO2 膜3を形成する。さらに例えばア
ルミニウム又はITOによるゲート電極2を形成し、島
領域化した表面全体にSiO2 膜8を被着形成する。そ
してソース及びドレイン部4S及び4Dに対応するa−
Si:H膜にリン又はボロン等の所要の不純物をイオン
注入する。
FIG. 2 shows another embodiment of the present invention, which is applied to a method of manufacturing a staggered thin film transistor. In this example, as shown in FIG. 2A, after forming a source electrode 6 and a drain electrode 7 of, for example, molybdenum, titanium, nichrome or ITO on a glass substrate 1, a-S
i: H film 4 and SiO 2 film 3 are formed. Further, for example, the gate electrode 2 made of aluminum or ITO is formed, and the SiO 2 film 8 is formed on the entire surface of the island region. Then, a− corresponding to the source and drain parts 4S and 4D
Ions are implanted into the Si: H film with necessary impurities such as phosphorus or boron.

【0022】次に、図2Bに示すように、表面とガラス
基板1側の2方向からUVパルスレーザ光10を照射
し、チャネル部4Cを結晶化させ、またソース部4S及
びドレイン部4Dを結晶化と共に不純物の活性化を行
う。この場合、ソース及びドレイン部4S及び4Dとチ
ャネル部4Cのレーザ光の照射条件を変えて、それぞれ
の適性条件を選ぶ。
Next, as shown in FIG. 2B, UV pulsed laser light 10 is irradiated from two directions of the surface and the glass substrate 1 side to crystallize the channel portion 4C and crystallize the source portion 4S and the drain portion 4D. The impurities are activated together with the activation. In this case, the irradiation conditions of the laser light of the source and drain parts 4S and 4D and the channel part 4C are changed to select the respective appropriate conditions.

【0023】この実施例ではチャネル部4Cとソース、
ドレイン部4S,4Dに対するレーザ光の照射条件を夫
々最適条件に選び得るのでより特性の向上が図れる。
又、a−Si:H膜4の膜厚も充分薄くできる。そし
て、この実施例においても、その他図1の実施例で説明
したと同様の作用効果を奏するものである。
In this embodiment, the channel portion 4C and the source,
Since the irradiation conditions of the laser light to the drain portions 4S and 4D can be selected as optimum conditions, the characteristics can be further improved.
Also, the film thickness of the a-Si: H film 4 can be made sufficiently thin. Also, in this embodiment, the same operational effects as those described in the embodiment of FIG. 1 are also obtained.

【0024】尚、図1及び図2の実施例を液晶ディスプ
レイ等に応用する場合には全体をSiO2 等の配向用絶
縁層を被着する必要がある。この層を300℃程度の高
温で作る場合はソース、ドレイン電極はA1を用いるこ
とができないが、蒸着等の低温プロセスを用いればプラ
ズマによるSiO2 、a−Si:Hの堆積以外はすべて
低温(室温)プロセスで高性能の薄膜トランジスタアレ
イを作ることが可能である。
When the embodiment of FIGS. 1 and 2 is applied to a liquid crystal display or the like, it is necessary to cover the entire surface with an alignment insulating layer such as SiO 2 . When this layer is formed at a high temperature of about 300 ° C., A1 cannot be used for the source and drain electrodes, but if a low temperature process such as vapor deposition is used, all except low temperature deposition of SiO 2 and a-Si: H by plasma ( It is possible to fabricate a high-performance thin film transistor array by the (room temperature) process.

【0025】上述の実施例によれば、基体全体を高温に
することなく、所謂室温でチャネル部のa−Si:H膜
を水素を出さずに結晶化できることにより、薄膜トラン
ジスタの移動度を大きくすることができ、早いスイッチ
ング特性が得られる。また、a−Si:H膜を結晶化
し、n+ −a−Si:H膜5の省略等、膜厚を充分薄く
できることにより、光伝導度を小さく光が照射されても
リーク電流が流れないようになる。このため遮光層を省
略することができる。
According to the above-described embodiment, the mobility of the thin film transistor can be increased by crystallizing the a-Si: H film of the channel portion at a so-called room temperature without producing hydrogen without raising the temperature of the entire substrate. Therefore, fast switching characteristics can be obtained. In addition, the a-Si: H film is crystallized and the n + -a-Si: H film 5 can be omitted so that the film thickness can be made sufficiently thin, so that the photoconductivity is small and the leak current does not flow even when light is irradiated. Like Therefore, the light shielding layer can be omitted.

【0026】高エネルギー、短時間の短波長パルスレー
ザ光を用いることにより、結晶化とイオン注入後の不純
物の活性化を同時に行うことができる。また、この短波
長パルスレーザ光を用いることにより、室温でa−S
i:H膜の結晶化ができ、従って電極形成、パッシベー
ション膜の形成後に結晶化工程を行うことができる。
By using short-wavelength pulsed laser light of high energy and short time, crystallization and activation of impurities after ion implantation can be performed at the same time. Further, by using this short wavelength pulsed laser light, aS
The i: H film can be crystallized, so that the crystallization process can be performed after the electrode formation and the passivation film formation.

【0027】従って、薄膜トランジスタの構成及び製造
工程が簡単になり、生産の歩留りも向上するものであ
る。
Therefore, the structure and manufacturing process of the thin film transistor are simplified, and the production yield is improved.

【0028】また、短波長パルスレーザ光を用いること
により、低温雰囲気で非晶質半導体薄膜の多結晶化が可
能となるので、低耐熱性のガラス基板1上に高性能の薄
膜トランジスタを形成することができる。
Further, since the amorphous semiconductor thin film can be polycrystallized in a low temperature atmosphere by using the short wavelength pulsed laser light, it is possible to form a high performance thin film transistor on the glass substrate 1 having low heat resistance. You can

【0029】特に、膜厚100Å〜1000Åの非晶質
半導体薄膜に対し、波長100nm〜400nmの短波
長パルスレーザ光を照射するときは、レーザ光は薄膜内
部でほぼ100%吸収され、基板側にもれないので、基
板としてガラス基板のような低耐熱性基板を用いること
ができ、この低耐熱性基板上に形成した非晶質半導体薄
膜の溶融結晶化が可能となる。そして、結晶化と共に、
膜厚が100Å〜1000Åと薄い場合、より光伝導度
が低減し、リーク電流の発生をなくすことができる等、
特性のよい薄膜トランジスタが得られる。
In particular, when an amorphous semiconductor thin film having a film thickness of 100Å to 1000Å is irradiated with short-wavelength pulsed laser light having a wavelength of 100 nm to 400 nm, the laser light is absorbed almost 100% inside the thin film, and the laser light is absorbed on the substrate side. Since it does not leak, a low heat resistant substrate such as a glass substrate can be used as the substrate, and the melt crystallization of the amorphous semiconductor thin film formed on this low heat resistant substrate becomes possible. And with crystallization,
When the film thickness is as thin as 100Å to 1000Å, the photoconductivity is further reduced and the generation of leak current can be eliminated.
A thin film transistor with excellent characteristics can be obtained.

【0030】又、薄膜トランジスタアレイの製造に適用
した場合には、各トランジスタ共に均一な特性が得られ
る。
When applied to the manufacture of a thin film transistor array, uniform characteristics can be obtained for each transistor.

【0031】[0031]

【発明の効果】本発明によれば、短波長パルスレーザ光
を用いることにより、非晶質基板上の非晶質半導体薄膜
を多結晶化でき、移動度の大きい薄膜に変えることがで
きる。
According to the present invention, the amorphous semiconductor thin film on the amorphous substrate can be polycrystallized by using the short-wavelength pulsed laser light, and can be converted into a thin film having high mobility.

【0032】又、多結晶化されるので、ソース,ドレイ
ン部のオーミックコンタクトを完全にし、かつこの多結
晶化と同時に不純物の活性化も充分行われるので、チャ
ネル部との界面特性を向上させることができる。多結晶
化と不純物の活性化が同時に行なわれるので、工程の簡
略化が図れる。
Further, since the polycrystal is formed, the ohmic contact between the source and drain portions is completed, and the impurities are sufficiently activated at the same time as the polycrystallization, so that the interface characteristic with the channel portion is improved. You can Since polycrystallization and activation of impurities are performed at the same time, the process can be simplified.

【0033】しかも、この多結晶化、活性化は基板全体
を高温にすることなく、所謂室温で行えるので、電極形
成、パッシベーション膜の形成後の多結晶化、活性化工
程を行うことができる。従って、非晶質基板上に、性能
が向上した薄膜トランジスタを製造することができ、且
つその製造を容易にするものである。
Moreover, since this polycrystallization and activation can be performed at so-called room temperature without raising the temperature of the entire substrate, the polycrystallization and activation steps can be performed after the electrode formation and the passivation film formation. Therefore, a thin film transistor with improved performance can be manufactured on an amorphous substrate, and the manufacturing thereof is facilitated.

【0034】更に上記のように、短波長パルスレーザ光
を用いることにより、基板全体を高温にすることなく、
従って、低温(室温)雰囲気で非晶質半導体薄膜を多結
晶化できるので、基板としてガラス基板のような低耐熱
性基板を用いることができ、低耐熱性基板上に上記高品
質の薄膜トランジスタを形成することが可能となる。
Further, as described above, by using the short-wavelength pulsed laser light, without raising the temperature of the entire substrate,
Therefore, since the amorphous semiconductor thin film can be polycrystallized in a low temperature (room temperature) atmosphere, a low heat resistant substrate such as a glass substrate can be used as the substrate, and the above high quality thin film transistor can be formed on the low heat resistant substrate. It becomes possible to do.

【図面の簡単な説明】[Brief description of drawings]

【図1】A 本発明による薄膜トランジスタの製法の一
実施例を示す工程図である。 B 本発明による薄膜トランジスタの製法の一実施例を
示す工程図である。
FIG. 1A is a process drawing showing an example of a method of manufacturing a thin film transistor according to the present invention. B is a process drawing showing an example of a method of manufacturing a thin film transistor according to the present invention. FIG.

【図2】A 本発明による薄膜トランジスタの製法の他
の実施例を示す工程図である。 B 本発明による薄膜トランジスタの製法の他の実施例
を示す工程図である。
2A is a process drawing showing another embodiment of the method for producing the thin film transistor according to the present invention. FIG. B is a process drawing showing another embodiment of the method for manufacturing the thin film transistor according to the present invention. FIG.

【図3】A 従来の薄膜トランジスタの製法の一例を示
す工程図である。 B 従来の薄膜トランジスタの製法の一例を示す工程図
である。 C 従来の薄膜トランジスタの製法の一例を示す工程図
である。 D 従来の薄膜トランジスタの製法の一例を示す工程図
である。
FIG. 3A is a process drawing showing an example of a conventional method for manufacturing a thin film transistor. B is a process drawing showing an example of a method of manufacturing a conventional thin film transistor. C is a process drawing showing an example of a conventional method for manufacturing a thin film transistor. D is a process drawing showing an example of a conventional method of manufacturing a thin film transistor.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 ゲート電極 3 SiO2 膜 4 a−Si:H膜 4S ソース領域 4D ドレイン領域 4C チャネル部 5 n+ −a−Si:H膜 6 ソース電極 7 ドレイン電極 8 SiO2 膜 10 短波長パルスレーザ光1 glass substrate 2 gate electrode 3 SiO 2 film 4 a-Si: H film 4S source region 4D drain region 4C channel unit 5 n + -a-Si: H film 6 source electrode 7 drain electrode 8 SiO 2 film 10 short-wavelength pulse Laser light

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/20 8122−4M 21/265 21/268 Z 8617−4M 27/12 R 8617−4M H01L 21/265 B Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication H01L 21/20 8122-4M 21/265 21/268 Z 8617-4M 27/12 R 8617-4M H01L 21/265 B

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 非晶質基板上にゲート電極、ゲート絶縁
膜、ソース領域、ドレイン領域及びチャネル領域を形成
する薄膜トランジスタの製法において、 上記非晶質基板上に非晶質半導体薄膜を形成する工程
と、 上記半導体薄膜のソース、ドレインが形成される領域に
不純物を注入する工程と、 少なくとも、上記ソース、ドレインが形成される領域を
波長100nm〜400nmの短波長パルスレーザの照
射により、溶融加熱し不純物の活性化を行うとともに多
結晶化する工程とを有することを特徴とする薄膜トラン
ジスタの製法。
1. A method of manufacturing a thin film transistor in which a gate electrode, a gate insulating film, a source region, a drain region and a channel region are formed on an amorphous substrate, wherein an amorphous semiconductor thin film is formed on the amorphous substrate. And a step of injecting an impurity into a region of the semiconductor thin film where a source and a drain are formed, and at least a region where the source and the drain are formed are melted and heated by irradiation with a short wavelength pulse laser having a wavelength of 100 nm to 400 nm. A method of manufacturing a thin film transistor, comprising the steps of activating impurities and polycrystallizing.
JP18191094A 1994-07-11 1994-07-11 Thin film transistor manufacturing method Expired - Lifetime JP2500484B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18191094A JP2500484B2 (en) 1994-07-11 1994-07-11 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18191094A JP2500484B2 (en) 1994-07-11 1994-07-11 Thin film transistor manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59100180A Division JPH07118443B2 (en) 1984-05-18 1984-05-18 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JPH0758341A true JPH0758341A (en) 1995-03-03
JP2500484B2 JP2500484B2 (en) 1996-05-29

Family

ID=16109040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18191094A Expired - Lifetime JP2500484B2 (en) 1994-07-11 1994-07-11 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP2500484B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522404A (en) * 2004-11-24 2008-06-26 ナノシス・インク. Contact doping and annealing systems and processes for nanowire thin films

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115571A (en) * 1979-12-13 1981-09-10 Energy Conversion Devices Inc Thin film transistor
JPS5730882A (en) * 1980-07-31 1982-02-19 Suwa Seikosha Kk Active matrix substrate
JPS57155726A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS582073A (en) * 1981-06-29 1983-01-07 Sony Corp Field effect transistor
JPS58158971A (en) * 1982-03-16 1983-09-21 Seiko Epson Corp Thin film semiconductor device
JPS58182272A (en) * 1982-04-19 1983-10-25 Seiko Epson Corp Thin film transistor
JPS58186949A (en) * 1982-04-26 1983-11-01 Toshiba Corp Manufacture of thin film semiconductor device
JPS58197717A (en) * 1982-05-13 1983-11-17 Toshiba Corp Preparation of semiconductor device
JPS595672A (en) * 1982-07-02 1984-01-12 Seiko Epson Corp Manufacture of thin film transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115571A (en) * 1979-12-13 1981-09-10 Energy Conversion Devices Inc Thin film transistor
JPS5730882A (en) * 1980-07-31 1982-02-19 Suwa Seikosha Kk Active matrix substrate
JPS57155726A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Manufacture of semiconductor device
JPS582073A (en) * 1981-06-29 1983-01-07 Sony Corp Field effect transistor
JPS58158971A (en) * 1982-03-16 1983-09-21 Seiko Epson Corp Thin film semiconductor device
JPS58182272A (en) * 1982-04-19 1983-10-25 Seiko Epson Corp Thin film transistor
JPS58186949A (en) * 1982-04-26 1983-11-01 Toshiba Corp Manufacture of thin film semiconductor device
JPS58197717A (en) * 1982-05-13 1983-11-17 Toshiba Corp Preparation of semiconductor device
JPS595672A (en) * 1982-07-02 1984-01-12 Seiko Epson Corp Manufacture of thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522404A (en) * 2004-11-24 2008-06-26 ナノシス・インク. Contact doping and annealing systems and processes for nanowire thin films

Also Published As

Publication number Publication date
JP2500484B2 (en) 1996-05-29

Similar Documents

Publication Publication Date Title
JPH07118443B2 (en) Manufacturing method of semiconductor device
KR100302378B1 (en) A semiconductor device and a liquid crystal device
US6020224A (en) Method for making thin film transistor
JP3442500B2 (en) Method for manufacturing semiconductor circuit
US5696011A (en) Method for forming an insulated gate field effect transistor
JPH0758339A (en) Semiconductor device and its production
JP2623276B2 (en) Method for manufacturing thin film semiconductor device
JPH11233790A (en) Manufacture of thin film transistor
JP2001127302A (en) Semiconductor thin-film substrate, semiconductor device as well as manufacturing method therefor, and electronic device
EP0822581B1 (en) A method of manufacturing a thin film transistor
JPH0794756A (en) Method of fabricating semiconductor device
JPH07131034A (en) Fabrication of semiconductor device
JPH06333823A (en) Manufacture of polycrystalline silicon film, manufacture of thin film transistor and remote plasma device
JPS6235571A (en) Manufacture of semiconductor device
JPH09283443A (en) Manufacture of semiconductor thin film
JP2500484B2 (en) Thin film transistor manufacturing method
JP2725669B2 (en) Semiconductor device manufacturing method
JP2546538B2 (en) Thin film transistor manufacturing method
JP3361670B2 (en) Semiconductor device and manufacturing method thereof
JP2531383B2 (en) Thin film transistor manufacturing method
JPH09172186A (en) Manufacture of thin film transistor
JP3380527B2 (en) Method for manufacturing semiconductor device
JPH0750257A (en) Manufacture of semiconductor device
JPH0411226A (en) Manufacture of display device
JPH08316487A (en) Manufacture of thin-film semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term