JPH0755695Y2 - テープデッキの制御装置 - Google Patents

テープデッキの制御装置

Info

Publication number
JPH0755695Y2
JPH0755695Y2 JP1985065578U JP6557885U JPH0755695Y2 JP H0755695 Y2 JPH0755695 Y2 JP H0755695Y2 JP 1985065578 U JP1985065578 U JP 1985065578U JP 6557885 U JP6557885 U JP 6557885U JP H0755695 Y2 JPH0755695 Y2 JP H0755695Y2
Authority
JP
Japan
Prior art keywords
power
assist motor
circuit
pulse
reset pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1985065578U
Other languages
English (en)
Other versions
JPS61182939U (ja
Inventor
崇夫 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP1985065578U priority Critical patent/JPH0755695Y2/ja
Publication of JPS61182939U publication Critical patent/JPS61182939U/ja
Application granted granted Critical
Publication of JPH0755695Y2 publication Critical patent/JPH0755695Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stopping Of Electric Motors (AREA)
  • Control Of Direct Current Motors (AREA)
  • Control Of Electric Motors In General (AREA)

Description

【考案の詳細な説明】 「産業上の利用分野」 本考案はテープデッキの制御装置に関する。
「従来の技術」 従来、テープデッキの駆動機構として、例えば実開昭59
−45757号に記載されているように、ヘッドベース及び
ピンチローラをアシストモータによって駆動制御するモ
ータドライブアシスト機構が知られている。
この種のテープデッキの制御装置としては、定速移送モ
ードからセットの電源スイッチをOFFした場合、パワー
オフパルス発生回路からのパルスに基づき制御回路は停
止モードに移るように設定されているために、アシスト
モータは定速モードのエンコーダパターン位置からスト
ップパターンに向けて回転しようとする。そのためには
電源スイッチのOFF時にもかかわらずアシストモータを
駆動させるためのエネルギが必要であり、具体例として
はダイオードとコンデンサからなるバックアップ回路を
備えて対処していた。これらを実現するためには第5図
に示すようなアシストモータの駆動制御回路があった。
第5図の図面において、1は電源トランスで、その1次
側は電源スイッチS1を介して交流電源の100Vに接続され
る。また、電源トランス1の第1の2次側には、全波整
流器2が接続されている。D2、D3はダイオードで、R1
抵抗、C3はコンデンサである。
図中、Vcc1はアシストモータMの駆動用電源であるが、
その回路はアシストモータMをストップ位置まで回転さ
せるために、コンデンサC1に大容量のコンデンサC2をダ
イオードD1を介して付加し、電源スイッチS1のOFF時に
備えている。また、Vcc2はパワーオフパルス及びリセッ
トパルス発生回路3及び制御回路4の電源であり、Vcc3
はアシストモータM以外のモータに印加される電源であ
る。
パワーオフパルス及びリセットパルス発生回路3は、Vc
c2の立上り、立下りを利用してパワーオフパルス及びリ
セットパルスを発生する。5はアシストモータMを制御
するためのモータドライブ回路である。
上記の制御回路4はアシストモータMの回転により位置
検出を可能としたエンコーダ6の入力ならびに操作キー
入力、パワーオフパルス及びリセットパルス発生回路3
の出力、その他の機能キー入力を制御し、回路切換、ミ
ューティング、メカニズムのコントロールを行なうもの
である。
第6図は上記の電源スイッチS1のON、OFF時に制御回路
4をセット、リセットするパワーオフパルス及びリセッ
トパルス発生回路3の回路図で、図中、D4はダイオード
で、Q1、Q2、Q3はトランジスタ、R2〜R9は抵抗、C4はコ
ンデンサである。ここで、リセットパルスとは電源スイ
ッチS1の投入時に制御回路4をセットするために必要な
もので、制御回路4が作動中に印加すると、制御回路4
の動作がただちに機能を停止する役割となっている。ま
た、パワーオフパルスは電源スイッチS1のOFF時に制御
回路をストップモードと等価とするためのものである。
第7図は上記の回路のタイミングチャートである。
そこで、例えば、電源スイッチS1の投入後、録音モード
に設定し、そのモード中に電源スイッチS1をOFFし電源
を切った場合について説明する。電源スイッチS1をONに
すると、ダイオードD2,D3によりコンデンサC3が急激に
チャージされるとともに、Vcc2も立ち上がる。このと
き、トランジスタQ1は常に逆バイアスとなってOFFのま
まである。従って、第7図に示すように、パワーオフパ
ルスはVcc2の状態に等しく‘H'状態のままである。
一方、トランジスタQ3は上記のVcc2の立上りによって、
抵抗R5、R6を介してコンデンサC4にチャージされるた
め、抵抗R7、R8を含めた時定数によって電源スイッチS1
のON後、T1秒後にONする。従ってT1秒間リセットパルス
が発生する。操作キーにより録音モードにした後、電源
スイッチS1をOFFにするとコンデンサC3が抵抗R1によっ
てディスチャージし、トランジスタQ1にバイアスがかか
るわずかな時間(T2秒)後にパワーオフパルスが発生す
る。よって定速走行モードにあったメカニズムは、キャ
プスタンモータ、リールモータの回転を停止し、アシス
トモータMはストップパターンを検出すべく回転を開始
する。また、バイアス等の回路等の切換えは、リセット
パルス発生後、通常約100μs以内に終了している。
ここで、アシストモータMは停止状態から回転を始める
ので、大きな電流を必要とする。そこで、コンデンサC1
だけでは不足するので、大容量のコンデンサC2を追加
し、更に、他の負荷への供給を止めるため、ダイオード
D1でアシストモータMのみに印加するようにしてある。
以上の動作が終了した後、トランジスタQ3がOFFになる
よう設定してあるので、T3秒後にリセットパルスが発生
する。
「考案が解決しようとする問題点」 しかし、従来の方式では、電源スイッチS1のOFF後、メ
カニズムを完全にストップモードすなわちヘッドベース
が完全に下がった状態まで戻すために大容量のコンデン
サC2(通常10000μF程度)を追加しなければならず、
コスト的に不利になるという問題があった。
「問題点を解決するための手段」 本考案は上記のような欠点を解決するためになされたも
ので、バックアップ回路によるアシストモータの動作中
において、ピンチローラがキャプスタンから離れた後ヘ
ッドベースが停止位置に達する前にパルス発生回路がリ
セットパルスを発生するようにして、アシストモータの
駆動用電源に大容量のコンデンサを不用としたテープデ
ッキの制御装置を提供することにある。
「考案の構成」 以下、本考案を図面の実施例に基づいて説明する。第1
図は本考案に係るテープデッキの制御装置に使用される
アシストモータの駆動制御回路で、第2図は同駆動制御
回路を構成するパワーオフパルス及びリセットパルス発
生回路の回路図、第3図はアシストモータの駆動制御回
路の波形図を示す。
まず、第1図のアシストモータの駆動制御回路は、ほぼ
従来例と同様である。
即ち、図中、1は電源トランスで、その1次側は電源ス
イッチS1を介して交流電源の100Vに接続される。また、
電源トランス1の第1の2次側には、全波整流器2が接
続されている。D2、D3はダイオードで、R1は抵抗、C3
コンデンサである。
図中、Vcc1はアシストモータMの駆動用電源である。ま
た、Vcc2はパワーオフパルス及びリセットパルス発生回
路3及び制御回路4の電源であり、Vcc3はアシストモー
タM以外のモータに印加される電源である。
パワーオフパルス及びリセットパルス発生回路3は、電
源スイッチS1のON,OFF時のVcc2の立上り、立下りを利用
してパワーオフパルス及びリセットパルスを発生する。
5はアシストモータMを制御するためのモータドライブ
回路である。
上記の制御回路4はアシストモータMの回転により位置
検出を可能としたエンコーダ6の入力ならびに操作キー
入力、パワーオフパルス及びリセットパルス発生回路3
の出力、その他の機能キー入力を制御し、回路切換、ミ
ューティング、メカニズムのコントロールを行なうもの
である。
第2図は上記の電源スイッチS1のON、OFF時に制御回路
4をセット、リセットするパワーオフパルス及びリセッ
トパルス発生回路3の回路図で、図中、D4はダイオード
で、Q1、Q2、Q3はトランジスタ、R2〜R9は抵抗、C4はコ
ンデンサである。ここで、リセットパルスとは電源スイ
ッチS1の投入時に制御回路4をセットするために必要な
もので、制御回路4が作動中に印加すると、制御回路4
の動作がただちに機能を停止する役割となっている。ま
た、パワーオフパルスは電源スイッチS1のOFF時に制御
回路をストップモードと等価とするためのものである。
しかし、エンコーダ6の出力がストップとなるまで、ア
シストモータMを回転せず、ピンチローラをわずかにキ
ャプスタンより離すために、従来例を少し変更してあ
る。
ここで、上記の目的を達成するためには、制御回路4自
体を変更する方法もあるが、その部分に手を加えず周辺
回路(パワーオフ及びリセットパルス発生回路3)のご
く一部に部品を追加することで実現されることも特徴の
一つである。
即ち、パワーオフ及びリセットパルス発生回路3におい
て、トランジスタQ3のベース回路にダイオードD5と小抵
抗R10を追加し、トランジスタQ3と並列にトランジスタQ
4を追加している。また、トランジスタQ4を駆動するた
めに、該トランジスタQ4のベースと、トランジスタQ1
コレクタとの間にコンデンサC5と抵抗R10、11を追加す
る。ダイオードD6はコンデンサC5のディスチャージを速
めるためのものである。
そこで、電源スイッチS1のOFF時の回路切換えのタイミ
ング、録音中のバイアスの停止、信号のミューチングの
終了など必要な処理が終り、かつピンチローラがキャプ
スタンに圧接しなくなった時点で、すぐにリセットパル
スを印加し、アシストモータMの動きをただちに停止し
てしまうものである。第3図に示すように、電源スイッ
チS1がOFF状態となると、T2秒後にパワーオフパルスが
発生する。このパワーオフパルスによりアシストモータ
Mが回転するが、このアシストモータの動作によりヘッ
ドベースが完全に下がって停止位置に達した状態である
ストップモードとなる時間(T3)より、リセットパルス
によって上記の各処理を停止する時間(T3′)の方がは
るかに短く、その時点では各電源の電圧はわずかに下が
った程度であり、従来方式のように電源に特別なコンデ
ンサC2を追加するという対策が不用となる。また、この
ように電源が立下ってすぐの時点でリセットするため、
容量のバラツキによるピンチローラの位置のバラツキは
少なくて済み、電源スイッチS1のOFF前のモードによる
負荷の変化の影響も少なくてすむという利点もある。
このようなリセットパルスのタイミングを得るために、
上記の第2図に示す回路構成が必要となるのである。つ
まり、パワーオフパルスが発生したと同時にトランジス
タQ4はリセットパルスが必要な時間T3′間だけ、C5、R
10、11の時定数により、ONとなりパルスを発生しない。
一方、トランジスタQ3はパワーオフパルス発生後、C4
電荷がR10→D5→Q2と流れるため、ほぼ瞬時にOFFとなっ
ている。しかし、Q4がONのためT3′間はリセットパルス
はでないことになる。
電源スイッチS1をいったんOFFにした後、すぐにONした
場合には、上記の説明の通り、C4がディスチャージ状態
であるため、Vcc2の立上りに応じてR6より充電されてQ3
がONするまでの間(T1)は、リセットパルスが必ず発生
するように設定されているので、電源スイッチS1の投入
時の誤動作はなくなる。
また、従来の方式と比較して有利な点は、電源スイッチ
S1がONとした時のリセットパルス幅と、電源スイッチS1
をOFFしてからリセットパルスをだすタイミングは、全
く別に設定できるため、定数設定が非常に楽になること
である。
また、従来方式ではリセットパルスがでる間(T3秒)に
再度パワーONすると、Q3をONしつづけることになり、リ
セットパルスが発生しない場合があり、その時、制御回
路4用の電源Vcc2が、制御部の動作限界電圧以下となっ
ていると誤動作してしまうことがあり得る。各電源の電
圧変化も異なり、すべてに満足のいくように設定するの
は難かしい。従って、本考案のように別に設定できれ
ば、確実に且つ容易に定数が決まるメリットがある。
「他の実施例」 上記の実施例ではトランジスタQ4を追加してリセットパ
ルスのタイミングを、電源スイッチS1のON、OFFで変え
ていたが、第4図で示すようにトランジスタQ4を除去
し、トランジスタQ3のベース回路に直列接続されたダイ
オードD5とR10に、直列接続された上記のダイオードD5
と逆極性のダイオードD6と抵抗R6を並列に接続する。そ
して、電源スイッチS1のON時には、R5→D6→R6→C4のル
ートでチャージするようにし、電源スイッチS1のOFF時
にはC4→R10→D5→Q2のルートでディスチャージできる
ような回路構成とすれば同様の効果を期待することがで
きる。
「考案の効果」 本考案は叙上のように、バックアップ回路によるアシス
トモータの動作中において、ピンチローラがキャプスタ
ンから離れた後ヘッドベースが停止位置に達する前にパ
ルス発生回路がリセットパルスを発生するようにしたの
で、アシストモータMが消費電力を抑えることができ
る。したがって、アシストモータの駆動用電源としての
コンデンサの容量を小さくでき、また、削除することも
できるのでコストダウンが図れる。
しかも、パルス発生回路(3)だけを変更すればよいの
で、ロジック部の大幅な変更などは必要なく、設計期間
の短縮が可能となる。
【図面の簡単な説明】
第1図は本考案に係るテープデッキの制御装置に使用さ
れるアシストモータの駆動制御回路で、第2図は同駆動
制御回路を構成するパワーオフパルス及びリセットパル
ス発生回路の回路図、第3図はアシストモータの駆動制
御回路の波形図、第4図はパワーオフパルス及びリセッ
トパルス発生回路の他の実施例の回路図、第5図は従来
のテープデッキの制御装置に使用されるアシストモータ
の駆動制御回路で、第6図は同駆動制御回路を構成する
パワーオフパルス及びリセットパルス発生回路の回路
図、第7図は同パワーオフパルス及びリセットパルス発
生回路のタイミングチャートである。 3…パワーオフパルス及びリセットパルス発生回路、4
…制御回路、5…モタードライブ回路、6…エンコー
ダ、M…アシストモータ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】アシストモータの回転によりピンチローラ
    及びヘッドベースが駆動されるテープデッキの制御装置
    であって、 定速走行モード中に電源スイッチがオフとなった後に前
    記アシストモータを動作させるためのバックアップ回路
    と、 前記アシストモータの回転を停止させるためのリセット
    パルスを発生するパルス発生回路とを備え、 前記パルス発生回路は、前記バックアップ回路による前
    記アシストモータの動作中において、前記ピンチローラ
    がキャプスタンから離れた後前記ヘッドベースが停止位
    置に達する前に前記リセットパルスを発生することを特
    徴とするテープデッキの制御装置。
JP1985065578U 1985-04-30 1985-04-30 テープデッキの制御装置 Expired - Lifetime JPH0755695Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985065578U JPH0755695Y2 (ja) 1985-04-30 1985-04-30 テープデッキの制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985065578U JPH0755695Y2 (ja) 1985-04-30 1985-04-30 テープデッキの制御装置

Publications (2)

Publication Number Publication Date
JPS61182939U JPS61182939U (ja) 1986-11-14
JPH0755695Y2 true JPH0755695Y2 (ja) 1995-12-20

Family

ID=30597700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985065578U Expired - Lifetime JPH0755695Y2 (ja) 1985-04-30 1985-04-30 テープデッキの制御装置

Country Status (1)

Country Link
JP (1) JPH0755695Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945757U (ja) * 1982-09-16 1984-03-27 株式会社東芝 テ−プレコ−ダ装置

Also Published As

Publication number Publication date
JPS61182939U (ja) 1986-11-14

Similar Documents

Publication Publication Date Title
JPH0755695Y2 (ja) テープデッキの制御装置
JPS606904Y2 (ja) テープエンド前報知回路
JPH027617A (ja) 高速駆動回路
JP2556629Y2 (ja) 溶接機のファン制御装置
JPS6131390Y2 (ja)
JPS626655Y2 (ja)
JPS603675Y2 (ja) 電源装置
JPS63149886A (ja) アクチユエ−タ定位置復帰回路
JPS6244408U (ja)
JPS6030829Y2 (ja) テ−プ終端前報知回路
JPS606599A (ja) バツテリフオクリフト制御装置
JPS5932045Y2 (ja) テ−プレコ−ダの停止装置
JPS6218007Y2 (ja)
JP2596418Y2 (ja) インバータの再始動制御装置
JPH045043Y2 (ja)
JPS6142167Y2 (ja)
JPS6348664A (ja) 磁気デイスク装置
JPS59161394U (ja) スイツチング電源におけるパワ−スイツチ素子の過電流保護装置
JPS58131196U (ja) モ−タ速度制御装置
JPS61134947A (ja) テ−プレコ−ダ
JPS58183098U (ja) モ−タ制御装置
JPH0636441A (ja) ディスク装置及びディスク装置におけるvcm制御方法
JPH03212188A (ja) カーテン駆動装置
JPH02106465A (ja) 電動式パワーステアリング装置
JPH0410542U (ja)