JPH075510Y2 - Picture tube brightness variable circuit - Google Patents
Picture tube brightness variable circuitInfo
- Publication number
- JPH075510Y2 JPH075510Y2 JP3407288U JP3407288U JPH075510Y2 JP H075510 Y2 JPH075510 Y2 JP H075510Y2 JP 3407288 U JP3407288 U JP 3407288U JP 3407288 U JP3407288 U JP 3407288U JP H075510 Y2 JPH075510 Y2 JP H075510Y2
- Authority
- JP
- Japan
- Prior art keywords
- supplied
- circuit
- pulse
- cascode amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案は、受像管を用いたカラー画像再生回路に係り、
受像管のカソードに供給する映像信号増幅回路の輝度可
変回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a color image reproducing circuit using a picture tube,
The present invention relates to a luminance variable circuit of a video signal amplifier circuit supplied to the cathode of a picture tube.
(従来の技術) 第2図は従来の輝度可変回路を含む映像信号増幅回路の
一例を表わした回路図である。(Prior Art) FIG. 2 is a circuit diagram showing an example of a video signal amplifier circuit including a conventional brightness variable circuit.
加算器2には、映像信号入力端子1より供給された映像
信号とブライトパルス発生回路6から出力されたブライ
トパルスが供給され、コンデンサCにより、直流分をカ
ットされてNPNトランジスタTR1のベース端子へ出力す
る。NPNトランジスタTR1のエミッタ端子は抵抗R1を介し
て接地されており、コレクタ端子は、NPNトランジスタT
R2のエミッタ端子と接続され、カスコードアンプ3を構
成している。The video signal supplied from the video signal input terminal 1 and the bright pulse output from the bright pulse generation circuit 6 are supplied to the adder 2, the direct current component is cut by the capacitor C, and the base terminal of the NPN transistor TR 1 is cut. Output to. The emitter terminal of NPN transistor TR 1 is grounded through resistor R 1 , and the collector terminal is NPN transistor T 1.
It is connected to the emitter terminal of R 2 and constitutes a cascode amplifier 3.
NPNトランジスタTR2はベース端子が直流電源VDと接続さ
れており、コレクタ端子は抵抗R2を介して直流電源VCC
に接続されると共に受像管(以下CRTという)11のカソ
ード12と、フィードバック用の直流再生回路5に接続さ
れており、この直流再生回路5はNPNトランジスタTR1の
ベース端子に接続している。The base terminal of the NPN transistor TR 2 is connected to the DC power supply V D , and the collector terminal is connected via the resistor R 2 to the DC power supply V CC.
Is connected to a cathode 12 of a picture tube (hereinafter referred to as CRT) 11 and a direct current regeneration circuit 5 for feedback. The direct current regeneration circuit 5 is connected to a base terminal of an NPN transistor TR 1 .
またブライトパルス発生回路6は、抵抗R4と抵抗R3が直
列に接続され、これらの抵抗と並列に可変抵抗VR1が接
続されており、それぞれの抵抗に直流電圧V0が供給され
ている。そして、抵抗R4と抵抗R3の間と可変抵抗VR1に
はそれぞれ端子7a,7bが設けてあり、クランプ回路4よ
り供給されるクランプパルスによりスイッチ7が切り換
えられる。このスイッチ7は加算器2に接続され、ブラ
イトパルスを供給している。In the bright pulse generation circuit 6, the resistors R 4 and R 3 are connected in series, the variable resistor VR 1 is connected in parallel with these resistors, and the DC voltage V 0 is supplied to each resistor. . Then, the resistance R 4 respectively between the variable resistor VR 1 of the resistor R 3 terminals 7a, 7b is is provided with the switch 7 is switched by the clamp pulse supplied from the clamp circuit 4. The switch 7 is connected to the adder 2 and supplies a bright pulse.
ここでクランプ回路4よりスイッチ7に供給されるクラ
ンプパルスがLレベルの時、スイッチ7は7a側に接続さ
れ、直流電圧V0を抵抗R3と抵抗R4で分割された電圧VAが
ブライトパルス発生回路6より加算器2に供給され、ク
ランプパルスがHレベルの時は、スイッチ7が7bに接続
され、可変抵抗VR1により分割された電圧VBがブライト
パルス発生回路6より加算器2に供給される。When the clamp pulse supplied from the clamp circuit 4 to the switch 7 is at L level, the switch 7 is connected to the 7a side, and the voltage V A obtained by dividing the DC voltage V 0 by the resistor R 3 and the resistor R 4 is bright. When the clamp pulse is at the H level, the switch 7 is connected to 7b, and the voltage V B divided by the variable resistor VR 1 is supplied from the bright pulse generating circuit 6 to the adder 2 by the pulse generating circuit 6. Is supplied to.
加算器2は、映像信号入力端子1より供給された映像信
号とブライトパルス発生回路6より供給されたブライト
パルスを加算して、カスコードアンプ3に供給し、この
カスコードアンプ3で反転増幅されてCRT11のカソード1
2に供給される。The adder 2 adds the video signal supplied from the video signal input terminal 1 and the bright pulse supplied from the bright pulse generation circuit 6 and supplies the result to the cascode amplifier 3, which is inverted and amplified by the cascode amplifier 3 and then CRT11. The cathode 1
Supplied to 2.
また、直流再生回路5は、CRT11のカソード12に供給さ
れる信号の直流レベルを一定に保つためにカスコードア
ンプ3の出力端子より、入力端子へフィードバックさせ
ているものであり、一定電圧の信号がこの直流再生回路
5によりクランプ回路4のクランプパルスに同期してカ
スコードアンプ3からカソード12に供給される。Further, the DC regenerating circuit 5 feeds back from the output terminal of the cascode amplifier 3 to the input terminal in order to keep the DC level of the signal supplied to the cathode 12 of the CRT 11 constant. The direct current regeneration circuit 5 supplies the cascode amplifier 3 to the cathode 12 in synchronization with the clamp pulse of the clamp circuit 4.
第3図は、第2図に表わした回路のa〜dで表わした各
部における波形を示したものである。FIG. 3 shows the waveforms at the portions indicated by a to d in the circuit shown in FIG.
aは映像信号入力端子1より加算器2へ供給されるペデ
スタル部分の映像信号と同期信号を表わす波形であり、
bはブライトパルス発生回路6より加算器2へ供給され
るブライトパルスを表わす波形である。cはaとbを加
算器2で加算してカスコードアンプ3へ供給する波形で
あり、dはカソード12に供給される信号の波形である。a is a waveform representing the video signal and the sync signal of the pedestal portion supplied from the video signal input terminal 1 to the adder 2,
Reference numeral b is a waveform representing a bright pulse supplied from the bright pulse generation circuit 6 to the adder 2. c is a waveform that a and b are added by the adder 2 and is supplied to the cascode amplifier 3, and d is a waveform of a signal that is supplied to the cathode 12.
直流再生回路5は第3図bで表わしたブライトパルスに
同期してクランプされるので、CRT11の画面の輝度を外
部から調節する場合は、可変抵抗VR1を変化させて電圧V
Bを変化させ、ブライトパルス発生回路6より出力する
ブライトパルスのレベルを可変する。加算回路2に供給
されるブライトパルスのレベルが可変すると、カソード
12に供給される直流電位が可変されて、CRT11の画面の
輝度を変えることができる。Since the DC regeneration circuit 5 is clamped in synchronization with the bright pulse shown in FIG. 3b, when the brightness of the screen of the CRT 11 is adjusted from the outside, the variable resistor VR 1 is changed to change the voltage V
B is changed to change the level of the bright pulse output from the bright pulse generation circuit 6. When the level of the bright pulse supplied to the adder circuit 2 is changed, the cathode
The DC potential supplied to 12 can be changed to change the brightness of the screen of the CRT 11.
(考案が解決しようとする課題) 第3図の波形dにおけるペデスタル部電位をVPLとする
と、この電位VPLは、第2図のカスコードアンプのトラ
ンジスタTR1及びトランジスタTR2のバイアス電位であ
り、カスコードアンプ3の動作が最適となるように決定
されている。(Problems to be solved by the invention) When the pedestal part potential in the waveform d of FIG. 3 is V PL , this potential V PL is the bias potential of the transistors TR 1 and TR 2 of the cascode amplifier of FIG. , The operation of the cascode amplifier 3 is determined to be optimum.
また無信号状態における電流(以下アイドリング電流と
いう)は、電源VCCとペデスタル部電位VPLとの差を抵抗
R2で割った値であり、カスコードアンプ3の出力周波数
特性等に大きな影響を与えている。The current in the no-signal state (hereinafter referred to as the idling current) is the resistance between the power supply V CC and the pedestal part potential V PL.
It is a value divided by R 2 and has a great influence on the output frequency characteristic of the cascode amplifier 3 and the like.
よって、ブライトパルスの大きさを変化させて、CRT11
の輝度を可変させた時、ペデスタル部電位VPLが変化し
て、アイドリング電流が変化し、カスコードアンプ3の
出力周波数特性等が変化または劣化する。Therefore, by changing the brightness of bright pulse, CRT11
When the luminance of is changed, the pedestal part potential V PL changes, the idling current changes, and the output frequency characteristic of the cascode amplifier 3 changes or deteriorates.
また、画面を明るくする場合、アイドリング電流が増加
する方向にブライトパルスの大きさを変化させるので、
カスコードアンプ3に流れる電流も増加し、カスコード
アンプ3に使用する電源VCCは、大きめの電流容量のも
のでなければならず、カスコードアンプ3に使用するヒ
ートシンクも大きなアイドリング電流に対応できるよう
な大型のものを使用しなければならない等の課題があっ
た。Also, when brightening the screen, the magnitude of the bright pulse is changed so that the idling current increases,
The current flowing through the cascode amplifier 3 also increases, the power supply V CC used for the cascode amplifier 3 must have a large current capacity, and the heat sink used for the cascode amplifier 3 is large enough to handle a large idling current. There were problems such as having to use the ones.
(課題を解決するための手段) 本考案は上記課題を解決するための手段として、クラン
プパルスに同期してパルスを発生させる付加パルス発生
回路と、この付加パルス発生回路より供給されるパルス
を映像信号に加算する加算器と、この加算器により供給
された信号を受像管のカソードへ反転増幅して供給する
カスコードアンプと、このカスコードアンプに電流源を
供給する直流電源と、上記カスコードアンプの出力に接
続される直流再生回路とを備える受像管輝度可変回路に
おいて、上記付加パルス発生回路より供給されるパルス
を反転増幅し、上記加算器に供給する反転アンプと、上
記直流電源の出力に接続され、この直流電源の電圧を調
整しカスコードアンプに供給するシリーズレギュレータ
とを備えたものである。(Means for Solving the Problem) As a means for solving the above problems, the present invention provides an additional pulse generating circuit for generating a pulse in synchronization with a clamp pulse and a pulse supplied from the additional pulse generating circuit. An adder for adding to the signal, a cascode amplifier for inverting and amplifying the signal supplied by the adder to the cathode of the picture tube, a DC power supply for supplying a current source to the cascode amplifier, and an output of the cascode amplifier In a picture tube brightness variable circuit including a DC regenerating circuit connected to, an inverting amplifier for inverting and amplifying the pulse supplied from the additional pulse generating circuit and supplying the inverting amplifier to the adder, and an output of the DC power supply. , And a series regulator for adjusting the voltage of this DC power supply and supplying it to the cascode amplifier.
(作用) ブライトパルスの大きさにより、電源電圧を可変させ、
映像信号のペデスタル部分において、CRTの輝度が変化
してもカスコードアンプに一定のアイドリング電流か流
れるようにし、カスコードアンプの周波数特性等の性能
劣化を防ぐようにしたものである。(Function) The power supply voltage is changed according to the magnitude of the bright pulse,
In the pedestal portion of the video signal, even if the brightness of the CRT changes, a constant idling current flows in the cascode amplifier to prevent performance deterioration such as frequency characteristics of the cascode amplifier.
(実施例) 第1図は本考案の受像管輝度可変回路の一実施例を表わ
す回路図である。(Embodiment) FIG. 1 is a circuit diagram showing an embodiment of a picture tube brightness variable circuit of the present invention.
この実施例は、第2図に表わした従来例の回路図のブラ
イトパルス発生回路6と、加算器2の間に反転アンプ8
を挿入し、電源VCCと抵抗R2の間にトランジスタTR3およ
び比較アンプ9からなるシリーズレギュレータ10を挿入
したものである。In this embodiment, an inverting amplifier 8 is provided between the bright pulse generating circuit 6 of the circuit diagram of the conventional example shown in FIG.
And a series regulator 10 including a transistor TR 3 and a comparison amplifier 9 is inserted between the power supply V CC and the resistor R 2 .
シリーズレギュレータ10は、比較アンプ9の負入力に抵
抗R2、抵抗R5を介してカスコードアンプ3のトランジス
タTR2のコレクタ端子の出力が供給されると同時にブラ
イトパルス発生回路6のスイッチ7の端子7bが、抵抗R9
を介して接続されている。またこの負入力は抵抗R6を介
して接地してあり、正入力には、直流電源Vsが接続され
ている。The series regulator 10 supplies the negative input of the comparison amplifier 9 with the output of the collector terminal of the transistor TR 2 of the cascode amplifier 3 via the resistors R 2 and R 5 and at the same time the terminal of the switch 7 of the bright pulse generation circuit 6. 7b is resistance R 9
Connected through. The negative input is grounded via a resistor R 6 , and the positive input is connected to the DC power supply Vs.
この比較アンプ9の出力は、抵抗R7を介してNPNトラン
ジスタTR3のベース端子に接続されると同時に抵抗R7と
抵抗R8を介してコレクタ端子に、直流電源VCCと共に接
続されている。トランジスタTR3のエミッタ端子は抵抗R
2を介してカスコードアンプ3の出力に接続されてい
る。The output of the comparison amplifier 9, through a resistor R 7 to the collector terminal through when connected to the base terminal of the NPN transistor TR 3 and the resistor R 7 simultaneously resistor R 8, and is connected with the DC power supply V CC . The emitter terminal of transistor TR 3 is resistor R
It is connected via 2 to the output of the cascode amplifier 3.
このシリーズレギュレータ10の出力電圧であるNPNトラ
ンジスタTR3のエミッタ端子の電圧をVCとすると、この
出力電圧VCの変化に合わせてカスコードアンプ3が動作
することになり、この出力電圧VCは、ブライトパルス発
生回路6のアナログスイッチ7の接点7bにより供給され
るブライトパルスによって変化することになる。When the voltage of the emitter terminal of the NPN transistor TR 3 is the output voltage of the series regulator 10 and V C, will operate the cascode amplifier 3 in accordance with the change of the output voltage V C, the output voltage V C is , The bright pulse supplied by the contact 7b of the analog switch 7 of the bright pulse generating circuit 6 changes.
今、ブライトパルス発生回路6のスイッチ7が接点7a側
にあるときの電圧をVA、接点7b側にあるときの電圧をVB
として、VB>VAであるとすると、ブライトパルスは、反
転アンプ8とカスコードアンプ3により、2度反転され
るので、可変抵抗VR1を操作してVBを大きくすると、カ
スコードアンプ3の出力波形dにおいて、ブライトパル
スの電位VBLは一定電圧となるように、クランプされて
いるので、必然的にベデスタルレベルの電位VPLが下が
ることになる。Now, the voltage when the switch 7 of the bright pulse generation circuit 6 is on the contact 7a side is V A , and the voltage when it is on the contact 7b side is V B
Assuming that V B > V A , the bright pulse is inverted twice by the inverting amplifier 8 and the cascode amplifier 3, so if the variable resistor VR 1 is operated to increase V B , the cascode amplifier 3 In the output waveform d, since the bright pulse potential V BL is clamped so as to be a constant voltage, the pedestal level potential V PL is inevitably lowered.
そして、VBを大きくすると、抵抗R9を介して、抵抗R6に
流れる電流が大きくなり、比較アンプ9の入力電圧と、
抵抗R6の電圧の差はほぼ0[V]になるので、抵抗R5に
流れる電流が減少し、シリーズレギュレータ10の出力VC
が下がることになる。When V B is increased, the current flowing through the resistor R 6 via the resistor R 9 is increased, and the input voltage of the comparison amplifier 9 and
Since the voltage difference of the resistor R 6 becomes almost 0 [V], the current flowing through the resistor R 5 decreases, and the output V C of the series regulator 10 decreases.
Will be lowered.
今、可変抵抗VR1の抵抗値は抵抗R9に対して無視できる
ほど小さいとすると、比較アンプの負入力と正入力との
電差は0[V]であるから、 が成り立ち、 となる。Now, assuming that the resistance value of the variable resistor VR 1 is small enough to be ignored with respect to the resistor R 9 , the difference between the negative input and the positive input of the comparison amplifier is 0 [V], Holds, Becomes
ここで、R5R6は抵抗R5と抵抗R6の並列合成抵抗を表わ
す。Here, R 5 R 6 represents a parallel combined resistance of the resistors R 5 and R 6 .
一方、カソード12へ供給される信号dのペデスタルレベ
ルの電位VPLを考えると、ブライトパルスの電位VBLは直
流再生回路5により一定となるので、 ただし、Kは反転アンプ5のゲイン(減衰率)である。On the other hand, considering the pedestal level potential V PL of the signal d supplied to the cathode 12, since the potential V BL of the bright pulse becomes constant by the DC regeneration circuit 5, However, K is the gain (attenuation rate) of the inverting amplifier 5.
信号のペデスタル部分に、流れるアイドリング電流は(V
C-VPL)/R2であるから、 となるように抵抗値を選定してやれば電圧VBに無関係と
なる。In the pedestal part of the signal, the idling current flowing is (V
Since C- V PL ) / R 2 , If the resistance value is selected so that, the voltage V B becomes irrelevant.
つまり、ブライトパルスの大きさで表わされるCRT11の
輝度が変化しても一定量のアイドリング電流がカスコー
ドアンプ3に流れることになり、アイドリング電流によ
るカスコードアンプ3の性能劣化を防ぐことができる。In other words, even if the brightness of the CRT 11 represented by the magnitude of the bright pulse changes, a certain amount of idling current flows through the cascode amplifier 3, and it is possible to prevent the performance deterioration of the cascode amplifier 3 due to the idling current.
(考案の効果) 本考案の受像管輝度可変回路は上記のような構成にした
ので、受像管の輝度が変化しても、アイドリング電流は
変化せず、一定量のアイドリング電流がカスコードアン
プに供給されるので、カスコードアンプの周波数特性等
の性能劣化を防ぐことができる。(Effect of the device) Since the picture tube brightness variable circuit of the present invention is configured as described above, even if the picture tube brightness changes, the idling current does not change and a certain amount of idling current is supplied to the cascode amplifier. Therefore, it is possible to prevent performance deterioration such as frequency characteristics of the cascode amplifier.
また、カスコードアンプに余分な電流が流れなくなるの
で、カスコードアンプのヒートシンクをより小型化する
ことができ、カスコードアンプに使用する電源も電流容
量の小さなものにすることができるという効果がある。Moreover, since an extra current does not flow to the cascode amplifier, the heat sink of the cascode amplifier can be further downsized, and the power supply used for the cascode amplifier can have a small current capacity.
第1図は本考案の受像管輝度可変回路の一実施例を表わ
す回路図、第2図は従来例を表わす回路図、第3図は第
1図及び第2図の各部における波形を表した図である。 1……映像信号入力端子、2……加算器、3……カスコ
ードアンプ、4……クランプ回路、5……直流再生回
路、6……ブライトパルス発生回路(付加パルス発生回
路)、7……スイッチ、8……反転アンプ、9……比較
アンプ、10……シリーズレギュレータ、11……CRT(受
像管)、12……カソード、C……コンデンサ、R1〜R8…
…抵抗、TR1〜TR3……NPNトランジスタ、VA〜VD,VCC,
V0,Vs……直流電源、VBL……ブライトパルス電位、VPL
……信号のペデスタルレベル電位、VR1……可変抵抗。FIG. 1 is a circuit diagram showing an embodiment of a picture tube brightness variable circuit of the present invention, FIG. 2 is a circuit diagram showing a conventional example, and FIG. 3 shows waveforms at respective portions in FIGS. 1 and 2. It is a figure. 1 ... Video signal input terminal, 2 ... Adder, 3 ... Cascode amplifier, 4 ... Clamp circuit, 5 ... DC regeneration circuit, 6 ... Bright pulse generation circuit (additional pulse generation circuit), 7 ... Switch, 8 inverting amplifier, 9 comparison amplifier, 10 series regulator, 11 CRT (picture tube), 12 cathode, C capacitor, R 1 to R 8
… Resistor, TR 1 to TR 3 …… NPN transistor, V A to V D , V CC ,
V 0 , Vs …… DC power supply, V BL …… Bright pulse potential, V PL
…… Signal pedestal level potential, VR 1 …… Variable resistance.
Claims (1)
せる付加パルス発生回路と、この付加パルス発生回路よ
り供給されるパルスを映像信号に加算する加算器と、こ
の加算器により供給された信号を受像管のカソードへ反
転増幅して供給するカスコードアンプと、このカスコー
ドアンプに電流を供給する直流電源と、上記カスコード
アンプの出力に接続される直流再生回路とを備え、上記
付加パルス発生回路より供給されるパルスにより受像管
の輝度を可変する受像管輝度可変回路において、 上記付加パルス発生回路より供給されるパルスを反転増
幅し、上記加算器に供給する反転アンプと、 上記直流電源の出力に接続され、この直流電源の電圧を
調整しカスコードアンプに供給するシリーズレギュレー
タとを備え、映像信号のペデスタル部分では、上記カス
コードアンプに一定の電流が供給されるようにしたこと
を特徴とする受像管輝度可変回路。1. An additional pulse generating circuit for generating a pulse in synchronization with a clamp pulse, an adder for adding a pulse supplied from the additional pulse generating circuit to a video signal, and a signal supplied by the adder. A cascode amplifier for inverting amplification and supply to the cathode of the picture tube, a DC power supply for supplying current to this cascode amplifier, and a DC regenerating circuit connected to the output of the cascode amplifier, and supplied from the additional pulse generation circuit. In a picture tube brightness variable circuit for varying the brightness of a picture tube by the pulse generated, the pulse supplied from the additional pulse generation circuit is inverted and amplified, and the inverted amplifier is supplied to the adder and the output of the DC power supply is connected. It is equipped with a series regulator that adjusts the voltage of this DC power supply and supplies it to the cascode amplifier. In part, kinescope brightness variable circuit, characterized in that as a constant current to the cascode amplifier is supplied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3407288U JPH075510Y2 (en) | 1988-03-15 | 1988-03-15 | Picture tube brightness variable circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3407288U JPH075510Y2 (en) | 1988-03-15 | 1988-03-15 | Picture tube brightness variable circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01137679U JPH01137679U (en) | 1989-09-20 |
JPH075510Y2 true JPH075510Y2 (en) | 1995-02-08 |
Family
ID=31260791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3407288U Expired - Lifetime JPH075510Y2 (en) | 1988-03-15 | 1988-03-15 | Picture tube brightness variable circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH075510Y2 (en) |
-
1988
- 1988-03-15 JP JP3407288U patent/JPH075510Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01137679U (en) | 1989-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6247034B2 (en) | ||
US4137552A (en) | Automatic beam current limiter with independently determined threshold level and dynamic control range | |
JPS6247393B2 (en) | ||
JPH0344475B2 (en) | ||
US4035840A (en) | Television display apparatus having a video amplifier | |
JPH075510Y2 (en) | Picture tube brightness variable circuit | |
JPH0259667B2 (en) | ||
US5157347A (en) | Switching bridge amplifier | |
EP1001621A2 (en) | Apparatus for suppressing overshoots in kinescope beam current measurement pulses | |
JP3297715B2 (en) | DC regeneration circuit | |
US4600950A (en) | Kinescope bias sensing circuit | |
JPH0666897B2 (en) | Video signal processor | |
JPS6062711A (en) | Gain switching type amplifier | |
JP3240005B2 (en) | Variable gain amplifier circuit | |
JPH0119496Y2 (en) | ||
JPH0122288Y2 (en) | ||
JPH08710Y2 (en) | Video output circuit | |
JPH0139014Y2 (en) | ||
JPH05274787A (en) | Automatic gain control circuit | |
JPH05161090A (en) | Audio amplifier circuit for television receiver | |
JPH0419881Y2 (en) | ||
JP2516105B2 (en) | Black level correction circuit | |
JPH0741257Y2 (en) | Luminance signal correction circuit for television receiver | |
JPS6115619Y2 (en) | ||
JPH0710095B2 (en) | Luminance circuit |