JPH0755003Y2 - Ceramic package for semiconductor devices - Google Patents
Ceramic package for semiconductor devicesInfo
- Publication number
- JPH0755003Y2 JPH0755003Y2 JP1988139933U JP13993388U JPH0755003Y2 JP H0755003 Y2 JPH0755003 Y2 JP H0755003Y2 JP 1988139933 U JP1988139933 U JP 1988139933U JP 13993388 U JP13993388 U JP 13993388U JP H0755003 Y2 JPH0755003 Y2 JP H0755003Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- layer ceramic
- package
- ceramic substrate
- metal conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、半導体素子用セラミックパッケージに係り、
特に高周波高電力半導体素子用セラミックパッケージに
関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a ceramic package for a semiconductor device,
In particular, it relates to a ceramic package for high frequency and high power semiconductor devices.
（従来の技術） 従来、この種の高周波大電力集積回路素子のパッケージ
においては、複数の高速信号を損失なく外部に取り出す
必要があり、外部との平行マイクロストリップラインと
の整合のために、第３図に示すように、フラット型のパ
ッケージが用いられていた。図において、１はダイスボ
ンドエリア、２は信号ライン、３はリード、４はセラミ
ック基体である。(Prior Art) Conventionally, in a package of this type of high-frequency and high-power integrated circuit element, it is necessary to take out a plurality of high-speed signals to the outside without loss, and in order to match the parallel microstrip line with the outside, As shown in FIG. 3, a flat type package has been used. In the figure, 1 is a die bond area, 2 is a signal line, 3 is a lead, and 4 is a ceramic substrate.
このような高周波素子は高速で動作する内部回路及び出
力用アンプ等を必要とし、大電力を消費するため、多大
な熱を発生する。Such a high-frequency element requires an internal circuit that operates at high speed, an output amplifier, and the like, and consumes a large amount of power, so that a large amount of heat is generated.
そこで、第３図に示すパッケージでは、強制空冷が必要
であり、強制空冷が得られない場合には、第４図に示す
ような放熱フィンを有するパッケージに実装されること
もある。第４図において、５はセラミック基体、６はリ
ード、７はヒートシンクである。Therefore, the package shown in FIG. 3 requires forced air cooling, and when forced air cooling cannot be obtained, it may be mounted in a package having a heat radiation fin as shown in FIG. In FIG. 4, 5 is a ceramic substrate, 6 is a lead, and 7 is a heat sink.
（考案が解決しようとする課題） しかしながら、上記した従来のパッケージでは、セラミ
ックの熱伝導率が小さいために熱放散に劣ることから、
自然空冷では十分ではなく、実際には強制空冷が必要と
なる。(Problems to be solved by the invention) However, in the above-mentioned conventional package, since the thermal conductivity of the ceramic is small, the heat dissipation is inferior.
Natural air cooling is not enough, and forced air cooling is actually required.
また、裏面から大型のヒートシンクを取り出したもので
は、半導体素子との熱膨脹率の差による素子の破壊、及
び凹凸による回路基板への実装の困難さ等の問題点があ
った。Further, when a large heat sink is taken out from the back surface, there are problems that the element is destroyed due to a difference in coefficient of thermal expansion from the semiconductor element, and it is difficult to mount on a circuit board due to unevenness.
本考案は、以上述べた放熱性と実装性の問題点を除去
し、同時に高周波信号の伝搬に優れた半導体素子用セラ
ミックパッケージを提供することを目的とする。It is an object of the present invention to eliminate the problems of heat dissipation and mountability described above, and at the same time to provide a ceramic package for semiconductor devices, which is excellent in the propagation of high frequency signals.
（課題を解決するための手段） 本考案は、上記問題点を解決するために、半導体素子用
セラミックパッケージにおいて、ダイスボンドエリアが
形成される第１層セラミック基体（12）と、この第１層
セラミック基体（12）の下方に位置し、前記ダイスボン
ドエリアを塞ぐ第２層セラミック基体（13）と、前記第
１層セラミック基体（12）と第２層セラミック基体（1
3）の間に挟み込まれ、半導体素子がダイスボンドされ
るとともに、信号線（14）以外のリードとして用いら
れ、かつ、少なくとも１辺のリードの中心部に形成され
る薄い幅広金属導体リード（11）と、前記第１層セラミ
ック基体（12）の表面にストリップライン状にメタライ
ズされる信号線（14）と、前記第１層セラミック基体
（12）の周辺に設けられ、前記第１層セラミック基体
（12）の金属ロウ付けにより前記信号線（14）と接続さ
れるとともに、前記幅広金属導体リード（11）よりは幅
の狭いリード（15）を具備するようにしたものである。(Means for Solving the Problem) In order to solve the above problems, the present invention provides a first layer ceramic base (12) in which a die bond area is formed in a semiconductor device ceramic package, and the first layer. A second layer ceramic substrate (13) located below the ceramic substrate (12) and closing the die bond area, the first layer ceramic substrate (12) and the second layer ceramic substrate (1).
The semiconductor element is die-bonded between the two and is used as a lead other than the signal line (14), and is formed into a thin wide metal conductor lead (11) formed at the center of at least one side of the lead. ), A signal line (14) metallized in a strip line on the surface of the first-layer ceramic base (12), and the first-layer ceramic base provided around the first-layer ceramic base (12). The metal brazing of (12) is connected to the signal line (14) and has a lead (15) having a width narrower than that of the wide metal conductor lead (11).
（作用） 本考案によれば、上記のように、リードフレームの一部
として熱伝導率の優れた幅広金属導体リードを用い、ダ
イスボンドエリアと一体化することにより、熱抵抗の低
減と実装の簡易化を同時に達成することができる。更
に、前記幅広金属導体リードを信号線以外のアース線
（GND）又は電源供給線として用いることにより、高周
波特性及び対雑音性の改善を図ることができる。(Operation) According to the present invention, as described above, a wide metal conductor lead having an excellent thermal conductivity is used as a part of the lead frame and is integrated with the die bond area to reduce the thermal resistance and to realize the mounting. Simplification can be achieved at the same time. Further, by using the wide metal conductor lead as a ground line (GND) other than the signal line or a power supply line, it is possible to improve high frequency characteristics and noise resistance.
このように、高周波特性と放熱特性を同時に満足させる
ために、高周波信号ではないGND又は供給電源用のリー
ドの幅を信号リードに比べ広くすると共に、このリード
と半導体素子のダイスボンドエリアを熱伝導率に優れた
金属を用い一体化することにより、放熱特性と高周波信
号の伝送特性の良好な半導体素子用セラミックパッケー
ジを提供することができる。In this way, in order to satisfy both high-frequency characteristics and heat dissipation characteristics, the width of the GND or supply power supply lead that is not a high-frequency signal is made wider than that of the signal leads, and the die bond area of this lead and the semiconductor element is thermally conductive. A ceramic package for a semiconductor element having excellent heat dissipation characteristics and high-frequency signal transmission characteristics can be provided by using a metal having an excellent rate and integrating them.
（実施例） 以下、本考案の実施例について図面を参照しながら詳細
に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本考案の実施例を示す半導体素子用セラミック
パッケージの斜視図、第２図は本考案の半導体素子用セ
ラミックパッケージの要部断面図である。FIG. 1 is a perspective view of a ceramic package for a semiconductor device showing an embodiment of the present invention, and FIG. 2 is a sectional view of a main part of the ceramic package for a semiconductor device of the present invention.
これらの図において、10は半導体素子,11は幅広金属導
体リード、12は第１層セラミック基体、13は第２層セラ
ミック基体、14は信号線、15はリードである。In these figures, 10 is a semiconductor element, 11 is a wide metal conductor lead, 12 is a first layer ceramic substrate, 13 is a second layer ceramic substrate, 14 is a signal line, and 15 is a lead.
図に示すように、幅広金属導体リード11は第１層セラミ
ック基体12と第２層セラミック基体13の間に挟み込ま
れ、半導体素子10がダイスボンドされ、かつリードとし
て用いられる。信号線14は外部とのインピーダンスのマ
ッチングが図られるように、ストリップライン状にメタ
ライズされ、リードに接続される。幅広金属導体リード
11は、第１層及び第２層セラミック基体12,13に比べて
薄いものを使用することにより、膨脹係数の差による半
導体素子10及び第１層及び第２層セラミック基体12,13
の割れや破壊を防止する構造となっている。As shown in the figure, the wide metal conductor lead 11 is sandwiched between the first layer ceramic base 12 and the second layer ceramic base 13, and the semiconductor element 10 is die-bonded and used as a lead. The signal line 14 is metallized in a stripline shape and connected to a lead so that impedance matching with the outside can be achieved. Wide metal conductor lead
The semiconductor element 10 and the first and second layer ceramic substrates 12, 13 due to the difference in expansion coefficient are used for the semiconductor substrate 11 and 13 because they are thinner than the first and second layer ceramic substrates 12, 13.
It has a structure that prevents cracking and destruction of the.
まず、半導体素子10の表面で発生した熱は半導体素子10
内部を伝導し、半導体素子10裏面を介して幅広金属導体
リード11に伝わり、外部回路基板に放熱される。従っ
て、半導体素子10で発生した熱は、熱伝導率に優れた幅
広金属導体リード11を介して直接外部に放熱されるた
め、半導体素子10の表面の温度上昇は押さえられる。First, the heat generated on the surface of the semiconductor element 10 is
It is conducted inside, is transmitted to the wide metal conductor lead 11 through the back surface of the semiconductor element 10, and is radiated to the external circuit board. Therefore, the heat generated in the semiconductor element 10 is radiated directly to the outside through the wide metal conductor lead 11 having excellent thermal conductivity, so that the temperature rise on the surface of the semiconductor element 10 is suppressed.
本実施例においては、セラミック基体12,13には熱伝導
率0.04（cal/cm・sec℃）のAl2O3を用い、第１層セラミ
ック基体12の１辺の長さは約14mmとした。そして、この
１辺に厚さ0.1mm、幅0.5mmのコバールリードを９本配置
するリード構造とし、中心部３本のコバールリードの代
わりに厚さ0.15mm、幅2.5mmの半導体素子のダイボンド
部と一体になった銅リード１本を配置した。In this embodiment, Al 2 O 3 having a thermal conductivity of 0.04 (cal / cm · sec ° C.) is used for the ceramic substrates 12 and 13, and the length of one side of the first-layer ceramic substrate 12 is about 14 mm. . Then, a lead structure in which nine Kovar leads having a thickness of 0.1 mm and a width of 0.5 mm are arranged on one side, and instead of the three Kovar leads at the center, a die-bonding portion of a semiconductor device having a thickness of 0.15 mm and a width of 2.5 mm One copper lead integrated with was placed.
そして、セラミック基体12,13の裏面に金をメタライズ
し、銀ロウによりそれをコバールリード及び銅リードに
固定する。Then, gold is metallized on the back surfaces of the ceramic bases 12 and 13, and the metal is fixed to the Kovar lead and the copper lead with silver solder.
本構造により、半導体集積回路素子用パッケージを作製
し、自然空冷下で熱抵抗測定を行った結果、半導体素子
の接合部と大気の熱抵抗Rtjaとして約25℃/Wの値が得ら
れた。With this structure, a package for a semiconductor integrated circuit device was manufactured, and the thermal resistance was measured under natural air cooling. As a result, a thermal resistance Rtja of the junction between the semiconductor device and the atmosphere was about 25 ° C / W.
この値は、チップ部分で1W程度の電力を消費する半導体
素子の通常の使用において、時に強制空冷等の特別な冷
却手段を用いなくとも特性上支障のないものである。This value has no problem in characteristics in the normal use of a semiconductor element that consumes about 1 W of electric power in the chip portion, even without using special cooling means such as forced air cooling.
なお、本考案は上記実施例に限定されるものではなく、
本考案の趣旨に基づいて種々の変形が可能であり、これ
らを本考案の範囲から排除するものではない。The present invention is not limited to the above embodiment,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
（考案の効果） 以上、詳細に説明したように、本考案によれば、次のよ
うな効果を奏することができる。(Effects of the Invention) As described in detail above, according to the present invention, the following effects can be achieved.
（１）幅広金属導体リードは、第１層及び第２層セラミ
ック基体に比べて薄いものを使用することにより、膨脹
係数の差による半導体素子及び第１層及び第２層セラミ
ック基体の割れや破壊を防止することができる。(1) By using a wide metal conductor lead that is thinner than the first and second layer ceramic substrates, the semiconductor element and the first and second layer ceramic substrates are cracked or broken due to the difference in expansion coefficient. Can be prevented.
（２）リードフレームに熱伝導率の優れた幅広金属導体
リードを用い、ダイスボンドエリアと一体化することに
より、熱抵抗の低減と実装の簡素化を同時に達成でき
る。(2) By using a wide metal conductor lead having excellent thermal conductivity for the lead frame and integrating it with the die bond area, reduction of thermal resistance and simplification of mounting can be achieved at the same time.
（３）更に、幅広幅広金属導体リードのGND又は電源供
給線を持つことにより、高周波特性及び対雑音性の改善
を図り得る高周波高電力半導体素子用セラミックパッケ
ージを得ることができる。(3) Further, by having the GND of the wide and wide metal conductor leads or the power supply line, it is possible to obtain a ceramic package for a high frequency and high power semiconductor device capable of improving high frequency characteristics and noise resistance.
第１図は本考案の実施例を示す半導体素子用セラミック
パッケージの斜視図、第２図は本考案の半導体素子用セ
ラミックパッケージの要部断面図、第３図は従来のフラ
ット型パッケージの斜視図、第４図は従来のフラット型
パッケージの断面図である。 10……半導体素子,11……幅広金属導体リード、12……
第１層セラミック基体、13……第２層セラミック基体、
14……信号線、15……リード。FIG. 1 is a perspective view of a ceramic package for a semiconductor device showing an embodiment of the present invention, FIG. 2 is a sectional view of an essential part of the ceramic package for a semiconductor device of the present invention, and FIG. 3 is a perspective view of a conventional flat type package. FIG. 4 is a sectional view of a conventional flat type package. 10 …… Semiconductor element, 11 …… Wide metal conductor lead, 12 ……
First layer ceramic substrate, 13 ... Second layer ceramic substrate,
14 …… Signal line, 15 …… Lead.
───────────────────────────────────────────────────── フロントページの続き (72)考案者 小川 康徳 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭62−232949（ＪＰ，Ａ) 特開 昭60−142546（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Creator Yasunori Ogawa 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (56) Reference JP-A-62-232949 (JP, A) JP-A-SHO 60-142546 (JP, A)
Claims (1)
１層セラミック基体と、 （ｂ）該第１層セラミック基体の下方に位置し、前記ダ
イスボンドエリアを塞ぐ第２層セラミック基体と、 （ｃ）前記第１層セラミック基体と第２層セラミック基
体の間に挟み込まれ、半導体素子がダイスボンドされる
とともに、信号線以外のリードとして用いられ、かつ、
少なくとも１辺のリードの中心部に形成される薄い幅広
金属導体リードと、 （ｄ）前記第１層セラミック基体の表面にストリップラ
イン状にメタライズされる信号線と、 （ｅ）前記第１層セラミック基体の周辺に設けられ、前
記第１層セラミック基体の金属ロウ付けにより前記信号
線と接続されるとともに、前記幅広金属導体リードより
は幅の狭いリードを具備する半導体素子用セラミックパ
ッケージ。1. A first layer ceramic substrate on which (a) a die bond area is formed, and (b) a second layer ceramic substrate which is located below the first layer ceramic substrate and closes the die bond area. (C) It is sandwiched between the first-layer ceramic base and the second-layer ceramic base, the semiconductor element is die-bonded, and is used as a lead other than the signal line, and
A thin wide metal conductor lead formed in the center of at least one side of the lead; (d) a signal line metallized in a strip line on the surface of the first layer ceramic substrate; (e) the first layer ceramic A ceramic package for a semiconductor device, which is provided on the periphery of a base body, is connected to the signal line by brazing the first layer ceramic base body, and has a lead narrower than the wide metal conductor lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988139933U JPH0755003Y2 (en) | 1988-10-28 | 1988-10-28 | Ceramic package for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988139933U JPH0755003Y2 (en) | 1988-10-28 | 1988-10-28 | Ceramic package for semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262734U JPH0262734U (en) | 1990-05-10 |
| JPH0755003Y2 true JPH0755003Y2 (en) | 1995-12-18 |
Family
ID=31403649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988139933U Expired - Lifetime JPH0755003Y2 (en) | 1988-10-28 | 1988-10-28 | Ceramic package for semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0755003Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4595835B2 (en) * | 2006-03-07 | 2010-12-08 | 株式会社日立製作所 | Leaded electronic parts using lead-free solder |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142546A (en) * | 1983-12-29 | 1985-07-27 | Matsushita Electronics Corp | Package for semiconductor integrated circuit |
| JPS62232949A (en) * | 1986-04-02 | 1987-10-13 | Nec Corp | Package for semiconductor device |
-
1988
- 1988-10-28 JP JP1988139933U patent/JPH0755003Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0262734U (en) | 1990-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| US4879588A (en) | Integrated circuit package | |
| US5719441A (en) | Transistor package with integral heatsink | |
| JPH0755003Y2 (en) | Ceramic package for semiconductor devices | |
| JP3492594B2 (en) | Semiconductor module | |
| JP3193142B2 (en) | Board | |
| JP2856192B2 (en) | Semiconductor device | |
| JPH09213847A (en) | Semiconductor integrated circuit device, manufacture thereof, and electronic device equipped therewith | |
| JP3894749B2 (en) | Semiconductor device | |
| JP2841945B2 (en) | Semiconductor device | |
| JPH05121589A (en) | Thick film hybrid integrated circuit | |
| JPH10107200A (en) | Semiconductor integrated circuit device | |
| JPH04213863A (en) | Ic mounting package/carrier | |
| JP3022738B2 (en) | Multi-chip module | |
| JP2765242B2 (en) | Integrated circuit device | |
| JPS5810360Y2 (en) | Packages for semiconductor devices | |
| JPH10294403A (en) | Semiconductor device | |
| JPH01120853A (en) | Semiconductor device | |
| JP3074077B2 (en) | Semiconductor package | |
| JPH08274225A (en) | Semiconductor component | |
| JPH0627956Y2 (en) | Electronic circuit module | |
| JPH05114665A (en) | Heat radiative substrate | |
| JPS6184043A (en) | Plug-in package | |
| JPH05335451A (en) | Semiconductor device | |
| JPH0677366A (en) | Semiconductor device |