JPH075430A - Active matrix type liquid crystal display device - Google Patents
Active matrix type liquid crystal display deviceInfo
- Publication number
- JPH075430A JPH075430A JP5300783A JP30078393A JPH075430A JP H075430 A JPH075430 A JP H075430A JP 5300783 A JP5300783 A JP 5300783A JP 30078393 A JP30078393 A JP 30078393A JP H075430 A JPH075430 A JP H075430A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- potential side
- display
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はアクティブマトリックス
形液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device.
【0002】[0002]
【従来の技術】最近、画素表示等を指向した多画素で高
密度のアクティブマトリックス形液晶表示装置の開発が
盛んである。これらの液晶表示装置では、一方の基板に
薄膜IC技術を用いて形成された薄膜トランジスタ(T
FT)アレイが多く用いられている。2. Description of the Related Art Recently, active development of a high density active matrix type liquid crystal display device having a large number of pixels for pixel display has been actively conducted. In these liquid crystal display devices, a thin film transistor (T
FT) arrays are often used.
【0003】図7は従来のアクティブマトリックス形液
晶表示装置の1画素の構成の一例を示す図である。図7
において、TFT1のドレイン電極に接続された信号線
Xと、TFT1のゲート電極に接続されたアドレス線Y
とが直交して設けられている。またTFT1のソース電
極は、液晶セルの容量CLC及びTFT1のゲート電極と
表示電極を兼ねたソース電極とが重なりを有すること等
により生ずるゲート・表示電極間容量CGSの一端に接続
されている。FIG. 7 is a diagram showing an example of the configuration of one pixel of a conventional active matrix type liquid crystal display device. Figure 7
, A signal line X connected to the drain electrode of TFT1 and an address line Y connected to the gate electrode of TFT1
And are provided orthogonally. Further, the source electrode of the TFT1 is connected to one end of the capacitance C LC of the liquid crystal cell and the gate-display electrode capacitance C GS caused by the gate electrode of the TFT1 and the source electrode also serving as the display electrode overlapping each other. .
【0004】すなわち、アモルファスシリコンのTFT
を駆動スイッチング素子に使用したマトリックス表示で
は、各画素を構成する液晶セルの容量CLCのみにより、
一走査期間中の画素の信号電位を保持させており、その
ためコンデンサーを別個に並列に設けていない。この
分、マトリックス表示パネルに占める各画素の表示面積
比が向上する。しかし、一方では、この信号保持用のコ
ンデンサーが減少するので、ゲート・ソース間容量CGS
が動作上、無視出来なくなる。That is, TFT of amorphous silicon
In a matrix display in which is used as a drive switching element, only the capacitance C LC of the liquid crystal cell forming each pixel
The signal potential of the pixel is held during one scanning period, and therefore capacitors are not separately provided in parallel. As a result, the display area ratio of each pixel in the matrix display panel is improved. However, on the other hand, since the signal holding capacitor decreases, the gate-source capacitance C GS
Can not be ignored due to its operation.
【0005】図8は図7に示した画素の駆動を説明する
ための波形図である。図8(a)において、実線の波形
はアドレス線Yに供給される走査信号電圧VY ,破線の
波形は信号線Xに供給される表示信号電圧VX を表して
いる。また図8(b)は、液晶セルの容量CLCに書き込
んで保持される表示信号電圧VS を表している。即ち図
8(a)に示すように、走査信号電圧VY は、フレーム
走査周期TF を有している。また図8(a)に示すよう
に、表示信号電圧VX はフレーム走査周期TFごとに極
性反転基準電位VB を基準として極性反転されている。
このような走査信号電圧VY 、及び表示信号電圧VX が
それぞれアドレス線Y及び信号Xに供給されると、液晶
セルの容量CLCには、図8(b)に示すような波形の液
晶セル電圧VS が書き込まれ保持されるが、最終書込電
圧と保持電圧との間にはレベルシフトΔVを生じる。こ
のΔVが液晶セル電圧に重畳するため、反転する正負の
セル電圧間に不均衡が生じることになる。すなわち、正
反転時には、適正値よりΔVだけ降下し、負反転時には
Δ分だけ増加する。FIG. 8 is a waveform diagram for explaining the driving of the pixel shown in FIG. In FIG. 8A, the solid line waveform represents the scanning signal voltage V Y supplied to the address line Y, and the broken line waveform represents the display signal voltage V X supplied to the signal line X. Further, FIG. 8B shows the display signal voltage V S held and written in the capacitance C LC of the liquid crystal cell. That is, as shown in FIG. 8A, the scanning signal voltage V Y has a frame scanning period T F. Further, as shown in FIG. 8A, the display signal voltage V X is inverted in polarity with respect to the polarity inversion reference potential V B in each frame scanning cycle T F.
When the scanning signal voltage V Y and the display signal voltage V X are supplied to the address line Y and the signal X, respectively, the capacitance C LC of the liquid crystal cell has a liquid crystal having a waveform as shown in FIG. 8B. The cell voltage V S is written and held, but a level shift ΔV occurs between the final write voltage and the hold voltage. Since this ΔV is superposed on the liquid crystal cell voltage, an imbalance occurs between the inverted positive and negative cell voltages. That is, it decreases by ΔV from the proper value during positive inversion and increases by Δ during negative inversion.
【0006】従来、セルに印加される電圧を正負とも等
しくしようとする提案が特開昭59−119328号公報でなさ
れている。すなわち、トランジスタのドレイン電圧をゲ
ート電圧に対して、ΔVに相当する一定電圧でバイアス
することにより、ΔVを補償しようとするものである。
また、その変形例の一つとして、液晶セルのコモン電極
にバイアス電圧を印加することで補償している。しか
し、この手段では本質的にΔVを補償することにはなら
ない。Conventionally, a proposal has been made in Japanese Patent Laid-Open No. 119328/1984 that attempts to equalize the positive and negative voltages applied to cells. That is, the drain voltage of the transistor is biased with respect to the gate voltage by a constant voltage corresponding to ΔV, so that ΔV is compensated.
In addition, as one of the modifications, compensation is performed by applying a bias voltage to the common electrode of the liquid crystal cell. However, this means does not essentially compensate for ΔV.
【0007】このレベルシフトΔVは、ゲート・表示電
極間容量CGSが存在するために生じ、走査信号電圧VY
の振幅をVG としたとき V={CGS/(CGS+CLC)}・VG で与えられる。ここで液晶セルの容量CLCは、セルギャ
ップをd,表示電極の面積をA,液晶材料の誘電率をε
LC,真空誘電率をε0 とすると、 CLC={(ε0 ・εLC)/d}・A で与えられるが、液晶材料の誘電率εLCは液晶分子の配
列状態、つまり印加電圧VS により変化するので、 CLC=K1 ・f(VS ) のように印加電圧VS の関数として与えられる。故にレ
ベルシフトΔVについても印加電圧VS の関数となり、 ΔV=K2 ・f(VS ) で与えられる。なおK1 とK2 は定数である。こうして
画像表示等において、液晶セルに印加させる実効電圧が
種々の値をとるときには、レベルシフトΔVの値も種々
変化することがわかる。This level shift ΔV occurs due to the presence of the gate-display electrode capacitance C GS , which results in the scanning signal voltage V Y.
When the amplitude of V G is V G, it is given by V = {C GS / (C GS + C LC )} · V G. Here, the capacitance C LC of the liquid crystal cell is defined by the cell gap d, the area of the display electrode A, and the dielectric constant of the liquid crystal material ε.
If LC and the vacuum permittivity are ε 0 , then C LC = {(ε 0 · ε LC ) / d} · A is given, but the permittivity ε LC of the liquid crystal material is the alignment state of liquid crystal molecules, that is, the applied voltage V since changes by S, given as a function of the applied voltage V S as C LC = K 1 · f ( V S). Therefore, the level shift ΔV is also a function of the applied voltage V S and is given by ΔV = K 2 · f (V S ). Note that K 1 and K 2 are constants. Thus, it is understood that when the effective voltage applied to the liquid crystal cell takes various values in image display and the like, the value of the level shift ΔV also changes variously.
【0008】図9はこの様子を説明するための線図で、
縦軸Vは表示信号電圧VX 及び液晶セルに印加される電
圧VS の値を示している。また実線OPまたはON黒レ
ベルから白レベルに至る表示信号電圧VX の振幅を与え
るもので、便宜上直線で表している。更にO点を通る横
線VB は表示信号の極性反転基準電位を示している。も
しレベルシフトΔVがない場合であれば、実線OPまた
はONを縦軸に投影したものが、表示信号電圧VX であ
ると同時に液晶セルへの印加電圧VS である。このとき
液晶セルの対向共通電極電位は、極性反転基準電位VB
が用いられるはずである。しかし実際には、レベルシフ
トΔVが存在するため、TN形液晶セルで偏光板がパラ
レルの場合は、白レベルに対応するP点とN点はそれぞ
れP´点とN´点にシフトし、黒レベルに対応するO点
O´点にシフトする。ここで、黒レベルに対応するO点
のレベルシフト量ΔVBLの方が白レベルに対応するP点
とN点でのレベルシフト量ΔVWHより大きいのは、液晶
の誘電率が小さい状態即ち液晶分子が電界方向に対し垂
直に近い状態にあり、液晶セルの容量CLCが白レベルに
対応するP点またはN点に比較して小さいためである。
故にO´点を液晶セルの対向共通電極電位VC に設定す
ると、入力の表示信号電圧VX が極性反転基準電位VB
に対して正負同振幅であっても、液晶セルに印加される
電圧VS は対向共通電極電位VC に対する正側と負側で
値が異なることになる。FIG. 9 is a diagram for explaining this situation.
The vertical axis V shows the values of the display signal voltage V X and the voltage V S applied to the liquid crystal cell. Further, the solid line OP or ON gives the amplitude of the display signal voltage V X from the black level to the white level, and is represented by a straight line for convenience. Further, a horizontal line V B passing through the point O indicates the polarity reversal reference potential of the display signal. If there is no level shift ΔV, the projection of the solid line OP or ON on the vertical axis is the display signal voltage V X and at the same time the applied voltage V S to the liquid crystal cell. At this time, the opposite common electrode potential of the liquid crystal cell is the polarity reversal reference potential V B.
Should be used. However, in reality, since the level shift ΔV exists, when the polarizing plate is parallel in the TN type liquid crystal cell, the P point and the N point corresponding to the white level are shifted to the P ′ point and the N ′ point, respectively. Shift to point O'corresponding to the level. Here, the level shift amount ΔV BL at the O point corresponding to the black level is larger than the level shift amounts ΔV WH at the P point and the N point corresponding to the white level because the liquid crystal has a small dielectric constant, that is, the liquid crystal. This is because the molecules are almost perpendicular to the direction of the electric field and the capacitance C LC of the liquid crystal cell is smaller than the point P or the point N corresponding to the white level.
Therefore, when the point O ′ is set to the common electrode potential V C of the liquid crystal cell, the input display signal voltage V X changes the polarity reversal reference potential V B.
However, even if the positive and negative amplitudes are the same, the voltage V S applied to the liquid crystal cell has different values on the positive side and the negative side with respect to the common electrode potential V C.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、このこ
とは液晶セルに直流が印加されることを意味し、寿命の
点で好ましくないばかりでなく、液晶セルに印加される
電圧VS の基本周波数が半分になるため、表示にフリッ
カーが生ずる。また対向共通電極電位VC を図8の場合
より高めていくと、フリッカーがなくなる点が存在する
が、この状態では表示における階調再現性が損なわれ、
結局、理想的な交流駆動の条件が存在しない。However, this means that a direct current is applied to the liquid crystal cell, which is not preferable in terms of life, and the fundamental frequency of the voltage V S applied to the liquid crystal cell is Since it is halved, flicker occurs in the display. Further, if the common electrode potential V C is increased from the case of FIG. 8, there is a point where flicker disappears, but in this state, gradation reproducibility in display is impaired,
After all, there is no ideal AC drive condition.
【0010】前述の特開昭59−119328号公報で、ΔVWH
分のバイアス電圧をドレインおよびソースに対してゲー
トに印加したとしても、図9の曲線VS のようになり、
同様の問題が残ることになる。In the above-mentioned Japanese Patent Laid-Open No. 59-119328, ΔV WH
Even if a bias voltage of a minute is applied to the gate with respect to the drain and the source, the curve V S in FIG. 9 is obtained,
Similar problems will remain.
【0011】[0011]
【課題を解決するための手段】本発明は、信号線に供給
される表示信号はフレーム走査周期に関連して極性反転
され、且つ極性反転基準電位に対し正電位側にある一方
の極性の表示信号振幅と負電位側にある他方の極性の表
示信号振幅とが異なる値に設定されていることを特徴と
する。According to the present invention, a display signal supplied to a signal line is polarity-reversed in relation to a frame scanning period, and a display having one polarity on the positive potential side with respect to a polarity-reversal reference potential. It is characterized in that the signal amplitude and the display signal amplitude of the other polarity on the negative potential side are set to different values.
【0012】[0012]
【作用】駆動トランジスタのゲート・表示電極間容量,
及び液晶セルの容量に起因するレベルシフト量を考慮し
て、表示信号の振幅を正側と負側とで異ならしめ、表示
信号の正負振幅比は駆動の質を保持するために、望まし
くは1.5 〜3の範囲に止めるのがよい。即ち、極性反転
基準電位に対し正電位側にある表示信号電圧の振幅をV
1,これと同じ階調レベルに対応した負電位側にある表
示信号電圧の振幅をV2としたときに、駆動トランジス
タがnチャネルTFT,或いはnチャネル及びpチャネ
ルTFTで構成される相補TFT対の場合でV1:V2
=1:1.5〜3とし、駆動トランジスタがpチャネルT
FTの場合でV1:V2=1.5 〜3:1とする。それに
よって液晶に印加される電圧が実質的に正・負で同振幅
として交流駆動を行わせしめたアクティブマトリックス
形液晶表示装置が得られる。[Function] Capacitance between the gate and display electrode of the driving transistor,
Also, in consideration of the level shift amount caused by the capacity of the liquid crystal cell, the amplitude of the display signal is made different between the positive side and the negative side, and the positive / negative amplitude ratio of the display signal is preferably 1.5 in order to maintain driving quality. It is good to stop in the range of ~ 3. That is, the amplitude of the display signal voltage on the positive potential side with respect to the polarity inversion reference potential is V
1. When the amplitude of the display signal voltage on the negative potential side corresponding to the same gradation level as V2 is V2, the driving transistor of the n-channel TFT or the complementary TFT pair composed of n-channel and p-channel TFT In some cases V1: V2
= 1: 1.5 to 3 and the drive transistor is a p-channel T
In the case of FT, V1: V2 = 1.5 to 3: 1. As a result, an active matrix type liquid crystal display device can be obtained in which the voltage applied to the liquid crystal is substantially positive and negative and the same amplitude is used for AC driving.
【0013】[0013]
【実施例】以下本発明の詳細を図面を参照して説明す
る。図1は本発明の一実施例を示す概略図である。図1
からわかるように液晶表示パネル10において、n(整
数)本のアドレス線Y1 ,…,Yn と、m(整数)本の
信号線X1 ,…,Xm が等間隔で直交して配置される。
両線の各交点には、図2に示すように駆動トランジスタ
20と画素表示電極を含む画素21が配列されてマトリック
スを形成する。これらアドレス線Y1 ,…,Yn と信号
線X1 ,…,Xm はそれぞれアドレス線駆動回路11と信
号線駆動回路12に接続されている。そしてアドレス線駆
動回路11は、入力端子111 ,112 に供給される垂直走査
スタートパルス及び垂直シフトクロックパルスより走査
信号をつくり、アドレス線Y1 ,…,Yn を順次走査・
駆動する。また信号線駆動回路12は、入力端子121 ,12
2 に供給される水平走査スタートパルス及び水平シフト
クロックパルスよりサンプルパルスをつくり、入力端子
123に供給される表示信号をサンプルホールドして並列
信号に変換し、信号線X1 ,…,Xm を駆動する。そし
て表示信号の極性反転回路13において、入力端子131よ
りエミッタとコレクタにそれぞれ負荷抵抗132 と可変負
荷抵抗133 が接続されたトランジスタ134 のベースに単
極性の表示信号を入力すると、エミッタ及びコレクタに
互いに逆極性の表示信号を得る。これらの表示信号はス
イッチ回路135に入力され、制御端子136 に供給される
スイッチ制御信号により、例えばフレーム走査周期ごと
に極性が反転する表示信号として出力され、パッファ増
幅器137及び出力端子138 を介して、信号線駆動回路12
の入力端子123 に供給される。なお可変負荷抵抗133 の
働きで、極性反転基準電位に対し正電位側の表示信号電
圧の振幅を負電位側に振幅に対して調節することができ
る。調節後は固定抵抗に置き替えてよい。また極性反転
基準電位は、トランジスタ134 に与えられるベース・バ
イアスで決められる。更に対向共通電極の電圧には、極
性反転基準電位よりレベルシフトΔVBLだけ低い電圧が
与えられる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic view showing an embodiment of the present invention. Figure 1
As can be seen, in the liquid crystal display panel 10, n (integer) address lines Y 1 , ..., Y n and m (integer) signal lines X 1 , ..., X m are arranged orthogonally at equal intervals. To be done.
At each intersection of both lines, as shown in FIG.
20 and pixels 21 including pixel display electrodes are arrayed to form a matrix. These address lines Y 1, ..., Y n and the signal lines X 1, ..., X m is connected to the address line driving circuit 11 and the signal line driving circuit 12, respectively. Then, the address line drive circuit 11 generates a scanning signal from the vertical scanning start pulse and the vertical shift clock pulse supplied to the input terminals 111 and 112, and sequentially scans the address lines Y 1 , ..., Y n.
To drive. In addition, the signal line drive circuit 12 has input terminals 121, 12
Create a sample pulse from the horizontal scan start pulse and horizontal shift clock pulse supplied to 2 and input terminal
The display signal supplied to 123 is sampled and held, converted into a parallel signal, and the signal lines X 1 , ..., X m are driven. In the display signal polarity reversing circuit 13, when a unipolar display signal is input to the base of a transistor 134 in which a load resistor 132 and a variable load resistor 133 are connected to an emitter and a collector from an input terminal 131, a unipolar display signal is input to the emitter and the collector. Obtain a display signal of opposite polarity. These display signals are input to the switch circuit 135, and are output as display signals whose polarities are inverted for each frame scanning cycle by the switch control signal supplied to the control terminal 136, and are output via the puffer amplifier 137 and the output terminal 138. , Signal line drive circuit 12
It is supplied to the input terminal 123 of the. By the function of the variable load resistor 133, the amplitude of the display signal voltage on the positive potential side with respect to the polarity reversal reference potential can be adjusted to the negative potential side. After adjustment, it may be replaced with a fixed resistance. The polarity inversion reference potential is determined by the base bias applied to the transistor 134. Further, a voltage lower than the polarity reversal reference potential by a level shift ΔV BL is applied to the voltage of the common electrode.
【0014】図3はこの実施例における電界効果トラン
ジスタ例えばnチャネルTFTのアレイを示す等価回路
図で、電界効果トランジスタ20のドレインに列ごとに共
通接続された信号線X1 ,…,Xm と、電界効果トラン
ジスタ20のゲートに行ごとに共通接続されたアドレス線
Y1 ,…,Yn とが直交して設けられている。また電界
効果トランジスタ20のソースは画素表示電極21と電気的
に接続され、この電極21,対向共通電極22及び両電極2
1,22間に挟持された液晶層23で液晶セル即ち画素が構
成されている。このようにn行m列に配置された液晶セ
ルの各々に、電界効果トランジスタ20よりなるスイッチ
が設けられている。FIG. 3 is an equivalent circuit diagram showing an array of field effect transistors such as n-channel TFTs in this embodiment. Signal lines X 1 , ..., X m commonly connected to the drain of the field effect transistor 20 for each column. , address lines Y 1 are commonly connected for each row to a gate of the field effect transistor 20, ... are provided so as to perpendicular to the Y n. The source of the field effect transistor 20 is electrically connected to the pixel display electrode 21, and the electrode 21, the common electrode 22 and the two electrodes 2 are connected together.
The liquid crystal layer 23 sandwiched between 1 and 22 constitutes a liquid crystal cell, that is, a pixel. A switch composed of the field effect transistor 20 is provided in each of the liquid crystal cells arranged in the n-th row and the m-th column.
【0015】図4はこの実施例の液晶表示パネル10の一
部分を示す断面図である。この液晶表示パネル10は偏光
板がパラレルのTN形で、図4に示すように、第1の透
光性基板30上に光しゃへい層31が形成され、更にこれを
覆うように絶縁膜32が形成されている。そして絶縁膜32
上には、信号線X1 ,…,Xm と一体のドレイン電極33
や、画素表示電極21と一体のソース電極34等が透明導電
膜で形成されている。また光しゃへい層31の上部に位置
するドレイン電極33とソース電極34の間隙を覆うよう
に、半導体層35例えばアモルファスシリコンが形成さ
れ、更に半導体層35の上部には、ゲート絶縁膜36を介し
てアドレス線Y1 ,…,Yn と一体のゲート絶縁膜37が
形成されている。そして画素表示電極21を除いた部分は
保護膜38例えばポリイミドで覆われ、更に画素表示電極
21及び保護膜38上には液晶配向膜39が形成される。一
方、第2の透光性基板40上には、対向共通電極22と液晶
配向膜41が順次形成されている。カラー表示パネルでは
基板40と対向共通電極22の間に3原色カラーフィルタが
設けられる。そして第1の透光性基板30と第2の透光性
基板40とは、10μm程度の間隔を保って周辺部が封着さ
れ、更にこの間隙内には液晶23が封入されて液晶表示パ
ネル10が形成されている。FIG. 4 is a sectional view showing a part of the liquid crystal display panel 10 of this embodiment. This liquid crystal display panel 10 has parallel TN type polarizing plates, and as shown in FIG. 4, a light shielding layer 31 is formed on a first transparent substrate 30, and an insulating film 32 is further formed so as to cover the light shielding layer 31. Has been formed. And the insulating film 32
Above the signal lines X 1 , ..., X m , a drain electrode 33 integrated with the signal lines X 1 ,.
Alternatively, the source electrode 34 and the like integrated with the pixel display electrode 21 are formed of a transparent conductive film. Further, a semiconductor layer 35, for example, amorphous silicon is formed so as to cover the gap between the drain electrode 33 and the source electrode 34 located above the light shielding layer 31, and the gate insulating film 36 is further provided above the semiconductor layer 35. A gate insulating film 37 integral with the address lines Y 1 , ..., Y n is formed. The portion excluding the pixel display electrode 21 is covered with a protective film 38 such as polyimide, and the pixel display electrode is further formed.
A liquid crystal alignment film 39 is formed on the protective film and the protective film. On the other hand, the counter common electrode 22 and the liquid crystal alignment film 41 are sequentially formed on the second transparent substrate 40. In the color display panel, three primary color filters are provided between the substrate 40 and the counter common electrode 22. The first translucent substrate 30 and the second translucent substrate 40 are sealed at their peripheral portions with an interval of about 10 μm, and the liquid crystal 23 is enclosed in this gap to provide a liquid crystal display panel. 10 are formed.
【0016】次に液晶表示パネル10の動作を説明する。
アドレス線Y1 ,…,Yn はYドライバからの走査信号
により順次走査駆動され、TF をフレーム走査周期とす
ると、電界効果トランジスタ20は行ごとにTF /nの期
間だけ順次導通状態にもたらされる。この走査と同期し
て信号線X1 ,…,Xm に表示信号を同時に供給する
と、この表示信号の電圧はキャパシタに行ごとに順次書
き込まれ、TF の期間にわたって保持される。この保持
された信号電圧は画素表示電極21に導かれ、対向共通電
極22との間の液晶層23の表示信号電圧に応じて励起す
る。こうして画像等の表示がなされる。Next, the operation of the liquid crystal display panel 10 will be described.
The address lines Y 1 , ..., Y n are sequentially scanned and driven by a scanning signal from the Y driver, and when T F is a frame scanning period, the field effect transistors 20 are sequentially turned on for a period of T F / n for each row. Be brought. When a display signal is simultaneously supplied to the signal lines X 1 , ..., X m in synchronization with this scanning, the voltage of this display signal is sequentially written into the capacitors row by row and held for a period of T F. The held signal voltage is guided to the pixel display electrode 21, and excited according to the display signal voltage of the liquid crystal layer 23 between the pixel electrode 21 and the counter common electrode 22. In this way, an image or the like is displayed.
【0017】以後はこの実施例の駆動を図5と図6を用
いて説明する。図5は図9と対応する図であり、縦軸V
は信号線に供給する表示信号電圧VX 及び液晶セルに印
加される電圧VS の値を示している。また実線OPまた
はONは黒レベルから白レベルに至る表示信号電圧VX
の振幅を与えるもので、便宜上直線で表している。更に
O点を通る横線VB は表示信号の極性反転基準電位を示
している。この実施例では黒レベル及び白レベルにおけ
るレベルシフトΔVBL,ΔVWHを考慮したうえで、印加
電圧VS が対向共通電極電位VC に対して正負対称とな
るように、信号線に供給する表示信号電圧VX の振幅
が、極性反転基準電位VB に対する正電位側と負電位側
とでは、異なる値に設定されている。即ち対向共通電極
電位VC を通る双方の極性において振幅が対称な所望の
印加電圧VS の直線を想定し、黒レベル及び白レベルに
おけるレベルシフトΔVBL,ΔVWHを上乗せして表示信
号電圧VX 及び極性反転基準電位VB が求められる。具
体的には正電位側にある一方の極性の振幅を、負電位側
にある他方の極性の振幅より小さくしている。PCH
(フェニル,シクロ,ヘキサン)系液晶で、ε平行(液
晶の分子軸方向の誘電率)8,ε垂直(液晶の分子軸と
垂直方向の誘電率)が4のものでは、 Δε=ε平行−ε垂直=4,ε平行=/ε垂直=2 であり、図5において、たとえば縦軸単位を1Vにとれ
ば、ΔVBLが4V,ΔVWHが2Vで、正負両信号電圧比
VB を基準にして、7/3 =2.3 となる。Hereinafter, the driving of this embodiment will be described with reference to FIGS. FIG. 5 is a diagram corresponding to FIG. 9, and the vertical axis V
Indicates the values of the display signal voltage V X supplied to the signal line and the voltage V S applied to the liquid crystal cell. The solid line OP or ON indicates the display signal voltage V X from the black level to the white level.
For the sake of convenience, and is represented by a straight line for convenience. Further, a horizontal line V B passing through the point O indicates the polarity reversal reference potential of the display signal. In this embodiment, in consideration of the level shifts ΔV BL and ΔV WH at the black level and the white level, the display is supplied to the signal line so that the applied voltage V S is symmetrical with respect to the common electrode potential V C. The amplitude of the signal voltage V X is set to different values on the positive potential side and the negative potential side with respect to the polarity reversal reference potential V B. That is, assuming a straight line of a desired applied voltage V S having symmetrical amplitudes in both polarities passing through the common electrode potential V C , the display signal voltage V is added by adding level shifts ΔV BL and ΔV WH at the black level and the white level. X and the polarity reversal reference potential V B are obtained. Specifically, the amplitude of one polarity on the positive potential side is made smaller than the amplitude of the other polarity on the negative potential side. PCH
In the case of (phenyl, cyclo, hexane) type liquid crystal with ε parallel (dielectric constant in the direction of the liquid crystal molecular axis) 8 and ε perpendicular (dielectric constant in the direction perpendicular to the liquid crystal molecular axis), Δε = ε parallel − ε vertical = 4, ε parallel = / ε vertical = 2, and in FIG. 5, assuming that the vertical axis unit is 1 V, ΔV BL is 4 V, ΔV WH is 2 V, and both positive and negative signal voltage ratios V B are used as a reference. Then, 7/3 = 2.3.
【0018】なお正負両信号電圧比が極端に大きすぎる
のは望ましくなく、従って、液晶材料をε平行/ε垂直
の実用的な1.5 〜3内に選ぶのがよい。このような双方
極性において非対称な振幅を有する例えば図6の波形図
に示すような表示信号電圧VX を信号線に供給すると、
レベルシフトΔVWH,ΔVBLにより、白レベルに対応す
るP点とN点はそれぞれP´点とN´点にシフトし、黒
レベルに対応するO点とO´点にシフトする。故にO´
点を液晶セルの対向共通電極電位VC に設定することに
より点線O´P´またはO´N´からわかるように、液
晶セルには対向共通電極電位VC を中心に、黒から白に
至る各表示レベルにおいて対称の電圧VS が印加され
る。この結果、この実施例は表示の階調表現性に優れ、
しかもフリッカーを生じることがなく長寿命である。It is not desirable that the positive / negative signal voltage ratio is extremely large. Therefore, it is preferable to select the liquid crystal material within a practical range of 1.5 to 3 of ε parallel / ε vertical. When a display signal voltage V X having an asymmetrical amplitude in such a bipolar polarity as shown in the waveform diagram of FIG. 6 is supplied to the signal line,
By the level shifts ΔV WH and ΔV BL , the points P and N corresponding to the white level are shifted to points P ′ and N ′, respectively, and to the points O and O ′ corresponding to the black level. Therefore O '
By setting the point to the common electrode potential V C of the liquid crystal cell, as can be seen from the dotted line O′P ′ or O′N ′, the liquid crystal cell is centered on the common electrode potential V C and goes from black to white. A symmetrical voltage V S is applied at each display level. As a result, this embodiment is excellent in the gradation expression of the display,
Moreover, it does not cause flicker and has a long life.
【0019】なお図5においてレベルシフトΔVは、黒
レベルと白レベルの場合についてのみ考慮したが、理想
的には中間レベルも含めて電界効果トランジスタのゲー
ト・ソース兼表示電極間容量,液晶セルの容量及びアド
レス線に供給する走査信号の振幅を考慮して、信号線に
供給する表示信号電圧VX の各表示レベルでの振幅を設
定すべきであり、このときOP及びONは必ずしも直線
にならない。また液晶表示装置の特性を考慮して表示信
号にガンマ補正を施すこともあるが、この場合にもOP
及びONは直線とはならない。In FIG. 5, the level shift ΔV is taken into consideration only for the black level and the white level, but ideally, including the intermediate level, the gate-source / display electrode capacitance of the field effect transistor and the liquid crystal cell In consideration of the capacitance and the amplitude of the scanning signal supplied to the address line, the amplitude of the display signal voltage V X supplied to the signal line at each display level should be set. At this time, OP and ON are not necessarily linear. . In addition, gamma correction may be applied to the display signal in consideration of the characteristics of the liquid crystal display device.
And ON are not straight lines.
【0020】なお今までは電界効果トランジスタとし
て、ソースとドレンはそれぞれ画素表示電極と信号線に
接続されている構造のものを用いたが、ソースとドレン
の設定は任意であり、逆に立場でもよいことは言うまで
もない。また電界効果トランジスタがnチャネル及びp
チャネルTFTで構成される相補TFT対であるとき
は、nチャネルTFTの場合と同様に使用できるが、p
チャネルTFTであるときは、電圧の極性がnチャネル
TFTの場合と逆転する。即ち信号線に供給する表示信
号電圧に関し、極性反転基準電位に対し正電位側にある
一方の極性の振幅を、負電位側にある他方の極性の振幅
より大きくしている。Up to now, a field effect transistor having a structure in which the source and the drain are connected to the pixel display electrode and the signal line, respectively, has been used, but the setting of the source and the drain is optional, and conversely, It goes without saying that it is good. Further, the field effect transistor is an n-channel and p-type.
In the case of a complementary TFT pair composed of channel TFTs, it can be used in the same way as in the case of n-channel TFTs, but p
In the case of the channel TFT, the polarity of the voltage is reversed from that in the case of the n-channel TFT. That is, regarding the display signal voltage supplied to the signal line, the amplitude of one polarity on the positive potential side with respect to the polarity inversion reference potential is made larger than the amplitude of the other polarity on the negative potential side.
【0021】[0021]
【発明の効果】以上説明したように本発明のアクティブ
マトリックス形液晶表示装置は、極性反転基準電位にバ
イアス電圧を印加するのではなく、信号線に供給する表
示信号電圧の振幅を、極性反転基準電位に対する正電位
側と負電位側とで変え、液晶に印加される電圧を正電位
側と負電位側とで実質的に同一とすることにより、階調
再現性が良好で且つフリッカーが生じることなく長寿命
とすることができる。As described above, in the active matrix type liquid crystal display device of the present invention, the amplitude of the display signal voltage supplied to the signal line is changed to the polarity inversion reference potential instead of applying the bias voltage to the polarity inversion reference potential. By changing the positive potential side and the negative potential side with respect to the potential and making the voltage applied to the liquid crystal substantially the same on the positive potential side and the negative potential side, good gradation reproducibility and flicker occur It can have a long service life.
【図1】本発明の一実施例を示す概略図である。FIG. 1 is a schematic view showing an embodiment of the present invention.
【図2】本発明の電界効果トランジスタのアレイの一例
を示す概略平面図である。FIG. 2 is a schematic plan view showing an example of an array of field effect transistors of the present invention.
【図3】本発明の電界効果トランジスタのアレイの一例
を示す等価回路図である。FIG. 3 is an equivalent circuit diagram showing an example of an array of field effect transistors of the present invention.
【図4】本発明の液晶表示パネルの一例を示す断面図で
ある。FIG. 4 is a sectional view showing an example of a liquid crystal display panel of the present invention.
【図5】本発明の駆動方法の一例を説明するための図で
ある。FIG. 5 is a diagram for explaining an example of a driving method of the present invention.
【図6】本発明の駆動方法の一例を説明するための図で
ある。FIG. 6 is a diagram for explaining an example of a driving method of the present invention.
【図7】従来のアクティブマトリックス形液晶表示装置
の1画素の構成の一例を示す図である。FIG. 7 is a diagram showing an example of a configuration of one pixel of a conventional active matrix type liquid crystal display device.
【図8】図8(a)は走査信号電圧と表示信号電圧の波
形図である。図8(b)は液晶セルの容量に書き込んで
保持される表示信号電圧の波形図である。FIG. 8A is a waveform diagram of a scanning signal voltage and a display signal voltage. FIG. 8B is a waveform diagram of the display signal voltage written and held in the capacitance of the liquid crystal cell.
【図9】従来のアクティブマトリックス形液晶表示装置
の駆動方法の一例を説明するための図である。FIG. 9 is a diagram for explaining an example of a driving method of a conventional active matrix type liquid crystal display device.
20……電界効果トランジスタ Xm ……信号線 Yn ……アドレス線20 …… Field effect transistor X m …… Signal line Y n …… Address line
Claims (1)
電界効果形薄膜トランジスタよりなるスイッチが設けら
れたアクティブマトリックス形液晶表示装置において、
行ごとに前記電界効果形薄膜トランジスタのゲートを共
通接続したn本のアドレス線に走査信号電圧を供給し、
列ごとに前記電界効果形薄膜トランジスタのドレイン
(またはソース)を共通接続したm本の信号線にフレー
ム走査周期に関連して極性反転基準電位の上下に極性反
転させた表示信号電圧を供給し、前記液晶セルの対向共
通電極に対向電極電圧を供給し、液晶容量が印加電圧に
よって変化することに対応して、表示信号電圧が極性反
転基準電位に対して正電位側にある場合に液晶に印加さ
れる電圧と負電位側にある場合に液晶に印加される電圧
とが対向電極電圧との関連で少なくとも2つの階調レベ
ルに対して等しくなるように、少なくとも前記正電位側
又は負電位側にある表示信号電圧を、電圧印加時の液晶
画素容量と前記電界効果形薄膜トランジスタのゲート・
ソース(又はドレイン)兼表示電極間容量及び前記走査
信号電圧の振幅で決まる画素電位シフト分を考慮してシ
フトさせて前記極性反転基準電位に対する正電位側と負
電位側の信号振幅が異なるように設定することを特徴と
するアクティブマトリックス形液晶表示装置。1. An active matrix type liquid crystal display device in which a switch composed of a field effect thin film transistor is provided in each of liquid crystal cells arranged in n rows and m columns,
A scanning signal voltage is supplied to n address lines to which the gates of the field effect thin film transistors are commonly connected for each row,
A display signal voltage whose polarity is inverted above and below a polarity inversion reference potential is supplied to m signal lines commonly connected to the drain (or source) of the field-effect thin film transistor for each column in relation to a frame scanning period, When the counter electrode voltage is supplied to the counter common electrode of the liquid crystal cell, and the liquid crystal capacitance changes depending on the applied voltage, it is applied to the liquid crystal when the display signal voltage is on the positive potential side with respect to the polarity reversal reference potential. Is at least on the positive potential side or the negative potential side so that the voltage applied to the liquid crystal when it is on the negative potential side is equal to at least two gradation levels in relation to the counter electrode voltage. The liquid crystal pixel capacitance when the display signal voltage is applied and the gate of the field effect thin film transistor
The signal amplitude on the positive potential side and the negative potential side with respect to the polarity reversal reference potential is changed by taking into consideration the pixel potential shift amount determined by the source (or drain) / display electrode capacitance and the amplitude of the scanning signal voltage. An active matrix type liquid crystal display device characterized by setting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5300783A JP2511243B2 (en) | 1993-11-08 | 1993-11-08 | Active matrix type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5300783A JP2511243B2 (en) | 1993-11-08 | 1993-11-08 | Active matrix type liquid crystal display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61060660A Division JPS6211829A (en) | 1985-03-28 | 1986-03-20 | Active matrix type liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH075430A true JPH075430A (en) | 1995-01-10 |
JP2511243B2 JP2511243B2 (en) | 1996-06-26 |
Family
ID=17889046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5300783A Expired - Lifetime JP2511243B2 (en) | 1993-11-08 | 1993-11-08 | Active matrix type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2511243B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6706340B2 (en) | 2000-11-17 | 2004-03-16 | Canon Kabushiki Kaisha | Recording medium, process for production thereof, and image-forming method employing the recording medium |
KR100485508B1 (en) * | 2001-02-09 | 2005-04-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device and driving method thereof |
CN100414352C (en) * | 2003-03-13 | 2008-08-27 | 株式会社日立显示器 | Displaying devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140323A (en) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | Liquid crystal display panel device |
JPH076431A (en) * | 1993-06-21 | 1995-01-10 | Tdk Corp | Cleaning disk |
JPH076429A (en) * | 1993-06-21 | 1995-01-10 | Sony Corp | Optical disk and device for reproducing optical disk |
-
1993
- 1993-11-08 JP JP5300783A patent/JP2511243B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60140323A (en) * | 1983-12-28 | 1985-07-25 | Fujitsu Ltd | Liquid crystal display panel device |
JPH076431A (en) * | 1993-06-21 | 1995-01-10 | Tdk Corp | Cleaning disk |
JPH076429A (en) * | 1993-06-21 | 1995-01-10 | Sony Corp | Optical disk and device for reproducing optical disk |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6706340B2 (en) | 2000-11-17 | 2004-03-16 | Canon Kabushiki Kaisha | Recording medium, process for production thereof, and image-forming method employing the recording medium |
KR100485508B1 (en) * | 2001-02-09 | 2005-04-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device and driving method thereof |
CN100414352C (en) * | 2003-03-13 | 2008-08-27 | 株式会社日立显示器 | Displaying devices |
Also Published As
Publication number | Publication date |
---|---|
JP2511243B2 (en) | 1996-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0476458B2 (en) | ||
US8031148B2 (en) | Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages | |
US4386352A (en) | Matrix type liquid crystal display | |
US7256852B2 (en) | Liquid crystal display device | |
KR20020070148A (en) | Active matrix device and display | |
JPH052208B2 (en) | ||
US20050052385A1 (en) | Display apparatus and driving method therefor | |
JP3292520B2 (en) | Liquid crystal display | |
JPH07318901A (en) | Active matrix liquid crystal display device and its driving method | |
US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
JP2511243B2 (en) | Active matrix type liquid crystal display device | |
JP3690076B2 (en) | Liquid crystal display device | |
GB2034953A (en) | MOS-FET array drive for liquid crystal matrix display | |
JPH075429A (en) | Method for driving active matrix type liquid crystal display device | |
JPH075431A (en) | Active matrix type liquid crystal display device | |
JP2861266B2 (en) | Active matrix type liquid crystal display device and driving method thereof | |
JP4518717B2 (en) | Liquid crystal display | |
JPH02304532A (en) | Active matrix type liquid crystal display device | |
JPH05216442A (en) | Liquid crystal display device | |
KR100538720B1 (en) | Active matrix display device | |
JPH05107555A (en) | Active matrix type liquid crystal display device | |
JPH1164893A (en) | Liquid crystal display panel and driving method therefor | |
JPS623408B2 (en) | ||
JPH0414091A (en) | Active matrix type display device and its control method | |
JPH09325348A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |