JPH0752158B2 - Mounted board inspection device - Google Patents

Mounted board inspection device

Info

Publication number
JPH0752158B2
JPH0752158B2 JP1033040A JP3304089A JPH0752158B2 JP H0752158 B2 JPH0752158 B2 JP H0752158B2 JP 1033040 A JP1033040 A JP 1033040A JP 3304089 A JP3304089 A JP 3304089A JP H0752158 B2 JPH0752158 B2 JP H0752158B2
Authority
JP
Japan
Prior art keywords
mask
printed circuit
circuit board
soldering
area ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1033040A
Other languages
Japanese (ja)
Other versions
JPH02212747A (en
Inventor
和俊 池谷
祐二 丸山
邦夫 三宮
幸文 津田
広門 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1033040A priority Critical patent/JPH0752158B2/en
Priority to US07/478,339 priority patent/US5027418A/en
Priority to DE69018668T priority patent/DE69018668T2/en
Priority to EP90301491A priority patent/EP0383532B1/en
Publication of JPH02212747A publication Critical patent/JPH02212747A/en
Publication of JPH0752158B2 publication Critical patent/JPH0752158B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、部品を実装したプリント基板上の半田付けの
実装不良を検査する実装基板検査装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting board inspection device for inspecting a mounting failure of soldering on a printed circuit board on which components are mounted.

従来の技術 従来、プリント基板上に半田付けされた半田部の検査
は、人間による目視検査に頼っていた。ところが、製品
の小型化や軽量化が進むに連れ、プリント基板上の部品
の小型化や高密度実装化もより一層進んできている。こ
のような状況の中で、人間による目視検査が困難となっ
てきており、検査の自動化が強く望まれてきている。
2. Description of the Related Art Conventionally, the inspection of a solder portion soldered on a printed circuit board has relied on a visual inspection by a human. However, as the products are becoming smaller and lighter, the components on the printed circuit board are becoming smaller and the density is higher. Under such circumstances, human visual inspection has become difficult, and automation of inspection has been strongly desired.

その一方法として特願昭63−45206号には、二次元のカ
メラで輝度データを用い、輝度の累積度数分布から半田
部の良否判定を行うことを提案している。
As one of the methods, Japanese Patent Application No. 63-45206 proposes to judge the quality of the solder portion from the cumulative frequency distribution of luminance by using the luminance data with a two-dimensional camera.

第7図に、半田部に付し斜め上方より照明した場合の半
田の良品と不良品の累積度数分布を示し、横軸に輝度の
階級を、縦軸に輝度の累積度数を表している。良品の半
田部は、輝度の高い部分が多いために良部分の累積度数
分布701のような分布特性を示す。不良の半田部は、輝
度の暗い部分が多いために不良部分の累積度数分布702
のような分布特性を示す。第7図に示すように、良品と
不良品の分布特性が異なるために区別ができるというも
のである。
FIG. 7 shows the cumulative frequency distribution of non-defective and defective solder when it is attached to the solder portion and illuminated from diagonally above, with the horizontal axis representing the luminance class and the vertical axis representing the cumulative luminance frequency. The non-defective solder portion has many high-luminance portions and thus exhibits a distribution characteristic like the cumulative frequency distribution 701 of the non-defective portion. Since the defective solder portion has many dark portions, the cumulative frequency distribution 702 of the defective portion
Shows distribution characteristics such as. As shown in FIG. 7, the distribution characteristics of the non-defective product and the defective product are different, so that they can be distinguished.

発明が解決しようとする課題 しかし、従来例で示した検査方法では、部品の位置ずれ
や半田の量等によって累積度数分布のカーブが異なり、
十分に信頼性のある判定ができない。また、最適な照明
条件下でないと良否の特性の差がでにくいという課題が
ある。さらに、プリント基板上の位置による照明むらや
照明条件を最適化するために微小面積で分割して撮像し
なければならないという課題もある。
However, in the inspection method shown in the conventional example, the curve of the cumulative frequency distribution differs depending on the displacement of parts, the amount of solder, etc.,
It cannot be judged with sufficient reliability. In addition, there is a problem in that it is difficult to make a difference in the characteristics of pass / fail unless the illumination conditions are optimal. Further, there is a problem that it is necessary to divide an image in a minute area and image it in order to optimize the illumination unevenness depending on the position on the printed circuit board and the illumination conditions.

本発明は、部品の位置ずれや半田の量に左右されること
なく、輝度信号を任意の閾値で2値化し、ランド上に設
定したマスク内において1と0の面積比率により良否判
定するものであり、2つの光量検出手段から得られる輝
度信号を加算することにより半田付け不良の特徴を更に
明確にとらえ、判定精度の向上を図るものである。
INDUSTRIAL APPLICABILITY The present invention binarizes a luminance signal with an arbitrary threshold value without depending on the positional deviation of components and the amount of solder, and judges pass / fail by an area ratio of 1 and 0 in a mask set on a land. Therefore, the characteristics of the soldering failure can be more clearly grasped by adding the luminance signals obtained from the two light amount detecting means, and the determination accuracy can be improved.

課題を解決するための手段 上記目的を達成するために、本発明の技術的解決手段
は、第1に、プリント基板上に配置・半田付けされた部
品を前記プリント基板の法線方向より照明する照明手段
と、前記照明手段で照明することにより前記プリント基
板から反射して得られる散乱光を検出して輝度信号を出
力する2つの光量検出手段と、前記2つの光量検出手段
からの輝度信号を加算する加算手段と、前記加算手段か
らの出力を任意の閾値で2値化する2値化手段と、前記
プリント基板上に設けてある半田付け用のランドの位置
にマスク処理をする予め定めた任意サイズのマスクデー
タを格納するマスク記憶手段と、前記2値化手段からの
2値化信号と前記マスク記憶手段からのマスクデータに
より、マスク内における1と0の面積比率を演算し、面
積比率から半田付けの良否を判定する判定処理手段とを
具備するものである。
Means for Solving the Problems In order to achieve the above object, the technical solution of the present invention firstly illuminates a component arranged and soldered on a printed circuit board from a normal direction of the printed circuit board. Illuminating means, two light amount detecting means for detecting scattered light obtained by reflecting from the printed circuit board by illuminating with the illuminating means and outputting a luminance signal, and a luminance signal from the two light amount detecting means. Addition means for adding, binarization means for binarizing the output from the addition means with an arbitrary threshold value, and masking for the position of the soldering land provided on the printed circuit board. An area ratio of 1s and 0s in the mask is calculated by a mask storage unit that stores mask data of an arbitrary size, a binarized signal from the binarization unit, and mask data from the mask storage unit. However, a judgment processing means for judging the quality of soldering from the area ratio is provided.

第2に、プリント基板上に配置・半田付けされた部品を
前記プリント基板の法線方向より照明する照明手段と、
前記照明手段で照明することにより前記プリント基板か
ら反射して得られる散乱光を検出して輝度信号を出力す
る2つの光量検出手段と、前記2つの光量検出手段から
の輝度信号を任意の閾値でそれぞれ2値化して2つの2
値信号を出力する2値化手段と、前記2つの2値信号を
合成する合成手段と、前記プリント基板上に設けてある
半田付け用のランドの位置にマスク処理をする予め定め
た任意サイズのマスクデータを格納するマスク記憶手段
と、前記合成手段からの信号と前記マスク記憶手段から
のマスクデータにより、マスク内における1と0の面積
比率を演算し、面積比率から半田付けの良否を判定する
判定処理手段とを具備するものである。
Secondly, an illuminating means for illuminating the component arranged and soldered on the printed board from the normal direction of the printed board,
Two light amount detecting means for detecting scattered light obtained by reflecting from the printed circuit board by illuminating with the illuminating means and outputting a luminance signal, and a luminance signal from the two light amount detecting means at arbitrary threshold values. Two binarized each
A binarizing means for outputting a value signal, a synthesizing means for synthesizing the two binary signals, and a predetermined arbitrary size for masking the position of the soldering land provided on the printed circuit board. An area ratio of 1s and 0s in the mask is calculated by a mask storage unit that stores mask data, a signal from the synthesizing unit, and mask data from the mask storage unit, and whether the soldering is good or bad is determined from the area ratio. And a determination processing means.

第3に、第1及び第2の手段において、照明手段はレー
ザ光源と、前記レーザ光源からのレーザ光をポリゴンミ
ラーとfθレンズによりプリント基板上を走査するレー
ザ走査手段とを有し、2つの光量検出手段は前記レーザ
光の走査面に対称な位置に設けられているものである。
Thirdly, in the first and second means, the illuminating means has a laser light source and a laser scanning means for scanning the laser light from the laser light source on the printed board by the polygon mirror and the fθ lens. The light amount detecting means is provided at a position symmetrical to the scanning surface of the laser light.

作用 本発明は上記構成により、プリント基板の法線方向より
照明されたプリント基板を同じ法線方向より撮像し、そ
の撮像手段からの輝度信号を2値化し、その2値化信号
からマスク内において1と0の面積比率を演算し、面積
比率により半田付けの良否を判定するものであり、2つ
の光量検出手段をレーザ光の走査面に対称な位置に設
け、それぞれの光量検出手段から得られる輝度信号を合
成手段もしくは加算手段により総合して2値化信号を得
ることにより、半田不良の特徴を更に明確にとらえるも
のである。
With the above-described structure, the present invention takes an image of the printed circuit board illuminated from the normal direction of the printed circuit board from the same normal direction, binarizes the luminance signal from the imaging means, and uses the binarized signal in the mask. The area ratio of 1 and 0 is calculated, and whether the soldering is good or bad is determined based on the area ratio. Two light amount detecting means are provided at positions symmetrical to the scanning plane of the laser light and obtained from the respective light amount detecting means. The characteristics of the soldering failure can be more clearly understood by obtaining the binarized signal by integrating the luminance signals by the synthesizing means or the adding means.

実 施 例 以下、第1図を参照しながら本発明の動作原理について
説明する。
Example Hereinafter, the operation principle of the present invention will be described with reference to FIG.

第1図は、本発明の実装基板検査装置の動作原理を示す
ブロック図である。第1図において、101はプリント基
板、102はプリント基板101上に実装された部品、103は
プリント基板101を照明する照明手段、104はプリント基
板101を撮像するCCDカメラ等の撮像手段である。106は
撮像手段104からの輝度信号105を2値化する2値化手
段、107はマスク処理するためのマスクを予め格納する
マスク記憶手段である。108は半田付けの良否を判定す
る判定処理手段であり、各構成要素は以下のとおりであ
る。109はマスク内の全面積を計算する全カウンタ、110
は2値化信号のうちマスク内の0の面積を計算する0カ
ウンタ、111はマスク内における1と0の面積比率を計
算する割算器、112は半田付けの良否を判定するための
閾値を格納する閾値記憶手段、113は割算器111の結果と
閾値記憶手段112からの閾値とを比較する比較器、114は
2値化信号である。
FIG. 1 is a block diagram showing the operating principle of the mounting board inspection apparatus of the present invention. In FIG. 1, 101 is a printed board, 102 is a component mounted on the printed board 101, 103 is an illuminating means for illuminating the printed board 101, and 104 is an imaging means such as a CCD camera for picking up the image of the printed board 101. Reference numeral 106 is a binarizing means for binarizing the luminance signal 105 from the image pickup means 104, and 107 is a mask storage means for storing in advance a mask for mask processing. Reference numeral 108 denotes a judgment processing means for judging the quality of soldering, and the respective constituent elements are as follows. 109 is a total counter that calculates the total area in the mask, 110
Is a 0 counter that calculates the area of 0 in the mask in the binarized signal, 111 is a divider that calculates the area ratio of 1 and 0 in the mask, and 112 is a threshold value for determining the quality of soldering. Threshold storage means for storing, 113 is a comparator for comparing the result of the divider 111 and the threshold from the threshold storage means 112, and 114 is a binarized signal.

以下その動作を説明する。The operation will be described below.

部品102が実装されているプリント基板101を、リング照
明などの照明手段103でプリント基板101の法線方向より
照明し、CCDカメラ等の撮像手段で同じくプリント基板1
01の法線方向より撮像し、輝度信号105を得る。輝度信
号105を、2値化手段106で任意の閾値で比較し2値化信
号114を出力する。判定処理手段108では、プリント基板
101上に設けてある半田付け用のランドの位置にマスク
処理をするために予め定めた任意サイズのマスクデータ
をマスク記憶手段107より入力し、そのマスクデータと
2値化手段106からの2値化信号114を用いて、マスク内
における1と0の面積比率を演算し、その面積比率から
半田付けの良否を判定する。即ち、マスク記憶手段107
からのマスクデータに従い、マスク内の2値化信号のみ
を全カウンタ109で全数カウントし、また0カウンタ110
ではマスク内の2値化信号のうち0の信号の時のみカウ
ントしている。割算器111では全カウンタ109の出力と0
カウンタ110の出力の比率を計算し、比較器113では割算
器111からの面積比率値と半田部の良否判定用閾値を格
納してある閾値記憶手段112からの値とを比較し、半田
付け部の良否を判定するものである。
The printed circuit board 101 on which the component 102 is mounted is illuminated from the normal direction of the printed circuit board 101 by an illumination means 103 such as a ring illumination, and the printed circuit board 1 is also imaged by an imaging means such as a CCD camera.
An image is taken from the normal direction of 01 to obtain a luminance signal 105. The binarization means 106 compares the luminance signal 105 with an arbitrary threshold value and outputs a binarized signal 114. In the judgment processing means 108, the printed circuit board
Mask data of a predetermined size for masking the position of the land for soldering provided on 101 is input from the mask storage means 107, and the mask data and the binary value from the binarization means 106 are input. The conversion signal 114 is used to calculate the area ratio of 1s and 0s in the mask, and the quality of soldering is determined from the area ratio. That is, the mask storage means 107
According to the mask data from, all counter 109 counts all the binary signals in the mask, and 0 counter 110
In the case of the binary signal in the mask, only the signal of 0 is counted. In the divider 111, the output of all counters 109 and 0
The ratio of the output of the counter 110 is calculated, and the comparator 113 compares the area ratio value from the divider 111 and the value from the threshold value storage means 112 storing the quality judgment threshold value of the solder portion, and soldering is performed. The quality of a part is determined.

この半田付け部の良否判定方法について第2図及び第3
図を用いて更に詳しく説明する。
Regarding the method of judging the quality of this soldered portion, FIG. 2 and FIG.
A more detailed description will be given with reference to the drawings.

第2図(a)、(b)はプリント基板201上に部品202を
半田付けした側面及び平面の素子を示している。プリン
ト基板201上に、リング証明などの光による証明手段に
より照射された照射光203(,,…)は、部品202
上や半田面からの反射光204となってプリント基板201の
法線方向(同図では上方向)に設置してあるCCDカメラ
の光伝変換素子に集光され、輝度信号に変換される。
2 (a) and 2 (b) show elements on the side surface and the flat surface of the printed circuit board 201 to which the component 202 is soldered. The irradiation light 203 (, ...) Irradiated on the printed circuit board 201 by a light certifying means such as a ring certifying member is a component 202.
The reflected light 204 from the upper surface or the solder surface is condensed on the optical transmission conversion element of the CCD camera installed in the normal direction of the printed circuit board 201 (upper direction in the figure) and converted into a luminance signal.

特に半田部205や電極部206は、鏡面を形成してなり正反
射する特徴がある。第2図(a)において、照射光203
(,,…)がそれぞれランド207上、電極部206
上、および半田フィレット205上に照射され、それぞれ
の反射光204(′,′,…′)が反射される。こ
の時、平面である電極部206やランド207の一部では、反
射光204の′及び′が光電変換素子側に反射され輝
度レベルとして高い輝度信号に変換される。平面でない
半田フィレット205上に照射された照射光203は、半田
フィレット205で正反射され反射光204の′として光電
変換素子側には戻ってこない特徴がある。これを輝度信
号として見ると、第2図(b)のように平面である電極
部206やランド207の一部は明る明部く208となり、半田
フィレット205のように角度のついた部分は暗く暗部209
となる。
In particular, the solder part 205 and the electrode part 206 are characterized by forming a mirror surface and being specularly reflected. In FIG. 2 (a), irradiation light 203
(,, ...) are on the land 207 and the electrode portion 206, respectively.
The reflected light 204 (′, ′, ... ′) is irradiated onto the solder fillet 205 and above, and is reflected. At this time, in the flat electrode portion 206 and a part of the land 207, ′ and ′ of the reflected light 204 are reflected to the photoelectric conversion element side and converted into a high brightness signal as a brightness level. The irradiation light 203 irradiated onto the non-planar solder fillet 205 has a characteristic that it is specularly reflected by the solder fillet 205 and does not return to the photoelectric conversion element side as'of the reflected light 204. Looking at this as a luminance signal, as shown in FIG. 2B, the flat electrode portion 206 and a part of the land 207 become a bright bright portion 208, and the angled portion such as the solder fillet 205 becomes dark. Dark part 209
Becomes

このような落射照明下での半田付け部周辺の輝度信号の
特徴に対し、第2図(b)で示した様なマスクA210(破
線表示)をランド207上任意サイズで設定する。このマ
スクA210内で、任意の輝度レベルで輝度信号を2値化し
て生成される2値化信号の1(明部209)と0(暗部21
0)を比較して、半田付け部の良否を判定するものであ
る。
With respect to the characteristics of the luminance signal around the soldered portion under such epi-illumination, a mask A210 (shown by a broken line) as shown in FIG. 2B is set on the land 207 in an arbitrary size. In this mask A210, 1 (bright portion 209) and 0 (dark portion 21) of the binarized signal generated by binarizing the luminance signal at an arbitrary luminance level are generated.
0) is compared to determine the quality of the soldered portion.

例えば第3図に示すように、2値化信号の0(暗部)の
マスク内全体に対する面積比で半田付け部の良否を判定
する場合、閾値A301より暗部の面積比が大きいか小さい
かで大別できる。即ち、半田なし(a)302や半田不足
(b)303の場合は半田フィレットの形成が少ないた
め、マスク内の暗部の面積比は小さくなる。また良品
(c)304に対し異常に暗部の面積比が大きくなり過ぎ
るような半田過多(d)305の場合をも判定する時は、
閾値B306を設けることにより良品と区別する事ができ
る。
For example, as shown in FIG. 3, when determining the quality of the soldered portion based on the area ratio of the binary signal 0 (dark portion) to the entire mask, it is determined whether the dark portion area ratio is larger or smaller than the threshold value A301. Can be separated. That is, in the case of no solder (a) 302 and the solder shortage (b) 303, the area ratio of the dark portion in the mask becomes small because the solder fillet is less formed. In addition, when determining the case of excessive solder (d) 305 in which the area ratio of the dark part becomes too large compared to the good product (c) 304,
By providing the threshold value B306, it can be distinguished from a non-defective product.

以上の様に本実施例においては、半田付け部の光の反射
の特徴を的確にとらえる照明手段、撮像手段、マスク及
び半田付け部の輝度信号を2値化し、その面積比から半
田付部の良否を判定する2値化及び判定処理手段によ
り、微妙な照明条件の設定の必要もなく、また半田付け
されるランド上にマスクを設定し、そのマスク内の2値
化信号の相対的な面積比を比較しているため、半田の量
や形状・部品の大きさ等に左右されることがないため、
非常に信頼性のある判定を行うことができる。
As described above, in the present embodiment, the luminance signals of the lighting unit, the image pickup unit, the mask and the soldering unit that accurately capture the characteristics of the light reflection of the soldering unit are binarized, and the area ratio of the luminance signals of the soldering unit is used. By the binarization and determination processing means for determining pass / fail, it is not necessary to set delicate illumination conditions, and a mask is set on the land to be soldered, and the relative area of the binarized signal in the mask is set. Since the ratios are compared, it does not depend on the amount of solder, shape, size of parts, etc.
Very reliable decisions can be made.

次に、第4図を用いて本発明の基本構成について説明す
る。
Next, the basic configuration of the present invention will be described with reference to FIG.

第4図は、本発明の実装基板検査装置の基本構成を示す
ブロック図である。基本構成では、第1の実施例におい
て輝度信号を得るための照明手段及び撮像手段のかわり
にレーザ光を用いた別の手段を用いており、動作原理と
同様の輝度信号が得られるものである。
FIG. 4 is a block diagram showing the basic configuration of the mounting board inspection apparatus of the present invention. In the basic configuration, instead of the illumination means and the imaging means for obtaining the luminance signal in the first embodiment, another means using laser light is used, and a luminance signal similar to the operating principle can be obtained. .

第4図において、401はプリント基板、402はプリント基
板401上に実装されている部品、403はプリント基板401
を移動させる搬送手段、404はその移動方向を示す矢印
である。レーザ光走査手段として、405はレーザ光源、4
06はレーザ光源405からのレーザ光、407はポリゴンミラ
ー、408はレーザ光406をポリゴンミラー407に導くため
の鏡、409はfθレンズである。また光量検出手段とし
て、410は集光レンズ、411は光検出素子である。なお、
105は光検出素子411からの輝度信号、106は2値化手
段、107はマスク記憶手段、108は判定処理手段であり、
これらは本発明の動作原理と同一であるため同一番号を
付して詳細な説明は省略する。
In FIG. 4, 401 is a printed circuit board, 402 is a component mounted on the printed circuit board 401, and 403 is a printed circuit board 401.
404 is an arrow indicating the moving direction of the carrying means for moving. As a laser beam scanning means, 405 is a laser light source, 4
Reference numeral 06 is a laser beam from the laser light source 405, 407 is a polygon mirror, 408 is a mirror for guiding the laser beam 406 to the polygon mirror 407, and 409 is an fθ lens. Further, as a light amount detecting means, 410 is a condenser lens and 411 is a light detecting element. In addition,
105 is a luminance signal from the photodetector 411, 106 is a binarization unit, 107 is a mask storage unit, 108 is a determination processing unit,
Since these are the same as the operation principle of the present invention, the same reference numerals are given and detailed description will be omitted.

以下その動作を説明する。The operation will be described below.

部品402が実装されているプリント基板401を搬送手段40
3により矢印404の方向に移動させつつ、レーザ光源405
からのレーザ源406に対して3つの鏡408を用いて、回転
しているポリゴンミラー407に導き、ポリゴンミラー407
とfθレンズ409によりレーザ光406をプリント基板401
上に垂直に照射する。これにより、プリント基板401上
にレーザ光406を2次元的に全面走査することになる。
The printed circuit board 401 on which the component 402 is mounted is used as the transfer means 40.
While moving in the direction of arrow 404 by 3, laser light source 405
Using the three mirrors 408 for the laser source 406 from, the polygon mirror 407 is guided to the rotating polygon mirror 407.
And the laser light 406 by the fθ lens 409 to the printed board 401
Irradiate vertically on top. As a result, the laser light 406 is two-dimensionally scanned over the printed circuit board 401.

レーザ光406の走査によりプリント基板401上から反射し
てくる散乱光を、fθレンズ409とポリゴンミラー407を
介して、更に集光レンズ410を通して光電変換素子であ
る光検出素子411に集光し、輝度信号105を出力する。
Scattered light reflected from the printed board 401 by scanning with the laser light 406 is condensed on the photodetection element 411 which is a photoelectric conversion element through the fθ lens 409 and the polygon mirror 407, and further through the condenser lens 410, The brightness signal 105 is output.

これ以後の動作は動作原理と同一であるので簡単に説明
するが、輝度信号105を2値化手段106で2値化し、その
2値化信号とマスク記憶手段107からのマスクデータを
用いて、判定処理手段108ではマスク内における1と0
の面積比率を演算し、その面積比率から半田付けの良否
を判定する。
Since the operation after this is the same as the operation principle, it will be briefly described. However, the luminance signal 105 is binarized by the binarizing means 106, and the binarized signal and the mask data from the mask storage means 107 are used. The determination processing means 108 has 1 and 0 in the mask.
Area ratio is calculated, and the quality of soldering is determined from the area ratio.

以上の様に基本構成では、レーザ光とポリゴンミラー、
fθレンズ、集光レンズ及び光検出素子を用いることに
より第1動作原理とは別手段でプリント基板の同様な輝
度信号を得ることができ、プリント基板に対して垂直に
レーザ光を照射することにより、プリント基板上の位置
による照明むらの悪影響を除去することができる。ま
た、ポリゴンミラーの回転数、レーザ光のスポット径及
び搬送手段の移動速度を選択することにより、CCDカメ
ラ等を用いた場合に比べて、非常に簡単にプリント基板
上の輝度信号の分解能を上げることが可能で、より精度
の高い半田付部の検査をすることができる。
As described above, in the basic configuration, the laser beam and the polygon mirror,
By using the fθ lens, the condenser lens and the photodetector, it is possible to obtain a similar luminance signal of the printed circuit board by means different from the first operation principle, and by irradiating the laser beam perpendicularly to the printed circuit board. It is possible to eliminate the adverse effect of uneven illumination due to the position on the printed circuit board. Also, by selecting the number of revolutions of the polygon mirror, the spot diameter of the laser beam, and the moving speed of the conveying means, it is possible to increase the resolution of the luminance signal on the printed circuit board much more easily than when using a CCD camera or the like. Therefore, the soldered portion can be inspected with higher accuracy.

以下第5図を参照しながら本発明の一実施例について説
明する。
An embodiment of the present invention will be described below with reference to FIG.

第5図は本発明の実装基板検査装置の一実施例を示すブ
ロック図である。第5図において、レーザ光の走査面に
対称な位置に更にひとつずつ、光量検出手段である集光
レンズ501及び光検出素子502を設け、加算手段504によ
り、これらの2つの光検出素子からの輝度信号(105及
び503)を加算し、2値化手段106へ出力している以外
は、本発明の実装基板検査装置の基本構成に示す第4図
と同一の構成であるため、第4図と同一の番号を付して
説明は省略する。
FIG. 5 is a block diagram showing an embodiment of the mounting board inspection apparatus of the present invention. In FIG. 5, a condenser lens 501 and a light detecting element 502, which are light quantity detecting means, are provided one by one at positions symmetrical to the scanning plane of the laser light, and an adding means 504 is used to detect the light from these two light detecting elements. 4 except that the luminance signals (105 and 503) are added and output to the binarizing means 106, the configuration is the same as that of FIG. 4 shown in the basic configuration of the mounting board inspection apparatus of the present invention. The same reference numerals are given and their explanations are omitted.

以下その動作を説明する。The operation will be described below.

基本構成と同様に、部品402が実装されたプリント基板4
01を搬送手段403によ移動させつつ、レーザ光406をポリ
ゴンミラー407に導きfθレンズ409を通してプリント基
板401上に垂直に照射する。
Printed circuit board 4 with component 402 mounted, similar to the basic configuration
The laser beam 406 is guided to the polygon mirror 407 and is vertically irradiated onto the printed circuit board 401 through the fθ lens 409 while moving 01 by the transporting means 403.

レーザ光406の走査によりプリント基板401上から反射し
てくる散乱光を、fθレンズ409とポリゴンミラー407を
介して、レーザ光の走査面に対称な位置に設けた集光レ
ンズ410,501及び光検出素子411,502へ導いている。そし
て光検出素子411,502からは輝度信号105,503が出力さ
れ、加算手段504で両輝度信号は加算され、その後2値
化手段106で2値化される。その2値化信号とマスク記
憶手段107からのマスクデータを用いて、判定処理手段1
08ではマスク内における1と0の面積比率を演算し、そ
の面積比率からの半田付けの良否を判定する。
The scattered light reflected from the printed board 401 by the scanning of the laser beam 406 is provided, via the fθ lens 409 and the polygon mirror 407, to the condenser lenses 410 and 501 and the photodetector which are provided at positions symmetrical to the scanning plane of the laser beam. It leads to 411,502. Then, the luminance signals 105 and 503 are output from the photodetecting elements 411 and 502, the both luminance signals are added by the adding means 504, and then binarized by the binarizing means 106. Using the binarized signal and the mask data from the mask storage means 107, the determination processing means 1
At 08, the area ratio of 1 and 0 in the mask is calculated, and the quality of soldering is judged from the area ratio.

以上の動作の中で、光量検出手段を2つ設け、得られる
2つの輝度信号を加算する作用を第6図を用いて説明す
る。
Among the above operations, the operation of providing two light amount detecting means and adding the two obtained brightness signals will be described with reference to FIG.

第6図は、プリント基板上に半田付けされた部品の位置
ずれ等の原因によって生じた半田不良の様子を示す。60
1はプリント基板、602はプリント基板601に半田付けさ
れている部品、603は部品602の電極部、604はランド、6
05は半田付け不良部、606はレーザ照射光、607は反射光
である。第6図(a)に示す様な半田不良状態では、照
射光606の及びはそれぞれ反射光607の′及び′
として異なる方向へ反射する。これを輝度信号として見
ると、第6図(b)のように、片方の光検出素子からの
輝度信号では、明るい部分は明部A608と明部B609であ
り、暗い部分は暗部611であるのに対し、もう一方の光
検出素子からの輝度信号では、明るい部分は明部A608と
明部C(破線部内)610であり、暗い部分は暗部611であ
る。即ち、第6図(a)のような半田不良の場合、不良
の特徴として現われる明部の面積が、光検出手段を2つ
設け、その両輝度信号を加算することにより、より大き
くとらえることができるのである。
FIG. 6 shows a state of solder failure caused by a positional deviation of components soldered on a printed circuit board. 60
1 is a printed circuit board, 602 is a component soldered to the printed circuit board 601, 603 is an electrode part of the component 602, 604 is a land, 6
Reference numeral 05 is a defective soldering portion, 606 is laser irradiation light, and 607 is reflected light. In the defective soldering state as shown in FIG. 6 (a), the irradiation light 606 and the reflected light 607 are ′ and ′, respectively.
As reflected in different directions. Looking at this as a luminance signal, as shown in FIG. 6B, in the luminance signal from one photodetector, the bright portion is the bright portion A608 and the bright portion B609, and the dark portion is the dark portion 611. On the other hand, in the luminance signal from the other photodetector, the bright portion is the bright portion A608 and the bright portion C (inside the broken line portion) 610, and the dark portion is the dark portion 611. That is, in the case of a solder defect as shown in FIG. 6 (a), the area of the bright portion, which appears as a characteristic of the defect, can be grasped larger by providing two photodetecting means and adding both luminance signals. You can do it.

以上の様に本実施例では、光検出手段をレーザ光の走査
面に対称な位置に設け、加算手段で両光検出手段からの
輝度信号を加算することにより、更に半田不良の特徴を
明確にとらえることができるようになり、半田付け部の
良否の判定精度を向上させることできる。
As described above, in the present embodiment, the characteristics of the soldering defect are further clarified by providing the light detecting means at a position symmetrical to the scanning surface of the laser light and adding the luminance signals from both the light detecting means by the adding means. Therefore, the accuracy of determining the quality of the soldered portion can be improved.

なお本実施例では、両光検出手段からの輝度信号を加算
手段で加算した後2値化手段で2値化しているが、両輝
度信号をまずそれぞれ2値化手段により2値化し、その
後両2値化信号を論理OR回路などの合成手段により合成
しても、本実施例と同様の効果を得ることができ、この
2値化手段と両輝度信号の合成の順序は何ら本発明を限
定するものではない。
In this embodiment, the luminance signals from both light detecting means are added by the adding means and then binarized by the binarizing means. However, both luminance signals are first binarized by the binarizing means, and then both of them are binarized. Even if the binarized signal is combined by a combining means such as a logical OR circuit, the same effect as in the present embodiment can be obtained, and the order of combining the binarized signal and both luminance signals does not limit the present invention. Not something to do.

発明の効果 以上述べてきたように本発明の効果としては、輝度信号
を任意の閾値で2値化し、その2値化信号とマスクデー
タによりマスク内における1と0の面積比率を演算し、
その面積比率から半田付けの良否を判定することによ
り、位置ずれに左右されることなく、半田の量をも判定
できるようになり、2つの光量検出手段をレーザ光の走
査面に対称な位置に設け、両光量検出手段から得られる
2つの輝度信号を加え合わせることにより、半田不良の
特徴を更に明確にとらえて判断精度を向上させることが
できるので、検査の自動化や作業効率向上という多大な
効果を得ることができる。
As described above, as an effect of the present invention, the luminance signal is binarized by an arbitrary threshold value, and the area ratio of 1 and 0 in the mask is calculated by the binarized signal and the mask data.
By determining the quality of soldering from the area ratio, the amount of solder can also be determined without being affected by the positional deviation, and the two light amount detecting means are placed at positions symmetrical to the scanning plane of the laser light. By providing the two brightness signals obtained from both light amount detecting means and adding them together, the characteristics of the solder failure can be more clearly grasped and the judgment accuracy can be improved, so that a great effect of automating the inspection and improving work efficiency. Can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1動作原理における実装基板検査装
置のブロック結線図、第2図は同装置による半田付け部
良否判定方法の説明図、第3図は同装置による半田の状
態と0の面積比率の関係を示す図、第4図は本発明の基
本構成例における実装基板検査装置のブロック結線図、
第5図は本発明の一実施例における実装基板検査装置の
ブロック結線図、第6図は位置ずれ等に起因する半田不
良の状態図、第7図は従来の半田付け部検査の累積度数
分布の特性図である。 101……プリント基板、102……部品、103……照明手
段、104……撮像手段、106……2値化手段、107……マ
スク記憶手段、108……判定処理手段、405……レーザ光
源、407……ポリゴンミラー、409……fθレンズ、410
……集光レンズ、411……光検出素子。
FIG. 1 is a block connection diagram of a mounting board inspecting apparatus according to the first operation principle of the present invention, FIG. 2 is an explanatory view of a soldering part quality judgment method by the apparatus, and FIG. FIG. 4 is a block connection diagram of the mounting board inspection apparatus in the basic configuration example of the present invention, FIG.
FIG. 5 is a block connection diagram of a mounting board inspection apparatus according to an embodiment of the present invention, FIG. 6 is a state diagram of a solder defect caused by misalignment, and FIG. 7 is a cumulative frequency distribution of a conventional soldering portion inspection. FIG. 101 ... Printed circuit board, 102 ... Parts, 103 ... Illumination means, 104 ... Imaging means, 106 ... Binarization means, 107 ... Mask storage means, 108 ... Judgment processing means, 405 ... Laser light source , 407 …… Polygon mirror, 409 …… fθ lens, 410
...... Condensing lens, 411 …… Photodetector.

フロントページの続き (72)発明者 津田 幸文 神奈川県川崎市多摩区東三田3丁目10番1 号 松下技研株式会社内 (72)発明者 鳥羽 広門 神奈川県横浜市港北区綱島東4丁目3番1 号 松下通信工業株式会社内 (56)参考文献 特開 昭64−13442(JP,A) 特開 昭59−69728(JP,A)Front page continuation (72) Inventor Yufumi Tsuda 3-10-1, Higashisanda, Tama-ku, Kawasaki, Kanagawa Matsushita Giken Co., Ltd. (72) Hiromon Toba 4-3, Tsunashima-east, Kohoku-ku, Yokohama No. 1 in Matsushita Communication Industrial Co., Ltd. (56) Reference JP-A 64-13442 (JP, A) JP-A 59-69728 (JP, A)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】プリント基板上に配置・半田付けされた部
品を前記プリント基板の法線方向より照明する照明手段
と、前記照明手段で照明することにより前記プリント基
板から反射して得られる散乱光を検出して輝度信号を出
力する2つの光量検出手段と、前記2つの光量検出手段
からの輝度信号を加算する加算手段と、前記加算手段か
らの出力を任意の閾値で2値化する2値化手段と、前記
プリント基板上に設けてある半田付け用のランドの位置
にマスク処理をする予め定めた任意サイズのマスクデー
タを格納するマスク記憶手段と、前記2値化手段からの
2値化信号と前記マスク記憶手段からのマスクデータに
より、マスク内における1と0の面積比率を演算し、面
積比率から半田付けの良否を判定する判定処理手段とを
具備する実装基板検査装置。
1. A lighting unit for illuminating a component arranged and soldered on a printed circuit board from a direction normal to the printed circuit board, and scattered light obtained by being reflected by the printed circuit board by being illuminated by the lighting system. Of the two light amount detecting means for detecting the luminance signal and outputting the luminance signal, an adding means for adding the luminance signals from the two light amount detecting means, and a binary value for binarizing the output from the adding means with an arbitrary threshold value. Conversion means, mask storage means for storing mask data of a predetermined arbitrary size for performing mask processing on the position of the land for soldering provided on the printed circuit board, and binarization from the binarization means. A mounting board comprising a judgment processing means for calculating the area ratio of 1 and 0 in the mask based on the signal and the mask data from the mask storage means, and judging the quality of soldering from the area ratio.査 apparatus.
【請求項2】プリント基板上に配置・半田付けされた部
品を前記プリント基板の法線方向より照明する照明手段
と、前記照明手段で照明することにより前記プリント基
板から反射して得られる散乱光を検出して輝度信号を出
力する2つの光量検出手段と、前記2つの光量検出手段
からの輝度信号を任意の閾値でそれぞれ2値化して2つ
の2値信号を出力する2値化手段と、前記2つの2値信
号を合成する合成手段と、前記プリント基板上に設けて
ある半田付け用のランドの位置にマスク処理をする予め
定めた任意サイズのマスクデータを格納するマスク記憶
手段と、前記合成手段からの信号と前記マスク記憶手段
からのマスクデータにより、マスク内における1と0の
面積比率を演算し、面積比率から半田付けの良否を判定
する判定処理手段とを具備する実装基板検査装置。
2. Illumination means for illuminating a component arranged and soldered on a printed board from a direction normal to the printed board, and scattered light obtained by illuminating with the illumination means and reflected from the printed board. And two light amount detecting means for detecting the luminance signal and outputting a luminance signal, and a binarizing means for binarizing the luminance signals from the two light amount detecting means respectively with arbitrary threshold values and outputting two binary signals. A synthesizing means for synthesizing the two binary signals; a mask storing means for storing mask data of a predetermined arbitrary size for masking at a position of a soldering land provided on the printed circuit board; Judgment processing means for calculating the area ratio of 1 and 0 in the mask based on the signal from the synthesizing means and the mask data from the mask storage means, and judging whether the soldering is good or bad from the area ratio. Comprising a mounting board inspection apparatus.
【請求項3】照明手段はレーザ光源と、前記レーザ光源
からのレーザ光をポリゴンミラーとfθレンズによりプ
リント基板上を走査するレーザ走査手段とを有し、2つ
の光量検出手段は前記レーザ光の走査面に対称な位置に
設けられている請求項1又は2記載の実装基板検査装
置。
3. The illuminating means includes a laser light source, and laser scanning means for scanning the laser light from the laser light source on a printed circuit board by a polygon mirror and an fθ lens. The mounting board inspection apparatus according to claim 1, wherein the mounting board inspection apparatus is provided at a position symmetrical with respect to the scanning surface.
JP1033040A 1989-02-13 1989-02-13 Mounted board inspection device Expired - Lifetime JPH0752158B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1033040A JPH0752158B2 (en) 1989-02-13 1989-02-13 Mounted board inspection device
US07/478,339 US5027418A (en) 1989-02-13 1990-02-12 Electro-optical inspection apparatus for printed-circuit boards with components mounted thereon
DE69018668T DE69018668T2 (en) 1989-02-13 1990-02-13 Electro-optical inspection device for printed circuit boards with components mounted on them.
EP90301491A EP0383532B1 (en) 1989-02-13 1990-02-13 Electro-optical inspection apparatus for printed-circuit boards with components mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1033040A JPH0752158B2 (en) 1989-02-13 1989-02-13 Mounted board inspection device

Publications (2)

Publication Number Publication Date
JPH02212747A JPH02212747A (en) 1990-08-23
JPH0752158B2 true JPH0752158B2 (en) 1995-06-05

Family

ID=12375676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1033040A Expired - Lifetime JPH0752158B2 (en) 1989-02-13 1989-02-13 Mounted board inspection device

Country Status (1)

Country Link
JP (1) JPH0752158B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464761U (en) * 1990-10-17 1992-06-03
JP2783394B2 (en) * 1991-10-01 1998-08-06 日立エンジニアリング株式会社 Apparatus and method for visual inspection of bottle seal
JP3104152B2 (en) * 1994-01-14 2000-10-30 アイ・ピー・アイ株式会社 Soldering condition inspection method and device
JP2007305724A (en) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd Device and method for deciding transfer state of paste
JP2008041758A (en) * 2006-08-02 2008-02-21 Juki Corp Method and apparatus for inspecting transferred state of flux
JP2016070723A (en) * 2014-09-29 2016-05-09 大日本印刷株式会社 Solder inspection equipment and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969728A (en) * 1982-10-14 1984-04-20 Fujitsu Ltd Formation of elliptical beam
JPS6413442A (en) * 1987-07-07 1989-01-18 Toyo Denshi Kk Inspection device for soldered part

Also Published As

Publication number Publication date
JPH02212747A (en) 1990-08-23

Similar Documents

Publication Publication Date Title
US4772125A (en) Apparatus and method for inspecting soldered portions
US5150423A (en) Method of and device for inspecting pattern of printed circuit board
JPH0810196B2 (en) Solder appearance inspection device
US5011960A (en) Wiring pattern detection method and apparatus
JPH0752158B2 (en) Mounted board inspection device
KR100251482B1 (en) Pcb unit examining apparatus and method
JP2519363B2 (en) Wiring pattern defect inspection method on printed circuit board
JPH10246617A (en) Method and apparatus for judgment of flatness
JPS6355445A (en) Appearance inspection system
JP2570508B2 (en) Soldering inspection equipment
JPH10160426A (en) Method and equipment for inspecting object to be inspected
JPS6326510A (en) Inspection device for packaging component
JPH04337404A (en) Position measurement device
JPH06118012A (en) Via-hole inspecting method
JP3232811B2 (en) Inspection method of mounted printed circuit board
JPH03181807A (en) Visual apparatus
JP2818347B2 (en) Appearance inspection device
JPH02278105A (en) Inspecting apparatus for soldering
JPH0652244B2 (en) Through-hole filling state inspection method
KR0150623B1 (en) Testing method for soldering part
JPH02212748A (en) Packaged circuit board inspecting device
JPH10170224A (en) Visual checking method for soldering joint and its device
JPH0450642A (en) Inspecting apparatus for surface condition of object body
JP2000205837A (en) Inspection device and method for printing machine of cream solder and printing machine with its inspection device
JPH0783631A (en) Inspection method and apparatus of connection condition

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 14