JPH02212747A - Packaged circuit board inspector - Google Patents

Packaged circuit board inspector

Info

Publication number
JPH02212747A
JPH02212747A JP3304089A JP3304089A JPH02212747A JP H02212747 A JPH02212747 A JP H02212747A JP 3304089 A JP3304089 A JP 3304089A JP 3304089 A JP3304089 A JP 3304089A JP H02212747 A JPH02212747 A JP H02212747A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
mask
soldering
area ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3304089A
Other languages
Japanese (ja)
Other versions
JPH0752158B2 (en
Inventor
Kazutoshi Iketani
池谷 和俊
Yuji Maruyama
祐二 丸山
Kunio Sannomiya
三宮 邦夫
Yukifumi Tsuda
津田 幸文
Hirokado Toba
鳥羽 広門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1033040A priority Critical patent/JPH0752158B2/en
Priority to US07/478,339 priority patent/US5027418A/en
Priority to DE69018668T priority patent/DE69018668T2/en
Priority to EP90301491A priority patent/EP0383532B1/en
Publication of JPH02212747A publication Critical patent/JPH02212747A/en
Publication of JPH0752158B2 publication Critical patent/JPH0752158B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE:To enable judgment of an amount of solder without being affected by a positional deviation by a method wherein a circuit board lighted from a direction of a normal of a printed circuit board is photographed from the same normal direction and an area ratio of 1 and 0 is computed within a mask with the binary coding of a brightness signal obtained to judge the propriety of a soldering from the ratio. CONSTITUTION:A printed circuit board 101 with parts 102 mounted is lighted from a direction of normal of the board 101 by a lighting means 103 such as ring lighting and photographed from the same normal direction using a camera means 104 such as CCD camera to obtain a brightness signal 105. Then, this signal is inputted into a binary coding means 10 and compared with a desired threshold to output a binary coded signal 114. A judgment processing means 108 receives an input of a mask data in a desired size predetermined for a mask processing at a position of a land for soldering on the board from a mask memory means 107. Thus, an area ratio of 1 and 0 within a mask is computed using the data and the binary coded signal 114 thereby judging the propriety of soldering from the ratio.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、部品を実装し、たプリント基板上の十m付け
の実装不良を検査する実装基板検査装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a mounted board inspection apparatus for inspecting mounting defects on a printed circuit board on which components are mounted.

従来の技術 従来、プリント基板」−に半田付けされた半田部の検査
は、人間による目視検査に頼っていた。ところが、製品
の小型化や軽量化が進むに連れ、プリント基板上の部品
の小型化や高密度実装化もより一層進んできている。こ
のような状況の中で、人間による目視検査が困難杏なっ
てきており、検査の自動化が強く望まれてきでいる。
BACKGROUND OF THE INVENTION Conventionally, inspection of soldered parts on printed circuit boards has relied on human visual inspection. However, as products become smaller and lighter, components on printed circuit boards are also becoming smaller and more densely packaged. Under these circumstances, visual inspection by humans is becoming increasingly difficult, and there is a strong desire for automation of inspection.

その一方法とし7て特願昭63−45206号には、二
次元のカメラで輝度データを用い、輝度の累積度数分布
から半田部の良否判定を行うことを提案L5でいる。
As one method, Japanese Patent Application No. 63-45206 proposes L5 to use luminance data with a two-dimensional camera and to judge the quality of the solder portion from the cumulative frequency distribution of luminance.

第7図に、半田部に対し斜め上刃より照明i、+’ A
7場合の半[]1の良品と不良品の累積度数分布に示L
1横軸に輝度の階級を、縦軸に輝度の累積1u数を表し
ている。良品の半田部は、輝j浪の高い部分が多いだめ
に長部分の累積度数分布701のような分布特性を示す
。不良の1″′、■1部(・7j、輝iの暗l/′1部
分が多いために不良部分の累積度数分布702のような
分布特性を示す。第7シjに示すように、良品と不良品
の分布特性が異なるり、二めに1.ズ別ができるという
ものである。
In Fig. 7, illumination i, +' A is applied to the solder part from the diagonal upper blade.
L shown in the cumulative frequency distribution of good and defective products for half [ ] 1 in case 7
1 The horizontal axis represents the brightness class, and the vertical axis represents the cumulative number of brightness 1u. A good solder part has many parts with high brightness waves, so it exhibits a distribution characteristic like the cumulative frequency distribution 701 of long parts. Since there are many defective 1"', ■1 parts (・7j, dark l/'1 parts of bright i, the defective part exhibits a distribution characteristic such as the cumulative frequency distribution 702. As shown in the 7th shj, The distribution characteristics of non-defective products and defective products are different, and secondly, they can be classified by size.

発明が解決しようとする課題 し7かし、従来例で示した検査方法では、部品の位置ず
れや半田の量等によって累積度数分布のカーブが異なり
、十分に信頼性のある判定ができない。捷/こ、最適な
照明条イ!1トでないと良否の4゛、?性の差がでにく
いという課題がある。さらに、プリント基板上の位置に
よる照明むらや照明条イ!1を最適化するために微小面
積で分割して撮像(,5なければならないという課題も
ある。
Problem to be Solved by the Invention 7 However, in the inspection method shown in the conventional example, the curve of the cumulative frequency distribution varies depending on the positional deviation of the component, the amount of solder, etc., and therefore it is not possible to make a sufficiently reliable determination. The best lighting! If it's not 1, it's 4゛, good or bad? The problem is that it is difficult to distinguish between genders. Furthermore, lighting unevenness and lighting streaks due to the position on the printed circuit board! There is also the issue that in order to optimize the size of 1, it is necessary to divide the image into small areas (.5).

本発明は、部品の位置ずれや半田の量に左右上5 へ−
・ れることなく、第1の目的は輝度信号を任意の閾値で2
値化し、ランド上に設定したマスク内において1とOの
面積比率により良否判定するものである。
The present invention can be applied to the left and right top 5 to prevent misalignment of components and amount of solder.
・The first purpose is to divide the luminance signal into 2
It is converted into a value and judged as good or bad based on the area ratio of 1 and O within a mask set on the land.

第2の目的は、輝度(2号を得る手段として、レーザ光
を用いてポリゴンミラー吉fθレンズでプリント基板を
走査1−1搬送手段で搬送することによりプリント基板
の二次元輝度データを得るように[5,だものである。
The second purpose is to obtain two-dimensional brightness data of the printed circuit board by scanning the printed circuit board with a scanning 1-1 conveyance means using a laser beam using a polygon mirror and an fθ lens as a means of obtaining brightness (No. 2). ni [5, it's a thing.

才だ第3の目的は、1対の光量検+1+手段から得られ
る輝度信号を加算することにより半田付は不良の特徴を
更に明確にとらえ、判定精度の向上を図るものである。
The third purpose is to further clearly identify the characteristics of soldering defects by adding the luminance signals obtained from a pair of light quantity detection means +1+ means, thereby improving the determination accuracy.

第4の目的は、半FB sを2個所有する部品について
は、ペアの合算での1とOの面積比率を演算することに
より良否判定するものである。
The fourth purpose is to determine the quality of a component that has two half-FBs by calculating the area ratio of 1 and O in the sum of the pairs.

課題を解決するjv−めの手段 上記目的を達成するために、本発明の技術的解決手段は
、第1に、プリント基板の法線方向より照明する照明手
段と、前記プリント基板をその法線711向、t、0心
(φ像干る撮像1段1と、萌1.“1渭最f“ぐ丁段乃
・6、−2 らの輝度信号を任意の閾値で2値化する2値化手段、■
−、ランドの位置にマスク処理をする予め定めた任意サ
イズのマスクデータを格納するマスク記憶手段と、前記
2値化手段からの2値化伯号と前記マスク記憶手段から
のマスクデータにより、マスク内におけるl(!:Oの
面積比率を演算し、面積比率から半田付けの良否を判定
処理手段とから構成したものである。
JV-Meaning for Solving the Problems In order to achieve the above object, the technical solution of the present invention firstly provides illumination means for illuminating the printed circuit board from the normal direction; 711 direction, t, 0 center (φ image drying imaging 1 stage 1 and moe 1. "1 渭most f"uguding stage no. 6, -2 Binarize the luminance signal from 6, -2 with an arbitrary threshold value 2 Valorization means,■
- a mask storage means for storing mask data of a predetermined arbitrary size for performing mask processing on the land position; It is composed of a processing means that calculates the area ratio of l(!:O in the area) and determines the quality of soldering from the area ratio.

第2は、第1の輝度イハ号を得る別の手段として、プリ
ント基板を搬送する搬送手段と、レーザ光源からのレー
ザ光をポリゴンミラーとfθ レンズにより前記プリン
ト基板上を走査するレーザ光走査手段と、前記レーザ光
の走査により前記プリント基板上から反射して得られる
散乱光を、的記fθレンズとポリゴンミラーを介して反
射させ、更に集光レンズで光検出素子に集光し輝度信号
を出力する光量検出手段とから構成したものである。
Second, as another means for obtaining the first brightness I, there is a transport means for transporting the printed circuit board, and a laser beam scanning means for scanning the printed circuit board with laser light from a laser light source using a polygon mirror and an fθ lens. Then, the scattered light obtained by being reflected from the printed circuit board by scanning the laser beam is reflected through an fθ lens and a polygon mirror, and further focused on a photodetecting element by a condensing lens to generate a luminance signal. It is composed of output light amount detection means.

第3は、第2の構成において、2つの光量検出手段をレ
ーザ光の走査面に対称な位置に設け、そIトぞ゛れの光
計検出手段づ・ら得らカイ、がjLlす(1、l、;、
 、5−ぞ7 ベージ れぞれ2値化手段によ!l12値化した後、両方の2値
化信号を合成手段により合成するか、もしくはそれぞれ
の輝度信号を加算手段により加算した後、2値化手段に
より2値化信号を得る構成にしたものである。
Thirdly, in the second configuration, the two light quantity detection means are provided at symmetrical positions on the scanning plane of the laser beam, and the difference obtained from each of the light meter detection means is ( 1, l, ;,
, 5-zo7 each by binarization means! After binary conversion, both binarized signals are combined by a synthesizing means, or after each luminance signal is added by an adding means, a binary signal is obtained by a binarization means. .

第4は、第1、第2もしくは第3の構成に加え、半田の
良否の判定を行う判定処理手段において、半田付けする
個所が2個所ある部品については、両方のマスク内の1
とOの面積をそれぞれ加算し、ベアでひとつの面積比率
を演算することによシ半田付けの良否を判定する判定処
理手段とする構成にしたものである。
Fourthly, in addition to the first, second, or third configuration, in the determination processing means that determines whether the solder is good or bad, if there are two parts to be soldered, one
By adding the areas of and O, respectively, and calculating one area ratio on a bare basis, the determination processing means is configured to determine the quality of the soldering.

作    用 本発明は上記構成により、第1にプリント基板の法線方
向より照明されたプリント基板を同じ法線方向より撮像
し、その撮像手段からの輝度信号を2値化し、その2値
化信号からマスク内において1とOの面積比率を演算し
、面積比率によシ半田付けの良否を判定するものである
。第2に、輝度信号を得る手段として、レーザ光をプリ
ント基板上に照射し、その散乱反射光をポリゴンミラー
とfθレンズで反射させ、更に集光レンズで光検出素子
に集光し輝度信号を出力するものである。
According to the above configuration, the present invention first images a printed circuit board illuminated from the normal direction of the printed circuit board from the same normal direction, binarizes the luminance signal from the imaging means, and converts the luminance signal into a binary signal. The area ratio of 1 and O in the mask is calculated from the above, and the quality of the soldering is determined based on the area ratio. Second, as a means of obtaining a luminance signal, a laser beam is irradiated onto a printed circuit board, the scattered reflected light is reflected by a polygon mirror and an fθ lens, and then the light is focused on a photodetector element by a condenser lens to obtain a luminance signal. This is what is output.

第3に、2つの光量検出手段をレーザ光の走査面に対称
な位置に設け、それぞれの光量検出手段から得られる輝
度信号を合成手段もしくは加算手段によシ総合して2値
化信号を得ることにより、半田不良の特徴を更に明確に
とらえるものである。
Thirdly, two light amount detection means are provided at symmetrical positions with respect to the scanning plane of the laser beam, and the luminance signals obtained from each light amount detection means are combined by a combining means or addition means to obtain a binarized signal. This allows us to more clearly understand the characteristics of solder defects.

また第4に、両端に半田付けするような部品においては
、判定処理手段においてペアで合わせた半田付は部の2
値化信号の1とOの面積比により評価することで、位置
ずれのある部品の半田付は部の良否をも総合的に判定す
ることができる。
Fourthly, for parts that are soldered at both ends, the determination processing means determines whether the parts are soldered in pairs.
By evaluating based on the area ratio of 1 and 0 of the value signal, it is possible to comprehensively judge the quality of soldering of parts with misalignment.

実施例 以下、第1図を参照しながら本発明の第1の実施例につ
いて説明する。
EXAMPLE A first example of the present invention will be described below with reference to FIG.

第1図は、本発明の実装基板検査装置の第1の実施例を
示すブロック図である。第1図において、101はプリ
ント基板、102はプリント基板101上に実装された
部品、103はプリント基板101を照9 ページ 明する照明手段、104はプリント基板101を撮像す
るCCDカメラ等の撮像手段である。106は撮像手段
104からの輝度信号105を2値化する2値化手段、
107はマスク処理するためのマスクを予め格納するマ
スク記憶手段である。108は半田付けの良否を判定す
る判定処理手段であり、各構成要素は以下のとおりであ
る。109はマスク内の全面積を計算する全カウンタ、
110は2値化信号のうちマスク内の0の面積を計算す
るOカウンタ、111はマスク内における1と0の面積
比率を計算する割算器、112は半田付けの良否を判定
するための閾値を格納する閾値記憶手段、113は割算
器111の結果と閾値記憶手段112からの閾値とを比
較する比較器、114は2値化信号である。
FIG. 1 is a block diagram showing a first embodiment of a mounted board inspection apparatus of the present invention. In FIG. 1, 101 is a printed circuit board, 102 is a component mounted on the printed circuit board 101, 103 is an illumination means for illuminating the printed circuit board 101, and 104 is an imaging means such as a CCD camera for taking an image of the printed circuit board 101. It is. 106 is a binarization means for binarizing the luminance signal 105 from the imaging means 104;
Reference numeral 107 denotes a mask storage means for storing in advance a mask for mask processing. Reference numeral 108 denotes a determination processing means for determining the quality of soldering, and each component is as follows. 109 is a total counter that calculates the total area within the mask;
110 is an O counter that calculates the area of 0 in the mask in the binary signal, 111 is a divider that calculates the area ratio of 1 and 0 in the mask, and 112 is a threshold for determining the quality of soldering. 113 is a comparator that compares the result of the divider 111 with the threshold value from the threshold storage means 112. 114 is a binary signal.

以下その動作を説明する。The operation will be explained below.

部品102が実装されているプリント基板101を、リ
ング照明などの照明手段103でプリント基板]01の
法線方向より照明し、CCDカメラ等の撮像手段で同じ
くプリント基板101の法線方向より撮像し、輝度信号
】05を得る。輝度信号105を、210 ベージ 値化手段106で任意の閾値で比較し2値化信号114
を出力する。判定処理手段108では、プリント基板1
01上に設けてある半田付は用のランドの位置にマスク
処理をするために予め定めた任意サイズのマスクデータ
をマスク記憶手段107より入力し、そのマスクデータ
と2値化手段106からの2値化信号114を用いて、
マスク内における1と0の面積比率を演算し、その面積
比率から半田付けの良否を判定する。即ち、マスク記憶
手段107からのマスクデータに従い、マスク内の2値
化信号のみを全カウンタ109で全数カウントし、また
0カウンタ110ではマスク内の2値化信号のうち0の
信号の時のみカウントしている。割算器111では全カ
ウンタ109の出力と0カウンタ110の出力の比率を
計算し、比較器1]3では割算器111からの面積比率
値と半田部の良否判定用閾値を格納しである閾値記憶手
段112からの値とを比較し、半田付は部の良否を判定
するものである。
A printed circuit board 101 on which a component 102 is mounted is illuminated from the normal direction of the printed circuit board 101 using an illumination means 103 such as a ring illumination, and an image is taken from the normal direction of the printed circuit board 101 using an imaging means such as a CCD camera. , luminance signal ]05 is obtained. The luminance signal 105 is compared with an arbitrary threshold value by the base value conversion means 106 and converted into a binary signal 114.
Output. In the determination processing means 108, the printed circuit board 1
In order to mask the position of the soldering land provided on 01, predetermined mask data of an arbitrary size is inputted from the mask storage means 107, and the mask data and the two from the binarization means 106 are input. Using the value signal 114,
The area ratio of 1 and 0 in the mask is calculated, and the quality of soldering is determined from the area ratio. That is, according to the mask data from the mask storage means 107, the total counter 109 counts all the binary signals in the mask, and the 0 counter 110 counts only when the binary signals in the mask are 0 signals. are doing. The divider 111 calculates the ratio between the output of the total counter 109 and the output of the 0 counter 110, and the comparator 1]3 stores the area ratio value from the divider 111 and the threshold for determining the quality of the solder part. The value from the threshold storage means 112 is compared to determine whether the soldering part is good or bad.

この半田付は部の良否判定方法について第2図及び第3
図を用いて更に詳しく説明する。
This soldering is shown in Figures 2 and 3 regarding how to judge the quality of the part.
This will be explained in more detail using figures.

11 ベー− 第2図(,1)、(1))はプリント基板201上に部
品202を半Llけし/こ側面及び平面の様子を示し5
ている。プリント基板201上に、リング照明などの尤
による照明手段により照射された照射光203(■、(
■、 ■)は、部品202−1−や半田面からの反射光
20.1となってプリント基板201の法線j)向(同
図では一ヒカ向)に設置し7であるCCDカメラの光電
変換素子に集光さハ、輝度信号に変換される。
11 Figure 2 (,1), (1)) shows the side and plane views of the component 202 on the printed circuit board 201.
ing. Irradiation light 203 (■, (
■, ■) is the reflected light 20.1 from the component 202-1- and the solder surface, which is reflected from the CCD camera 7 installed in the direction of the normal line j) of the printed circuit board 201 (in the same figure, one direction). The light is focused on a photoelectric conversion element and converted into a luminance signal.

特に半田部2()5や電極部206は、鏡面を形成し7
ており正反射する特徴がある。第2図(a)において、
照射′N′、203(■、■、 ■)がそ、flぞれラ
ンド207上、電極部206上、および半田フィレット
205上に照射され、それぞれの反射光204(■′。
In particular, the solder portion 2 () 5 and the electrode portion 206 form a mirror surface 7.
It has the characteristic of specular reflection. In Figure 2(a),
Irradiation 'N', 203 (■, ■, ■) is irradiated onto the land 207, the electrode portion 206, and the solder fillet 205, respectively, and the reflected light 204 (■') is irradiated onto the land 207, the electrode portion 206, and the solder fillet 205, respectively.

■′、 ■′)が反射される。この時、平面である電極
部206や一テンド207の一部では、反射光204の
■笈び■籐:尤電変換素子側に反射され輝度レベルとし
て高い輝度信号に変換される。平面でない半田フイシン
)205上に照射された照射光203■は、半[1リイ
レノ) 2(15で正反射され反射光204の■′とし
て光電変換素子側には戻ってこない特徴が(F’する。
■′, ■′) are reflected. At this time, the reflected light 204 is reflected by a portion of the planar electrode portion 206 and one tendon 207 toward the electric conversion element and is converted into a brightness signal with a high brightness level. The irradiated light 203■ irradiated onto the solder fiber (which is not a flat surface) 205 is specularly reflected by the semi-[1 riireno) 2 (15, and has the characteristic that it does not return to the photoelectric conversion element side as the reflected light 204 (■') (F' do.

これを輝度信号として見ると、第2図(I))のように
平面である電極部206やランド207の−11;は明
るく明部208となり、半田フイシンb 205のよう
にm度のついだ部分は暗く暗部209となる5、このよ
うな落射照明1ミでの半[11付は部1M辺の輝度信号
の特徴に対し、第2図(1))で示1y 7A−様f、
) −7スクA210 (破線表示)をランド207十
任意サイズで設定する。このマスクA210内で、任意
の輝度レベルで輝度信号を2値化して生成さf′Vる:
2 (iji化信号の1(明部209)と0(暗部21
0)を比較して、半田付は部の良否を判定するものであ
る。
If we look at this as a luminance signal, -11; of the electrode part 206 and land 207, which are flat as shown in Fig. 2 (I), becomes a bright bright part 208, and the area of -11; The area is dark and becomes a dark area 2095, and when such epi-illumination is 1mm, the characteristics of the luminance signal on the side 1M are as shown in Figure 2 (1)).
) -7Sk A210 (displayed by broken line) is set to any size of land 2070. Within this mask A210, the luminance signal is binarized and generated at an arbitrary luminance level f'V:
2 (1 (bright part 209) and 0 (dark part 21) of the iji conversion signal
0) to determine the quality of the soldering parts.

例えば第3図に示すように、2値化化号の0(暗部)の
マスク内全体に対する面積比で#!田例は部の良否を判
定する場合、閾値A 301より暗部の面積比が大きい
か小さいかで大別できる。即ち、半田なしくa) 30
2や半田不足(++) 303の場合+(j、゛1′−
田フィレノトの形成が少ないグこめ、マスク内の暗部の
面積比は小さくなる。まIL良品(C) 304に対し
異常に暗部の面積比が大きくなり過きるような13 、 半田過多(d) 305の場合をも判定する時は、閾値
B506を設けることにより良品と区別する事ができる
For example, as shown in Figure 3, the area ratio of 0 (dark area) of the binarization code to the entire mask is #! When determining the quality of a part, it can be roughly classified depending on whether the area ratio of the dark part is larger or smaller than the threshold value A 301. That is, without soldering a) 30
2 or insufficient solder (++) In the case of 303 + (j, ゛1'-
When there is less formation of fillets, the area ratio of the dark area within the mask becomes smaller. Also, when determining the cases of 13 and excessive solder (d) 305, where the area ratio of the dark part is abnormally large compared to the IL good product (C) 304, a threshold value B506 is set to distinguish it from a good product. Can be done.

以上の様に本実施例においては、半田付は部の光の反射
の特徴を的確(Cとらえる照明手段、撮像手段、マスク
及び半田付は部の輝度信号を2値化し、その面積比から
生田付部の良否を判定する2値化及び判定処理手段によ
り、微妙な照明条件の設定の必要もなく、また半田付け
されるランド上に一アスクを設定り5、その−7スク内
の2値化信号の相対的な面積比を比較しているため、半
田の量や形状・部品の大きさ等(パC左右されることが
ないため、非常に信頼性のある判定を行うことができる
As described above, in this embodiment, the illumination means, the imaging means, the mask, and the soldering means that accurately captures the characteristics of light reflection of the part (C) binarize the luminance signal of the part, and from the area ratio, By using the binarization and judgment processing means to judge the quality of the attached part, there is no need to set delicate lighting conditions, and one ask is set on the land to be soldered, and the two values within the -7 ask are set on the land to be soldered. Since the relative area ratio of the solder signals is compared, it is not affected by the amount of solder, the shape, the size of the part, etc., so a very reliable determination can be made.

次に、第・1図を用いて本発明の第2の実施例について
説明する。
Next, a second embodiment of the present invention will be described using FIG. 1.

第4図は、本発明の実装基板検査装置の第2の実施例を
示すブロック図である。本実施例では、第1の実施例に
おいで輝度信号を得るだめの照明手段及び撮像手段のか
わりにレーザ光をIlf]いた別の干3段を用いており
、第1の実施例と同様の輝度1・1 、 信号が得られるものである。
FIG. 4 is a block diagram showing a second embodiment of the mounted board inspection apparatus of the present invention. In this embodiment, in place of the illumination means and imaging means used to obtain the luminance signal in the first embodiment, another three stages using a laser beam are used, and the same as in the first embodiment is used. A signal with a brightness of 1.1 can be obtained.

第4図において、401はプリント基板、=1.02け
プリント基板40上に実装されている部品、7103は
プリント基板401を移動させる搬送手段、404はそ
の移動方向を示す矢印である。レーザ光走査手段として
、405はレーザ光(原、406はレーf光源405か
らのレーザ光、407はポリゴンミラ=408はレーザ
光406をポリゴンミラー407に導くだめの鏡、40
9はfθレンズである。また光量検出手段として、41
0は集光レンズ、41]け光検出素子である。なお、1
05は光検出素子411からの輝度信号、106は2値
化手段、107はマスク記憶手段、108は判定処理手
段であり、これらは本発明の第1の実施例と同一である
ため同一番号を付して詳細な説明は省略する。
In FIG. 4, 401 is a printed circuit board, 1.02 parts are mounted on the printed circuit board 40, 7103 is a transport means for moving the printed circuit board 401, and 404 is an arrow indicating the direction of movement thereof. As a laser beam scanning means, 405 is a laser beam (original), 406 is a laser beam from a laser f light source 405, 407 is a polygon mirror, 408 is a mirror that guides the laser beam 406 to a polygon mirror 407, 40
9 is an fθ lens. In addition, as a light amount detection means, 41
0 is a condenser lens, and 41 is a light detection element. In addition, 1
05 is a luminance signal from the photodetector element 411, 106 is a binarization means, 107 is a mask storage means, and 108 is a determination processing means. These are the same as those in the first embodiment of the present invention, so the same numbers are used. A detailed explanation will be omitted.

以上その動作を説明する。The operation will be explained above.

部品402が実装されているプリント基板4月を搬送手
段403により矢印404の方向に移動させつつ、レー
ザ光源405からのけザ源406に対して3つの鏡10
8を用いて、回転しているポリゴンミラ156−ン ー407に導き、ポリゴンミラー407とfθ レンズ
409によりレーザ光406をプリント基板401上に
垂直に照射する。これにより、プリント基板401上に
レーザ光406を2次元的に全面走査することになる。
While moving the printed circuit board on which the component 402 is mounted in the direction of the arrow 404 by the transport means 403, the three mirrors 10 are moved against the laser source 406 from the laser light source 405.
8 is used to guide the laser beam 406 to the rotating polygon mirror 156-407, and the polygon mirror 407 and fθ lens 409 irradiate the laser beam 406 vertically onto the printed circuit board 401. This causes the laser beam 406 to scan the entire surface of the printed circuit board 401 two-dimensionally.

レーザ光406の走査によりプリント基板401上から
反射してくる散乱光を、fθレンズ409とポリゴンミ
ラー407を介して、更に集光レンズ410全通して光
電変換素子である光検出素子41]K集光し、輝度信号
105を出力する。
Scattered light reflected from the printed circuit board 401 by the scanning of the laser beam 406 is passed through an fθ lens 409 and a polygon mirror 407, and further through a condenser lens 410 to a photodetector element 41 which is a photoelectric conversion element. It emits light and outputs a luminance signal 105.

これ以後の動作は第1の実施例と同一であるので簡単に
説明するが、輝度信号105を2値化手段1.06で2
値化し、その2値化信号とマスク記憶手段107からの
マスクデータを用いて、判定処理手段108ではマスク
内における1と0の面積比率を演算し、その面積比率か
ら半田付けの良否を判定する。
The subsequent operation is the same as that of the first embodiment, so it will be briefly explained.
Using the binary signal and the mask data from the mask storage means 107, the determination processing means 108 calculates the area ratio of 1 and 0 in the mask, and determines whether the soldering is good or bad based on the area ratio. .

以上の様に本実施例では、レーザ光とポリゴンミラー 
fθレンズ、集光レンズ及び光検出素子を用いることに
より第1の実施例とは別手段でプリント基板の同様な輝
度信号を得ることができ、プリント基板に対して垂直に
レーザ光を照射することにより、プリント基板上の位置
による照明むらの悪影響を除去することができる。また
、ポリゴンミラーの回転数、レーザ光のスポット径及び
搬送手段の移動速度を選択することにより、CCDカメ
ラ等を用いた場合に比べて、非常に簡単にプリント基板
上の輝度信号の分解能を上げることが可能で、より精度
の高い半田付部の検査をすることができる。
As described above, in this example, laser light and polygon mirror
By using an fθ lens, a condensing lens, and a photodetection element, it is possible to obtain a similar brightness signal of the printed circuit board by means different from the first embodiment, and the laser beam can be irradiated perpendicularly to the printed circuit board. This makes it possible to eliminate the adverse effects of uneven illumination due to the position on the printed circuit board. In addition, by selecting the rotation speed of the polygon mirror, the spot diameter of the laser beam, and the moving speed of the conveyance means, the resolution of the luminance signal on the printed circuit board can be increased much more easily than when using a CCD camera, etc. This makes it possible to inspect soldered parts with higher accuracy.

以下第5図を参照しながら本発明の第3の実施例につい
て説明する。
A third embodiment of the present invention will be described below with reference to FIG.

第5図は本発明の実装基板検査装置の第3の実施例を示
すブロック図である。第5図において、レーザ光の走査
面に対称な位置に更にひとつずつ、光量検出手段である
集光レンズ501及び光検出素子502を設け、加算手
段504により、これらの2つの光検出素子からの輝度
信号(1o5及び5o3)を加算し、2値化手段106
へ出力している以外は、本発明の実装基板検査装置の第
2の実施例に示す17 ページ 第4図と同一の構成であるため、第4図と同一の番号を
付して説明は省略する。
FIG. 5 is a block diagram showing a third embodiment of the mounted board inspection apparatus of the present invention. In FIG. 5, a condenser lens 501 and a photodetector element 502, which are light amount detection means, are further provided at positions symmetrical to the scanning plane of the laser beam, and an adding means 504 calculates the amount of light from these two photodetection elements. The luminance signals (1o5 and 5o3) are added and the binarization means 106
Since the configuration is the same as that in Figure 4 on page 17 shown in the second embodiment of the mounted board inspection device of the present invention, the same numbers as in Figure 4 are given and explanations are omitted. do.

以下その動作を説明する。The operation will be explained below.

第2の実施例と同様に、部品402が実装されたプリン
ト基板401を搬送手段403によシ移動させつつ、レ
ーザ光406をポリゴンミラー407に導きfθ レン
ズ409を通してプリント基板401上に垂直に照射す
る。
As in the second embodiment, while the printed circuit board 401 on which the component 402 is mounted is moved by the transport means 403, the laser beam 406 is guided to the polygon mirror 407 and irradiated vertically onto the printed circuit board 401 through the fθ lens 409. do.

レーザ光406の走査によりプリント基板4旧上から反
射してくる散乱光を、 fθレンズ409とポリゴンミ
ラー407を介して、レーザ光の走査面に対称な位置に
設けた集光レンズ410 、501及び光検出素子4]
、1 、502へ導いている。そして光検出素子411
. 、502からは輝度信号105 、503が出力さ
れ、加算手段504て両輝度信号は加算され、その後2
値化手段106で2値化される。その2値化信号とマス
ク記憶手段107からのマスクデータを用いて、判定処
理手段108ではマスク内における1とOの面積比率を
演算し、その面積比率から半田(=1けの良否を判定す
る。
Scattered light reflected from the top of the printed circuit board 4 by the scanning of the laser beam 406 is collected via an fθ lens 409 and a polygon mirror 407 through condenser lenses 410, 501, and Photodetection element 4]
, 1 , leading to 502. and photodetector element 411
.. , 502 output luminance signals 105 and 503, and adding means 504 adds the two luminance signals, and then 2
It is binarized by the digitization means 106. Using the binary signal and the mask data from the mask storage means 107, the determination processing means 108 calculates the area ratio of 1 and O in the mask, and determines the quality of the solder (=1 digit) from the area ratio. .

18 ページ 以上の動作の中で、光量検出手段を2つ設け、得られる
2つの輝度信号を加算する作用を第6図を用いて説明す
る。
In the operations described in more than 18 pages, the operation of providing two light quantity detection means and adding the two obtained luminance signals will be explained using FIG.

第6図は、プリント基板上に半田付けされた部品の位置
ずれ等の原因によって生じた半田不良の様子を示す。6
01はプリント基板、602はプリント基板601に半
田付けされている部品、603は部品602の電極部、
604はランド、605は半田付は不良部、606はレ
ーザ照射光、607は反射光である。第6図(a)に示
す様な半田不良状態では、照射光606の■及び■はそ
れぞれ反射光607の■′及び■′として異なる方向へ
反射する。これを輝度信号として見ると、第6図(b)
のように、片方の光検出素子からの輝度信号では、明る
い部分は明部A608と明部B609であシ、暗い部分
は暗部61]であるのに対し、もう一方の光検出素子か
らの輝度信号では、明るい部分は明部A608と明部C
(破線部内)610であり、暗い部分は暗部61】であ
る。即ち、第6図(a)のような半田不良の場合、不良
の特徴として現われる明部の面積が、光検出19 K−
FIG. 6 shows a soldering failure caused by misalignment of components soldered on a printed circuit board. 6
01 is a printed circuit board, 602 is a component soldered to the printed circuit board 601, 603 is an electrode part of the component 602,
604 is a land, 605 is a defective soldered portion, 606 is laser irradiation light, and 607 is reflected light. In a defective soldering state as shown in FIG. 6(a), the irradiated light beams 606 (■) and (2) are reflected in different directions as reflected light beams 607 (■' and ■'), respectively. Looking at this as a luminance signal, Fig. 6(b)
As shown in FIG. In the signal, the bright parts are bright part A608 and bright part C
(within the broken line) 610, and the dark part is the dark part 61]. That is, in the case of a solder defect as shown in FIG. 6(a), the area of the bright part that appears as a characteristic of the defect is
.

手段を2つ設け、その両輝度信号を加算することにより
、より大きくとらえることができるのである。
By providing two means and adding both luminance signals, a larger image can be obtained.

以」−の様に本実施例では、光検出手段をレーザ光の走
査面に対称な位置に設け、加算手段で両光検出手段から
の輝度信号を加算することにより、更に半田不良の特徴
を明確にとらえることができるようになり、半田付は部
の良否の判定精度を向上させることができる。
As described below, in this embodiment, the light detection means is provided at a position symmetrical to the scanning plane of the laser beam, and the addition means adds the luminance signals from both light detection means, thereby further identifying the characteristics of solder defects. This allows for a clearer understanding of the soldering process and improves the accuracy of determining whether the soldering part is good or bad.

なお本実施例では、両光検出手段からの輝度信号を加算
手段で加算し、た後2値化手段で2値化しているが、両
輝度信号をまずそれぞれ2値化手段により2値化U2、
その後置2値化信号を論理OR。
In this embodiment, the luminance signals from both light detection means are added by the addition means and then binarized by the binarization means. ,
Logically OR the post-binarized signal.

回路などの合成手段により合成しても、本実施例と同様
の効果を得ることができ、この2値化手段表両輝度伯号
の合成の順序は何ら本発明を限定するものではない。
Even if the combination is performed using a combination means such as a circuit, the same effect as that of this embodiment can be obtained, and the order of combination of the two luminance numbers in the binarization means table does not limit the present invention in any way.

次に、本発明の実装基板検査装置の第・1の実施例を、
本発明の第1の実施例で用いた第2図(b)を用いて説
明する。同図では部品が半田イ」けされだ位置(4両ラ
ンド207のほぼ中央であるが、部品の位置ずれ等によ
って生ずる半田不良は右側あるいは左側だけの明部と暗
部の[h1積比だけては判定が微妙になり、不良として
検出い((< < 7(、ることかある。
Next, the first embodiment of the mounted board inspection device of the present invention is as follows.
This will be explained using FIG. 2(b) used in the first embodiment of the present invention. In the same figure, the part is exposed to the solder (approximately in the center of the four-car land 207), but soldering defects caused by misalignment of the part, etc. can be seen only in the bright and dark areas on the right or left side. The judgment becomes delicate, and it is detected as a defect ((<< 7(, sometimes.

よって、判定処理手段108においてマスクA2o)と
マスクB211の両刀の]9]部と暗部をそノ1ぞれ加
算手段(図示せず)により加算し、ベアでひとつの面積
比率を演算して総合的に比較することにより判定精度が
向上でき、位(6ずれ等に対(7ても許容範囲が広く設
定できる。
Therefore, in the determination processing means 108, the [9] part and the dark part of both the mask A2o) and the mask B211 are added by an adding means (not shown), and one area ratio is calculated in the bare area, and the total is calculated. Judgment accuracy can be improved by making a comparison, and a wider allowable range can be set for a position (6 deviation, etc.) versus (7).

発明の効果 以上述べてきたように本発明の効果としては、輝度信号
を任意の閾値で2値化し、その2値化信号とマスクデー
タによりマスク内における]と0の面積比率を演算し、
その面積比率から半a1イiけの良否を判定することに
より、位置ずれに左右されることなく、半田の量をも判
定できるようになり、検査の自動化や作業効率向上とい
う多大な効果を得ることができる。
Effects of the Invention As described above, the effects of the present invention include: binarizing a luminance signal with an arbitrary threshold value, calculating the area ratio of ] and 0 in the mask using the binarized signal and mask data,
By determining the quality of half-A1 from the area ratio, it becomes possible to determine the amount of solder without being affected by positional deviation, which has the great effect of automating inspections and improving work efficiency. be able to.

2] ベージ まだ輝度信号を得る方法上して、レーザ光を用い、fθ
 レンズとポリゴンミラーによりプリント基板に対し2
て垂直に照射することにより、プリント基板上の位置に
よる照明むらを考える必要がなくなる。また、光検出手
段をレーザ光の走査面に対称な位置に設け、両光検出手
段から得られる2つの輝度信号を加え合わせることによ
り、半田不良の特徴を更に明確にとらえることができる
よう(でなり、判定精度を向上させることができる。
2] The method of obtaining the Beige luminance signal is to use laser light and fθ
2 to the printed circuit board by lens and polygon mirror
By irradiating the light vertically, there is no need to consider uneven illumination depending on the position on the printed circuit board. In addition, by providing the photodetection means at a symmetrical position to the scanning plane of the laser beam and adding the two luminance signals obtained from both photodetection means, it is possible to more clearly capture the characteristics of solder defects. Therefore, the determination accuracy can be improved.

捷だ半田部が2個所ある場合、ペアで判定することによ
りさらに判定精度を向上させることができる。
When there are two twisted solder parts, the determination accuracy can be further improved by performing determination in pairs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例における実装基板検査装
置のブロック結線図、第2図は同装置による半田付は部
長否判定方法の説明図、第3図は同装置による半田の状
態と0の面積比率の関係を示す図、第4図は本発明の第
2の実施例における実装基板検査装置のブロック結線図
、第5図は本発明の第3の実施例における実装基板検査
装置の22ベ ブロック結線図、第6図は位置ずれ等に起因する半田不
良の状態図、第7図は従来の半aE付は部検査の累積度
数分布の特性図である。 101・・プリント基板、102・部品、103  照
明手段、104・撮像手段、1.06−・2値化手段、
107・・・マスク記憶手段、108・・判定処理手段
、405・レーザ光源、407・・・ポリゴンミラー 
409・・ fOレンズ、410 ・集光レンズ、41
]・・・光検出素子。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第 図 第 図 HRの階振
Fig. 1 is a block wiring diagram of a mounted board inspection device according to the first embodiment of the present invention, Fig. 2 is an explanatory diagram of a method for determining whether or not a part is soldered by the same device, and Fig. 3 is a state of soldering by the same device. FIG. 4 is a block diagram of a mounting board inspection device according to the second embodiment of the present invention, and FIG. 5 is a diagram showing the relationship between the area ratio of 0 and 0. FIG. FIG. 6 is a state diagram of solder failure caused by misalignment, etc., and FIG. 7 is a characteristic diagram of the cumulative frequency distribution of a conventional semi-aE inspection. 101--Printed circuit board, 102-Components, 103-Illumination means, 104-Imaging means, 1.06--Binarization means,
107...Mask storage means, 108...Determination processing means, 405.Laser light source, 407...Polygon mirror
409... fO lens, 410 - Condensing lens, 41
]...Photodetection element. Name of agent: Patent attorney Shigetaka Awano and one other person

Claims (4)

【特許請求の範囲】[Claims] (1) プリント基板上に配置・半田付けされた部品を
前記プリント基板の法線方向より照明する照明手段と、
前記プリント基板の法線方向より前記プリント基板を撮
像する撮像手段と、前記撮像手段からの輝度信号を任意
の閾値で2値化する2値化手段と、前記プリント基板上
に設けてある半田付け用のランドの位置にマスク処理を
する予め定めた任意サイズのマスクデータを格納するマ
スク記憶手段と、前記2値化手段からの2値化信号と前
記マスク記憶手段からのマスクデータにより、マスク内
における1と0の面積比率を演算し、面積比率から半田
付けの良否を判定する判定処理手段とを具備する実装基
板検査装置。
(1) illumination means for illuminating components arranged and soldered on a printed circuit board from the normal direction of the printed circuit board;
an imaging means for capturing an image of the printed circuit board from the normal direction of the printed circuit board; a binarization means for binarizing the luminance signal from the imaging means using an arbitrary threshold; and soldering provided on the printed circuit board. mask storage means for storing mask data of a predetermined arbitrary size to be subjected to mask processing at the position of the land for use in the mask; and a binary signal from the binarization means and the mask data from the mask storage means to A mounting board inspection device comprising a determination processing means for calculating the area ratio of 1 and 0 in the area ratio and determining the quality of soldering from the area ratio.
(2) 輝度信号を得る手段として、プリント基板を搬
送する搬送手段と、レーザ光源からのレーザ光をポリゴ
ンミラーとfθレンズにより前記プリント基板上を走査
するレーザ光走査手段と、前記レーザ光の走査により前
記プリント基板上から反射して得られる散乱光を、前記
fθレンズとポリゴンミラーを介して反射させ、更に集
光レンズで光検出素子に集光し輝度信号を出力する光量
検出手段とからなることを特徴とする請求項1記載の実
装基板検査装置。
(2) As a means for obtaining a luminance signal, a conveying means for conveying a printed circuit board, a laser beam scanning means for scanning the printed circuit board with a laser beam from a laser light source using a polygon mirror and an fθ lens, and scanning of the laser beam. comprises a light amount detection means for reflecting the scattered light obtained by reflection from the printed circuit board through the fθ lens and the polygon mirror, and further condensing the light onto a photodetection element with a condenser lens and outputting a luminance signal. The mounted board inspection apparatus according to claim 1, characterized in that:
(3) 2つの光量検出手段を、レーザ光の走査面に対
称な位置に設け、それぞれの光量検出手段から得られる
輝度信号をそれぞれ2値化手段により2値化した後、両
方の2値化信号を合成手段により合成するか、もしくは
それぞれの輝度信号を加算手段により加算した後、2値
化手段により2値化信号を得ることを特徴とする請求項
2記載の実装基板検査装置。
(3) Two light quantity detection means are provided at symmetrical positions with respect to the scanning plane of the laser beam, and after each luminance signal obtained from each light quantity detection means is binarized by the binarization means, both are binarized. 3. The mounted board inspection apparatus according to claim 2, wherein the signals are synthesized by a synthesizing means, or after the respective luminance signals are added by an adding means, a binarized signal is obtained by a binarizing means.
(4) 半田の良否の判定を行う判定処理手段は、半田
付けする個所が2個所ある部品については、両方のマス
ク内の1と0の面積をそれぞれ加算し、ペアでひとつの
面積比率を演算することにより半田付けの良否を判定す
る判定処理手段としたことを特徴とする請求項1記載の
実装基板検査装置。
(4) For components with two soldering locations, the determination processing means for determining the quality of solder adds the areas of 1 and 0 in both masks, and calculates one area ratio for each pair. 2. The mounting board inspection apparatus according to claim 1, further comprising a determination processing means for determining the quality of soldering by performing the following steps.
JP1033040A 1989-02-13 1989-02-13 Mounted board inspection device Expired - Lifetime JPH0752158B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1033040A JPH0752158B2 (en) 1989-02-13 1989-02-13 Mounted board inspection device
US07/478,339 US5027418A (en) 1989-02-13 1990-02-12 Electro-optical inspection apparatus for printed-circuit boards with components mounted thereon
DE69018668T DE69018668T2 (en) 1989-02-13 1990-02-13 Electro-optical inspection device for printed circuit boards with components mounted on them.
EP90301491A EP0383532B1 (en) 1989-02-13 1990-02-13 Electro-optical inspection apparatus for printed-circuit boards with components mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1033040A JPH0752158B2 (en) 1989-02-13 1989-02-13 Mounted board inspection device

Publications (2)

Publication Number Publication Date
JPH02212747A true JPH02212747A (en) 1990-08-23
JPH0752158B2 JPH0752158B2 (en) 1995-06-05

Family

ID=12375676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1033040A Expired - Lifetime JPH0752158B2 (en) 1989-02-13 1989-02-13 Mounted board inspection device

Country Status (1)

Country Link
JP (1) JPH0752158B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464761U (en) * 1990-10-17 1992-06-03
JPH0593699A (en) * 1991-10-01 1993-04-16 Hitachi Eng Co Ltd Apparatus and method for inspecting external appearance of bottle seal
JPH07209205A (en) * 1994-01-14 1995-08-11 Shimu:Kk Method and apparatus for inspecting soldered state
JP2007305724A (en) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd Device and method for deciding transfer state of paste
JP2008041758A (en) * 2006-08-02 2008-02-21 Juki Corp Method and apparatus for inspecting transferred state of flux
JP2016070723A (en) * 2014-09-29 2016-05-09 大日本印刷株式会社 Solder inspection equipment and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969728A (en) * 1982-10-14 1984-04-20 Fujitsu Ltd Formation of elliptical beam
JPS6413442A (en) * 1987-07-07 1989-01-18 Toyo Denshi Kk Inspection device for soldered part

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5969728A (en) * 1982-10-14 1984-04-20 Fujitsu Ltd Formation of elliptical beam
JPS6413442A (en) * 1987-07-07 1989-01-18 Toyo Denshi Kk Inspection device for soldered part

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0464761U (en) * 1990-10-17 1992-06-03
JPH0593699A (en) * 1991-10-01 1993-04-16 Hitachi Eng Co Ltd Apparatus and method for inspecting external appearance of bottle seal
JPH07209205A (en) * 1994-01-14 1995-08-11 Shimu:Kk Method and apparatus for inspecting soldered state
JP2007305724A (en) * 2006-05-10 2007-11-22 Matsushita Electric Ind Co Ltd Device and method for deciding transfer state of paste
JP2008041758A (en) * 2006-08-02 2008-02-21 Juki Corp Method and apparatus for inspecting transferred state of flux
JP2016070723A (en) * 2014-09-29 2016-05-09 大日本印刷株式会社 Solder inspection equipment and method

Also Published As

Publication number Publication date
JPH0752158B2 (en) 1995-06-05

Similar Documents

Publication Publication Date Title
JP4009409B2 (en) Pattern defect inspection method and apparatus
JPH0572961B2 (en)
US7664311B2 (en) Component mounting board inspecting apparatus
JP2002014057A (en) Defect checking device
JPS58146844A (en) Automatic optical characteristic inspecting device
JPH0575062B2 (en)
JPH02212747A (en) Packaged circuit board inspector
JPS6326510A (en) Inspection device for packaging component
JP2570508B2 (en) Soldering inspection equipment
JPH10160426A (en) Method and equipment for inspecting object to be inspected
JP3398754B2 (en) Integrated circuit chip lift inspection system
JPH03181807A (en) Visual apparatus
JPH03165534A (en) Defect inspecting device
JPH01155248A (en) Inspecting apparatus of soldering
JPH02278105A (en) Inspecting apparatus for soldering
JPS60131409A (en) Method and device for inspecting soldered part
JPH02212748A (en) Packaged circuit board inspecting device
JPH05109858A (en) Tab soldering inspecting device
JPH03215704A (en) Bump inspection device
JPH04268445A (en) Mounted substrate inspector
JPS58744A (en) Inspecting method of bottle or the like
JPS63241344A (en) Method and apparatus for inspecting through hole filling state
Koezuka et al. I/O pin solder-point inspection system
JPH04106459A (en) Inspecting apparatus of printed state of solder paste
JPH0354404A (en) Apparatus for inspecting mounted state of fic

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090605

Year of fee payment: 14