JPH0750810A - デジタルビデオ特殊効果装置 - Google Patents

デジタルビデオ特殊効果装置

Info

Publication number
JPH0750810A
JPH0750810A JP5099667A JP9966793A JPH0750810A JP H0750810 A JPH0750810 A JP H0750810A JP 5099667 A JP5099667 A JP 5099667A JP 9966793 A JP9966793 A JP 9966793A JP H0750810 A JPH0750810 A JP H0750810A
Authority
JP
Japan
Prior art keywords
pixel
tile
mapping
image
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5099667A
Other languages
English (en)
Other versions
JP3190762B2 (ja
Inventor
Ian Trow Andrew
イアン トロウ アンドリュー
Howard J Teece
ジョン ティース ハワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Europe BV United Kingdom Branch
Original Assignee
Sony United Kingdom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9208929A external-priority patent/GB2267007B/en
Application filed by Sony United Kingdom Ltd filed Critical Sony United Kingdom Ltd
Publication of JPH0750810A publication Critical patent/JPH0750810A/ja
Application granted granted Critical
Publication of JP3190762B2 publication Critical patent/JP3190762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/50—Lighting effects
    • G06T15/80—Shading
    • G06T15/83—Phong shading

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【目的】 費用効率がよくエイリアス歪みの少ない照明
効果を発生できるデジタルビデオ特殊効果装置を得る。 【構成】 入力映像ピクセルをメモリ１３に記憶し、物
体面を定める関数に従ってメモリに選択的にアドレス
し、物体面上にマッピングされた原映像を表す出力ピク
セルを作るに際し、メモリに書込む前に、原ピクセルの
強度を書込み側照明効果処理器１９で修正する。原映像
を多くのタイルに分割しそのコーナーの物体面へのマッ
ピングを計算し（３２）、各ピクセルへの垂線を計算す
る（３３）。垂線のスカラー積を計算し他の係数と共に
照明強度修正係数を発生し、これで照明効果処理器を制
御する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ビデオ信号で表される
画像を処理するデジタルビデオ特殊効果装置、詳しくは
該装置に照明効果を与えることに関するものである。
【０００２】
【従来の技術】デジタルビデオ信号で表される画像を処
理する技術は、十分に確立されている。その処理は大
体、次のようにして行われる。まず、アナログビデオ信
号をサンプリングしてデジタル化し、各サンプルを８又
は１０ビットの２進ワードに変換する。次いで、デジタ
ル化した信号のフィールド又はフレームをメモリに記憶
させ、該メモリに対する読出し又は書込みを制御して、
各フィールド又はフレームから、入力ビデオ信号によっ
て表される画像とは異なる、少なくとも１つの幾何学的
パラメータが変更された画像を作成する。幾何学的パラ
メータとは、例えば、画像の１以上３までの軸に沿う位
置及び（又は）画像の１以上の軸の回りの角位置などで
ある。他のパラメータとしては、画像の（水平及び（又
は）垂直方向における）サイズ、画像の剪断変形の程
度、画像の遠近感がある。
【０００３】図１は、画像処理を行う一般的なデジタル
ビデオ特殊効果装置の全体を示す簡略化したブロック図
である。これより図１について説明する一般的な装置
は、デジタルビデオ特殊効果設備の種々の公知の適当な
項目が具体化されているものであって、その構成及び動
作は当業者に周知である。デジタルビデオ特殊効果装置
は、図１に１０で示すデジタルビデオ（特殊）効果ユニ
ット及び制御ユニット２４より成っている。
【０００４】処理しようとする画像Ｐ1 を表すビデオ信
号Ｖ1 が、デジタルビデオ効果ユニット１０に点１１よ
り入力される。この従来のデジタルビデオ効果ユニット
では、入力画像Ｐ1 の処理は、メモリ１３に対する読出
しアドレスを制御して行っている。ただし、書込みアド
レスをマッピングすることも公知である。この読出しア
ドレスの制御は、アドレス発生器２０によって行う。上
記のマッピング（配置）過程は画像の圧縮を含み、画像
を圧縮すると、補正手段を講じない限りエイリアシング
（重複歪み）を生じ出力映像の質が低下するので、圧縮
の影響を補償するためフィルタ１２が設けられている。
フィルタ制御器１８は、画像の局部区域に対する圧縮度
を表す局部圧縮率を決定し、これらの局部圧縮率は、画
像のそれぞれの区域に適切な濾波量を適用するようにフ
ィルタ１２を制御するのに使用される。
【０００５】ピクセル（画素）補間器（ＰＩ）１４は、
アドレス発生器２０が、メモリ１３における記憶位置と
出力ピクセルとの間に１対１のマッピングを生じない場
合に、出力ピクセル値を計算できるように設けられてい
る。
【０００６】同期遅延器１５は、メモリ１３からのデー
タ出力をフレーム同期情報に揃えるものである。デジタ
ル線形キーヤー１６は、メモリ１３からのデータ出力
（これは前景情報を表す。）を背景（キーヤー１６に入
力される信号Ｂで表す。）内に挿入して出力画像Ｐ2 を
表す出力ビデオＶ2 を作成する。キー処理器２２は、デ
ジタル線形キーヤー１６の動作を制御する。デジタルビ
デオ効果ユニット１０は、制御ユニット２４によって制
御される。制御ユニット２４は、適切な制御ソフトウェ
アをもつ従来のパーソナル・コンピュータ又はコンピュ
ータ・ワークステーションでよいが、そうでなくてもよ
い。
【０００７】上述した構成の公知のデジタルビデオ特殊
効果装置は、極めて質が高いビデオ出力をもつ高精細度
ビデオの３次元線形処理を行うことができる。しかし、
この公知の装置は、ビデオの線形処理に動作が限られて
おり、ビデオ面感マッピング又は非線形面に合わせた自
由な形作りに適しない。
【０００８】「ビデオ面感（ｔｅｘｔｕｒｅ）マッピン
グ」は、映像の３次元面上へのマッピングを図形で説明
するのに用いるコンピュータ・グラフィックスから出て
きた用語である。最初、この技法は、所望の効果を得る
のに適切な映像がマッピングされた面の状態（感じ）を
シミュレートするために開発された。しかし、それは、
他の映像をマッピングして他の効果を作成するためにも
使用されてきた。例えば、１９９０年Ａｄｄｉｓｏｎ
Ｗｅｓｌｅｙ社発行Ｆｏｌｅｙ，Ｖａｎ Ｄａｍ，Ｆｅ
ｉｎｅｒ及びＨｕｇｈｅｓ諸氏による第２版「コンピュ
ータ・グラフィックス、原理と実際」という図書の図版
を参照されたい。しかし、コンピュータ・グラフィック
ス機器では、かようなビデオ面感マッピングは、めった
に実時間では行われない。
【０００９】
【発明が解決しようとする課題】ビデオ面感マッピング
の外に、照明効果を与えて（照明強度を修正して）現実
性を強調したいことがよくある。照明効果を与えるため
の若干の異なる技法が知られている。照明効果を与える
技法の例が、Ｐｈｏｎｇ技法として知られるものを含め
て、上述のＦｏｌｅｙ，Ｖａｎ Ｄａｍ，Ｆｅｉｎｅｒ
及びＨｕｇｈｓ諸氏による図書の第１６章に記載されて
いる。照明効果は従来、図形やビデオ映像を処理する最
後の段階で与えられていた。かような技術は、光線トレ
ース技法を用いる機器において実施することができる。
光線トレース技法に基く照明モデルは、顕著な結果を生
じるものの、極端に計算集約的である。光線トレース技
法に基く実時間照明モデルを実現するには、多量のハー
ドウェアを必要とする。
【００１０】したがって、本発明の課題は、費用効率の
よい照明効果を発生できるデジタルビデオ特殊効果装置
を提供することである。
【００１１】
【課題を解決するための手段及び作用】本発明によれ
ば、ピクセル・アレイより成る原ビデオ映像を対象物体
面上にマッピングして出力映像を作成するためのデジタ
ルビデオ特殊効果装置が提供され、この装置は、原ビデ
オ映像から取出したピクセル・アレイを一時的に記憶す
るメモリと、物体面を定める表面関数を規定する制御手
段と、メモリからピクセルをマッピングして物体面上に
マッピングされた原ビデオ映像を表す出力ピクセルを作
成するための読出しアドレスを計算するアドレス手段と
を具え、メモリに書込む前に原ビデオ映像からのピクセ
ルを修正する書込み側照明効果手段があることが特徴で
ある。
【００１２】したがって、本発明による装置では、照明
処理は書込み側処理として行われる（すなわち、原ビデ
オ映像からのピクセル値をメモリに入れる前に、ピクセ
ル値に対して照明処理を行う。）。このように書込み側
処理として配置すると、光線トレース技法の一部として
読出し側処理をするより少ない量のハードウェアで照明
効果を与えることができる。本発明による書込み側照明
処理は、原ビデオ映像を非線形物体面上にマッピングす
るデジタル特殊効果装置に適用できる。しかし、本発明
は、そのような非線形物体面に対するマッピングに限ら
ず、線形物体面上にマッピングするデジタルビデオ特殊
効果装置にも適用できる。
【００１３】マッピング手段は、原映像を複数のタイル
に論理的に分割し、表面関数に応答して物体面上へタイ
ルコーナーをマッピングする座標を計算するのがよい。
照明効果手段は、照明係数（Ｌ．Ｆ．）発生器からの照
明係数に応答する照明効果処理器を有するのがよい。照
明係数発生器は、マッピングされたタイルコーナーの座
標から各タイルの各ピクセルに対する照明係数を発生す
る手段を有するのがよい。
【００１４】照明係数発生器は、マッピング手段が作成
したタイルコーナー座標に応答して各タイルに対する垂
線を発生するのがよい。照明係数発生器はまた、タイル
の各ピクセルに対し周囲のタイル垂線から補間された垂
線を発生するのがよい。
【００１５】照明係数発生器は更に、物体面上にマッピ
ングされたタイルの各ピクセルに対するピクセル座標
を、マッピングされたタイルコーナー点の座標を補間す
ることにより、計算して発生するのがよい。照明係数発
生器は、補間された垂線及び各ピクセルの座標から、各
ピクセルに対する強度乗数（照明強度修正係数）を計算
するのがよい。
【００１６】強度乗数（ＩＦ）は、次の関係式より定め
るのがよい（後述参照）。
【数２】 ただし、Ｎ．Ｌはタイルへの垂線及び照明ベクトルのス
カラー積、Ｉd は発散光源の強さ、Ｉa は周囲光源の強
さ、Ｋd は反射係数、ｄはピクセル及び光源間の距離、
ｄφは定数をそれぞれ表すものとする。
【００１７】書込み側処理として照明効果処理を行うこ
とにより、メモリに入れる前に照明効果によって修正さ
れたピクセルを濾波することが可能となる。したがっ
て、照明効果手段は、メモリに蓄積する前にピクセルを
濾波するため、フィルタにピクセルを出力する。フィル
タは、ピクセルが属するタイルに対する局部圧縮率に従
って変わるフィルタ特性を適用する。メモリ蓄積前にピ
クセルを濾波することにより、タイルに基く照明効果処
理のために感知されるかも知れないエイリアシング現象
を軽減することができる。
【００１８】マッピング手段により発生されるマッピン
グされたタイルコーナー座標値に応答する圧縮率（Ｓ．
Ｆ．）発生手段は、フィルタを制御してそれぞれのタイ
ルに対し適正な濾波を行うために設けるのがよい。
【００１９】
【実施例】以下、図面により本発明を具体的に説明す
る。本発明による映像処理装置は、光線トレース技法
（後述参照）を用いることにより、原ビデオ映像を３次
元非線形面上に実時間でマッピングすることができる。
このマッピングを行う前に、ビデオ映像をマッピングし
ようとする対象物体面を定めなければならない。本発明
の好適な具体構成では、この物体面をいわゆる「ベジエ
面」で定義する。
【００２０】本発明によるデジタルビデオ特殊効果装置
の例を説明するに先立ち、ベジエ曲線及びベジエ面の概
念を簡単に述べる。この曲線及び面の構成方法は、車体
の設計に使用するためフランスの技術者ベジエ（Ｂｅｚ
ｉｅｒ）によって開発されたものである。ベジエ曲線
は、１組の制御点から多項式関数を作成することによっ
て構成される２次元曲線である。
【００２１】図２は、４つの制御点Ｐ0 ，Ｐ1 ，Ｐ2 ，
Ｐ3 により定められるベジエ曲線Ｃ 0 を示す。これらの
座標点から、入力制御点Ｐk （ただし、Ｐk ＝（ｘk ，
ｙk，ｚk ），ｋ＝０，１，２，３）に適合する曲線に
対する３変数方程式を表すベジエ座標関数Ｐ（ｕ）を計
算することができる。このベジエ座標関数は、次式によ
り計算できる。
【数３】 ただし、ｕはＰ0 （ｕ＝０）からＰ3 （ｕ＝１）までの
曲線に沿う距離であり、各Ｂk.n （ｕ）は「混合関数
（ｂｌｅｎｄｉｎｇ ｆｕｎｃｔｉｏｎ）」と呼ばれ次
式で定義される多項式関数である。 Ｂk.n （ｕ）＝Ｃ（ｎ，ｋ）ｕk （１−ｕ）n-k ‥‥（２） ここに、Ｃ（ｎ，ｋ）は２項係数を表す。
【数４】
【００２２】ベジエ曲線の重要な特性は、それが制御点
によって定められる凸（多角）外郭内に位置することで
ある。ベジエ曲線のもう１つの重要な特性は、終端点に
おける曲線の接線が、その終端制御点と隣りの制御点と
を結ぶ線に沿うことである。したがって、第１のベジエ
曲線と第２のベジエ曲線を終端点で連続させるには、２
つの曲線の共通終端点とそれぞれの隣接制御点がすべて
一直線上にあるようにするだけでよい。これを図２にお
いて曲線Ｃ0 及びＣ1 並びに制御点Ｐ2 ，Ｐ3，Ｐ4 で
示す。
【００２３】ベジエ曲線の他の特徴は、１つのベジエ曲
線を分割して２つのベジエ曲線を発生できることであ
る。図３は、ベジエ曲線Ｃ0 を２分割して作られるベジ
エ曲線Ｃleft及びＣright に対する制御点の発生を示
す。左側曲線Ｃleft に対する制御点はＬ0 ，Ｌ1 ，Ｌ
2 ，Ｌ3 であり、右側曲線Ｃright に対する制御点はＲ
0，Ｒ1 ，Ｒ2 ，Ｒ3 である。図３を調べると、これら
の制御点は次の方程式によって定められることが分かる
であろう。 Ｌ0 ＝Ｐ0 Ｒ3 ＝Ｐ3 Ｌ1 ＝（Ｐ1 ＋Ｌ0 ）／２ Ｒ2 ＝（Ｒ3 ＋Ｐ2 ）／２ Ｌ2 ＝((Ｐ2 ＋Ｐ1)／２＋Ｌ1)／２ Ｒ1 ＝((Ｐ2 ＋Ｐ1)／２＋Ｒ2)／２ Ｌ3 ＝（Ｌ2 ＋Ｒ1 ）／２ Ｒ0 ＝Ｌ3
【００２４】単に足して２で割ることにより、最初のベ
ジエ曲線から２つの新しいベジエ曲線を発生できる点に
留意されたい。したがって、２進方式では、新しいベジ
エ曲線を簡単な加算及びシフト動作の組合せにより発生
することができる。
【００２５】ベジエ面は、適切な入力制御点によって指
定される２のベジエ曲線により定められる。図４は、小
さい＋記号で表された制御点に関しこの方法を用いて発
生された面を示す。同図におけるほぼ水平な線分ｇｈ及
びほぼ垂直な線分ｇｖは、それぞれ次の多項式で定めら
れる面の上における一定緯度及び経度の線（ｕ及びｖ）
を描いている。
【数５】
【００２６】ベジエ曲線及びベジエ面に関するこれ以上
の情報を求める読者は、１９９０年Ａｄｄｉｓｏｎ Ｗ
ｅｓｌｅｙ社発行Ｆｏｌｅｙ，Ｖａｎ Ｄａｍ，Ｆｅｉ
ｎｅｒ及びＨｕｇｈｅｓ諸氏による第２版「コンピュー
タ・グラフィックス、原理と実際」という図書の第１１
章を参照されたい。
【００２７】図６は、本発明によるデジタルビデオ特殊
効果装置の例を示すブロック図である。デジタルビデオ
効果ユニット３０は、原映像入力点１１、フィルタ１
２、ピクセル補間器１４の付いたメモリ１３、同期遅延
回路１５及びデジタルキーヤー１７を含む従来技術と類
似のビデオ（信号）路を有する。デジタルビデオ効果ユ
ニット３０は更に、映像処理路におけるフィルタ１２及
びメモリ１３の前に配置された照明効果処理器１９を有
する。すなわち、照明処理は、メモリ１３に関して書込
み側で行われる。デジタルビデオ効果ユニット３０は、
ワークステーション（制御ユニット）２５によって制御
される。ワークステーション２５には、原ビデオ映像を
マッピングすべき、物体面を表面関数、ここではベジエ
面関数に基いて定めるためのソフトウェアが組込まれ
る。ワークステーションの出力には、それらの面に対す
るベジエ制御点（例えば図２に示す点Ｐ0 ，Ｐ1 ，
Ｐ2 ，Ｐ3）の座標が含まれる。照明効果処理器１９の
動作を制御するため、照明係数（Ｌ．Ｆ．）発生器３３
が設けられる。圧縮率（Ｓ．Ｆ．）発生器３４は、フィ
ルタ１２の動作を制御する。Ｌ．Ｆ．及びＳ．Ｆ．発生
器は共に、タイルマッパー３２に応動する。タイルマッ
パー３２並に、メモリ１３及びキーヤー１７をそれぞれ
制御するアドレス発生器２１及びキー処理器２３は、ワ
ークステーション２５からのベジエ制御点データに応動
するように構成されており、これを次に詳細に説明す
る。おおまかにいえば、タイルマッパー３２、アドレス
発生器２１及びキー処理器２３はそれぞれ、制御点を用
いて入力映像の書込み側処理、メモリの読出し側アドレ
ス指定、キーヤー１７の動作を制御する。
【００２８】入力ビデオ映像の書込み側処理は、原映像
空間を複数のタイルｔより成る方形として処理すること
によって制御される（１つのタイルは、ピクセルＰのグ
ループより成る原映像空間の１分割区域である。）。
【００２９】図５は、この原映像空間（領域）のタイル
を示すものである。原映像領域は、８×８個の正方形タ
イルのアレイより成り、各タイルは４×４個のピクセル
Ｐのアレイより成る。ただし、タイルは正方形でなくて
もよく、もっと大きくてもよい。実際の例では、タイル
の数はもっと多く、例えば、高精細度テレビジョン映像
の場合に各タイルを４×４ピクセルとすると、５５０×
２８１タイルにもなる。このサイズでは、４８０×２５
８タイルが能動画像に関係する。これらのタイルの所望
形状へのマッピングは、目標物体のベジエ面から、具体
的には、後述するようにワークステーションにより出力
されるベジエ制御点から計算される。図４に示したベジ
エ面の一定緯度及び経度のおおむね水平及びおおむね垂
直の線は、原映像空間のタイルのエッジが上記面上へマ
ッピングされたものを表しているともいえる。図５に示
した原映像空間の各タイルと、図４に示したベジエ面上
のマッピングされた対応タイルとは、１対１のマッピン
グ関係にあることに留意されたい。
【００３０】図６のタイルマッパー３２の目的は、入力
映像空間に対するタイルのコーナーが目標物体面へマッ
ピングされる座標を計算することである。
【００３１】図７は、タイルマッパー３２を図解的に示
すブロック図である。同図において、３５は制御点メモ
リ、３６はマッピング・ロジック（論理回路）、３７は
マッピングメモリである。タイルマッパー３２への入力
は、制御ユニット（ワークステーション）２５から出力
される、目標物体を定めるベジエ制御点のアレイの形の
ものである。これらの制御点は、制御点メモリ３５に記
憶される。
【００３２】一般に、目標物体は複数の面パッチ（分割
面）により定義され、各パッチ自体は、ベジエ面関数の
中で、ベジエ曲線関数の構成要素としての制御点の組に
よって定義される。ただし、説明を簡単にするため、以
下の例では、目標物体を１６個のただ１組の制御点で定
義されるただ１つのパッチより成るものと仮定する。
【００３３】制御点が制御点メモリに記憶され終わる
と、マッピング・ロジック３６は、タイル分割された原
映像空間における各タイルのコーナー（かど）点に対
し、該点がマッピングされる空間内へのマッピング座標
を決定する。この処理を行う際、マッピング・ロジック
３６は、制御点メモリ３５内の制御点にアクセスし、計
算したコーナー点のマッピング座標をマッピングメモリ
３７に記憶させる。マッピング・ロジック３６は、各タ
イルのコーナー点を順次処理し、該コーナー点がマッピ
ングされる座標値を計算してゆく。マッピング・ロジッ
ク３６の処理を図８に要約してある。
【００３４】図８は、図６のタイルマッパー内のマッピ
ング・ロジックの動作を示す流れ図である。マッピング
・ロジック３６は、タイルを１横列ずつ、各横列内では
１縦列ずつ処理する。各タイルコーナーに対するマッピ
ング座標値を発生するために、マッピング・ロジック
は、最初のステップ３８でタイルの一番上の横列の第１
の、すなわち一番上の、水平エッジを選択してスタート
し、ステップ３９で第１の垂直タイルエッジ（すなわ
ち、一番左側のタイルエッジ）を選択する。これは、ス
テップ４０でマッピング・ロジックが映像の一番上の左
側コーナーを選択したことを意味する。ステップ４０に
おいて、マッピング・ロジックは、現在問題にしている
点（すなわち、最初は映像の最上左側コーナー）に対す
るマッピング座標を蓄積するために変換ｘ，ｙ，ｚを初
期化する。
【００３５】マッピング・ロジック３６は、各制御点を
順次考察することにより当該点に対するマッピング座標
を計算する。制御点は、これらの点の２次元アレイとし
てメモリに記憶される。マッピング・ロジックは、変数
ｊ及びｋを用いてこの制御点アレイにアクセスする。し
たがって、マッピング・ロジックはステップ４０で変数
ｊを、ステップ４１で変数ｋを初期化する。ステップ４
２で、マッピング・ロジックは、与えられたｊ及びｋの
値に対し、ｕ及びｊに対する水平混合関数の数値を求め
て水平混合値ｂｕを発生し、ｖ及びｋに対する垂直混合
関数の数値を求めて垂直混合値ｂｖを発生する。
【００３６】マッピング・ロジックはそれから、問題に
しているタイルコーナー点に対し現在蓄積しているｘ，
ｙ，ｚ値を更新する。変数ｘの新しい値は、変数ｘの前
の値に、変数ｊ，ｋにより特定された制御点のｘ座標に
水平混合値ｂｕ及び垂直混合値ｂｖを乗じたものを加算
することにより、計算される。同様に、変数ｙの新しい
値は、変数ｙの前の値に、変数ｊ及びｋにより特定され
た制御点のｙ座標に水平混合値ｂｕ及び垂直混合値ｂｖ
を乗じたものを加算することにより、計算される。同じ
く、変数ｚの新しい値は、変数ｚの前の値に、変数ｊ及
びｋにより特定された制御点のｚ座標に水平混合値ｂｕ
及び垂直混合値ｂｖを乗じたものを加算することによ
り、計算される。すべてのｋの値が終わるまでｋの値を
１つずつ増加し（ステップ４３）、すべてのｊの値が終
わるまでｊの値を１つずつ増加する（ステップ４４）こ
とにより、各制御点の座標値の寄与分を蓄積することが
できる。ステップ４５において、現在考えているタイル
コーナー点に対して各制御点に対するそれぞれの座標値
の考察が終わると、そのタイルコーナー点に対するｘ，
ｙ，ｚ値がマッピングメモリ３７に記憶される。
【００３７】ステップ４６において、マッピング・ロジ
ックは、考察すべきタイルエッジが未だ在るかどうかを
決定し、未だある場合はその次のタイルエッジに対する
ｖ値を決定し、制御をステップ４０に戻す。ステップ４
０で、この新しい点に対するマッピング座標を発生する
ためにｘ，ｙ，ｚ値を再び初期化する。マッピング・ロ
ジックは、最後のタイルの右側エッジを考察し終える
と、ステップ４７で、未だ処理すべき水平タイルエッジ
があるかどうかをテストする。未だあれば、それに従っ
てｕ値を更新し、次のタイルエッジを考察する。一番上
及び一番下のエッジを含めてすべての垂直エッジが処理
されると、原映像空間のタイルの各コーナー点に対する
マッピング座標が発生される。
【００３８】このようにして、ワークステーション２５
により出力されるベジエ面関数に対する制御点から、タ
イルのコーナー点のマッピング座標が決定される。タイ
ルのコーナー点のマッピング座標は、照明係数発生器３
３により、照明効果処理器１９を制御するための照明係
数を発生するのに使用される。また、タイルの元のコー
ナー点とマッピングされたコーナー点との差は、圧縮率
発生器３４により、各タイルに対する局部圧縮率を決定
するのに使用され、局部圧縮率はまた、原映像の各タイ
ルに、マッピングの結果該タイルに与える圧縮に適切な
濾波度を適用するよう、フィルタを制御するのに使用さ
れる。
【００３９】これより、照明係数発生器３３及び照明効
果処理器１９による照明効果の発生について説明する。
照明係数発生器３３は、タイルマッパー３２により発生
されるタイルコーナー点を利用する。
【００４０】図９は、マッピング処理前のデジタル信号
Ｖ1 で表される入力映像又は画像の局部区域（具体的に
は、図４及び５に「ｔs 」で示したタイル）を示す。図
示のように、処理前のタイルは正方形である。タイル
は、コーナー（かど）ａ，ｂ，ｃ，ｄを有する。そのエ
ッジ（辺）ｃ−ｄ及びｂ−ａは水平であり、そのエッジ
ｃ−ｂ及びｄ−ａは垂直である。図１０は、処理後の図
９のタイルｔs を「Ｉｔ s 」として示すものである。処
理後のコーナーａ，ｂ，ｃ，ｄの位置、すなわち処理さ
れた映像内のそれらの位置は、図１０においてそれぞれ
Ｉa ，Ｉb ，ＩC，Ｉd で表される。図１０はまた、マ
ッピングされたタイルのコーナー点の対（Ｉb −Ｉd ，
Ｉa −Ｉc ）により定められる２つのベクトルＶ１及び
Ｖ２と、マッピングされたタイルに垂直なベクトルＮ
Its とを示している。
【００４１】本実施例における書込み側照明処理は、タ
イルコーナー点を用いて各タイルに対する垂線を計算す
る。各タイルに対する垂線を補間することにより、各ピ
クセルのマッピングに対する垂線ベクトルを決定し、ピ
クセルに対して計算された垂線と照明ベクトル（後述）
とのスカラー積を用いて照明係数を計算することが可能
である。照明係数発生器３３及び照明効果処理器１９を
もっと詳細に説明する前に、Ｐｈｏｎｇ照明技法につい
て簡単に述べる。
【００４２】基本的なＰｈｏｎｇ照明技法を図１１に示
す。Ｎp は、問題にしている物体面上のピクセルＰi に
対する垂線を表す。Ｌは、照明ベクトルを表す。ｄは、
ピクセルから光源までの距離を表す。これらの特性が既
知の場合、光の強さＬＩ（ピクセル強度修正係数に相当
する。）を次の公式より計算できる。
【数６】 上式において、Ｎ．Ｌは、問題にしている点における面
垂線（すなわち、マッピングされたピクセルへの垂線）
及び照明ベクトルＬとのスカラー積、Ｉd は発散光源の
強さ、Ｉa は周囲光源の強さ、Ｋd は面の反射係数、ｄ
はピクセル及び光源間の距離、ｄφは方程式の分母がゼ
ロに近づくのを防ぐための定数をそれぞれ表す。
【００４３】どんな映像の場合でも、値Ｉd ，Ｉa ，Ｋ
d ，ｄφ及び照明ベクトルは一定である。しかし、ピク
セルに対する垂線Ｎ及び光源からピクセルまでの距離ｄ
に対する新しい値は、映像の各ピクセル毎に計算をする
必要がある。
【００４４】照明係数発生器３３は、光の強さを上述の
方程式に従って計算する。まず、各タイルに対する垂線
をそれらのタイルのコーナー点から計算し、それらの垂
線間を補間して個々のピクセルに対する垂線を発生す
る。図１２は、この処理の２次元の例を図解的に示す。
図中、Ｓは問題にしている物体面を、ＮA ，ＮB ，ＮC
はそれぞれ各タイルＡ，Ｂ，Ｃへの垂線を表す。Ｎ
p は、近くのタイル垂線の補間によって計算された、タ
イルの特定のピクセルへの垂線を示す。図１２では、そ
れぞれのタイルの中心における垂線ＮA ，ＮB ，ＮC を
示した。しかし、このような状態においてタイルＡの左
側エッジが映像のエッジである場合、垂線ＮAの左側に
は、該ベクトルの左側のピクセル垂線を補間するための
垂線がないことが分かるであろう。この問題に対する１
つの解決法は、タイルＡを外挿して仮想垂線ＮA ′を発
生することである。そうすると、これをタイル垂線ＮA
の左側のピクセル垂線の補間に使用できるであろう。し
かし、本発明の好適な実施例では、図１３に示す方法を
採用する。図１３は、入力映像のタイルの３次元表示で
ある。タイルＴ00，Ｔ01，Ｔ10，Ｔ11，‥‥に対する垂
線Ｎ00，Ｎ01，Ｎ10，Ｎ11，‥‥を、対応するタイルの
左上コーナーにおけるものと定義する。こうすると、各
タイルの各ピクセルＰに対する垂線Ｎp を、該タイルの
４つのコーナーにおける垂線によって計算できる。例え
ば、左上タイルにおける各ピクセルに対する垂線Ｎ
p は、周りの４垂線Ｎ00，Ｎ01，Ｎ10，Ｎ11の値を補間
することにより計算できる。この補間は、問題にしてい
るタイルの上方及び左方のエッジからの変位ｙ及びｘを
用いて、線形的に行う。入力映像の能動画像領域に対す
る一番下及び一番右側の横列のタイルのピクセルを計算
できるように、入力ビデオ領域の最下部及び右側（すな
わち、図５に示すタイルのアレイの最下部及び右側）に
延長したタイルに対して垂線を計算する。図５には、最
下部及び右側に付け加えたタイルは示していない。しか
し、こうすることにより、図５に示すタイルアレイの各
タイルの各コーナーに対しタイル垂線が発生される。よ
って、コーナーにおけるものと定義されたこれらの垂線
は、図５に示す各タイルｔ内の各ピクセルに対する垂線
の計算に使用できる。
【００４５】特定の点における垂線の決定は、近くのタ
イル垂線の線形補間によって行うことができる。一般
に、図１２に示した２次元例の場合、補間された垂線Ｎ
int は、次式によって決定できる。 Ｎint ＝αＮl ＋（１−α）Ｎr ‥‥（６） ただし、Ｎl は必要な場所の左側の垂線、Ｎr は必要な
場所の右側の垂線、αは補間係数をそれぞれ表す。
【００４６】図１３に示し、本発明に実施した３次元例
の場合、２次元補間が行われる。すなわち、補間された
垂線、例えばタイルＴ00における垂線Ｎp は次式により
定められる。 Ｎp ＝ｙ（ｘＮ00＋（１−ｘ）Ｎ01）＋（１−ｙ)(ｘＮ10＋（１−ｘ）Ｎ11） ‥‥（７）
【００４７】このようにして計算された垂線Ｎp はそれ
から、上述の光の強さを決める方程式における垂線Ｎと
して使用し、照明ベクトルＬとのスカラー積を作ること
ができる。
【００４８】光源からピクセルまでの距離ｄも、各ピク
セルに対して計算する必要がある。これはまた、マッピ
ング・ロジック３６により出力されるマッピング・タイ
ルコーナー点の座標から補間することにより、計算する
ことができる。
【００４９】任意の与えられたピクセルに対する距離ｄ
は、次式により計算できる。 ｄ＝√（ (ｐx −ｌx )2＋（ｐy −ｌy )2＋（ｐz −ｌz ）2 ）‥‥（８） 又は、ｄが大きいと予想される場合は次式による。 ｄ＝｜ｐx −ｌx ｜＋｜ｐy −ｌy ｜＋｜ｐz −ｌz｜ ‥‥（９） ここに、ｐx ，ｐy ，ｐz は当該ピクセルの補間された
マッピング座標、ｌx，ｌy ，ｌz は光源の座標であ
る。
【００５０】図１４は、照明係数発生器３３及び照明効
果処理器１９を詳細に示すブロック図である。照明係数
発生器３３は、垂線・ピクセル（座標）補間器４８及び
照明係数（Ｌ．Ｆ．）乗数発生器４９を有する。照明効
果処理器１９は、ピクセル乗算器５０及び遅延段５１を
有する。
【００５１】図１５は、図１４の垂線・ピクセル補間器
４８の具体例を示すブロック図である。垂線・ピクセル
補間器４８は、タイルマッパー３２からのタイルコーナ
ー座標と、入力映像のピクセルに合せて調整されたタイ
ミング信号Ｔとを受信する。実際には、行われる計算に
より、マッピングされたピクセルの補間された垂線及び
補間されたピクセル座標の計算の仕方によっては、補間
された値に対応するピクセルの前に、垂線・ピクセル補
間器にタイル座標を与える必要はない。詳しくいうと、
マッピングされるタイルコーナー座標が垂線計算回路５
５に入力され、そこで、図１０に示した各タイルの対向
するコーナー点を結ぶベクトルのスカラー積を求めるこ
とにより垂線が作られる。タイルコーナー座標は、１横
列ずつ、各横列内では１コーナーずつ供給される。タイ
ルコーナー座標を供給するレートは、タイル当たりのピ
クセル数によって決まる。したがって、図５に示す例の
ようにタイル当たり１６ピクセルの場合、１組のタイル
コーナー座標はピクセルレートの１／４で与えられるこ
とになる。各タイルに対するタイルコーナー座標は、同
時に垂線計算回路５５に供給できる。この場合、現在の
タイル座標（例えばＮ11）を直接垂線計算回路に、第２
のタイル座標（例えばＮ10）を１タイル遅延手段５２に
より１タイル分遅延させて、第３のタイル（ピクセル）
座標（例えばＮ01）を１ライン遅延手段５３によって１
ライン分遅延させて、第４のピクセルを１ライン遅延手
段５３及び１タイル遅延手段５４により１ライン及び１
タイル分遅延させて供給するようにする。垂線計算回路
５５は、対角線上に向き合うマッピングされたタイルコ
ーナー点を結ぶベクトルのスカラー積を計算することに
より、垂線を発生する。
【００５２】この垂線Ｎc はそれから、線形補間器５９
に供給される。特定のタイル（例えばタイルＴ00）内の
ピクセルの位置を計算するためには、当該タイルの４つ
のタイルコーナー点に対する垂線を既に持っていること
が必要である。垂線計算回路５５から出力されるタイル
コーナー点Ｎc は、いま計算したタイルの左上コーナー
に対応するものと仮定する。したがって、垂線計算回路
５５によって垂線が計算されるタイルのコーナー点が全
部使用可能となる前に、１ライン及び１タイル分の遅延
が必要である。よって、特定タイルに対する４つのタイ
ルコーナー点の垂線を線形補間器５９に同時に入力でき
るように、遅延素子５２，５３，５４と同様に、１組の
１タイル遅延手段５６、１ライン遅延手段５７、１タイ
ル遅延手段５８を設ける。
【００５３】タイル内のピクセルに対するピクセル垂線
の補間は、補間された垂線Ｎp の計算のための上式
（７）に従って計算される。線形補間器５９は、これに
供給されるｘ及びｙの値に応じてこの計算を行う。ｘ及
びｙの値は、ピクセル計数器６０を用い各横列に沿って
ピクセルを計数し、ライン計数器６１によってピクセル
のラインを計数することにより、計算する。ピクセル計
数器６０は、ピクセル計数信号ＰＩＸＥＬによってクロ
ック（Ｃ）され、ライン計数信号ＬＩＮＥによってリセ
ット（Ｒ）される。ライン計数器６１は、ライン計数信
号ＬＩＮＥによってクロックされ、フレーム計数信号Ｆ
ＲＡＭＥによってリセットされる。
【００５４】回路６２Ｐ及び６２Ｌはそれぞれ、ピクセ
ル計数器６０及びライン計数器６１によって出力される
計数値の下位ビットをサンプルする。タイル当たり４ピ
クセルがある場合、回路６２Ｐ及び６２Ｌは、ピクセル
及びライン計数器の下位２ビットをサンプルし、これに
より０，１，２，３の各サイクル毎にｘ及びｙの値を出
力し、当該タイルのコーナー点に対して入力される垂線
の線形補間を行わせる。各タイルに他の数（例えば３
６）のピクセルがある場合、サンプル回路６２Ｐ及び６
２Ｌはピクセル計数値の下位ビットを適切に（例えば、
法６とする。この場合、ｘ及びｙの値は０から５までを
繰返す。）サンプルするよう構成する。線形補間器５９
は、これに入力されるタイルコーナー垂線及びｘ，ｙ値
に応じ、上述の補間された垂線Ｎp のための方程式に従
ってそれぞれのピクセルに対する垂線Ｎp を出力する。
【００５５】タイルコーナー座標はまた、タイルのピク
セルのマッピング座標を補間するための回路にも供給さ
れる。このタイル座標は、垂線計算回路における回路５
２，５３，５４，５５から生じる遅延に等しい遅延を与
える遅延段６３に供給される。遅延段６３の出力はそれ
から、線形補間器６７に供給される。１タイル分の遅延
を与える手段６４、１ライン分の遅延を与える手段６
５、更に１タイル分の遅延を与える手段６６を組合せる
ことにより、タイルの４つのマッピングされたコーナー
に対する座標を線形補間器６７に同時に供給する。線形
補間器６７は、それぞれ回路６２Ｐ及び６２Ｌにより出
力されるｘ及びｙの値に応答し、タイルのマッピングさ
れたコーナー点を線形的に補間し、該タイルの各ピクセ
ルに対しマッピングされたピクセル座標を発生する。出
力ピクセル座標Ｐi （ｘ，ｙ，ｚ）は、垂線・ピクセル
補間器４８より、当該ピクセルに対する対応垂線Ｎp と
同期して出力される。
【００５６】図１６は、図１４のＬ．Ｆ．乗数発生器４
９の例を示すブロック図である。１ピクセルに対する垂
線ベクトルＮp が回路６８に入力される。回路６８は、
ピクセル垂線Ｎp と制御ユニット２５からの照明ベクト
ルＬとのスカラー（ドット）積を作成する。
【００５７】補間されたピクセルの座標Ｐi （ｘ，ｙ，
ｚ）が、（Ｋd ×Ｉd ）／（ｄi ＋ｄφ）の関係を計算
する回路６９に入力される。よって、回路６９はまた、
光源の座標ＬC （ｘ，ｙ，ｘ）、（Ｋd ×Ｉd ）及びｄ
φの値を受取る。これらの値は、制御ユニット２５から
与えられる。計算回路６９は、前述のｄを計算する式
（８）又は（９）に従って、補間されたピクセルＰi 及
び光源の座標から、問題にしているピクセルに対する距
離ｄi を計算することにより上記の関係を計算する。ｄ
の値が計算されると、関係（Ｋd ×Ｉd ）／（ｄi ＋ｄ
φ）が計算される。１ピクセルに対する回路６８及び６
９の出力が、同時に乗算器７０に供給され、次いで加算
器７１に供給される。そこで、制御ユニット２５から供
給される値Ｋd Ｉa が加算され、現ピクセルに対する照
明計数を形成する光の強さの乗数（ピクセル強度修正係
数）を発生する。照明係数は、照明効果処理器１９のピ
クセル乗算器５０に入力されたピクセルの強度に乗じる
ための乗数として使用する。入力されるピクセルライン
内の遅延段５１は、入力されるピクセルを適切な量だけ
遅延させ、１ピクセルに対する照明係数が照明係数
（Ｌ．Ｆ．）発生器３３からピクセル乗算器５０へ、当
該ピクセルが遅延段５１からピクセル乗算器５０に供給
されるのと同時に出力されるようにする。強度を修正さ
れたピクセルが照明効果処理器１９からフィルタ１２に
出力される。
【００５８】次に、圧縮率発生器３４及びフィルタ１２
の動作を説明する。フィルタ１２を制御するための圧縮
率を発生する圧縮率発生器３４は、タイルマッパー３２
の出力を用いてこれらの率を発生する。
【００５９】図１０に示す処理の結果生じたタイルの形
状は、同図において実線で示すような平行４辺形にほぼ
近似するとみなされる。したがって、英国特許出願ＧＢ
−Ａ−２２４４６２２号（ソニー株式会社）に記載され
たような局部圧縮率発生器を使用することができる。
【００６０】図１７は、マッピングされたタイルがほぼ
平行４辺形の形でありさえすればよい４辺形を形成する
場合に、原映像の各タイルに対する局部水平圧縮率ｌｈ
及び局部垂直圧縮率ｌｖを計算できる局部圧縮率計算手
段３４を示している。第１計算部７２は、マッピングさ
れた各タイルに対する点Ｉa ，Ｉb ，Ｉc ，Ｉd の座標
から、マッピングメモリ３７（図７）に記憶されたそれ
らの点の座標を用いて値ｘｖ，ｘｈ，ｙｖ，ｙｈを計算
する。これらの値（７４）は、第２の計算部７６に出力
される。この第２計算部は、３角法関係を用いて対応す
る値ｌｈ及びｌｖを計算する。これらの対応値ｌｈ及び
ｌｖ（７８）はそれから、濾波しようとする映像値の受
信と同期してフィルタ１２へ出力される。局部圧縮率計
算手段によるｌｈ及びｌｖの値を発生する理論について
は、上述の英国特許出願ＧＢ−Ａ−２２４４６２２号に
十分論じてあるので、更に詳しくは述べない。
【００６１】フィルタ１２は、有限インパルス応答（Ｆ
ＩＲ）フィルタであるのがよい。２次元ＦＩＲフィルタ
の設計自体は公知であるので、ここでフィルタの好適な
態様について詳細な説明はしない。当業者には周知のよ
うに、２次元ＦＩＲフィルタは、各クロック周期Ｔ（＝
１／ＦＳ）の間、すなわち各サンプル・ピクセルに対し
て動作し、入力信号の垂直及び水平に配列されたサンプ
ルの所定の組にそれぞれの加重（重み付け）係数を乗
じ、乗算結果の積を合算することにより、濾波された出
力ワード又はサンプルを計算する。この目的のため、２
次元ＦＩＲフィルタは一般に、それぞれの加重係数が供
給される複数の乗算器と、乗算器の上流又は下流に配置
され、入力信号のサンプルを異なる量だけ遅らせて垂直
及び水平に配列されたサンプルの所定の組みを作る、複
数の１サンプル遅延素子及び１ライン遅延素子（ライン
メモリ）と、遅延され加重された積を合算する合算手段
とを有する。図１８は、図６のフィルタ１２として適当
なものを図解的に示したものである。このフィルタ１２
は、複数の乗算器１２Ｍ、複数の遅延素子１２Ｄ及び合
算手段１２Ｓを有する。それぞれの異なる加重係数は、
帯域幅制御手段１２Ｂから伸びる線を介して乗算器１２
Ｍに供給される。
【００６２】帯域幅制御手段１２Ｂは、水平及び垂直局
部圧縮率の値ｌｈ及びｌｖを直接加重係数の適正値の計
算に用いて、フィルタ１２の水平及び垂直帯域幅の減少
を行うためのものである。ｌｈ及びｌｖの考えられるす
べての値に適切な一連の加重係数の組は設計段階で計算
され、帯域幅制御手段１２Ｂは、予め計算した加重係数
値の参照表を記憶するＰＲＯＭの形に構成されている。
こうすると、帯域幅制御手段は、局部圧縮率計算手段３
４から受信するｌｈ，ｌｖの値に従って、各クロック周
期毎に加重係数の適正値を乗算器１２Ｍに出力すること
ができる。
【００６３】上述のように、タイル内の水平及び垂直帯
域幅に必要な減少は、処理されたタイルの水平及び垂直
の大きさ及び回転と剪断変形の量の、未処理の映像タイ
ルに対する比率に関係している。これらの要因は、帯域
幅制御手段１２Ｂ内の参照表の設計に考慮され、それに
より、ｌｈ，ｌｖの値（これから計算される比率でな
く）を水平及び垂直局部圧縮率として帯域幅制御手段１
２Ｂに直接供給することができる。
【００６４】原映像信号の濾波は、照明効果処理器１９
からの原映像サンプルの受信に同期して実時間で行える
ように配慮してある。濾波された原映像サンプルは、メ
モリ１３に記憶される。
【００６５】圧縮率（Ｓ．Ｆ．）発生手段３４から圧縮
率が正確なタイミングで出力されるように、遅延手段
（図示せず）が設けられる。この遅延手段は、タイルマ
ッパー３２とＳ．Ｆ．発生手段３４の間、又はＳ．Ｆ．
発生手段３４とフィルタ１２の間に挿入することができ
る。所要の遅延は、特定の機器における具体的な回路遅
延に応じて当業者が決定できる。具体的な機器において
は、タイルマッパー３２及びフィルタ１２間に遅延が必
要でないが、タイルマッパー３２及び照明効果処理器１
９間に更に遅延手段が必要な場合もある。照明効果処理
器１９及びフィルタ１２を制御する信号に適切なタイミ
ングを与えることは、当業者の仕事である。
【００６６】濾波された映像は、受入れ順にメモリ１３
に記憶されると、適切なメモリ読出しアドレスを発生す
ることにより目標物体上にマッピングすることができ
る。アドレス発生器２１は、ベジエ再分割（ｓｕｂｄｉ
ｖｉｓｉｏｎ）として知られる光線トレース再分割技法
を用いてこれを行う。この技法は、前述したように、ベ
ジエ曲線が、単に加算と２による割算を要するだけの、
制御点に関する簡単な演算により、２つの曲線に容易に
再分割できるという事実に依存している。
【００６７】アドレス発生器２１の目的は、あとで出力
映像を作成するための物体映像の各ピクセルを発生する
のに使用できる、メモリ１３内の濾波された原映像デー
タの位置を決定するアドレスデータを発生することであ
る。この処理は、各物体映像ピクセルに対して光線を発
生し、該光線がその物体と交差するかどうかを検出し、
交差する場合、該光線に対する物体ピクセルを作成する
のに使用すべき原映像データが含まれるメモリ１３内の
１以上の記憶位置を決定する、という概念に基いてい
る。光線と物体面との交差を決定するため、この技法
は、各光線に対し、ベジエ面又はパッチ（分割面）を繰
返し４等分する過程を含む。
【００６８】前述のように、曲線の場合、曲線を完全に
中に含む凸外郭を定めるのにその制御点を使用すること
ができる。ベジエ面についても、該面を完全に中に含む
多角形の面をもつ凸面体を定めるのにその制御点を使用
できる場合、同じことがいえる。計算を容易にするた
め、凸外郭を考える代わりに、アドレス発生器２１は、
制御点のそれぞれｘ及びｙ成分の最大及び最小に基く、
もっと簡単な「限定ボックス」（ｂｏｕｎｄｉｎｇ ｂ
ｏｘ）を用いる。いわゆる「限定ボックス」は、パッチ
を中に含み、その座標軸と揃うように形成される。再分
割処理の各段階において、アドレス発生器は、光線がこ
の限定ボックスと交差するかどうかを計算する。再分割
処理は、所望の解が得られるまで続けられる。この再分
割技法、この技法を実行する装置、更に読出し側処理及
び装置は、同時係属中の英国特許出願ＧＢ９１０７４９
５．５号（１９９１年４月９日出願）に記載されてい
る。この先行英国出願の内容を本明細書においても参照
されたい。よって、ここでは、メモリ１３の読出し側に
ついて簡単に説明するにとどめる。
【００６９】上記再分割処理を図１９に図解的に示す。
概念的にいえば、各光線は原点「０」からスタートし物
体面を通過する。図１９は、左上の限定ボックスに対し
交差が確認され、この限定ボックス内において破線で示
すように、第１の再分割Ｓ１から第２の再分割Ｓ２が行
われる様子を示す。この処理は、所望の解像度又は精度
（この場合、再分割Ｓｎ）を得るまで続けられる。図１
９に示すように、それぞれのピクセルに対する光線は、
原点「０」から発散している。しかし、このような発散
光方式では、光線と限定ボックスの交差をテストする場
合、厳格な処理が要求される。本発明の好適な具体構成
では、後述するように、発散光方式に近似する平行光線
方式を使用する。
【００７０】図２０は、再分割処理における基本ステッ
プを示す流れ図である。ステップ８０で、レジスタに深
さ値が設定される。ステップ８２で、最初のパッチが、
最初の制御点に対する適切な計算により、４つの小パッ
チに再分割され、これらの小パッチに対する制御点がス
タック（後入れ先出しメモリ）に記憶される。各小パッ
チに対する制御点（ｘ，ｙ，ｚ値）には、それらの小パ
ッチに対するｕ，ｖ，ｚ値を導出するための変数が結び
付いている。
【００７１】スタック内の第１の再分割パッチに対する
制御点がステップ８４で取出され、この再分割パッチに
対する限定ボックスが計算される。ステップ８６で、現
光線が現限定ボックスと交差しているかどうかをテスト
する。該ステップで限定ボックスと交差していないと検
出されると、この再分割パッチはステップ８８で破棄さ
れる。ステップ９０でスタックになお再分割パッチがあ
ると決定されると、論理が分かれて戻り、次の再分割パ
ッチに対する制御点をステップ８４でスタックから取出
す。スタックに再分割パッチが残っていない場合、処理
はステップ９２で終了し、処理の結果、最も交差に近い
と検出された再分割パッチに対して蓄積され、出力レジ
スタに記憶されたｕ及びｖ値から導出される読出しアド
レスが出力される。水平アドレスは、ｕに最大水平アド
レス（高精細度テレビジョンの場合一般に１９２０）を
乗じて発生する。垂直アドレスは、ｖに最大垂直アドレ
ス（高精細度テレビジョンの場合一般に１０３５）を乗
じて発生する。
【００７２】ステップ８６において、光線と限定ボック
スの交差が検出されると、ステップ９４で、該再分割パ
ッチに対する深さ値が深さレジスタ内の深さより小さい
かどうかのテストが行われる。もし小さければ、ステッ
プ９６で、所望の解像度が得られたどうかを決めるテス
トが行われる。ステップ９４及び９６におけるテスト結
果が共に肯定的であれば、ステップ９８で、当該再分割
パッチに対する深さが深さレジスタに記憶され、当該再
分割パッチに対するｕ，ｖ値が、ステップ９２における
あとの出力のための上記出力レジスタに記憶される。深
さレジスタ及び出力レジスタに記憶されるデータは、前
にそこに記憶されたデータに重ね書きされる。ステップ
９４で、再分割パッチに対する深さ値が深さレジスタの
内容より大きいか又は等しいと決定されると、その再分
割パッチはステップ８８で破棄され、処理は、未だ処理
すべき再分割パッチがあるかどうかを決定するステップ
９０のテストへと続く。ステップ９６で、与えられた光
線交差に対し所望の解像度が未だ得られていないと決定
されると、処理は分かれてステップ８２に戻り、そこ
で、現再分割パッチが４つの更に小さいパッチに再分割
され、これら４つの更に小さいパッチに関する制御点及
びｕ，ｖ，ｚデータが上記スタックの一番上に加えられ
る。
【００７３】アドレス発生器２１（図６）は、各物体映
像ピクセルに対するキー信号Ｋ0 を発生する。キー信号
Ｋ0 は交差が発見された（すなわち、物体内の）物体映
像ピクセルに対する第１の値と、交差が発見されない
（すなわち、物体外の）物体映像ピクセルに対する第２
の値とを有する。
【００７４】圧縮及び（又は）回転のため、マッピング
されたサンプルの位置が、出力映像信号又は出力アレイ
の正確なピクセル位置と対応しないことがある。したが
って、空間再分割処理は、サブピクセル（ピクセルより
小さい）精度で行うのがよい。このようにして、アドレ
ス発生ロジックにより発生されるアドレスは、メモリ１
３のアドレス指定に用いる主アドレス部（例えば、高精
細度では１２ビット）と、メモリ１３のあとに位置する
ピクセル補間器１４の制御に用いる付加アドレス部（例
えば４ビット）とを含む。ピクセル補間器１４は、主ア
ドレス部によって指定される濾波された映像における位
置と、付加アドレス部によって表される、現物体ピクセ
ル上にマッピングされる、濾波された映像における正確
な位置との間の位置インクリメント（増分）に応答し
て、メモリ１３における使用可能な濾波された入力サン
プル又はワードの値の間を補間する。ピクセル補間ロジ
ックによってこれを行い、各物体ピクセルに対し、マッ
ピング関数を用いて選択した物体ピクセル位置の上に正
確にマッピングされる、入力映像における当該点に対応
する補間されたサンプル又はワードを作成する。この補
間されたサンプル又はワードは、特定の入力サンプル又
はワードでなく、ピクセル補間手段からの出力である。
こうして、物体映像のピクセルとメモリ１３の異なる位
置との間に、正確な所望の関係（マッピング関数によっ
て指示されるような）が維持される。いま述べたタイプ
の補間技法は、英国特許出願公開ＧＢ−Ａ−Ｂ２１７２
１６７号（ソニー株式会社）に記載されている。
【００７５】再分割処理をサブピクセル解像度で行う
と、個々の物体内に正しいマッピングが与えられる。た
だし、それらの物体のエッジになおエイリアス歪みが残
る。図２１及び２２はそれぞれ、この問題とその解決法
とを示す。図２１は、各々がそれぞれピクセル位置に対
応し、単一の光線が各ピクセルの中心に位置する２つの
隣接する素子を示す。物体のエッジ１３０は、該物体エ
ッジの下部及び右において物体の境界が定められたピク
セル素子を通過している。左側のピクセル位置における
光線は、物体のエッジの外側にあることが分かるであろ
う。しかし、右側のピクセル位置に対する光線は、物体
内に位置している。図２１に示すようなサンプリングの
結果、左側のピクセル位置が背景に合せられ、右側のピ
クセル位置が映像に合せられた出力映像を生じることに
なる。このため、明らかにエイリアス歪みの、又はぎざ
ぎざのついたエッジが生じる。
【００７６】図２２は、前述の同時係属中の英国特許出
願ＧＢ−９１０７４９５．５号に記載された装置に採用
されている方法を示す。所望のピクセル解像度でエッジ
が検出されると、そのピクセル位置に多数の光線を発射
し、物体内に含まれるピクセルが中心に位置するパッチ
の百分率を決める。図２２において、左側のピクセル位
置に発射された３６の光線から、１５の光線が物体と交
差していることが分かる。この情報を、当該ピクセルに
適正な値を与えるのに使用できる。しかし、該ピクセル
の強度を正しい値に調整するためには、近くの物体又は
背景の強度を確かめる必要がある。このため、図６のキ
ー（制御）処理器２３において、エッジ検出器３９及び
エッジ処理器３８がエッジの検出及び処理を行ってい
る。キー処理器２３の出力は、エイリアス歪みのないエ
ッジのマップの形をしており、メモリ１３及びピクセル
補間器１４の出力に重畳されて図６に示す出力ビデオ信
号を発生する。
【００７７】エッジ検出ロジックは、４ピクセル素子の
グループを比較することによって動作をする。エッジ検
出ロジックは、任意の４ピクセル素子のグループ内で、
（ａ）４つのヒット（当たり）、（ｂ）４つのミス（外
れ）、又は（ｃ）ヒットとミスの混合及び（又は）アド
レスの不連続があるかどうかをテストする（図２３参
照）。（ａ）及び（ｂ）がある場合、エッジ検出ロジッ
クは、４ピクセル素子グループ内にエッジがないとす
る。ヒットとミスが混合する場合、物体の背景エッジが
該４ピクセル素子グループ内を通過している、とみな
す。アドレスの不連続が検出された場合、物体面に折り
目のようなものがある、とみなす。あとの２者の場合、
４ピクセル素子グループ内にもっと多くの光線を発射
し、４ピクセル素子区域をスーパーサンプルし（サンプ
ルレートを上げ）てエッジの正確な通路を決定する。図
１９及び２０について上述した再分割アドレス発生処理
を各光線に対して行い、当該光線に対する映像値を決定
する適切な原ピクセル（又は正確なマッピングがない場
合は原ピクセルのグループ）のメモリアドレスを決定す
る。各ピクセル素子に対するエッジ値を決めるため、各
ピクセル素子に対する追加光線トレース操作の各結果を
平均する。これらの平均したピクセル素子値が出力さ
れ、キーヤー１７の出力映像データに重畳すべきエッジ
・マップが作成される。
【００７８】前述の同時係属英国出願ＧＢ−９１０７４
９５．５号には、本発明の具体構成に使用しうるエッジ
検出器３９及びエッジ処理器３８が記載されている。よ
って、図６に示すエッジ検出器３９及びエッジ処理器３
８の動作は、ここでは概要を述べるにとどめる。
【００７９】エッジ検出器３９は、上述したような４ピ
クセル素子グループの比較を行う制御ロジック（論理回
路）を有する。アドレス発生器２１が発生したアドレス
を比較するため、該ロジックは、アドレス発生器による
アドレス出力をアドレスバス１３３（図６）を介して受
信する。エッジ検出器３９は、エッジに対応するピクセ
ルに対する第１の値と他のピクセルに対する第２の値と
をもつエッジキー信号Ｋe を作成する。
【００８０】エッジ処理器３８は、図２０について上述
した光線トレース及び再分割処理を行う回路を有する。
ただし、エッジ検出器３９によりエッジ上にあると識別
されたピクセル素子内の複数の光線に対するものは除
く。同時係属英国出願ＧＢ−９１０７４９５．５号に記
載されたエッジ処理器の特定例では、エッジ処理器３８
は、データ路１４１を介してフィルタ１２の出力を受け
る。エッジ処理器は更に、バス１４５（図６）から背景
情報を受け、背景物体エッジのスーパーサンプリングを
行うことができる。エッジ処理器はまた、構成光線に対
する個々の強度値を決定する。これらは、組合せて処理
され、各ピクセル素子に対する複合強度値を発生する。
これらのピクセル素子の値は、並べてデータバス１４４
によりキーヤー１７に出力され、ピクセル補間器１４か
らの出力ピクセルをキーイングにより背景情報と合体さ
せて複合出力画像を発生する。
【００８１】図２４は、図６のキーヤー１７の例を示す
構成図である。キーヤーは、入力として背景情報を表す
信号Ｂを受取り、出力画像ＯＩの背景を作るもので、物
体映像の物体映像ピクセルＯ、エッジ映像のエッジ・ピ
クセルＥＤＧＥ、物体映像用キー信号Ｋo 、エッジ映像
用キー信号Ｋe を同時に入力する。物体映像用キー信号
Ｋo は、物体映像のどのピクセルＯ及び背景のどのピク
セルをスクリーンに表示するかを特定するマスクを決め
る複数の「１」と「０」より成る。したがって、キー信
号Ｋo は、物体映像（Ｏ）を通過させるゲート１５０の
制御に用いられる。インバータ１５１により発生される
信号Ｋo の逆信号は、背景映像情報を通過させるゲート
１５２の制御に用いる。ゲート１５０及び１５２の出力
は、加算器１５４で組合され、線１５６に基本的な出力
信号を発生する。エッジのエイリアシング現象を避ける
ため、エッジ映像ＥＤＧＥを加算器１５４の出力に重畳
する。キー信号Ｋe は、エッジ信号ＥＤＧＥを通過させ
るゲート１５８の制御に用いられる。インバータ１５７
は信号Ｋe を反転させ、この反転された信号は、線１５
６の加算器１５４の出力を通過させるゲート１６０の制
御に用いる。ゲート１５８及び１６０の出力は、加算器
１６２で加算されて線１６４に出力画像ＯＩを形成す
る。図２４に示すキーヤーの作用は、キー信号Ｋo で決
まるマスクに従って背景に物体映像（Ｏ）を重畳し、そ
の重畳したものの上に更に、キー信号Ｋ e に従って信号
ＥＤＧＥによって決まるエッジ・ピクセルを重畳するこ
とである。
【００８２】以上、非線形物体面上にビデオ面感マッピ
ングすることができるデジタルビデオ特殊効果装置を説
明した。ただし、この特定の装置に対し、本発明の範囲
内において多くの補足及び（又は）修正が可能であるこ
とが認められるであろう。
【００８３】例えば、照明効果を与える本発明の実施例
を、非線形物体面上にビデオ面感マッピングできる例に
関連して説明したが、本発明はまた、線形物体面上にマ
ッピングするデジタルビデオ特殊効果装置にも適用でき
るものである。この場合は、代わりのアドレス発生及び
キー処理回路を用いることになる。
【００８４】また、本発明の好適な具体構成では、タイ
ルの１コーナーにおけるタイル垂線を想定したが、他の
具体構成においてタイル垂線をタイルの中心におけるも
のとしてもよい。しかし、この場合、能動画像領域のエ
ッジ近くのピクセルの補間は、外挿により能動映像領域
の外側のタイルに対し更に垂線を発生することでもよ
い。
【００８５】
【発明の効果】本発明によれば、メモリに書込む前に照
明効果処理をすることにより、読出し側で処理する場合
に比し少ない量のハードウェアで照明強度の修正を行う
ことができる。また、タイルに対する局部圧縮率に従っ
て変化するフィルタ特性をフィルタに適用することによ
り、タイルに基く照明効果処理によって感知されるエイ
リアシングを軽減することができる。
【図面の簡単な説明】
【図１】デジタルビデオ特殊効果装置の従来例を示すブ
ロック図である。
【図２】ベジエ曲線の例を示す図である。
【図３】ベジエ曲線の分割を示す図である。
【図４】ベジエ面の例を示す図である。
【図５】原映像領域の複数タイルへの分割を示す図であ
る。
【図６】本発明の実施例を示すブロック図である。
【図７】図６のタイルマッパーを示すブロック図であ
る。
【図８】図７のタイルマッパーのマッピング・ロジック
の動作を示す流れ図である。
【図９】図５から選択したｔs タイルを示す図である。
【図１０】図４のベジエ面上のｔs タイルを示す図であ
る。
【図１１】Ｐｈｏｎｇ照明技法を示す説明図である。
【図１２】垂線発生の２次元の例を示す説明図である。
【図１３】垂線発生の３次元の例を示す説明図である。
【図１４】図６のＬ．Ｆ．発生器と照明効果処理器を示
すブロック図である。
【図１５】図１４の垂線・ピクセル（座標）補間器の例
を示すブロック図である。
【図１６】図１４の照明係数（Ｌ．Ｆ．）乗数発生器を
示すブロック図である。
【図１７】図６の圧縮率（Ｓ．Ｆ．）発生器を示す図解
的ブロック図である。
【図１８】図６のフィルタの例を示すブロック図であ
る。
【図１９】図６のアドレス発生器の光線トレース再分割
動作を示す説明図である。
【図２０】アドレス発生器のロジック動作を示す流れ図
である。
【図２１】画像のエッジに関する問題を示す説明図であ
る。
【図２２】画像のエッジに対する処理の例を示す説明図
である。
【図２３】図６のエッジ検出器の動作を示す説明図であ
る。
【図２４】図６のキーヤーを示す簡略ブロック図であ
る。
【符号の説明】
１３ メモリ ２５ 制御手段 ２１ アドレス手段（マッピング手段） １９ 書込み側照明効果手段（照明効果処理器） ３３ 照明係数（Ｌ．Ｆ．）発生器 １２ フィルタ ３４ 圧縮率（Ｓ．Ｆ．）発生手段
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/262 7/24 Ｈ０４Ｎ 7/13 Ｚ (72)発明者 ハワード ジョン ティース イギリス国 ＲＧ11 ２ＸＦ，バークシャ ー，ウォッキンガム，スコッツ ドライブ 15

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ピクセルのアレイより成る原ビデオ映像
    を物体面上にマッピングして出力映像を作成するデジタ
    ルビデオ特殊効果装置であって、上記原ビデオ映像より
    導出したピクセルのアレイを一時的に記憶するメモリ
    と、上記物体面を定める表面関数を規定するための制御
    手段と、上記メモリからピクセルをマッピングして、上
    記物体面上にマッピングされた原ビデオ映像を表す出力
    ピクセルを作成するための読出しアドレスを計算するア
    ドレス手段とを具え、 メモリに書込む前に原ビデオ映像からピクセルを修正す
    る書込み側照明効果手段を有することを特徴とするデジ
    タルビデオ特殊効果装置。
  2. 【請求項２】 上記原映像を複数のタイルに論理的に区
    分して各タイルを上記原映像のピクセル・アレイに対応
    させるマッピング手段を有し、該マッピング手段は、上
    記表面関数に応答して上記タイルのコーナーを上記物体
    面にマッピングする座標を計算するものである請求項１
    の装置。
  3. 【請求項３】 上記照明効果手段は、照明係数発生器に
    より作成された照明係数に応答して、上記原映像からの
    ピクセルの強度を選択的に修正する照明効果処理器を具
    え、上記照明係数発生器は、上記マッピング手段が発生
    したマッピングされたタイルの座標から、上記原映像の
    各ピクセルに対しピクセル強度修正係数を発生する手段
    を有する請求項２の装置。
  4. 【請求項４】 上記照明係数発生器は、２つのベクトル
    のベクトル積を計算することにより各タイルに対する垂
    線を決定する手段を有し、上記ベクトルの各々は、該タ
    イルの対角線上に向き合うコーナーのマッピングされた
    座標に関して定められる請求項３の装置。
  5. 【請求項５】 上記照明係数発生器は、複数のタイル垂
    線を補間することによりマッピングされた各ピクセルに
    対する垂線を決定する手段を有する請求項３又は４の装
    置。
  6. 【請求項６】 上記照明係数発生器は、上記物体面上に
    マッピングされたピクセルの座標と光源の座標とからピ
    クセル及び光源間の距離を決定する手段を有する請求項
    ３〜５のいずれか１項の装置。
  7. 【請求項７】 上記照明係数発生器は、ピクセルが属す
    るタイルに対しマッピングされたタイルコーナーの座標
    値を補間することにより各ピクセルに対しマッピングさ
    れた座標を決定する手段を有する請求項６の装置。
  8. 【請求項８】 ピクセル強度修正係数（ＩＦ）が次式に
    よって定められる請求項３〜７のいずれか１項の装置 【数１】 ただし、 Ｎ．Ｌは補間されたピクセル垂線Ｎと照明ベクトルＬと
    のスカラー積、 Ｉd は発散光源の強さ、 Ｉa は周囲光源の強さ、 Ｋd は反射係数、 ｄはピクセル及び光源間の距離、 ｄφは定数をそれぞれ表すものとする。
  9. 【請求項９】 上記照明効果手段は、上記メモリに書込
    む前にピクセルを濾波するためにピクセルをフィルタに
    出力し、該フィルタは、上記ピクセルが属するタイルに
    対する局部圧縮率に従って変化するフィルタ特性を適用
    するものである請求項２〜８のいずれか１項の装置。
  10. 【請求項１０】 タイルコーナー座標値に応答してそれ
    ぞれのタイルに対するフィルタ圧縮率を発生する圧縮率
    発生手段を有する請求項９の装置。
JP09966793A 1992-04-24 1993-04-26 デジタルビデオ特殊効果装置 Expired - Fee Related JP3190762B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9208929A GB2267007B (en) 1992-04-24 1992-04-24 Video special effect apparatus and method
GB9208929:1 1992-04-24
GB9215817:9 1992-07-24
GB9215817A GB2266425B (en) 1992-04-24 1992-07-24 Digital video effects system

Publications (2)

Publication Number Publication Date
JPH0750810A true JPH0750810A (ja) 1995-02-21
JP3190762B2 JP3190762B2 (ja) 2001-07-23

Family

ID=26300773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09966793A Expired - Fee Related JP3190762B2 (ja) 1992-04-24 1993-04-26 デジタルビデオ特殊効果装置

Country Status (4)

Country Link
US (1) US5461706A (ja)
EP (1) EP0574111B1 (ja)
JP (1) JP3190762B2 (ja)
DE (1) DE69314231T2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0707420A1 (en) * 1994-09-15 1996-04-17 Avesco Plc 3D special effects system
US5765561A (en) * 1994-10-07 1998-06-16 Medical Media Systems Video-based surgical targeting system
US5737506A (en) * 1995-06-01 1998-04-07 Medical Media Systems Anatomical visualization system
US6151404A (en) * 1995-06-01 2000-11-21 Medical Media Systems Anatomical visualization system
US5776050A (en) * 1995-07-24 1998-07-07 Medical Media Systems Anatomical visualization system
US6702736B2 (en) * 1995-07-24 2004-03-09 David T. Chen Anatomical visualization system
WO1997008660A1 (de) * 1995-08-25 1997-03-06 Gmd-Forschungszentrum Informationstechnik Gmbh Bildverarbeitungsverfahren zur simulation einer tiefenstruktur und zugehörige vorrichtung
US5825908A (en) * 1995-12-29 1998-10-20 Medical Media Systems Anatomical visualization and measurement system
US6064408A (en) * 1998-04-28 2000-05-16 Sun Microsystems, Inc. Method, apparatus and computer program product for eliminating edge conditions from an area image processing operations on tiled image data
US6621509B1 (en) 1999-01-08 2003-09-16 Ati International Srl Method and apparatus for providing a three dimensional graphical user interface
US6583793B1 (en) * 1999-01-08 2003-06-24 Ati International Srl Method and apparatus for mapping live video on to three dimensional objects
US6331852B1 (en) * 1999-01-08 2001-12-18 Ati International Srl Method and apparatus for providing a three dimensional object on live video
US6377270B1 (en) * 1999-07-30 2002-04-23 Microsoft Corporation Method and system for transforming color coordinates by direct calculation
US6766281B1 (en) * 2000-05-12 2004-07-20 S3 Graphics Co., Ltd. Matched texture filter design for rendering multi-rate data samples
US6828983B1 (en) * 2000-05-12 2004-12-07 S3 Graphics Co., Ltd. Selective super-sampling/adaptive anti-aliasing of complex 3D data
US6690960B2 (en) * 2000-12-21 2004-02-10 David T. Chen Video-based surgical targeting system
US7456851B2 (en) * 2003-05-20 2008-11-25 Honeywell International Inc. Method and apparatus for spatial compensation for pixel pattern on LCD displays
US7502024B2 (en) * 2003-09-25 2009-03-10 Honeywell International Inc. Texture based circular arc generation
US7197170B2 (en) 2003-11-10 2007-03-27 M2S, Inc. Anatomical visualization and measurement system
US20060098010A1 (en) * 2004-03-09 2006-05-11 Jeff Dwyer Anatomical visualization and measurement system
US7702137B2 (en) 2004-11-10 2010-04-20 M2S, Inc. Anatomical visualization and measurement system
US7619639B1 (en) * 2005-09-12 2009-11-17 Nvidia Corporation Adaptive scaling using a programmable video engine
US8294731B2 (en) * 2005-11-15 2012-10-23 Advanced Micro Devices, Inc. Buffer management in vector graphics hardware
JP5180288B2 (ja) * 2007-04-11 2013-04-10 ジーブイビービー ホールディングス エス．エイ．アール．エル． デジタルビデオエフェクト（ｄｖｅ）を高める方法及び装置
US11790593B2 (en) * 2020-03-13 2023-10-17 Advanced Micro Devices, Inc. Ray-tracing multi-sample anti-aliasing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796201A (en) * 1985-04-30 1989-01-03 Wake Warren K Stored program controlled system for creating and printing graphics bearing packaging
US4791581A (en) * 1985-07-27 1988-12-13 Sony Corporation Method and apparatus of forming curved surfaces
US5239628A (en) * 1985-11-13 1993-08-24 Sony Corporation System for asynchronously generating data block processing start signal upon the occurrence of processing end signal block start signal
GB8613447D0 (en) * 1986-06-03 1986-07-09 Quantel Ltd Video image processing systems
US4935879A (en) * 1987-08-05 1990-06-19 Daikin Industries, Ltd. Texture mapping apparatus and method
US5255352A (en) * 1989-08-03 1993-10-19 Computer Design, Inc. Mapping of two-dimensional surface detail on three-dimensional surfaces
US5175808A (en) * 1989-09-12 1992-12-29 Pixar Method and apparatus for non-affine image warping
US5271093A (en) * 1989-10-17 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Video display apparatus for filling the interior shapes of contour
GB2254751B (en) * 1991-04-09 1994-11-09 Sony Broadcast & Communication Digital video effects system
JP2973573B2 (ja) * 1991-04-12 1999-11-08 ソニー株式会社 画像変換装置

Also Published As

Publication number Publication date
EP0574111A1 (en) 1993-12-15
DE69314231D1 (de) 1997-11-06
DE69314231T2 (de) 1998-03-05
EP0574111B1 (en) 1997-10-01
US5461706A (en) 1995-10-24
JP3190762B2 (ja) 2001-07-23

Similar Documents

Publication Publication Date Title
JP3190762B2 (ja) デジタルビデオ特殊効果装置
US6204857B1 (en) Method and apparatus for effective level of detail selection
US6243488B1 (en) Method and apparatus for rendering a two dimensional image from three dimensional image data
US5224208A (en) Gradient calculation for texture mapping
JP2550530B2 (ja) ビデオ信号処理方法
KR100567204B1 (ko) 픽셀 당 ｍｉｐ 매핑 및 3선형 필터링 방법 및 장치
US7492376B2 (en) Graphics resampling system and method for use thereof
US7324107B2 (en) Single level MIP filtering algorithm for anisotropic texturing
EP0449478A2 (en) 3D video special effects system
US5528738A (en) Method and apparatus for antialiasing raster scanned, polygonal shaped images
US4899295A (en) Video signal processing
US5930407A (en) System and method for efficiently generating cubic coefficients in a computer graphics system
CN109003227B (zh) 一种增强对比度的装置及显示器
US5920495A (en) Programmable four-tap texture filter
GB2266425A (en) Lighting effects for digital video effects system
JP4707782B2 (ja) 画像処理装置およびその方法
US20050017969A1 (en) Computer graphics rendering using boundary information
EP0656609B1 (en) Image processing
KR100429092B1 (ko) 그래픽영상처리방법및장치
US7047265B2 (en) System and method for a single-pass multiple tap filter
JPH11185052A (ja) ３次元コンピュータグラフィックスのテクスチャマッピング座標計算装置および方法
GB2254751A (en) Digital video effects; ray tracing for mapping a 2-d image onto a 3-d surface
GB2254749A (en) Image mapping onto 3d surface with keying of source image data.
GB2254750A (en) Digital video effects system; avoiding aliasing at object edges by supersampling.
JPH11339069A (ja) 画像合成装置および画像合成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees