JPH07507886A - 能動送信スタイラスを有する電磁位置変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、複雑な制御システムやその他の電子機器に絶対座標データを入力する ための、グラフィックタブレット（Ｈ＋ｔｐｈｉｃｌｒｂｌｔｌ）やその類似物 のような位置変換器に係わる。

一般的に、ジョイスティックやトラックボールや「マウス」のような位置入力装 置が、その操作者の手の動きに応答してコンピュータに増分データを送り込むた めに使用される。操作者は、一般的に、そのコンピュータのスクリーンディスプ レイを観察しながら、手の動きを調節する。特定の重要な用途では、図面のよう な既存の表示物から直接的に測定される座標を入力することがめられる。こうし た用途においては、その増分入力装置は、換算係数と位置基準の両方に関して重 大な欠点を有する。

従って、図面のような製作物からコンピュータ用の位置データを生成するために 、様々なグラフィックタブレットが開発されてきた。従来技術の典型的なグラフ ィックタブレットは、固定基準又は調整可能基準に対比した絶対位置データを与 え、これらのデータは、操作者によって図面の表面の上で動かされるスタイラス に応答して生成される。そうした変換器の重要な性能パラメタには、正確さ、再 現性、距離と時間の両方における分解能、値域、限界速度、操作容易性が含まれ る。これらに加えて、コスト、信頼性、関連システム（例えば図形表示装置）と の互換性も重要である。

１つの重要な種類のグラフィックタブ−１トは、互いに直交する１対の導体パタ ーンをそのタブレット内に組み入わる。

そのスタイラスは、スタイラス信号がそれから発生させられるコイルを有する。

例えばＣＩｒマＨに交付された米国特許第３、９７５．５９２号明細書を参照さ れたい。この特許は、各々のパターンの形の導体の配列を開示し、これらの導体 は、対応する電場を生じさせるために順次加圧され、これらの電場の１つが、ス タイラスの概略位置（Ｃ＋Ｕ口＠　ｐｏｓｉｔｉｏｎ）を決めるためにスタイラ スによって検出され、その後で、その導体の部分集合が、異なった率で加圧され る。この順次通電の連続サイクルにおいて、サンプリングされたスタイラス信号 相当物が、二重増幅において、正に積分され、その後で負に積分される。その積 分出力がゼロに達する時にカウンタがラッチ（１＊１ｃｈｌ　され、そのラッチ されたカウンタ値が、前記概略位置に関する検出信号の重心を表すように意図さ れている。しかし、連続したサンプルに基づく計算が使用されるが故に、そうし たラッチされたカウンタ値は、スタイラス信号の実時間重心を表示することはで きず、サンプルの間でスタイラス移動がある時には、その結果はエラーになり易 い。更に、取り扱い難く高価であるサンプルホールド素子が必要とされる。

そうしたシステムに関する別の問題点は、概略位置の間の検出電場強さが非線形 であるということである。Ｉｋｅｄｏに対して交付された米国特許第４．０８８ ．８４２号明細書は、励磁スタイラスとグラフィックタブレット内の平ピックア ップコイル配列とを有するシステムにおける、前記スタイラスの中間位置を検出 するための非線形補間を開示する。しかし、非線形補間は、過剰に複雑であり、 製造コストが高く、精度が低い。実際に、従来技術の電磁座標タブレットの大半 は、複雑で高コストなＡＤ変換器やＤＡ変換器やマイクロプロセッサやコンピュ ータ記憶装置による、高度の信号処理を必要とする。更に、そうしたタブレット の大半は、プリント回路技術を用いてさえ製造コストが高い、厳密な２次元導体 パターンを使用する。これに加えて、費用のかかる補間エラーを避けるために、 非常に微細な粗分解能がめられ、従って回路の複雑性とコストとが増大させられ る。

更に、Ｉｋｅｄｏに対して交付された米国特許第４．０８１８４２号明細書とＲ ｏｄｌｅ口他に対して交付された米国特許第４．２１０．７７５号明細書とに開 示されるように、スタイラス内に送信器コイルを備えることも知られており、特 に米国特許第４．２１０．７７５号明細書は、出力信号を生じさせるためにカウ ンタを使用して順次走査される導体格子を開示する。フィルタリングされた出力 信号相当物であるパルスのリーディングエツジがカウンタを停止させ、それによ って位置信号を発生させる。

別の種類の座標読取り装置は、振動伝送媒体として磁気抵抗材料を使用する。例 えば、Ｃｈａｌｎｅｌに対して交付された米国特許第４．２１６．３５２号明細 書と７＊ｋｅｗｃｈｉ他に対して交付された米国特許第４．２７３．９５４号明 細書とを参照されたい。これらのシステムとその類似のシステムは、フルスケー ルのアナログ値からの正確な測定又は変換に関して制限されている。

座標位置変換器に図形表示能力を組み合わせることが必要とされることが多い。

しかし、不幸なことに、表示装置の中には、典型的な座標変換器によって生じさ せられるような強力な電磁場によって悪影響を与えられる可能性がある表示装置 もある。

更に、幾つかの座標タブレットで使用されるような磁気抵抗材料は不透明であり 、従って背面照明等の使用を妨げる。

こうして、高い精度と再現性と値域と分解能をもたらし、操作が容易で、信頼性 が高く、製造コストが安く、且つ低コストのグラフィックコンピュータと表示装 置とに対して互換性がある、位置変換器が必要とされている。

発明の要約 本発明は、複雑なＡＤ変換器もＤＡ変換器もマイクロプロセッサも大規模な記憶 回路素子も必要とせずに、上記の要求を満たす電磁変換器に向けられる。この変 換器は、第１の端部末端と第２の端部末端の間の複数のコイル輪と、この第１の 端部末端と第２の端部末端の間に間隔を置いて配置された複数のコイルタップ分 岐点（ｃｏｉｌ　ｌａｐ　ａｏｄｃ）とを有するヘリカル導電タブレットコイル と、 選択された１つの前記コイルタップ分岐点を順次アドレス指定するためのセレク タ手段と、 前記タブレットコイルに対して第１の変換器の方向に移動可能であり、且つその 変換器本体に固定装着されたスタイラスコイルを有する変換器本体と、 前記タブレットコイルと前記スタイラスコイルとの間で磁場が結合されるように 前記タブレットコイルと前記スタイラスフィルの一方にコイル駆動電流を生じさ せるための発振器手段と、 前記第１の方向に対して垂直な第１の位置基準に比較して測定可能である距離で ある、前記第１の方向における前記変換器本体と前記タブレットコイルの間の距 離を表す第１の位置信号を！ｊえるために、前記第１の方向の前記スタイラスコ イルの動きに応答して作動する、前記セレクタ手段に接続された回路手段を含む 。好ましくは、前記タブレットコイルは、互いに反対方向にヘリカル状に巻かれ た１対のコイル構成要素を含み、前記セレクタ手段が、対応する前記コイルタッ プ分岐点に前記コイル構成要素を逐次的に接続する。

タブレットコイルは、第１と第２のトレース層を含み、第１−のトレース層が、 互いに間隔を置いて平行に配置された配列をなす前部コイル部分を有し、第２の トレース層が、互いに間隔を置いて平行に配置された配列をなす後部コイル部分 を有し、これらのコイル部分の中の交互のコイル部分が、互いに反対方向に巻か れたコイル構成要素各々の、等間隔を置いたコイル部分を形成し、前部コイル部 分の各々が、反対方向に巻かれたコイル構成要素の後部コイル部分と一直線に合 わせられる。変換器は、同じコイル構成要素の対応する後部コイル部分に前部コ イル部分各々を接続するための導電要素配列を含むことも可能であり、これらの 導電要素は、前記コイル構成要素各々の側部フィル部分を形成する。隣り合う１ 対の導電要素は、互いに反対方向に巻かれたコイル構成要素の対応するタップ分 岐点を含むことが可能である。

本発明の重要な特徴の１つは、スタイラス磁場をタブレットコイルに磁気的に結 合するために、発振器手段が、タブレットコイルにではなくスタイラスコイルに 接続されることが可能であり、この磁気結合が、発振器がタブレットコイルを直 接的に駆動する時に発生させられる周縁磁場の二重性を形成するということであ る。この構成では、その回路手段が、タブレットコイルの端部末端に電気的に結 合された受信器分岐点を含み、受信器分岐点における受信器信号は、タブレット コイルにおけるスタイラス磁場の大きさに応答する。好ましくは、タブレットコ イルが、互いに反対方向にヘリカル状に巻かれた１対のコイル構成要素を含み、 セレクタ手段が、対応する各々のコイルタップ分岐点において前記コイル構成要 素を接続する。有利なことに、スタイラスコイルに発振器が信号を入力するこの 構成が、タップ分岐点接続における異常な電圧の取り出しを防止する。

この回路手段は平衡差動入力増幅器を含むことが可能であり、この平衡差動入力 増幅器に入力するために、タブレットコイル構成要素の両端部末端が、受信器分 岐点の相補的相対物の各々に結合され、この平衡差動入力増幅器が迷走電気雑音 を排除する。受信器分岐点相対物の各々が、その対応するダイオードによってコ イル構成要素の各々の端部末端に結合されることが可能である。二輪位置測定が 、交互の軸時間間隔において行われることが可能であり、第１のタブレットコイ ルの両端部末端と第２のタブレットコイルの両端部末端が、ダイオード絶縁器を 経由して前記差動増幅器に結合される。

或いは、本発明の変換器が、スタイラス磁場からの磁気結合に応答して補助信号 を与えるために、タブレットコイルを近接して取り囲む補助コイルも含むことが 好ましい。この変換器は、その変換器と外部装置との間の電場干渉を防ぐために 、その変換器本体から離れてタブレットコイルの反対側に固定配置された概ね平 らな導電シールド部材を含むことが可能である。前記補助コイルは複数の直列接 続されたコイル輪を有し、前記複数の直列接続されたコイル輪が、 前記第１の変換器方向に対して平行な！方向に延在し、且つ前記シールド部材に 対して平行で且つ前記！方向に対して直交方向に方向付けられた！方向において 前記タブレットコイルを概ね取り囲む、第１のコイル輪と、 前記第１のコイル輪の両端部に概ね一致するまで前記！方向に延在し、且つ前記 第１のコイル輪の両側部の間を非常に短距離だけ前記！方向に延在する、第２の コイル輪と、前記第１のコイル輪の両側部に概ね一致するまで前記！方向に延在 し、且つ、前記第１のコイル輪の両端部の間を非常に短距離だけ前記！方向に延 在する、第３のコイル輪を含む。この変換器は更に、補助信号に前記回路手段を 同期化するための手段を含むことが可能である。この変換器は、複数の前記第２ のコイル輪と複数の前記第３のコイル輪を有することが可能であり、前記！方向 における前記短距離と前記！方向における前記短距離が各々に、前記第１のコイ ル輪の対応する距離の各々に異なった小部分である。

この変換器は、前記補助信号に対して回路手段を同期化するための手段を含むこ とも可能である。発振器手段が変換器本体内に配置されることが可能である。こ の変換器は更に、電力周波数で補助コイルを周期的に駆動するための手段と、補 助コイルからの磁気結合によって発振器手段に給電するための、変換器本体内の 電力受信器手段と、補助信号の受信のために電力ドライバ手段を周期的に中断す るための手段を含むことも可能である。

電力受信器手段は、電力コイルと、整流器手段と、前記整流器手段と前記発振器 手段の間に接続されたフィルタ手段と、前記電力コイルと前記整流器手段の間に 結合された結合手段を含むことが可能であり、この結合手段は、電力周波数にお ける前記電力コイルのりアクタンスを打ち消すために、電力周波数において前記 電力コイルと共振する。電力ドライバ手段は、電力周波数において電力パス電圧 と接地との間で電力分岐点を順次スイッチングするための相補ドライバトランジ スタ対と、前記ドライバトランジスタを別々に制御するためのゲート付きクロッ ク発振器回路（Ｈｔｌｔｄ　ｃｌｏｅｋ　１ｅｆｆｉ＋＋ｔｌｏ＋　ｃｉ＋ｃ菖 ｉ１）と、前記結合分岐点と前記補助コイルの間を接続するカップリングコンデ ンサを含むことが可能であり、前記クロック発振器回路が、他方のドライバトラ ンジスタの非活動化の後に予め決められた遅延期間の間だけ前記ドライバトラン ジスタの各々の起動を遅延させるための手段を含み、前記カップリングコンデン サが、電力周波数における前記補助コイルのりアクタンスを打ち消すために、前 記補助コイルと共振する。電力周波数は約１０ＫＨ＋〜約１０１Ｈ＋であること が可能である。この電力周波数が約２０ＫＲｔ〜約１００ＫＨ＋であることが好 ましい。この電力周波数が約２５ＫＨｘ〜約５０ＫＨ＋であることが更に好まし い。

予め決められた大きさの受信器信号を検出するために、閾値手段が含まれること が可能であり、この閾値手段は、送信器コイルから予め決められた距離の範囲で 変換器本体が一直線に合わせられる時に有効信号を与える。発振器回路は、電力 を節約するために約２０％未満のバーストデユーティサイクル（ｂｓｚ［ｄｕｌ ＹＣ！ｃｌｅ）を有するバーストモードで作動することが可能である。このバー ストモードは、有効信号の発生時に、予め決められた時間間隔以上の時間間隔に 亙って終止されることが可能である。発振器回路電力の節約は、スタイラスの非 活動期間の後の発振器回路の非活動化によっても可能にされる。

好ましくは、前記回路手段が更に、受信器信号の重心を位置決定するために、第 １のサイクル時間間隔の間に受信器信号の第１極性成分を合計し且つ第２のサイ クル時間間隔の間に受信器信号の反対の極性成分を合計するための積分器手段を 含み、前記回路手段が更に、送信器コイルに沿って順次接続されたコイルタップ 分岐点の位置を表す可変位置信号をラッチするためのラッチ手段と、前記積分器 手段に応答して受信器信号重心において前記ラッチ手段を起動するためのフィー ドバック手段も有し、前記ラッチ手段の起動時には、前記第１のサイクル時間間 隔が終止し、前記第２のサイクル時間間隔が開始する。前記可変位置信号がＮ状 態カウンタ（Ｎは送信器コイルのコイルタップ分岐点数の倍数關である）によっ て発生させられることが可能であり、セレクタ手段が、時間間隔グループ数ＦＩ ＩＩ　１ａｌｔ＋ｙｓｌ　１＋ｏ＠ｐ　ａｍｍｂｒ＋ｌのカウンタ状態の間、発 振器手段にコイルタップ分岐点の各々を接続するために、前記Ｎ状態カウンタを 復号し、この時間間隔グループ数は倍数Ｍに一致する。

前記積分器手段は２方向カウンタと可変周波数発振器とを含むことが可能であり 、この可変周波数発振器の周波数は、受信器信号の大きさに応答する。その選択 されたタップ分岐点と両端部末端との間の互いに反対の方向の電流の流れに応答 して、選択されたタップ分岐点の付近から延びる周縁磁場として磁場を発生させ るために、前記発振器手段がタブレットコイルに接続されることが可能である。

有利なことに、互いに反対方向に巻かれたコイル構成要素という構成が、発振器 がタブレットコイルに信号を送る時に、打ち消しによって迷走磁場を抑制する。

セレクタ手段がタブレットコイルとスタイラスコイルの間に移動周縁磁場を生じ させることが可能であり、前記回路手段が受信器分岐点を含み、前記受信器分岐 点における受信器信号が、受信器コイルにおける周縁磁場の大きさに応答する。

受信器分岐点はスタイラスコイルに電気的に接続されることが可能である。スタ イラスコイルは、１対のバイファラ巻きスタイラスコイル構成要素を含み、前記 回路手段は更に、受信器分岐点を駆動するための平衡差動人力増幅器を含み、前 記スタイラスコイル構成要素が前記平衡差動入力増幅器に信号を送り、前記平衡 差動入力増幅器が迷走電気雑音を排除する。受信器分岐点はタブレットコイルに 電気的に接続されることが可能であり、受信器信号は、受信器コイルによる送信 器コイルの電流負荷に応答する。

タブレットコイルは、第１の変換器方向に平行なコイル軸線を中心として円筒形 状にヘリカル形であってよく、そのコイル軸線の互いに反対側に前部部分と後部 部分とを含む。この変換器は更に、前記タブレットコイルの前部部分から予め決 められたプローブ距離（ｐｒｏｂｔｄ口１ｒａｅｅｌだけ離れた位置にその変換 器本体を案内するための手段を含む。このタブレットコイルの前部部分と後部部 分とが巻線距離ｄだけ互いから間隔を置かれていることが好まし、（、この距離 ｄは、タブレットフィル端部末端における不要な磁束集中を防ぐために約０．０ ３インチ以上である。送信器コイルのコイル輪は、変換器の定倍率を画定するた めに概ね均等の間隔を置かれていることが好ましい。

スタイラスコイルは、スタイラス軸線を中心として円筒形状に対称形であり、変 換器本体がスタイラス軸線上にスタイラス尖端を画定し、このスタイラス尖端は 、タブレットコイルの前部部分からプローブ距離１だけ離れて移動する。好まし くは、タブレットコイル輪は、そのコイル軸線の方向にコイル輪間隔１だけ均等 に間隔を置かれる。好ましくは、スタイラス軸線上のスタイラスコイル内の中心 点は、スタイラス尖端からコイル距離Ｃだけずれており、このコイル距離Ｃは、 タブレットコイルの前部部分との直交アライメントに関するスタイラス軸線の一 定範囲の傾斜の範囲内での変換器の一様な動作を可能にするために、約０．４イ ンチである。好ましくは本発明の変換器は前記回路手段をゲートするための手段 も含み、それによって前記回路手段が、限定されたサンプル時間間隔の持続時間 内だけは受信器コイルに応答し、このサンプル時間間隔内では、スタイラス軸線 の一定範囲の傾斜の範囲内での変換器動作の一様性を増強するために、前記コイ ルタップ分岐点の部分集合が前記セレクタ手段によって起動される。さらに好ま しくは、前記サンプル時間間隔の持続時間は、前記セレクタ手段によって４つの 前記コイルタップ分岐点がその時間内に選択される時間に概ね等しい。スタイラ スコイルは、１対のスタイラスコイル構成要素を含むことが可能である。

前記タブレットコイルの前部部分は概ね平らであり、変換器本体を案内するため の手段が、その変換器本体を滑動自在に支持するための平らなタブレット表面を 有する。このタブレットコイルは第１のタブレットコイルであることが可能であ り、変換器が、前記第１のタブレットコイルに対して直交方向に支持された第２ のタブレットコイルを含む。電子図形表示装置が、タブレット表面を形成するた めに含まれることが可能である。

この表示装置は、タブレット表面に対する変換器本体の動きに視覚的に応答する ことが可能である。これらのタブレットコイルの前部部分は概ね共面であること が可能である。

好ましくは、送信器コイルは、フリンジ磁場を集中させるために、コイルタップ 分岐点者々の間に複数のコイル輪を有する。

本発明の更に別の重要な側面においては、位置変換器が、タブレット回路に無線 によって結合されたスタイラスを有し、そのタブレット回路は、そのタブレット 回路に対するスタイラスの動きに応答する。スタイラスは、タイマ手段と、この タイマ手段に応答してタブレット回路を同期化するための手段を含む。

タブレット回路は、対応する走査時間間隔内においてスタイラス位置のＸ座標測 定値とＹ座標測定値を生じさせるために働くことが可能であり、これらの走査時 間間隔は、タイマ手段に応答して逐次的に起動される。

このスタイラスは更に補助制御回路手段も含むことが可能であり、前記タイマ手 段がこの補助制御回路手段に応答し、前記タブレット回路が、タイマ手段に応答 して少なくとも１つの補助出力を発生させるための手段を含み、前記補助出力が 前記補助制御回路手段の動作に対応する。前記補助制御回路手段は、操作者によ って制御されるスイッチをスタイラス上に少なくとも１つ含むことが可能である 。このスタイラスはスタイラス本体とスタイラス尖端を有することが可能であり 、前記操作者によって制御されるスイッチは、スタイラス尖端に対する軸方向圧 力に応答する。

本発明の別の側面では、座標位置を測定するための方法が開示され、この方法は 、 （Ｉ）　両端部末端と、これらの両端部末端の間に間隔を置いて配置された複数 のコイルタップ分岐点とを有する、ヘリカル状のタブレットコイルを設ける段階 と、（ｂｌ　フリンジ磁場に応答して受信器信号を生じさせるために、座標位置 にスタイラスコイルを配置する段階と、（ｃｌ　送信器コイル内に電流を生じさ せるために、送信器コイルを交流信号で駆動する段階と、 ｆｄｌ　移動周縁磁場を生じさせるために、前記複数のコイルタップ分岐点を逐 次的に選択する段階と、（ｅ）　受信器信号の重心位置を検出する段階を含み、 この重心位置は前記座標位置を表している。

これに加えて、前記方法は更に、 （Ｉ）　交流発振器を周期的に遮断する段階と、ｆｂ）　変換器本体上の可動部 材に応答して、前記発振器がそ（ｅ）　前記可動部材の位置を検出するために、 前記第１のタイマ時間間隔を智視する段階 を含む。

前記可動部材が第１の可動部材であることが可能であり、前記方法は更に、 （１）　変換器本体上の第２の可動部材に応答して、前記発振器がその時間間隔 中に作動状態にある第２のタイマ時間間隔を調整する段階と、 （ｂｌ　前記第２の可動部材の位置を検出するために、前記第２のタイマ時間間 隔を監視する段階 を含む。

本発明は、第１のタイマ時間間隔中に変換器本体に磁気結合することによって前 記交流発振器に給電する、更に別の段階を本発明のこれら等の特徴と側面と利点 とが、以下の説明と添付クレームと添付図面とを参照して、より適切に理解され るだろう。

図１は、本発明による位置変換器装置の斜視図と単純化された略図の組合せであ る。

図２は、図１の装置の磁場形態を示す断面図である。

図３は、図１の装置の一部分の代替構成を示す略図である。

図４は、図１の装置の代替構成を示す略図である。

図５は、図４の装置の回路部分の代替構成を示す略図である。

図６は、図５の回路の一部分の代替構成を示す略図である。

図７は、図４の装置の場合のタイミング図である。

図８は、図１の回路の一部分の代替構成を示す略図である。　図９は、図１の装 置の一部分の斜視図と単純化された略図の組合せである。

図１Ｇは、図４の装置の回路部分の代替構成を示す単純化された略図である。

図１１は、図４の回路の一部分の代替構成を示す略図である。

図１２は、図４の回路の一部分の代替構成を示す略回路図である。

図１３は、図１２の装置の一部分の部分断面側面図である。

図１４は、図１３の装置部分のタイミング図である。

図１５は、図１２の回路の詳細を示す略絵画図である。

図１６は、図１５の回路部分の動作を示すタイミング図である。

図１７は、図１３の装置の一部分を示す部分断面詳細図である。

図１８は、図１３の装置部分の更に別の代替構成を示す、図１７と同様の詳細部 分断面図である。

図１９は、図１２の回路の一部分の代替構成を示す略図である。

図２０は、図１２の回路の別の一部分の代替構成を示す回路図である。

図２１は、図１３の装置の代替構成の部分断面側面図である。

図２２は、図２１の装置の一部分の回路図である。

図２３は、図１５の回路部分の代替構成を示す回路図である。

図２４は、図２３の回路部分に関するタイミング図である。

図２５は、図１の装置を実現するための回路モジュールの底面図である。

図２６は、図２５の線２Ｇ−２６に沿った図２５のモジュールの詳細断面図であ る。

図２７は、図１３の装置の更に別の代替構成を示す部分断面側面図である。

図２８は、グラフィックタブレット装置内の図２５の回路モジュールを示す部分 断面立面図である。

図２９は、図２８の線２９−２’９に沿った図２８の装置の部分断面平面図であ る。

図３０は、図２９の線３Ｇ−３０に沿った図２５の装置の詳細断面図である。

図３１は、図２５の回路モジュールの代替構成の単純化された略平面絵画図であ る。

図３２は、図３１の回路モジュールの詳細断面図である。

図３３は、図３１のモジュールの領域３３内における、図３１のモジュールの詳 細平面図である。

図３４は、図１２と図１３の装置の代替構成を示す単純化された略絵画図である 。

説明 本発明は電磁変換器に向けられ、この電磁変換器の構成例は、操作者のコントロ ールに応答してコンピュータ又はその類似のシステムのためのディジタル座標デ ータを与える、グラフィックタブレットを形成する。図面の図１と図２を参照す ると、本発明による変換器装置１０は、３次元コイルアセンブリー２を含み、タ ブレット表面Ｉ４が、コイルアセンブリー２の主コイル平面１６から予め決めら れたタブレット距離ｔにスタイラスアセンブリー８を可動的に支持するために、 主コイル平面１６に対して固定された平行関係において支持される。より詳細に 後述されるように、タブレット表面１４は図面２Ｇ又はその類似物を受けること が可能であり、スタイラスアセンブリ１８は図面２Ｇの測定のために図面２Ｇの 諸機構の上を手動で動かされることが可能である。

コイルアセンブリーは、参照符号２２　と２２Ｙで示される１対のヘリカルコイ ル２２を含み、これらのコイル２２の各コイルは、複数のタップ２４と１対の端 部末端２もと有する。本明細書で使用される場合の術語「ヘリカル」は、その術 語の広い意味において使用され、点が１つの直線の周りを回るにつれて前記点の 距離成分が１つの方向にだけ増大し、且つ前記直線の各々の軌道毎に前記点が前 記線と平行な方向に最小距離だけ前進するように、１つの直線に対して平行な距 離成分を伴って移動する点によって生成される曲線を意味する。図面に示される ようなコイル２２の好ましい形状では、静止直線又はコイル軸線２７に平行に移 動する直線によって形成される表面の上に各コイルの輪が位置するが故に、コイ ル２２も円筒形である。各コイル２２の輪の各々は、概ねコイル平面１６内に上 部部分２８を有し、コイル平面１６の下方に一様に間隔を置いて下部部分３Ｇを 有し、コイル軸線２７は、この上部部分２８と下部部分３０との間の中間に配置 され、部分２Ｂ、３０はコイル深さｄだけ互いに間隔を置かれる。上部部分２８ は平行であり、巻線間隔ピッチ１だけ一様に間隔を置かれ、下部部分３０の各々 は、隣り合う上部部分２８の間の中間に且つそ部部分３０とを逐次接続する複数 の傾斜した側部部分３２も含む。

各コイル２２．２２．の上部部分２８と下部部分３Ｇは、それに対応するスタイ ラスアセンブリ１８のＸ位置座標とＹ位置座標を別々に測定することを可能にす るために直交しており、そのＸ座標方向とＹ座標方向は図１に矢印で示されるタ ップ２４が、少なくとも少数のコイル下部部分３０の縁部に備えられることが好 ましい。図１と図２の形状では、各コイル２２の３番目の下部部分３０毎に１つ のタップ２４が備えられ、これらのタップ２４はタップ間隔Ｓ；　３１を有する 。コイル２２のコイル輪の部分集合上にだけ、間隔を置いたタップ２４を有する ことによって、装置１１Ｇが有利に単純化され、分解能と回路の複雑性との間の トレードオフが得られる。最大の分解能が必要とされる場合には、タップ２４が コイル２２の各々の輪に備えられるということが理解されるだろう。図２に最も 適切に示されるように、タップ２４の互いに反対側に位置するコイル２２の隣り 合う輪が、右磁束経路３４Ｒと左磁束経路３４Ｌを有する周縁電磁場３４を生じ させ、本明細書で説明されるように通電される時に、電磁場３４場３４は、選択 された１つのタップ２４の互いに反対側に位置する、隣り合う上部部分２８の間 に集中させられる。スタイラスコイル３６がスタイラスアセンブリ１８の中に備 えられ、コイル３６はアセンブリ１８のスタイラス軸線３７と同中心である。同 様に本明細書で更に詳細に説明されるように、スタイラスアセンブリー８の下部 先端において軸線３７上に形成されるスタイラス尖端３９がタブレット表面１４ と近接接触している時に、スタイラスコイル３εは、スタイラス信号３８を生じ させるために周縁電磁場３４に応答する。

図１を特に参照すると、コイルアセンブリー２とスタイラスアセンブリ１８が、 装置１０のフィードバック制御回路４Ｇに接続される。この制御回路４０は、コ イル２２各々の交流駆動のための発振器４２を含み、発振器４２からの被緩衝出 力４４が、適切な受動コイルターミネータ（ｐ■＋ｉｗ！ｃｏｉｌ　ｌｅ＋５ｉ ｎｓｉｏ＋）４Ｇを経由してコイル２２の両端部末端２６の各々に接続され、１ 対の夕＜ミネータ４６が、コイル２２　を駆動するために制御回路４０のＸ軸部 分４８、内に含まれる。制御回路４０は、回路部分４８　のＹ軸部分４８Ｙ（図 示されていない）も含む。各コイル２２のタップ２４は、基準電位又は接地電位 に選択された１つのタップ２４を駆動するために、軸部分４８Ｘ内に含まれるデ マルチプレクサ又はデコーダ５０によっで逐次的に駆動され、デコーダ５０の出 力は、望ましいレベルの電流をコイルアセンブリ１２を通過させるための適切な 電力処理能力を有する。従って、周縁電磁場３４は、その関連したコイル２２の 端部末端２６から互いに反対方向に選択タップ２４に向かって流れる電流によっ て発生させられる。ターミネータ４６の目的は、発振器４２からの被緩衝出力４ ４の電流から高調波を濾波することによって、コイル２２からの高周波電磁放射 を低減させることである。更に、出力４４は、容易に得られる方形波電圧である ことが可能であり、概ね正弦波の電流波形がコイル２２内で発生させられる。タ ーミネータ４６は、コイル２２内で電流を平衡化させる働きもし、選択されたタ ップ２４と両端部末端２６との間の電流を等化する。

更に、図３に示されるように、制御回路４０の代替構成は、デコーダ５Ｇを介し てタップ２４に選択的に接続される発振器４２を有し、コイルターミネータ４６ は図３に示されるように接地のような基準電位に接続される。コイル２２内の電 流配分が、図１の回路構成の場合とは反対の方向に流れることを除いて同一であ るが故に、この代替構成における周縁電磁場３４は、図２に関して上記で説明さ れたのと同一の形状を有する。有利には、図１の構成は、選択されたタップ２４ から接地電位に電流を低下させるためにだけデコーダ５０が必要とされるが故に 、デコーダｓＯが上記の代替構成の場合よりも単純に備えられることを可能にす る。

発振器４２は、制御回路４０に対してタイミングを与え、発振器出力４２は、２ つのグループをなす複数のカウンタ出力ｓ４を有する２値カウンタ５２をクロッ ク同期する。参照符号５４□ｉで表される最も重要なカウンタ出力は、タップ２ ４を逐次的に選択するために、それに対応するデコーダ５０の入力を駆動し、そ れによって周縁電磁場３４がコイル２２各々に沿って段階的に移動することが引 き起こされる。カウンタ出力５４Ｈ，は、その他のカウンタ出力５４．。と共に 、本明細書で説明される通りに、装置１０によって発生させられる！座標データ を記憶するためにラッチ回路５６にも送り込まれる。

上記のように、スタイラス信号３８は、コイルアセンブリ１２に対するスタイラ スアセンブリ１８の相対的位置に基づく周縁電磁場３４に対して応答する。この スタイラス信号３８はスタイラス増幅器５Ｂに送り込まれ、スタイラス増幅器５ ８からの交流センサ出力６０が、本発明による閉ループ重心ゼロ回路（ｃｌｏＩ ＋Ｉ−ｆｏｏｐｃｅｏｌ＋ｏｉｄ　ｎｗｌｌ　ｃｉ＋ｅａｉｌ１６８を駆動する ための直流センサ出力６６を発生させるように、復調器６２と低域フィルタ６４ とに接続される。ゼロ回路６８は、位相スプリッタ７０と、極性セレクタ７２と 、積分器増幅器７４と、ラッチ出カフ８を有するワンショットマルチバイブレー タ又はタイマ７６と、ラッチ回路５６を含み、ラッチ回路５６に出現する座標デ ータが、ラッチ出カフ８の起動時にゼロ回路６８内に記憶される。積分器増幅器 ７４とタイマ７６はラッチ回路５６と共に制御回路４０のＸ軸部分４８、内に含 まれる。極性セレクタ７２は、タイマ７６のラッチ出カフ８にも応答して、直流 センサ出′　力６６の同相出力と逆相出力を交互に積分器増幅器７４に供給し、 タイマ７６のタイミング持続時間は、積分器増幅器７４の出力に応答して可変で ある。タイマ７６による極性セレクタ７２の動作は、積分器増幅器７４への信号 がゼロ基準レベルに関して平衡化させられ、ラッチ出カフ８が、座標データをラ ッチして直流スタイラス信号６６の重心において積分方向を逆にするために、ゼ ロ回路６８の連続的な積分サイクル中に起動される。

ラッチされた後に、且つ、その次の積分サイクルになるまで、ラッチ５６はコイ ル２２の最初に選択されたタップ４０の隣の端部末端２６に対するスタイラスア センブリ１８の位置の２値表現を保持する。制御回路４０の連続動作中には、軸 部分４ｇ！、　４８Ｙが、スタイラスアセンブリ１８のＸ座標位置とＹ座標位置 を交互に記憶する。

本発明のコイルアセンブリ！２の重要な利点は、スタイラス信号３８の重心位置 が、選択されたタップ２４の位置に関するスタイラス表面１４上のスタイラス尖 端３９の座標位置の高度に線形の関数であるということである。その選択された タップ２４にスタイラス尖端３９が接近するにつれて、スタイラス尖端３ｇがこ のタップ２４の真上を通過するまで、スタイラス信号３８の振幅が線形に増大し 、その後で、そのタップ２４から尖端３９が離れ続けるにつれて、信号３８が対 称的に低減する。従って、本発明では、非線形補間のための複雑なハードウェア とソフトウェアとが不要である。平面導体パターンを有する典型的な従来技術の タブレット変換器の粗位置の間の無補正の線形性は約５０％にすぎないのに対し 、本発明のコイルアセンブリ１２は、隣り合うタップ２４の間で、約１％又はこ れより良好な線形性をもたらす。

有利なことには、このコイルアセンブリ１２が、タブレット表面１４を形成する 図形表示装置７９０を組み込むことが可能であり、この図形表示装置７９０は、 例えばタブレット表面１４上のスタイラス尖端３９の経路の視覚表示を与える、 フラット表示パネル？９２を有する。周縁電磁場３４は、その表示パネル７９２ 内の電子回路に干渉することなく表示パネル７１２を透過し、装置１０は、金属 化パブクライトアセンブリ又はエレクトロルミネセンスバックライトアセンブリ （図示されていない）を含むか、又は、そうしたバックライトアセンブリと共に 作動することが可能である。有利なことには、電磁場３４が周縁形であるが故に 、表示パネル７９２と装置ｆｌＧのその他の素子との間には特別な遮蔽は不要で ある。電磁場３４の大部分はコイルアセンブリ１２内に含まれ、特別な遮蔽が不 要であることは、制御回路４０と他の電子回路とが、コイルアセンブリ１２の背 後に配置されること、又は、コイルアセンブリ１２と同一平面上に且つコイルア センブリの一方の縁に沿って配置されることを可能にする。

タブレットの周辺又は下側における迷走電磁場を最少化するための方法が幾つか 存在する。これらの方法は、電流戻り配線をシールドすることと、タブレットの 裏側に戻り配線を配置することと、第１のつる巻線（ｈｓｌｉｘ）の上に重ねら れた「復帰」つる巻線を通して電流を戻すことと、この戻り電流を被駆動復帰つ る巻線の間で均等に配分することを含む。この「つる巻線復帰方法（ｂｅｌｉｘ 　＋ｔ１ｗ＋ｎ■ｔｌｋ・ｄＩ　Ｊは、迷走電流を著しく減少させる。他の電流 復帰方法は、固定されたタイミングによる又はスタイラスピックアップの位置に 関係付けられた可変タイミングによる制御を受けながら、非同時であるようにタ ブレット内の電流を多重化することを含む。単独で又は組み合わされて使用され るこうした方法は、変換器１０の使用範囲を拡大する上で、及び、付近に位置す る他の電子機器吉の不要な干渉を防止する上で、効果的である。コイル２２の特 に有利な代替構成の１つが、図９に関連して後述される。

更に図４を参照する。この図では、制御回路４０の代替構成の１つが、ディジタ ル型で実現される図１のゼロ回路６８を有する。

１つの好ましいディジタル型の構成例では、発振器４２によって直接的にクロッ ク同期され且つ位置データを周期的にロード（ｌ　ｏ　＊　ｄ）されるダウンカ ウンタ（＋ｌｏｖｓ−ｅｏｗ＊ｌｅ＋１８０によって、タイマ７６が置き換えら れる。積分器増幅器７４は、図４に参照符号８２ｘ、　８２Ｙで表示されるアッ プ／ダウンカウンタ８２の各々によって置き換えられ、カウンタ８２は、ダウン カウンタ８０のための位置データを発生させる。極性セレクタ７２は、アップ／ ダウンカウンタ８２のための方向制御装置ＣＤＨによって置き換えられる。

クロック分割器８４が２値カウンタ５２に取って代わり、この分割器８４は、発 振器４２からのシステムクロック信号ＳＣによって２．０ＭＢ＋で動作させられ 、更にこの分割器８４は、同期復調器（後述される）を操作するための、及び、 後述されるようにコイル２２を駆動するための、５００ＨＩ＋における復調器出 力Ｄｌｌを有する。これに加えて、分割器８４は、ＤＭ出力周波数の約数におい てシフトレジスタクロックＳＲＣを発生させ、クロックＳＣの約数周波数におい てキャリー又はタイマロード出力／ＴＬＤを発生させる。更に、デコーダ５０が 、コイル駆動シフトレジスタ８６によって置き換えられ、シフトレジスタ８６は 、クロック分割器８４のクロックＳＣによって１５．６２５８＋によってクロッ ク同期される。シフトレジスタ８６の１つのビットが、クロック分割器８４の出 力／ＴＬＤによって約２１の時間間隔で周期的に起動され、シフトレジスタ８６ のその他のビットが、クロックＳＣの連続サイクルにおいて逐次的に起動される 。図４のフンフィギュレーシジン例では、コイル２２各々の３２つまでのタップ ２４を逐次的に起動するために、シフトレジスタ８６の３２つの出力がある。

コイルバッファ回路８８は、クロック分割器８４からのＤＭ小出力方形波）を受 け取り、このバッファ回路８８は、低域フィルタ９０と、タブレットコイル２２ の互いに反対側の端部末端２６の中に概ね正弦波の電流を生じさせるための１対 の電流波形ドライバ９２とを含む。１対のステアリングダイオード（ｓｌｓｅ＋ ｉａｌ　ｊｉｏｄｅ１９４が、タブレットコイル２２．２２Ｙの端部末端２６を 絶縁するために電流ドライバ９２の各々に備えられる。

タップドライバ回路９６が、選択されたタップ２４からのコイル電流を接地電位 に低下させるために、タブレットコイル２２のタップ２４とシフトレジスタ８６ の出力との間に接続される。タップドライバ回路９６は複数のタップドライバト ランジスタ９８を含み、各々のドライバトランジスタ９８は、タップ２４の１つ と適切な接地選択線路＋００との間に接続され、各々のタブレットコイル２２ｘ 、　２２ｙに関連付けられた１対の選択線路ｔＧｏ、　、ＩｆｌＯ，がある。シ フトレジスタ８６は、コイル２２の中の最も長いコイル上　′のタップ２４の数 と少なくとも同数の段を有する。接地線路＋００の各々は、対応する軸イネーブ ル信号Ｉ、Ｙ　（本明細書で説明される）に応答して接地トランジスター０２に よって接地に接続され、この接地トランジスター０２は、参照符号１０２　、Ｉ ＩＮＹによって示される。シフトレジスタ８６の段の数がコイル２２１１２２、 の各コイル上のタップ２４の数に適合する装置１０の構成では、シフトレジスタ ８６の各出力から起動される１対のドライバトランジスタｇ８が備えられるだろ うし、ドライバトランジスタ９８の一方が、一方のタブレットコイル２２のタッ プ２４と接地された選択線路＋００とからの電流を低下させる。タブレットコイ ル２２Ｘと同２２Ｙはクロック分割器（ｃｌｏｃｋ　ｄｉｙｉｄＣ＋）Ｈの交互 サイクルにおいて駆動され、出力／ＴＬＤが、相補的なサイクル出力１．Ｙを生 じさせるために軸ドライバ＋０４を駆動し、サイクル出力ｘＳＹの各々が接地ト ランジスタ　１０２ｘ、　ｌ　Ｑ　２．を起動する。

アップ／ダウンコンバータＨ１８２Ｙが、本明細書に説明さ！ れるようにセンサ出力６０１６６に応答して可変周波数発振器（ＶＣＯ１１０６ によって可変周波数で駆動される。図４に示されるように、スタイラス増幅器５ ８が、参照符号１０８　、ｌｏｇＢで示される交流結合された１対の高速演算増 幅器１０８として実現され、スタイラスコイル３６が、受動的に発生させられる 基準電圧ＶＲと第１の増幅器１０８Ａの非反転入力との間に接続され、基準電圧 ＶＷが第２の増幅器１０８Ｂのための基準電圧としても使用され、交流センサ出 力６０が第２の増幅器１０８．によって発生させられる。同期復調器１１０が、 交流センサ出力６０の位相成分の除去のために、図１の復調器６２の代わりに使 用される。復調器１１・は、図４に参照符号１１２で示される低域フィルタ６４ 相当物に供給し、このフィルタ１１２は、交流センサ出力６Ｇに対する直流セン サ出力６６の迅速な応答のために、比較的高速である。（能動的な低い）直流セ ンサ出力６６が基準電圧ＩＮを予め決められた量だけ下回る度合いに比例した比 率でコンデンサ１６６を充電するために、直流センサ出力６６が比較器回路１１ ４に入力され、基準電圧１１８は、交流センサ出力６０によって駆動される受動 的な低周波数フィルタ＋２０によって発生させられる。従って、基準電圧１１８ は、交流センサ出力６０の平均直流値を表し、フィルタ１２０は、低域フィルタ １１２よりもはるかに遅い応答を有する。比較器回路！１４は、直流センサ出力 ６６の変化に非常に敏感であるが、低周波数フィルタ＋２０が交流センサ出力６ ０に抵抗として結合されるが故に、増幅器１０８によってもたらされる可能性が あるような直流オフセットドリフトを補償する。低周波数フィルタ１２０の好ま しい構成例の１つは、　１ｍｓ台の応答時間を有し、一方、低域フィルタ１１２ は０．０２５ｍ５の応答時間を有し、タップ２４の連続タップが約２１の時間間 隔で起動される。

ＶＣＯ１０６は直流〜約ＩＭＨ＋の周波数範囲に互って有効であり、高速（ＢＩ ｋｅｔクランプ付き）比較器１２４によって駆動される出力インバータ１２２を 有し、この比較器１２４は、コンデンサ＋１６における電圧Ｖに応答し、インバ ータ１２２からのｖＣＯ出力によって入力されるフィードバックインバータ１２ ６からの正フィードバックを有する。フィードバックインバータ１２もの出力は 、ダイオード１２８を経由してコンデンサ１１６にも接続され、ダイオード１２ ｇがコンデンサ１１６に放電経路を与え、比較器回路１１４によって閾値電流の 過剰電流が生じさせられる時に、コンデンサ１１６における電圧Ｖが増大し、イ ンバータ！２２のｖＣＯ出力が高い時に、コンデンサ１１６における電圧Ｖが減 少する。更に、ダイオードＮＯによってコンデンサ１１６に接続されたＹＥＮ信 号（後述される）によってｖｃｏ　１０６がゲート（露＊ｌｅ）され、ＴＥＮ信 号が低い時にインバータ１２２のｖＣＯ出力が接地に保持され、更に、ダイオー ド１２８が、コンデンサ１１６における電圧Ｖが上昇することを防止する。こう して、出力６６が十分に大きく且つＶＥＸ信号が高い時にはいつでも、ＶＣｏ　 １０６が、直流センサ出力６６の大きさに比例した速度でカウンタ８２をクロッ ク同期する。

コイルアセンブリ１２の電磁場３４内にスタイラスアセンブリ１８が最初に入る 時に、カウンタ８２が安定化することを可能にするために、ロック信号（ｌｏｃ ｋ　＋ｉＩ■ｌ）！　（更に詳細に後述される）が起動されるまで、ＴＥＮ信号 が任意に高状態に保持される。ロック信号２が活動状態にある時には、カウンタ ８０の「けた上げ」出力からの／ＴＯＵＴ信号によってダウンカウンタ８０の末 端計数シーケンスの途上で瞬間的に設定されるイネーブルフリップフロップ（ｓ ｎ＊ｂｌｅ　ｆｌｉｐ−１１ｏｐＨ３２にＴＥＮ信号が応答し、フリップ７０ツ ブ１３２は、カウンタ８０の中間段からのＳＴ比出力よってクロック同期される 。図４に例示される回路構成では、Ｓτ出力が（１２つの段を有する）カウンタ ８０の９番目の段から取り出され、それによって、／ＴＯＵＴ信号の起動の後で ２５６μｓに亙つてＴＥＮ信号を起動する。この２５６　μ易は、シフトレジス タ８６による４つのタップ選択の間の時間間隔に相当する。イネーブルフリップ フロップ１３２を起動するＳＴ比出力第２の半サイクルの間に／ＰＯ信号が起動 され、この／ＰＧ信号は、第１の方向フリップフロップ１３４をリセットし、フ リップフロップ１３４からのＤＨ傷信号、ＶＣＯ出力と同期して方向信号ＣＤＮ を発生させるために、第２の方向フリップフロップ０６に入力される。こうして 、カウンタ８２は、ＴＥＮの第１の半分の間に（ロック信号２が活動中に）下方 にカウントし、ＴＥＮの第２の半分の間に上方にカウントする。こうして、いっ たんロックが得られると、シフトレジスタ８６とその関連のタップドライバ回路 ９６とによるタップ２４の４つの選択の持続時間と等しい時間間隔の間だけ、Ｖ Ｃｏ　１０６が作動する。従って、カウンタ８４の／ＴＬＤ出力の起動と共に開 始する各々の軸サイクル（ｌ又はＹ）中に、ダウンカウンタ８０のアンダーフロ ーによって／ＴＯＵ丁信号が起動されるまで、カウンタ１２がそのカウンタの先 行の値を保持する。一方、ダウンカウンタ８０は、先行して決定されたスタイラ スアセンブリ１８の位置に関連付けられる時点よりも概ね２つのタップ選択骨だ け以前の時点までＹＥＮ信号を遅延させるために、／ＴＬ［ｌ信号によってカウ ンタ８２の内容で前もってセットされ終わっている。カウンタ８２ｘからのデー タとカウンタ８２．からのデータの何方がダウンカウンタ８０の中にロードされ るべきかを選択することは、軸ディバイダ（ｉｒｉ＋　ｄｉマ１ｄｅａ）　１０ ４からのＸ信号に応答して軸セレクタ１３８によって行われ、それによって、ダ ウンカウンタ８０は、交互の軸サイクル中にＸ位置データとＹ軸データをロード される。

ＹＥＮ信号の起動時に、且つ、上記のようにスタイラス１８からの十分に大きな 出力が存在する時に、カウンタ８２が下方カウントを開始し、（ＶＥＸ信号の中 間点の後で第１のｖＣＯパルス上で）Ｃ［ｌＮ信号が低くなるまで、直流センサ 出力６６に比例した速度で下方カウントを行い、更に、ＣＤＮ信号が低くなる時 点で、カウンタ８２は、ＹＥＮ信号の終了まで上方カウントを行い、ＴＥＮ信号 の終了時点において、カウンタ８２は、その軸に関する新たな座標位置測定を保 持する。

図４に参照符号５Ｇ、５６．で示されるラッチ回路５６の相対物！ が、各々のカウントシーケンスの完了後に、カウンタ８２１１Ｂ２Ｙからのｌ座 標データとＹ座標データをロードされる。これは、各々の軸に関して、その他方 の軸の起動中に行われることが好適である。任意に、ラッチ回路５６をロードす るために非活動時間間隔の中間点が使用され、ラッチ回路５６のためのＩＬＤス トローブ信号とＹＬＤストローブ信号の各々が、軸デイバイダ１０４からの互い に反対のＹ信号とＸ信号でゲートされたシフトレジスタ８６の５Ｒ１６出力によ って使用可能にされる。図４の回路では、ラッチ回路５６の各々が１６つのデー タビットによって実現され、これらの１６つのデータビットは、１２つのビット の位置データと、遅延されたロック信号Ｚ相当物（更に後述される）と、ペン下 降信号ＰＤＮとを含み、未使用の２つのビットは将来の使用のために使用可能で ある。信号ＰＤＮは、スタイラスアセンブリ１８上の押しボタンスイッチ１４２ に接続されたスイッチ回路１４１１によって発生させられ、スイッチ１４２はマ ウスの「クリック」又は類似の機能を備え、それによって、例えば、装置１１０ の操作者が図面２０の特定の特徴におけるスタイラス尖端３９の位置を信号で送 ることが可能である。

図４の制御回路４Ｇの動作が、図７のタイミング図の例に示されており、この図 では交流センサ出力６０がｒ　ＡＣＪと呼ばれる。

図７に示されるように、５Ｒ１Ｇの起動の直後にコイル２２ｘの６つのタップ選 択の間（Ｘ活動状態）と、コイル２２Ｙの６つのタップ選択の間（Ｘ非活動状態 ）は、交流が活動状態にある。この例では、スタイラス尖端３９は、コイル２２ ｘのＸ方向において２００番目２１番目のタップ２４の間の中間の僅かに右方に 位置するだろう。従って、交流信号バーストが、シフトレジスタクロックＳＲＣ のタップ選択遷移に関して非対称であるように示されており、Ｘの途上での交流 信号バーストは、コイル２２Ｘの２００番目タップ２４への遷移の右方に集中さ せられ、その他の交流信号バーストは、コイル２２ＹのＹ方向において７番目と ８番目のタップ２４の中間より僅かに下流側に、コイル２２Ｙの８番目のタップ ２４への遷移の左方に集中させられる。

上記の例では、ロック信号２が活動状態にあると仮定すれば、／ＰＯ信号（とＹ ＥＮ信号の中間点）の開始が、ＹＥＮ信号の起動期間内に含まれるスタイラス信 号Ｎ８部分の重心に従う。こうして、選択されたタップ２４がスタイラス尖端３ ９から２つ以上のタップ位置だけ離れている時には、スタイラス信号１３８が無 視されることが有利であり、それによって、コイル２２の端部末端２６に接近す るスタイラス尖端３９の位置に対する装置１０の一様な応答を容易にする。更に 、図４に示されるように、ロック条件を維持しながら大きな電力節約をもたらす ために、コイルバッファ回路８８がＹＥＮ信号でゲートされる。例えば、駆動シ フトレジスタ３６の３２ビツトの構成では、コイル２２による電力消費は、ロッ クが得られる時に約１７８に低減させられる。シフトレジスタ８６の８ビツトの 構成を伴った、図１に示されるコイル２２の８タツプの構成を使用する場合にさ え、約５０％の電力節約が可能である。

更に重要なことであるが、上記のスタイラス信号３８のゲート制御によって、タ ブレット表面１４に対する垂直性からのスタイラス軸３７の変動に対する、装置 １０の許容誤差が増大させられることが有利である。図２に示されるように、ス タイラスコイル３Ｇは、（好ましくはコイル輪の間隔１よりも大きい）コイル直 径りと、そのコイル高さの中間点がスタイラス尖端３９からコイル距離Ｃに位置 さぜられるコイル高さＨを有する。装置１０の第１の実験用プロトタイプが作ら れ試験されたが、そのスタイラスアセンブリ１８の適切な寸法は概ねＤ＝０．２ Ｓインチ、１Ｉ＝０．２インチ（２００つのワイヤ輪）　、Ｃ＝０．４０インチ だった。同様に、この第１の実験用プロトタイプのコイルアセンブリ１２は、概 ね　１−０．１０インチ、Ｓ＝０．３０インチ、ｄ＝０．１０インチ、Ｉ冨ｅ２ ０インチである適切な寸法で作られた。スタイラス信号３８は、タブレット表面 １４に対して垂直であることからのスタイラス軸３７の方向の変動に対して幾分 か感度が低いけれども、ＶＣｏ　１０６が上記のようにゲートされる時には、そ うした変動に対する制御回路４０の非感受性（ｉ■ａ■ｉｔりが著しく改善され る。

この第１の実験用プロトタイプに対する更に別の試験と、このプロトタイプの変 更とに基づいて、シフトレジスタクロックＳＲＣの４つのサイクルに相当する時 間間隔の間に亙ってＶＣ０１０６が使用可能にされる場合は、概ねＤ≧　３７ｃ である時に、スタイラスアセンブリ１８の傾きに対する高度の非感受性が得られ ると考えられる。

上記のように、ＶＣｏ　１０ｇに対するＹＥＮ信号は、ロック信号２の発生まで 連続的に高状態であるように強制される。図４に更に示されるように、ダウンカ ウンタ８０のアンダーフローの前に、予め決められた数量上のパルスがｖＣＯに よって発生させられる時に、参照符号１４４　．１４４　Ｙで示される１対のロ ックフリップフロップが、その対応する袖時間間隔の間にセットされる。

スタイラス尖端３９から概ね２つのタップ位置だけ離れているコイルタップ２４ が選択される時に比較器１１４に関して上記の電流閾値を上回るのに十分なだけ コンデンサ１１６を充電するのを可能にするように直流センサ信号６６が著しく 大きい場合に、上記の条件が生じさせられる。予め決められた数のパルスの発生 は、ｖＣＯ分割器１４８による／ＴＯＵＴ信号の発生の前に、４番目毎のｖＣＯ パルスによってクロック同期される８ビツトのロックシフトレジスター４６によ って検出される。従って、ロック信号２の発生の場合には、ＶＣＯパルスの予め 決められた数は３２つである。より詳細に後述されるように、スタイラス１８の 動作の安定化の後にだけ「有効な」データが装置１０によって記録されることを 保証するために、ロック信号２の遅延相当物が遅延回路３３４によって生じさせ られる。

重要なことであるが、これに加えて、ラッチ回路５６の（他の状態では）未使用 である入力に対して適切に接続することによって、タブレット表面１４に対する スタイラス尖端３９の近接度のディジタル２軸表示を与えるために、ロックシフ トレジスタ（ｌｏｃｋ　５ｈｉｆｔ　＋４口１ｔ＋Ｎ４Ｇの出力が使用可能であ る。

更に図５と図６を参照すると、これらの図では、スタイラスアセンブリ１８の無 線による構成が、分路リアクタンスを経由して短絡させられたスタイラスコイル ３６を有し、この分路リアクタンスは、図５に示されるような分路コンデンサ１ ５０であっても、直接の短絡接続であってもよい。この構成では、スタイラスコ イ′ル３８内に誘導される電流が送信器コイル２２に与えられる。

スタイラス信号３８は、各々の接地トランジスタ１０２と接地との間に接続され た電流感知抵抗器１５２によって発生させられ、選択されたタップ２４からの電 流の変動は、この選択されたタップ２４に対するスタイラスコイル３６の接近度 の結果として生じる。

図５に更に示されるように、適切なスイッチ回路＋４１１相当物（図示されてい ない）が位相弁別によって押しボタンスイッチ１４２の動作に応答してＰＤＮ信 号を発生させることを可能にするために、押しボタンスイッチ１４２相当物がス タイラスコイル３６の一部分を介して接続される。この代わりに、圧力センサＩ Ｎによって示される、可変抵抗性の押しボタンスイッチ１４２相当物が、図６に 示されるように分路コンデンサ１５０と直列に接続されることが可能であり、こ の圧力センサ１５４は、スタイラス尖端３９とタブレット表面１４との間の圧力 に応答する。圧力センサ１５４とスタイラス尖端３９との間の機械的接続は、当 業者に公知の任意の手段によって与えられることが可能である。

その代わりに、更に図８に示されるように、迷走雑音と迷走電場との排除の改善 が、二重のスタイラスコイル３６相当物を使用することによって得られ、コイル 部分３６畠とコイル部分３６ｂとがバイファイラ巻きされ、シールドされたケー ブル＋５５を経由してスタイラス増幅器５８に接続され、この増幅器ｓ８は、図 ８に示されるような交流センサ出力６０を発生させるために平衡差動入力増幅器 として構成される。

更に図９に示されるように、コイルアセンブリ１２の代替構成は、互いに反対方 向に巻かれたコイル構成部品２’ｌｓ　、Ｎｂによって形成された送信器コイル ２２を有す゛る。尚、図面の明解さのために、一方の変換器軸だけが図面に示さ れている。コイル構成部品２２婁の形状は図１のコイル２２、と類似しており、 端部末端２６ｓとタップ分岐点２４ｇを有し、（点線で示される）コイル構成部 品２２ｂは反対方向に巻かれ、端部末端２６にとタップ分岐力で行われてよく、 更に図９は１つの好ましい選択回路を例示する。特に、端部末端２６徽は図４の コイルバッファ回路から駆動され、端部末端２６ｂは、図１のコイル成端器４６ の相当物を経由して接地され、選択されたタップ２４ｇ　、２０が、セレクタト ランジスタ１０２＋ｂによって示される接地トランジスタ１０２相当物によって 共に短絡させられる。

２６ａを経由して互いに反対方向に、選択されたタップ分岐点２４＋に向かって 同時に流れ、その後で、この選択されたタップ分岐点２４ｂから互いに反対方向 に出て、両端部末端２６ｂを通って流れ、更に各々のコイル成端器４６を通って 接地へ流れる。有コイＩし 利には、図９の構成は、図１１成に必要とされるコイル電流の概ね半分のコイル 電流だけを使用して請求められる強さの周縁電磁場３４を発生させる。或いは、 端部末端２６への配線接続とタップ分岐点２４への配線接続とが、そうした打ち 消しが行われな＋ｊればその配線によって生じさせられるであろう迷走電磁場の 打ち消しのために、平行な経路に沿って互いに反対方向に電流を搬送する。更に 、互いに反対方向に巻かれたコイル構成部品’ｌ’ｌ＊　、　２２ｂ自体が、コ イルアセンブリ１２のタブレット表面１４の全体に亙って、より均一に周縁電磁 場３４を発生させる。

更に、図１０に示されるように、図４と図９の構成の場合のように定電流によっ てコイル２２が駆動される制御回路４Ｇの構成において、スタイラスアセンブリ １８の無線動作が、図５の構成の場合のように電流の変動を感知する代わりに、 コイル２２を介した電流の変化を感知することによって、行われることが可能で ある。図１０に示されるように、分圧器１５６が、平均コイル電圧を感知するた めに、コイル１２の両端部末端２６（図９では２６１）の間に接続され、スタイ ラス増幅器５８が、スタイラスコイル３６による送信器コイル２２の負荷の変動 を感知するために、発振器出力相当物Ｏ５Ｃに対して平均コイル電圧を比較する 。図１０に示されるように、減結合器＋５７が、Ｏ５Ｃ信号を発生させるために 、フィルタ９０と、コイルバッファ回路８８の電流波形ドライバ９２との間に、 配置される。

更に、図１１に示されるように、選択されたタップ２４に向かって又はそれから 出て行くように互いに反対方向にトランジスタコイル電流が同時に流される代わ りに、この電流は、第１の予め決められた時間間隔の間は一方の方向に流され、 それに続いて、第２の予め決められた時間間隔の間は反対の方向に流されること か可能である。このために、コイルバッファ回路８８の電流波形ドライバ９２が 、その対応する時間間隔トランジスタ９２１によってゲートされ、これらのトラ ンジスタ９２暑の一方がＤＨ倍信号応答して駆動され、その相補的な時間間隔の 間は、他方のトランジスタ９２＋が、第１の方向フリップフロップ＋３４からの ／ＤＮ信号によって駆動される。図１１では、ロック条件が得られた時に電流波 形ドライバ９２の交互間隔の起動を可能にするために、ＤＮ信号と／ＤＮ信号も ロック信号２でゲートされる。従って、図４と図１１に示されるようにステアリ ングダイオード９４が送信器コイル２２．２２Ｙのコイル末端２６に交差接続さ れるが故に、ＴＥＮ時間間隔の第１の１’／２時間間隔の間に、各々の送信器コ イル２２内の電流が一方の端部末端２６から選択タップ分岐点２４へと流れ、そ の後で、ＹＥＮ時間間隔の第２の１７２時間間隔の間に、その電流が、他方の端 部末端２６から選択タップ分岐点２４へと反対方向に流れる。

図１に示される制御回路４０の変形例では、デコーダ５０は、ＣｕＯ２７４Ｃ４ ２デコーダのような総称５４／７４　シリーズ集積回路論理を用いて実現される ことが可能であり、このデコーダ５０の出力は、容易に入手可能な非反転トライ ステートドライバ（ｓｅｔ−ｉｎｗｅ＋ｌｉＢ　ｔ「ｉ−＋１ｉｌｅ　ｄ＋ｉｗ ｅｒ）を経由して、対応するコイルタップ２４に接続される。同様に、カウンタ ５２は、３つ以上のカスケード７４Ｃ１６１バイナリカウンタとして実現される ことが可能であり、ラッチ５６は、様々な供給源から容易に商業的に入手可能な 当業者に公知である数多くの回路の中の任意のものによって実現されることが可 能である。

図４に示される制御回路４０の変形例では、ダウンカウンタ８０とアップカウン タ８２とカウンタ８４とカウンタ１４８の各々が、適切な数の総称４ビツト５４ ／７４　シリーズ１９１　アップ／ダウンカウンタ集積回路を使用して実現され ることが可能である。同様に、シフトレジスタ８６．１４６が、’１６４８ビッ トシフトレジスタ回路を用いて実現されることが可能である。セレクタＩＮは、 ′１５７クオド２人カマルチブレクサ（ｑｓＩｄ　２−２−１Ｂ　ａｗｌ目１ｔ ｘｔｒ）によって実現されることが可能であり、軸ディバイダ＋０４とフリップ フロップ１３２．１３４　、Ｈ６、＋４４は、′７４デュアル０フリップフロッ プ回路によって実現されることが可能である。演算増幅器１０４内のバイポーラ トランジスタを含むバイポーラトランジスタは、２Ｎ２２２２　（ＭＰＮ１タイ プと２８２９０７　ｆＰＩＩＰＩ　タイプであることが可能である。

タブレットコイル２２はプラスチック磁心１５８上に形成され、３６＾ＷＧエナ メル被覆コイル線のような細い銅線がプラスチック磁心上に巻き付けられる。そ のコイル部分の適正なアライメントが、磁心１５８上に適切に溝を配置すること によって容易化される。或いは、この代わりに、タブレットコイル２２が、当業 者に公知な多層配線板の方法を使用して形成されることが可能である。これらの 方法は、１〜４つの層を使用するプリント導体と、１〜４つの層を使用するエツ チング導体とを含む。２層の二重コイル回路の実現は、プリント回路アセンブリ の一方の側から他方の側に及び再びその逆にトレースを交互配置するために必要 とされる僅かなコイルの捩じれによっても得られることが可能である。コイルを 交互配置することによって引き起こされる電磁歪みはいずれも、当業者に一般的 に公知である「訂正及び表索引」方法（ｃｏ＋＋ｅｃｌｉｏｓ　＊ｓｄ　１ｔｂ ｌｅ　ｌｏｏｋ−ｗ＠　ｍ１ｌｋｅｄ）によって容易に訂正されることが可能で ある。

更に図１２〜１６に示されるように、タブレットコイル２２！、２２、は、上記 の送信モードの代わりに受信モードで作動することが可能である。図１２〜１６ のコンフィギュレーシッンでは、スタイラスアセンブリ１６Ｇによって示される 、スタイラスアセンブリ１８の能動相当物は、コイルＨ２によって示される、ス タイラスコイルのバイファイラ巻き相当物を含む。スタイラスコイル１６２は、 １対の小型電池１６６で約３．０ボルトに加圧されるゲート付き共振回路１６４ によって駆動され、コイル１６２には、低電力動作のために、比較的直径が大き いフェライト磁心が備えられる。回路１６４は、コイル＋６２と電池１６６と共 に、スタイラスアセンブリ１６０の管状胴体の中に一体化される。

回路１６４は、コイル１６２の中央タップ分岐点１７０に断続的に電力供給する ためのタイマ１６８を含み、１対の端部分岐点１７２が、１対の駆動トランジス タ１７４のコレクタと、共振コンデンサ１７５の両側とに接続される。トランジ スタ１７４のエミッタが、コイル＋６２を望ましい駆動電流で駆動するために電 流設定抵抗器＋７６に接続される。正フィードバックがフィードバックコンデン サ＋７７によって与えられ、トランジスタ１７４が、電池１６６の間の接続によ って又は他の適切な手段によってバイアスをかけられる。中央タップ分岐点＋７ ０がタイマＮ８によって起動される時に、回路ＩＮが約５ｏＯＫｌｌｔのスタイ ラス周波数Ｆｓで共振する。スタイラスアセンブリ１６０は先端スイッチ１７８ と胴体スイッチ１８Ｇをも含み、スイッチ１７８　、１８０は、図１４のタイミ ング図に示されるように第１のタイマ時間間隔Ｔ１と第２のタイマ時間間隔Ｔ２ を選択的に決定するために、タイマ１６８に適切に接続される。第１のタイマ時 間間隔Ｔｔの間は、コイル１６２の中央タップ分岐点１７Ｇへの電力が使用不可 能状態にされ、第２のタイマ時間間隔Ｔ２の間は、約４．０ボルトの総ピークピ ーク電圧が両端部分岐点１７２を挟んで出現する。本発明によって、タイマ１６ ８が通常モードで作動可能であり、この通常モードでは、ＴＩが、先端スイッチ ■が開いている（スタイラスアセンブリ１６０がタブレット表面１４から引き上 げられている）時に約２５０μＳの持続時間を有し、一方、先端スイッチ１７８ が閉じている（スタイラス尖端３９がタブレット表面１４に押し付けられている ）時に約１２５μｍの持続時間を有する。時間間隔Ｔ１は、胴体スイッチ１８Ｇ が開いている時に約２−１の持続時間を有し、胴体スイッチム８０が閉じている 時に約１．８１の持続時間を有する。更に、本発明によって、タイマー６８は低 電力モードを有し、この低電力モードでは、Ｔｌが、先端スイッチ１７８が開い ている時に約２０−１の持続時間を有し、一方、先端スイッチ１７８が閉じてい る時に　１２５μ審の持続時間を有する。この低電力モードでは、通常モードに 関して上記で説明されたように、第２の時間間隔Ｔ２が約２１〜約１，８■１の 間で調節される。タイマ１６８のこの二重モード動作が、表１に要約されている 。時間間隔Ｔ　と時間間隔Ｔ２が、スタイラスアセンブリ１６＋１から制御回路 ４０へ複素２値データを中継するために、更に調節されることが可能である。

射磁堝が、タブレットコイル２２．２２Ｙによって、及び補助フＸ イル１ｇ＋によって検出され、補助コイル１８１が、更に詳細に後述されＳよう に同期回路１８２にその信号を供給する。図１２に示される構成例では、タブレ ットコイル２２が、図４に示される仕方に類似し、た仕方で、ドライバトランジ スタ９８を経由して、接地選択線路１０Ｇ　、ｔＧｏ、の各々に逐次的に接続さ れる。

（１８３で示されるような）適切なベース電流制限抵抗器が、図４のシフトレジ スタ８６とドライバー・ランジスタ９８の間に直列接続されることが理解される 。各々のコイル２２の端部末端が、各々の端部抵抗器１８４を経由して、端部分 岐点Ｎ６Ｘ、Ｎ６Ｙで示される、各々の軸に関する別々の端部分岐点１８６に接 続される。端部分岐点１８６の各々がアイソレータダイオード１８８を経由して 単一の信号分岐点１９０に接続され、この信号分岐点１９Ｇは、抵抗器１９２に よって、正の供給電圧Ｃ＋Ｓ　Ｖ　＞に接続される。図１２にも示されるように 、タップドライバトランジスタ９ｇが全て非活動状態にある時に過渡コイル電圧 をクランプするために、ＲＣクランプネットワーク１９４が、単一の分岐点ＮＯ と接地の間に追加的に接続される。上記で説明されたように、スタイラス信号３ ８相当物が、スタイラスアセンブリ１６ｆｔのコイル１６２によって発生させら れる磁場に応答して単一分岐点ＩＮにおいて与えられ、そのスタイラス信号３８ が、スタイラスアセンブリ１６０の位置とシフトレジスタ８６の動作とに従って 変化する。

図１５に示されるように、概ねコイル平面１６内に位置し且つコイル２２を取り 囲む典型的には８〜１００つの巻数の適切な導体を有することが可能な補助コイ ルが、更に詳細に後述されるように、共振帯域フィルタ１９６を経由して同期回 路１８２に接続される。フィルタ＋９６は、第１の同期比較器２Ｇ２の相補的な 両人力に対する平衡出力結線２００を有する前置増幅器回路１９８に信号を送る 。第１の同期比較器２０２は、図４の同期復調器口０による使用のための（スタ イラス周波数Ｆ、の）復調器信号Ｄｉｌ相当物を発生させるために、バッファ２ ０４を駆動する。更に、第１の比較器２０２は、第２の比較器２０８に信号を送 る微分フィルタ２０５も駆動し、第２の比較器２０ｇは、同期ランプ出力２１２ を発生させるために積分フィルタ２１０を駆動する。第３の比較器２１４は、第 ３の比較器２１４の出力の立下がり縁において低レベルのカウンタ走査イネーブ ル信号（ｌｏｗ　ｌｅｔ＜ｌ　ｃｏｓｎｌｅ＋　＋ｅ＊ａ＋ｎ＋ｂｌ＋　＋ｉＨ ｎ＊ｌｌ　（／Ｃ５Ｅ）を発生させる同期フリップフロップ２１６をクロック同 期化するために同期ランプ出力２１２に応答し、このバＳＥ信号がクロック分割 器８４の／ＴＬＩＩ出力によってリセット（高）される。図１５に更に示される ように、／Ｃ５Ｅ信号は、発振器４２のＳＣ出力によってクロック同期化される イネーブルフリップフロップ２１８のデータ入力に入力され、イネーブルフリッ プフロップ２１８は、以前には使用されなかったクロック分割器８４のイネーブ ル入力２２０に信号を送る。同期ランプ出力２１２も第４の比較器２２２を駆動 し、この第４の比較器２２２は、上記のＩ’ｌｌＮ信号の相当物を発生させるた めに、ペン降下ラッチ２２４に信号を送る。同期回路１８２のタイミングが図１ ６に示され、図１６では、ＰＤＮ信号は、先端スイッチ１７８の動作によってタ イマ時間間隔Ｔ１が十分に短縮される時に、第４の比較器２２２からのパルスの 不在に応答して起動されるように示される。胴体スイッチ＋８０の動作が、第２ のタイマ時間間隔Ｔ２の変化に応答する類似の手段（図示されていない）によっ て検出される。

本発明の重要な側面の１つは、電池１６Ｇの長寿命とスタイラスアセンブリ１６ ０の小さなパッケージ寸法との組合せを提供するための、スタイラスアセンブリ １６０の低電力動作である。

この目的のために、タイマ１６８は、超低電力ＣＭＯ５技術を使用して作られる ことが可能である。例えば、タイマ１６８は、マｅｎｅ＋ｔｂｌｅ　５５５タイ マの従来のＣＭＯ３具体物を含むことが可能である。同様のＣＭＯ３回路素子を 使用する低電力の具体物が、現行の技術を使用して入手可能である。更に、スタ イラスコイル１６２に必要とされる電流が、高いインダクタンスとノ＼イＱを有 するコイル＋６２を形成することによって低減させられる。従つ　・て、スタイ ラスコイル１６２は、多くの巻数の極細ワイヤで巻かれることが好ましく、フェ ライト磁心１６９がノ１イＱをもたらす。

５００にＨ＋の周波数で働く回路１６４の構成例は、約１００オームの誘導性リ アクタンスＸＬを有するだろうし、そのＱは約１００だろう。従って、共振イン ピーダンスは約Ｉｆｆキロオームであり、約４０［１μ暑が電流設定抵抗器１７ ６によって供給されるだろう。これは、電池１６６からの約１．５ｖＷの電力に 等しく、タイマ１６８に対して　１００μｍを与える。より高いＱが、更なる低 電力動作を可能にするだろう。更に、図１７と図１８に示されるように、スタイ ラスコイル１６２とフェライト磁心１の形状が、スタイラスコイル１６２のイン ダクタンスを増大させることによって電力を低減させるように変更されることが 可能である。図１７に示されるように、フェライト磁心１６４は、磁心直径Ｄ′ を有する前方に向いた胴部分２２５と、頭部直径Ｄ゛を有する拡大頭部部分２２ ５を含み、その頭部部分２２６は、タブレット表面１４とは反対側に向いたコイ ル１６２の端部の付近に位置させられる。図１８に示されるように、インダクタ ンスの更なる増大が、頭部部分２２６に接触するフェライトリング部材２２８を 付加することによって容易化され、このリング部材２２８は、スタイラスコイル １６２の上に部分的に延在する。更に図１８に示されるように、スタイラスコイ ル１６２のリード線を送り込むために、リング部材２２１と頭部部分２２６との 間に隙間通路２３０が形成される。

更に図１９に示されるように、スタイラスアセンブリ１６Ｇは、スタイラス先端 ３９に対する圧力に応答して第１のタイマ時間間隔Ｔｉを調節するために、図６ に関して上記で説明された仕方と同様の仕方で、先端スイッチｌ’Ｈの代わりに 回路１６４内に接続された可変抵抗器２３２を含むことが可能である。

更に図２０に示されるように、能動スタイラスアセンブリ１６・を有する図１２ 〜１６の構成の変換器装置１・は、互いに反対方向に巻かれたコイル構成要素Ｈ Ｉ、２２ｂを有する、図９のタブレットコイルと概ね同じ形状にされたタブレッ トコイル２２を含むことが可能である。図２０では、これらの互いに反対方向に 巻かれたコイル構成要素２２ｓ　、２Ｎは、（コイルＨｘに関しては）２２畠　 、２２ｂ　で示され、（コイル２２マに関しては）２！＊７−！　Ｘ ２２ｂ　で示される。端部分岐点１８６．　、Ｒ６にの各々の相対物が、端部ト ランジスタ１８４の相対物を経由して、各々のコイル２２．２２Ｙのコイル構成 要素２２＊　、２２ｂの端部末端２６の各々に接続され、これらの端部分岐点は １８６＊　、Ｈ６ｂ　１Ｎ６＊ｙ　−１８６ｂ、で示される。端部分岐点１８１ ．１８６ｂは、参照符号３８′　で示されるスタイラス信号の平衡化された相当 物を発生させるために、アイソレータダイオード１８８相当物を経由して、信号 分岐点１９０１．１９０ｂで示される信号分岐点相当物に接続される。こうして スタイラス信号３８゛　は、コイル構成要素Ｈ＊　、２２ｂが互いに反対方向に 巻かれているが故に、スタイラスコイル１６２からの磁気結合に応答して、信号 分岐点１９０ｔ、１９０ｂを介して、互いに反対の極性成分の形で発生させられ る。参照符号１９４′で示されるＲＣクランプネットワーク相当物は、接地と各 信号分岐点＋９０との間にダイオード結合され、ネットワーク！９４′は、各信 号分岐点１９０の電圧を概ねＶｓｔに制限するためにＮＰＮエミッタ７ｔロアを 含み、この場合に、ｖ■は、シフトレジスタ８６を含む制御回路４０のＣＭＯ３ 素子を加圧する低下電圧であり、約３ボルトである。スタイラス尖端３９がタブ レット表面１４の付近にある場合には、スタイラスアセンブリ１６０が、選択さ れた（能動的な）１対のタップ分岐点２４１．２４ｂに最も接近している時に、 スタイラス信号３８′　の大きさが最大である。

この代わりに、スタイラス増幅器５８の各々の相対物が、タブレットコイル２２ ．２２Ｙを同時に走査するために使用されることが可能であり、制御回路４０は 更に、ｖＣＯ信号のＸ相当物とＹ相当物の各々を発生させるために、復調器！１ ０の対応する相当物と、それに対応するアナログ素子とを含む。こうして、変換 器装置１０の速度又は時間分解能は、僅かな複雑性の増大だけによって２倍にさ れる。

タップドライバトランジスタ９８の逐次的な起動が、実際的に、各コイル２２の 上に（図４と図１２の構成では）１つの移動中央タップをもたらし、（図９と図 ２０の構成では）１対の移動中央タップをもたらす。

更に図２１〜２４に示されるように、変換器装置１Ｇの好ましい構成は、補助コ イル１８１から、図２１には参照符号１６０゛で示されるスタイラスアセンブリ １６０に電力を磁気的に伝送するように働く。図２１に示されるように、スタイ ラスアセンブリ１６０′は、電力コイル２３４を有する電力受信器回路２３３を 含み、この電力コイル２３４は、円筒形フェライト磁心２３６の上に巻き付けら れ、コイル２３４と磁心２３６は、スタイラスコイル１６２の過剰な負荷を避け るために、フェライト磁心１６ｇの後方に、間隔を置いて同中心に配置される。

磁心１６９と磁心２３６の間の間隔が、尖端スイッチ１７ｇのための好ましい配 置を与える。フェライト磁心２３６としての使用に適した磁心は、Ｐｈ１ｌｌｉ ｐｚ　Ｃｏｇ、　（ＣｏａＢｘＰ１＋に、　ＣＡＩ　から部品Ｎｏ、　Ｒ６５Ｏ −３８として入手可能である。そうした磁心は、８０Ｇの比透磁率を有し、直径 が約０．０４インチで、長さが１．９６９インチである。

図２３に示され且つ更に後述されるように、補助コイルＩＮは、電力ドライバ回 路２３８によって、第１のタイマ時間間隔Ｔ１の間に電力供給される。図２２に 示されるように、補助コイルＩＩｇからの電力は電力コイル２３４によって受け 取られ、この電力コイル２３４は、分路共振ＬＣフィルタ（ｉｋｍｍｌ−＋ｅ＋ ｏｓｓ＋ｌ　ＬＣ１ｉｌｉｅｓ）Ｈｅと直列接続コンデンサ２４２を経由して、 逓昇結合変圧器２４４の一次側に接続される。結合変圧器２４４の二次側は全波 ダイオードブリッジ回路２４６を駆動し、更に、スタイラスコイル１６２を′上 記の通りに駆動するために正（０電圧結線と負（−）電圧結線を与えるために、 フィルタコンデンサ２４８と分路調整ツェナーダイオード２４９が全波ダイオー ドブリッジ回路２４６に接続される。駆動トランジスタ＋７４に対するバイアス は、適切な抵抗分圧器２５Ｇによって与えられることが可能である。結合変圧器 ２４４と共１！ＬＣフィルタ２３６の誘導子Ｌ２は、参照符号２３６１゜２３６ １で示される各々のフェライト磁心上に、そのフェライト磁心の背後に配置され 、電力回路２３３のその他の構成要素は、スタイラスアセンブリ１６０′内でフ ェライト磁心２３６の後部の薄い回路板２５２」二に配置される。フェライト磁 心２３６１．２３６１としての使用に適した磁心は、ＴＤにＣｏｒｐ　から部品 Ｈｅ、７０４Ｐ＾１６１１のボット磁心１ｐｏｌ　ｃｏｔｅｌとして入手可能で ある。

更に図２３に示されるように、半導体スイッチ２５４が補助コイル＋１１１　と 帯域フィルタ１９６の間に接続され、このスイッチ２５４は、第１のタイマ時間 間隔Ｔ１の間に、フィルタ１９６を切断するために／Ｃ３Ｅに応答する。電力ド ライバ回路２３８は、第１のタイマ時間間隔Ｔ１の間に、適切な電源（＋５　ｖ 　、図示されていない）から供給される約ｔｏ　ＫＬ〜約１０Ｍ＋（！であるこ とが可能な中間電力周波数Ｆ、で補助コイル口ｌを駆動する。電力ドライバ回路 ２３８は、フィルタ誘導子２５８を経由（２て給電される電力バス２５６を有し 、この電力バス２５６は、そのバスに接続されたＪ対のフィルタコンデンサ２６ ０も存する。電力ドライバ回路２３８は、／Ｃ５Ｅ信号に応答して（発振器４２ から発生させられる）周波数Ｆ、で起動される　人出力と　Ｂ出力を有するゲー ト付きクロック発生器２６２をも含み、出力Ａの反転された相当物が、ＮＰＮ　 ｌ−ランジスタ２６６によって、接地電位に向けて電力回路２３８の出力分岐点 ２６４を周期的に駆動する。同様に、出力８の反転された相当物が、ＰＮＰ　ｌ −ランジスタ２６８によって、相補的な形で、電力バス２５６からの出力分岐点 ２６４に周期的に給電する。出力分岐点２６４は、１対のカップリングコンデン サ２７０によって補助コイルＨ１に結合される。トランジスタ２６６．２８ｇを 介した電力バス２５もと接地の間の不要な転流電流は、出力Ａと出力Ｂの各々の 遷移の間に遅延時間間隔Ｔ、を与えるようにクロック発振器２６２を構成するこ とによって回避され、トランジスタ２６６．２８１１の一方又は他方が、図２３ に示されるような対称的な主電力時間間隔ＴＶの間に、コンデンサ２７０を経由 して補助コイル１ｇ＋に電流を伝導する。更に、遅延時間間隔ＴＤが、電力回路 ２３８の電力レベルを調節するために調節又は選択されることが可能であり、こ の電力レベル調節はインピーダンス整合に類似した効果を有する。遅延時間間隔 Ｔ、の開始時に補助コイル＋８１内に電流が存続することを可能にすることによ って電力損失を最少限度にするために、１対のフリーホイーリングダイオード（ １＋ｔｅｖｈ＋５ｌｉＢ　ｄｉｏｄｅ）２７２が、出力分岐点２６４と電力バス ２５６と接地との間に各々に接続される。

電力受信器回路２３３内では、電力コイル２３４内に発生させられる電圧が、電 力受信器回路２３３の両方の（ｍれと磁化）インダクタンスと（実際的には）直 列に与えられる。補助コイル１８１の直列インピーダンスが、電力受信器回路２ ３３と電力ドライバ回路２３８の漏れインダクタンスインピーダンス合計よりも はるかに大きい（１０倍以上大きい）限り、テブナン等価回路は、補助コイル１ ８１　と電力コイル２３４の間で磁気的に疎結合された回路結合の変圧された低 抵抗磁化インダクタンスと直列の電圧源に似ている。こうした条件の下では、ど んな−次結合及び／又は二次結合及び／又は負荷状況が存在するかに係わらず、 電力コイル２３４の総インダクタンスは（実際上は）、電力受信器回路２３３に よって与えられる負荷と直列である。この事実は、そのインダクタンスのリアク タンスを排除することによって最大限度の電力伝送を実現する上で、重要だろう 。疎結合と、その結果としての、補助コイル１８１の磁化インダクタンス及び／ 又は漏れインダクタンスの不均衡な配分が、実際的使用のこうした近似を生じさ せると考えられる。或いは、これらのインダクタンスの整合的な「打ち消し」の ために、電力受信器回路２３３のインダクタンスと電力ドライバ回路２３８のイ ンダクタンスは、概ね一定不変であるべきである。

結合プロセスが著しく効率が低く、総電力消費を制限することが必要であるが故 に、電力受信器回路２３３に電力の大部分を結合させることが重要である。本発 明によって、回路２３３．２３８内のりアクタンス（誘導）成分が各々に打ち消 される。電力受信器回路２３３のコンデンサ２４２と電力ドライバ回路２３８の コンデンサ２７０がこの目的に役に立つ。コンデンサ２４２とコンデンサ２７０ の値を適切に設定することによって、直列インダクタンスのリアクタンスが電力 周波数に正確に整合させられ、その結果として、回路直流抵抗だけが残されるの みである。

補助コイルＩＮと電力コイル２３４の寸法が設定され終わった後では、最も重要 な自由選択要素は電力周波数であると考えられる。最初には、（電力周波数Ｆ、 がスタイラス周波数Ｆ、に過剰に近づき、ｔＣフィルタを用いて信号経路を分離 することが困難になるまでは）電力周波数Ｆが高ければ高いほど、その設計はよ り一層適切であると見られるだろう。一般的には、より高い周波数は、フィルタ リングがより一層容易であり、（印加電圧をスタンドオフするために）インダク タンスに必要とされる巻数がより一層少なく、更に恐らくは、構成要素がより一 層小型であるということを意味する。

しかし、これとは反対に、所与の一定の抵抗の場合に、そのリアクタンス成分が 大きければ大きいほど、同一の電流におけるリアクタンス成分の打ち消しのため には構成要素に関する許容差がますます厳密でなければならないということが発 見されている。例えば、電力受信器回路２３３内のインダクタンスが７、５ｓＨ である場合には、７５　ＫＨ！において、これは３．５キロオームのインピーダ ンスである。このインダクタンスを６０１　ｐＦを用いて共振させることによっ て、電力受信器回路２３３の抵抗だけが残される。しかし、そのインダクタンス が０．１％だけ変化するならば、恐らくは３．０オームの回路抵抗と直列である 残留抵抗３．５オーム（リアクタンス）が存在する。従って、その正味電流容量 はその当初の値の０．６７に低減されるだろう（３３％の減少）。同一の回路（ ７ｓＨ、６４４ｐＦｃＤ代わりニ（，０３＊Ｆ　、　３、Ｏオーム直流抵抗）内 でのより一層低い電力周波数（例えば３０［Ｈ＋　）の使用は、その電流を８， ５％だけしか減少させない。更には、この電力周波数が高ければ高いほど、補助 コイルＩｌ＋のインダクタンスの磁化成分のりアクタンスが高くなる。このリア クタンスが高くなれば高くなるほど、電力コイル２３４のリアクタンスよりも著 しく高い補助コイル１８１の抵抗を有することは、ますます困難になる。より低 い周波数がもたらす更に別の利点は、自己共振が問題となる周波数から、より一 層遠く離れることが可能であるといことである。より低い周波数を使用する上で のコストは、恐らく一次側の巻数の僅かな増加だろう。

補助コイルＤＩの抵抗が電力コイル２３４のりアクタンスよりも著しく高くなけ ればならないという要件に関する更に別の考慮すべき事柄は、その抵抗が十分に 低ければ、補助コイル１８１の誘導性リアクタンスがスタイラスアセンブリ１６ ０゛の様々な位置に関して一定不変ではな（とも、電力ドライバ回路２３８が電 力受信器回路２３３における最悪の受信条件において共振させられることが可能 であるということである。より多くの磁束がフェライト磁心２３６によって捕捉 されるスタイラスアセンブリ１６０゛のより良好な位置及び／又は方向では、リ アクタンスの打ち消しが完全ではなくても、より多くの電流が得られることが可 能であると考えられている。この検討においては、共振からの偏差に起因する損 失は、補助コイルＩＮの抵抗の減少の故に、電力ドライバ回路２３８に入力され る同一の電力における、より大きな捕捉磁束とより高い使用可能な総磁束とによ る相殺よりも大きいということが仮定されている。

電力コイル２３４を介した電圧が、直接整流によって３．０ボルト以上の電圧を 得るには不十分であるが故に、結合変圧器２４４が電力受信器回路２３３内に含 まれる。通常の場合にダイオードブリッジ回路２４６から電力コイル２コ４の中 に送り込まれる高調波が、この場合には存在しないということが、驚くべきこと に発見されている。熟考の上では、電力周波数Ｆ、における共振の故に、そうし た高調波が抑制されると考えられる。従って、結合変圧器２４４を通る電流は、 回路１６４によって与えられる負荷に係わらず、電力浦波の周波数における正弦 波である。従って、結合変圧器２４４からの整流された平均開路電圧は、抵抗に よる損失を除けば、フィルタコンデンサ２４８における直流電圧と同一である。

従って、電力周波数Ｆ、が比較的低い範囲内にあり、約２Ｋ）Ｉ！から約１００ ＫＩＩｓであることが好ましい。周波数Ｆ。

が約２ＳＨＩｔ〜約５ＩＨＲｔであることが更に好ましい。

補助コイル１８１と半導体スイッチ２５４の動作が図２４に示され、この図では 、第１のタイマ時間間隔Ｔ１の間は補助コイル１８１が電力ドライバ回路２３８ によって駆動され、電力周波数Ｆ、における約８ボルトの正弦ピークピーク電圧 が、補助コイル１８１を介して現れる。／Ｃ５Ｅ信号が活動状態にある時（一般 的には、第２のタイマ時間間隔Ｔ２の大部分の間）、半導体スイッチ２５４が、 上記のように同期回路１８２によって処理するために、補助コイル１８１からの （スタイラス周波数Ｆ、における）低レベル受信信号を帯域フィルタ１９６に結 合する。スタイラスコイル１ｆｉ２を駆動するための回路１６４のブレッドボー ドが組み立てられ、２０℃〜４５℃の温度における周波数安定性に関して試験さ れ、０．０６％未満の周波数変化が測定された。従って、補助コイル１ｇ＋にお ける受信信号を外界雑音とプロセッサ雑音との中から取り出すためには、許容差 の小さいセラミックフィルタが好ましい。

セラミックフィルタは、４５５　ＫＨ＋の帯域濾波を含む他の用途のために大量 生産される。この帯域フィルタ１９６としての使用に適す′るそのようなデバイ スは、４５５にＨ＋±２　Ｋｌｌ＋の中心周波数（スタイラス周波数Ｆｓ）とＩ Ｑ　ＫＨＸ±３０１にの帯域と５　ｄＢの最大中心周波数損失を有する３端子帯 域フイルタである、ｓ＊Ｒｇｔｔ　Ｅ＋ｉｅ　Ｎｏｒｔｈ　Ａｓｅａｉｅｓ、Ｉ ａｃ、、　（ＳｍＨ＋ｕ、　Ｇ＾）から入手可能なモデルＦＳＦＵ４Ｓ５＾とし て、低コストで入手可能である。このデバイスは、３．０キロオームの信号源イ ンピーダンス及び負荷インピーダンスでの動作のために構成される。従って、１ 対の出力抵抗器２７４（各々６２キロオーム）が、フィルタ１９６に望ましい人 力インピーダンスを与えるために、出力分岐点２６４と電力バス２５６と接地の 各々の間に接続される。トランジスタ２６６．２６８が両方とも非活動状態にあ る時に、抵抗器２７４が約２．５ボルトに出力分岐点２６４にバイアスを加え、 その結果として、補助コイル１Ｂ＋からの受信信号はダイオード２７２の何方に よっても負荷を加えられることは不可能である。

カップリングコンデンサ２７Ｇは、電力周波数Ｆ、において補助コイル１８１　 との直列共振を生じさせることが意図された合計静電容量を有する。これらのイ ンピーダンスのりアクタンス部分を制限することによって、電力ドライバ回路２ ３８を通して得られることが可能な電圧の殆どが、補助コイル１８１のインピー ダンスの実数部に配分される。従って、電力ドライバ回路２３８の中へ送り込ま れた大部分の電力は、補助コイル１８１の抵抗を介して電流として現れる。従っ て、コンデンサ２７０は、補助コイル１８１のりアクタンスを整合させるために 慎重に選択される。

図２３に更に示されるように、３．０キロオームの必要インピーダンスにおいて 帯域フィルタ１９６に負荷を与えるために、フィルタ抵抗器２７６が接続される 。

本発明の重要な特徴は、電力回路２３３．２３ｇの動作が制御回路４０の池の部 分の動作と多重化されるということである。従って、シフトレジスタ８６の動作 中に、電力のスイッチングが進行することはない。それとは逆に、電力ドライバ 回路２３８と電力受信器回路２３３との間の電力伝送の間は、位置信号は全く発 生されない。Ｉ−Ｙ位置処理の基本サンプル時間である約２５０　ｌｉｇの同一 の低周波数が、これらの処理の間のスイッチングのために使用される。位置信号 が未だ検出されていない時には、ロック信号２が非活動状態にあり、電力ドライ バ回路２３８が約９０％の時間に亙って活動状態にあり、スタイラス信号３８゛ （と同期回路１８２）が約１０％の時間に亙って活動状態にある。幾つかの位ｒ ｊＩｌ信号が検出された（ロック信号２が活動状態にある）時には、そのタイミ ングが各々に関して約５０％に切り替わる。通常の動作では、電力ドライバ回路 ２３８が非活動状態にある間に、約２１の時間間隔の間にスタイラスコイル１６ ２を駆動するために、回路１６４に電力を供給するためにフィルタコンデンサ２ ４８が必要とされる。これとは逆に、スタイラスアセンブリ１６０′がコイルア センブリ１２に接近していない時間間隔の後では、フィルタコンデンサ２４８が 急速に充電され、ドライバ回路２３８が約９０％の時間に亙って活動状態にある ことが望ましい。

更に、図２５と図２６を参照すると、これらの図に示される本発明の装置１Ｇの 第２の実験用プロトタイプは、概ね図４、図９、図１２、図２１〜２４の構成の 形に作られている。この第２のプロトタイプは、コイルアセンブリ１２の好まし い構成を実現するモジュールボード２７８を含み、図９と図２０の場合と同じに 構成されたタブレットコイル２２ｘ、　２２Ｙと、補助コイル１ｇ＋と、図１５ の同期回路１８２と図２３の電力ドライバ回路２３８とを有する制御回路４０と を含む。図２５と図２６に示されるように、モジュールボード２７８は、４層の 回路板２８０を含み、タップドライバトランジスタ９８が回路板２８０のタブレ ット領域２８２の周囲に沿って一定の間隔を置いて配置される。回路板ＮＯは、 従来の多層回路技術に従って形成され、（図２の厚さｄに概ね一致する）厚さｄ ′を有する基板２８４と、その基板２８４上に形成された第１の内側トレース層 ２８６虐と第２の内側トレース層２８６ｂとを有し、これらの内側トレース層の 上に１対の絶縁層２８８が形成される。

外側トレース層２９０１．２９０ｂとして示される別の１対のトレース層が、絶 縁層２８Ｂの各々の一方の上に形成され、その外側トレース層２９Ｇ＋は、内側 トレース層２８１から見て基板２８４の反対側に形成される。各々の絶縁層２８ ８は、その関連した外側トレース層２９０と共に、トレース層厚さｔ′を有する 。同様に、外側トレース層２９０ｂは、内側トレース層２８６ｂから見て基板２ ８４の反対側に形成される。図２５に示されるように、タブレットコイル２２Ｘ は内側トレース層２８６ａと外側トレース層２９０１とによって形成され、複数 の導電スルーホール２９２が各層の間の適切な導電結線によってタブレットコイ ルの側部部分３２を形成し、内側トレース層２８６１がタブレットコイル２２夏 の上部部分２８を形成し、外側トレース層２９０ｚがタブレットコイル２２．の 下部部分２８を形成する。同様に、タブレットコイル２２Ｙは、内側トレース層 ２８６ｂと外側トレース層２９０ｂとによって形成される。駆動トランジスタ９ ８が外側トレース層２９０１上に「表面装着」され、従来の５ＯＴ−２３コンフ イギユレーシジンの形にパッケージ化され、適切な補助接続トレースがトレース 層２９０暴上に備えられる。

更に図２５に示されるように、タブレット領域２８２は、各々に参照符号２９４ ＠、２９４ｂで示される交互のトレース部分２９４内に、上部コイル部分２８と 下部コイル部分３０の各々の互いに間隔を置いた平行な配列を有する。互いに反 対方向に巻かれたコイル構成要素２２ｒ　、２２ｂがトレース間隔１′だけ等し く間隔を置いて配置され、このトレース間隔１′はコイル輪の間隔１の半分であ る。

この第２のプロトタイプでは、トレース間隔１′は０．１インチであり、コイル ２２ｘには合計９０つのトレース構成要素２９４があり、コイル２２．には合計 ８０つのトレース構成要素２９４がある。図２５では、隣り合うスルーホール２ ９２対を選択的に電気接続するために、タブレット領域２８２の互いに反対側の 辺にタップドライバトランジスタ９８が互い違いに配列される。特に、トランジ スタ９８は、タブレット領域２８２の各々の辺の上の３対のスルーホール２９２ によって互いに間隔を置かれており、トランジスタｇ８がそれに接続されている トレース層２９１のトレースパターンが、互いに接続された隣り合うスルーホー ル２！２対が上部コイル部分２８と下部コイル部分３０の対向コイル部分を効果 的に短絡させることを可能にする。駆動シフトレジスタ８６からの適切な接続が 、隣り合うトレース構成要素２９４の間に間隔をおいて配置された各々の基部ト レース構成要素２９６によって作られ、スルーホール２９２の適切な相当物（参 照符号２９２゛で示される）がその接続を完成させる。

モジュールボード２７８は、同期回路１８２と電力ドライバ回路２３８の回路構 成要素２９８と、発振器４２と、シフトレジスタ８６と、信号分岐点１９０と組 み合わされた素子３００をも含む。更に、モジュールボード２７８は、制御回路 ４０の残りのＣＭＯ３部分を一体化にするカスタム大規模集積回路３Ｇ２を含む 。復調器Ｉｎと比較器回路＋１４と低周波フィルタ１２ｒＪと比較器１２４とい うアナログ素子が、参照符号３０４に示されるように含まれる。第２のプロトタ イプの回路板２８０は、Ｙ方向に約１２．５インチの全長を有し、Ｙ方向に約１ ０インチの全幅を有し、基板厚さｄ゛は約０．０４フインチであり、（外側トレ ース層２９０の下の）絶縁層２８８は約０００８インチの厚さを有し、関連した 外側トレース層２９０を含むトレース層厚さｔ′は約０．０１インチである。

補助コイル１８１の諸部分は、各々のトレース層の中に形成され（層２１１６ｚ 、２９０の各々の中に３つのコイル輪、層２８６ｂの中に２つのコイル輪）、補 助コイル１８１は１１つのコイル輪を有する。

コイル＋８１の各々のコイル輪は、２オンス銅（約０．００１６厚）の００３０ インチ幅エツチングとして形成され、約５．６オームの直流抵抗を有する。補助 コイル１８＋のインダクタンスは約１２０μＨである。従って、カップリングコ ンデンサ２７０は、３０　ＫＨｓの電力周波数Ｆ、におけるリアクタンス打ち消 しのために、９４ｎＦ　（８２ｎＦ＋　１２　ｎＦｌ　の合計静電容量を与える ように選択された。

更に別の実験において、ペン傾斜訂正と、周囲の金属表面と金属構造物に対する 感度の低減とに関する性能向上のために、集束された磁気応答をもたらす、スタ イラスアセンブリ１６０の更に好ましい構成が見い出された。更に図２７に示さ れるように、この性能の向上は、フェライト磁心１６９の頭部部分２２６相当物 の上に巻かれたスタイラスコイル２６２を有することから結果的にもたらされ、 磁心１６９は、（この図では参照符号ＮＯ’で示される）スタイラスアセンブリ ー６０内で、図１７と図２１の構成から見て軸方向に反対向きにされている。図 ２７の構成では、磁心１６９は、コイル１６２の後方に柄長さＬ′だけ延びる柄 部分２２５を有し、頭部部分２２６は、スタイラスコイル１６２の長さＨに一致 する軸方向長さＬ゛を有し、更に頭部部分２２６はスタイラス尖端３９から距離 Ｌ　に位置させられ、この距離Ｌ１は、コイル距離Ｃよりもコイル高さＨの半分 だけ短い距離である。スタイラスコイル１６２は、前部フランジ部材３０５Ｉと 後部フランジ部材３０５ｂで示される１対の非導電性フランジ部材３０５によっ て、長さＬ′内に軸方向に閉じ込められ、これらのフランジ部材３０５は、適切 な接着剤によって頭部部分２２６に取り付けられる。図２７に更に示されるよう に、スタイラス尖端３９は前部フランジ部材３０ＳＩと一体的に形成される。

相対的に大きいコイル直径りと同様に大きい頭部直径ｎ′と相対的に小さいコイ ル高さＨとの組合せが、スタイラスコイル＋６２の側部からの磁化率（又は透過 ）の減少と、スタイラスコイル１６２の前部先端からの磁化率（又は透過）の増 大とをもたらす。柄部分２２５は、スタイラスコイル１６２のインダクタンスを 増大させることによって、更には、受けられた（又は送信された）磁場を集束さ せることによって、スタイラスアセンブリ１６０′の性能を更に向上させる。Ｄ ’　／Ｄ’　が増大するにつれて、及び、Ｌ′が増大するにつれて、この集束作 用が増大する。こうした実験は、フェライト磁心１Ｎが［ｌ冒０．２５インチ、 Ｄ’＝　０．１１９インチ−１Ｌ’　＝　０．６インチ、Ｌ’＝０．１インチを 有する時に、図１３．１７．１８の構成によって以前に得られた集束力の改善に 比べて約２倍から約３倍の集束力の改善をもたらした。この構成では、距離１− １は０２〜０３インチであることが好ましい。

更に一＝一層改善された磁気結合の集束が、スタイラスアセンブリ１６０′内に おいてフェライト磁心１６ｇの直後に装着された導電性の管状シールド３０６に よって得られる。管状シールド３０６は、有利には、アルミニウムのような適切 な導電性の箔（約０．００２インチの厚さ）から形成されてよく、スタイラスア センブリ１６０′の他の構成要素を収容するための胴体１６７にぴったりと嵌ま り込み、シールド長さＬ２を有する。上記の集束作用は、長さし　が増大するに つれて更に増大し、長さＩ−２は２インチ台であることが好ましい。

更に図２８〜３０に示されるように、モジュールボード２７８には、受信スタイ ラス信号３８′　の強さを更に増強させるために、シールド構造３０ｇが備えら れる。図２８に示されるように、モジュールボード２７８は、グラフィックタブ レット装３１３１２内のコンピュータモジュール３１０と共に、ディスプレイ装 置７９０のディスプレイパネル７９２と組み合わされ、シールド構造３０８は、 コンピュータモジュール３１０からの放射信号を遮断するためのＥＭＩシールド としても働く。タブレット装置３１２の構成要素は、フレームアセンブリ３１４ の中に接続され、ディスプレイパネル７９２には、ガラスで作られることが可能 な保護シート３Ｎ　も備えられ、このシート３１６はタブレット表面１４も与え る。この構成では、シールド構造３Ｇ８がモジュールボード２７８に装着され、 コンピュータモジュール３１Ｇに面する。

図２９と図３０に最も良好に示されるように、シールド構造３０ｇは途切れ途切 れのシート形状を有し、この形状は、内側ストリップ３１ｈと外側ストリップ３ １８ｂとして示される、重なり合う導電性の箔ストリップ３＋８によって有利に 形成されることが可能である。適切な接着剤を有する内側ストリップ３１８慇が 、最初に、互いに平行に間隔を置いて回路板２８０に付着させられる。同様に適 切な接着剤を有する外側ストリップ３１８ｂが、隣り合う内側ストリップ３１８ １対に重なり合うように、同様に付着させられる。

ストリップ３１８　も、スタイラスアセンブリ１６０′の管状シールド３０６に 関して上記で説明されたように、アルミニウム箔から形成されてもよい。

こうしてシールド構造３０８は、特に放射電磁信号が付近に存在する中で、補助 コイル１８１　とタブレットコイル２２の働きを増強する。アルミニウム箔は、 装置１Ｇの動作に応答して、連続した渦電流を発生させ、この渦電流は、シール ド構造３０８から見てモジュールボード２７８の互いに反対側に位置した、回路 板２３Ｇのコイル２２．１８１　と、スタイラスアセンブリ１６０゛のコイル１ ６２．２３４との間の磁気結合の感度を増大させる。更に、シールド構造３０８ は、コンピュータモジュール３１０の局在化された電磁放射体がタブレットコイ ル２２によって迷走雑音として拾い」−げられることを有効に防止する。更に、 シールド構造３０８の区分化された形状が、そうでない場合には補助コイル１８ １に非常に近接して単一の金属むくシートを有することによって生じさせられる 可能性がある補助コイルＩＮの不要な短絡を防止し、それによって、スタイラス コイル１６２からの信号に対する補助コイル１８１の感度を増強する。

更に図３１〜３３を参照すると、これらの図に示されるように、参照符号２７８ ′で示されるモジュールボード２７８の改良された代替構成は、シールド部材３ ０８′として示される連続した単一のシート状のシールド構造３０８の相当物を 、参照記号１８１′で示される変更された形状の補助コイル１８１と組み合わせ る。銅箔又は池の金属箔（例えばアルミニウム箔）の薄いむくシードで形成され ることが可能なシールド構造３０８゛が、タブレットコイル２２の下部部分３Ｇ に近接して配置される。そうでない場合には主としてコイル軸線２７の両側に対 称的にコイルアセンブリ１２に沿って延びるであろう周縁電磁場３４が、コイル ２２からタブレット表面１４に向けて偏らされ、それによって、コイル２２とス タイラスアセンブリ１８の間の電磁結合が強化される。

更に本発明によって、補助コイル１８１″は、そうでない場合にスタイラスアセ ンブリ１８と平らな補助コイル＋８１　との間に生じる可能性がある電磁結合の 重大な低下をもたらすことなしに、シールド構造３０８′と共に使用するための 、交互アスペクトを有するコイル軸を用いて構成される。螺旋状に作られたコイ ル（図示されていない）は、図２５の全面的にループ状の構成のようにはシール ド構造３０８゛の存在下で重大な結合低下を被らず、本発明の装置１Ｇでの使用 に望ましい極性反転領域を有する。

図３１〜３ユに示されるように、本発明の補助コイル１８１゛は、図２５の補助 コイルＵ＋のコイル輪のように形成された第１の組の周囲コイル輪目１．を含む ことによって上記の問題を防止し、これらのコイル輪１８１Ｆは、コイル輪１８ １ＰのＸ方向の両末端と概ね一致するまで延在するがコイル輪目１．のＹ方向の 両末端の間の距離よりも短い距離だけＹ方向に対称的に延在する、Ｘ方向に方向 付けられた第２の組のコイル輪１８１、と直列接続される。同様に、これらのコ イル輪ＩＮ、は、コイル輪ｌＮ。

のＹ方向の両末端と概ね一致するまで延在するがコイル輪重鴨のＸ方向の両末端 の間の距離よりも短い距離だけＸ方向に対称的に延在する、Ｘ方向に方向付けら れた第３の組のコイル輪１８１．とも直列接続される。図３に更に示されるよう に、組１８１　．１１１１．の個々のコイル輪が、短縮寸法方向に均等に配列さ れ、図３１の構成例における第２の組のコイル輪重ＩＩＫは、Ｙ方向に漸進的に 短縮される距離に亙って延在するコイル輪１８１　、＋８１．．１８１．を含む 。同様に、第３の組のコイル輪１８Ｉ ｌ、は、Ｘ方向に漸進的に短縮される距離に亙って延在するコ１８１、の長い側 部を形成するために、参照符号２９２′で示されるスルーホール２９２の追加の 相当物によって、回路板２８・の複数の補助トレースセグメント３２０を接続す ることによって実現される。図３２と図３３に最も良好に示されるように、トレ ースセグメント３２Ｇは、基部トレース構成要素２９Ｇと同様にトレース構成要 素２９４の間に配置され、トレース層２Ｈｂ、ｍＮｂ内にＸ方向に延在するセグ メント３２０！と、トレース層２１１６ｓ、２１１１ｓ内にＸ方向に延在するセ グメント３２０！を含む。図３１と図３３に示されるように、コイル輪１８１ｘ とコイル輪ＩＹの間の直列結線の少なくとも少数が、互いに交差し合う隣り合う トレース構成要素２９４の対の間に１対のスルーホール２９２′を配置すること によって行われることが可能であり、トレースセグメント３２Ｇはスルーホール ２９２′において中断される。更に図３１に示されるように、１つ以上のコイル 輪Ｍｌ　、１ｇ１Ｙの間の結線、及び／又は、！ 回路構成要素２９８への結線は、互いに近接した位置にあるトレース３２２の対 を接続することによって行われることが可能であり、補助コイル１８１′への電 磁結合は、コイル１８１内を流れる電流が、隣り合うトレース３２２内で反対方 向に流れるが故に、トレース３２２の存在によっては殆ど影響を受けない。

更に図３４に示されるように、スタイラス回路３２４によって示される、図１２ と図１３のスタイラスアセンブリ１６０の共振回路１６４の改良された構成は、 電池１６６の寿命を延長するために電力節約回路３２６を含む。この節約回路３ ２６は、参照符号１６８゛で示されるディジタル集積回路形のタイマ＋６１１相 当物からクロック同期化される集積回路遅延カウンタ３２８を含む。タイマ１６ ８′は、駆動トランジスタ１７４相当物とそれに関連した構成要素と共に、参照 符号１６４′で示される共振回路１６４相当物を形成する。

半導体電力スイッチ３３０が、カウンタ３２８のオーバーフロー条件に応答して 非活動化され、この電力スイッチ１３０は、スタイラスコイル１６２への電力を 遮断する。

スタイラスアセンブリ１６Ｇの通常の使用時には、先端スイッチ１７８と胴体ス イッチ１８０の一方又は両方が、装置１０の操作者によって周期的に起動され、 図１２と図１５に関して上記で説明された仕方に類似した仕方で、タイマ１６８ ′のデユーティサイクルにおける、対応した変化を生じさせる。スイッチ１７８ とスイッチＩＨＩの一方又は両方の起動は、本明細書で説明されるように、タイ マ１６８′とコイル１６２への給電を開始し持続させる働きもする。図３４に示 されるように、カウンタ３２８のリセット入力ｋが、スイッチ１７１１　、ＮＯ の何方か一方の操作によってカウンタ３２８をリセットするために、各々の絶縁 ダイオード３３２を経由してスイッチ１７８　、１８０に接続され、スイッチ１ ７Ｂ　、Ｉ！ｔｏの各々は、各々の高インピーダンス負荷抵抗器３３３を介した 電池電力に対する直接結線を有する。上記のようにリセット人力Ｒの起動によっ てオーバーフロー条件が取り除かれると、電力スイッチ３３Ｇがタイマ１６８′ とコイル１６２に対する給電を起動する。スイッチ１７ｇ　、１１１０の適切な 時間間隔（好ましくは１〜５分間）の非活動状態の後でのオーバーフロー条件の 発生のために、カウンタ３２８が従来の仕方で具体化される。

図４に示されるように、上記のようにスタイラスコイル１６２に対する電力の起 動の後でスタイラスアセンブリ１６０の動作が安定化し終わるまで、「有効」デ ータの発生を防止するために、同期回路１８２に上記の遅延回路３３４が備えら れる。装置ｌｉｔが図３４の電力節約回路３２６を用いて構成される時には、電 力スイッチ３３Ｇの起動時に共振回路！６４゛が安定化することを可能にするた めに、遅延回路３３４が、好ましくはロック信号２の起動の約０．１秒後〜約０ ．５秒後に、遅延ロック信号２′を起動する。

更に図３４に示されるように、本発明は更に、組合せスタイラス３６Ｇによフて 示されるスタイラスアセンブリ１６０の単一の相当物を使用することによって、 装置１０によるディジタルバーコード入力をもたらす。スタイラス３６０のコイ ル１６２が、各々にＬＥＤ発光器３６４とホトトランジスタ３６６からスタイラ ス先端３９に延びる１対の光フアイババンドル３６２を取り囲むように巻き付け られる。ＬＥＤ発光器３６４とホトトランジスタ３６６が適切なバーコード前置 増幅器又は検出器回路３６８に接続され、スタイラス尖端２９が、ライトベン式 バーコード読取り装置に関して当藁者に公知な方法によってバンドル３６２のフ ラットレンズ終端炙形成する。モー　ドセレクタスイッチ３７０を介して給電さ れる検出器回路３６８が、補助コイル１８１に結合されたＲＦ受信器回路３７４ に信号を送るために、スタイラス＋６０内に収容されたＲＦ送信器回路３７２に 接続される。電力スイッチ３３Ｇに対する共通の結線を有するモードスイッチ３ ７Ｇが、バーコード入力のための検出器回路３６８とＲＦ送信器回路３７２と、 装ｇ１ｉｏのタブレット領域２８２内での測定のための共振回路１６４′との何 方かを、選択的に起動する。

本発明が、幾つかのの好ましい実施例に関して、かなり詳細に説明されてきたが 、他の変形例が可能である。例えば、演算増幅器とトランジスタとタイマとプロ セッサとアナログスイッチとそうしたデバイスの組合せを使用して、アナログ及 びディジタル式のアップ／ダウン積分器（−ｐ／１ｏｖｅ　１ｓｌＢ＋ｓｌ・■ ）を実現する方法が娩つかある。同様に、能動的、受動的、定電流、両端部にお ける交流駆動、両端部における直流駆動、復帰における交流駆動変調等を含む、 タブレッＩ・コイル駆動の幾つかの代替方法がある。タップ２４は、トランジス タかシフトレジスタか他の電子的手段を介して、戻り経路に接続される。

更に、シールド構造３０８は、単一の導電シートの両側をエツチングすることに よって形成されることが可能である。従って、本明細書の添付クレームの思想と 範囲は、本明細書に含まれる好ましい実施例の説明だけに限定されるものではな い。

補正音の写しく翻訳文）提出書（特許法第１８４条の８）平成５年４月３０日

Claims (1)

1. 【特許請求の範囲】 １（ａ）第１の端部末端と第２の端部末端の間の複数のコイル輪と、前記第１の 端部末端と前記第２の端部末端の間に間隔を置いて配置された複数のコイルタッ プ分岐点とを有する、ヘリカル導電タブレットコイルと、 （ｂ）選択された前記コイルタップ分岐点を順次アドレス指定するためのセレク タ手段と、 （ｃ）前記タブレットコイルに対して第１の変換器の方向に移動可能であり、且 つその変換器本体に固定装着されたスタイラスコイルを有する変換器本体と、 （ｄ）前記タブレットコイルと前記スタイラスコイルの一方にコイル駆動電流を 生じさせるための発振器手段と、（ｅ）前記セレクタ手段に接続されており、前 記第１の方向に対して垂直な第１の位置基準に対する前記交換器本体の位置を表 す第１の位置信号を与えるために前記スタイラスコイルに応答する回路手段とを 備える位置変換器。 ２．前記タブレットコイルが、１対の互いに反対方向にヘリカル伏に巻かれたコ イル構成要素を含み、前記コイル構成要素の各々が複数のコイルタップ分岐点を 有し、前記セレクタ手段が、対応する前記コイルタップ分岐点において前記コイ ル構成要素を順次接続する請求項１に記載の変換器。 ３．前記タブレットコイルが、第１のトレース層と第２のトレース層とを含み、 前記第１のトレース層が、間隔を置いて平行に配置された配列をなす前部コイル 部分を有し、前記第２のトレース層が、間隔を置いて平行に配置された配列をな す後部コイル部分を有し、これらのコイル部分の中の交互のコイル部分が、反対 方向に巻かれた前記コイル構成要素各々の、等しい間隔で配置された部分を形成 し、前記前部コイル部分の各々が、反対方向に巻かれたコイル構成要素の後部コ イル部分と整列している請求項２に記載の変換器。 ４．同じ前記コイル構成要素の対応する後部コイル部分に前部コイル部分の各々 を接続する導電要素の配列を更に含み、前記導電要素が、前記コイル構成要素各 々の側部コイル部分を形成する請求項３に記載の変換器。 ５．隣り合う１対の前記導電要素が、反対方向に巻かれた前記コイル構成要素の 対応するタップ分岐点を含む請求項４に記載の変換器。 ６．スタイラス磁場を前記タブレットコイルに磁気的に結合するために、前記発 振器手段が前記スタイラスコイルに接層され、前記回路手段が、前記タブレット コイルの端部末端に電気的に結合された受信器分岐点を含み、前記受信器分岐点 における受信器信号が、前記タブレットコイルにおける前記スタイラス磁場の大 きさに応答する請求項１に記載の変換器。 ７．前記タブレットコイルが、反対方向にヘリカル伏に巻かれた１対のコイル構 成要素を含み、前記コイル構成要素の各々が複数のコイルタップ分岐点を有し、 前記セレクタ手段が、対応する各々の前記コイル分岐点において前記コイル構成 要素を順次接続する請求項６に記載の変換器。 ８．前記回路手段が平衝差動入力増幅器を含み、前記タブレットコイルの構成要 素の端部末端が、前記平行差動入力増幅器に入力するために前記受信器分岐点の 相補的相対物に結合され、更に前記平衡差動入力増幅器が迷走電気雑音を排除す る請求項７に記載の変換器。 ９．前記受信器分岐点の相補的相対物が、対応するダイオードによって前記コイ ル構成要素の各端部末端に結合される請求項８に記載の変換器。 １０．交互の軸時間間隔における二軸位置測定のために１対の前記タブレットコ イルを含み、前記タブレットコイルの端部末端が、ダイオード絶縁器を介して前 記差動入力増幅器に結合される請求項７から９のいずれか一項に記載の交換器。 １１．前記スタイラス磁場からの磁気結合に応答して補助信号を与えるために、 前記タブレットコイルに対して固定配置された補助コイルを更に含心請求項６か ら１０のいずれか一項に記載の変換器。 １２．前記変換器と外部装置との間の電場干渉を連断ずるための実質的に平らな 導電性のシールド部材を含み、前記シールド部材が変換器本体から離れて前記タ ブレットコイルの反対側に固定配置され、平らなタブレット表面が前記タブレッ トコイル付近に前記変換器本体を滑動自在に支持することが可能であり、前記補 助コイルが前記シールド部材と前記タブレット表面との間に配置され、前記直列 接続された複数のコイル輪を有する前記補助コイルが、 （ａ）前記第１の変換器の方向に対して平行なｘ方向に延在し、且つ前記シール ド部材に対して平行で且つｘ方向に対して直交方向に方向付けられたｙ方向にお いて前記タブレットコイルを実質的に取り囲む第１のコイル環と、 （ｂ）前記第１のコイル輸の両端部に概ね一致するまで前記ｘ方向に延在してお り、前記第１のコイル輪の両側部の間に実質的に短い距離だけ前記ｙ方向に延在 する第２のコイル輪と、（ｃ）前記第１のコイル輪の両側部に概ね一致するまで 前記ｙ方向に延在しており、前記第１のコイル輪の両端部の間に実質的に短い距 離だけ前記ｘ方向に延在する第３のコイル輪とを含む請求項１１に記載の変換器 。 １３．複数の前記第２のコイル輪と複数の前記第３のコイル輪を含み、前記ｙ方 向における前記短い距離と前記ｘ方向における前記短い距離がそれぞれ前記第１ のコイル輪の対応する距離の異なった小部分である請求項１２に記載の変換器。 １４．前記補助信号に対して前記回路手段を同期化するための手段を更に含む請 求項１１又は１２に記載の変換器。 １５．前記発振器手段が前記変換器本体内に配置される請求項１１又は１４に記 載の変換器。 １６．（ａ）電力周波数で前記補助コイルを周期的に駆動するための手段と、 （ｂ）前記補助コイルからの磁気結合によって前記発振器手段に給電するための 、前記変換器本体内の電力受信器手段と、（ｃ）前記補助信号を受信するために 電力ドライバ手段を周期的に中断するための手段と を更に含む請求項１１から１５のいずれか一項に記載の変換器。 １７．前記電力受信器手段が、 （ａ）電力コイルと、 （ｂ）整流器手段と、 （ｃ）前記整流器手段と前記発振器手段の間に接続されたフィルタ手段と、 （ｄ）前記電力コイルと前記整流器手段の間に結合された結合手段とを含み、 前記結合手段が、前記電力周波数における前記電力コイルのリアクタンスを打ち 消すために、前記電力周波数において前記電力コイルと共振する請求項１５に記 載の変換器。 １８．前記電力ドライバ手段が、 （ａ）前記電力周波数において電力パス電圧と接地との間で電力分岐点を順次ス イッチングするための相補的なドライバトランジスタの対と、 （ｂ）前記ドライバトランジスタを別々に制御するためのゲート付きクロック発 振器回路であって、他方の前記ドライバトランジスタの非活動化後に、予め決め られた遅延期間の間だけ前記ドライバトランジスタの各々の起動を遅延させるた めの手段を含む前記クロック発振器回路と、 （ｃ）前記結合分岐点と前記補助コイルとの間に接続されており、前記電力周波 数における前記補助コイルのリアクタンスを打ち消すために前記補助コイルと共 振するカップリングコンデンサと を含む請求項１６又は１７に記載の変換器。 １９．前記電力周波数がほぼ１０ＫＨ２とほぼ１０ＭＨ２の間である請求項１６ から１８のいずれかに記載の変換器。 ２０．前記電力周波数がほぼ２０ＫＨ２とほぼ１００ＫＨ２の間である請求項１ ６から１８のいずれか一項に記載の変変器。 ２１．前記電力周波数がほぼ２５ＫＨ２とほぼ５０ＫＨ２の間である請求項１６ から１８のいずれか一項に記載の変換器。 ２２．予め決められた大きさの前記受信器信号を検出するための閾値手段を更に 含んでおり、前記閾値手段が、前記タブレットコイルから予め決められた距離の 範囲内で前記交換器本体が一直線に合わされる時に、有効信号を与える請求項６ から２１のいずれか一項に記載の変換器。 ２３．前記発振器回路が、バーストデューティサイクルを有するバーストモード で作動することが可能であり、前記バーストデューティサイクルが、電力を節約 するためにほぼ２０％未満である請求項２２に記載の変換器。 ２４．前記バーストモードが、前記有効信号の発生時に、少なくとも予め決めら れた時間間隔の間終止される請求項２３に記載の変換器。 ２５．前記発振器手段が、操作者によって周期的に起動される前記変換器本体上 のスイッチ手段に応答し、前記変換器が更に、操作者によって起動される前記ス イッチ手段が予め決められた畦間間隔の間に非活動状態のままである時に前記発 新振器手段からの電力を切断するための手段をも含み、前記電力が前記スイッチ 手段の起動時に回復される請求項６から２４のいずれか一項に記載の変換器。 ２６．前記回路手段が （ａ）第１のサイクル時間間隔の間に前記受信器信号の第１の極性成分を合計し 、第２のサイクル時間間隔の間に前記受信器信号の反対極性成分を合計するため の積分器手段と、（ｂ）前記タブレットコイルに沿って順次接続されたコイルタ ップ分岐点の位置を表す可変位置信号をラッチするためのラッチ手段と、 （ｃ）前記積分器手段に応答して前記ラッチ手段を起動するためのフィードバッ ク手段と を更に含み、前記ラッチ手段の起動時には、前記第１のサイクル時間間隔が終止 し、前記第２のサイクル時間間隔が開始する請求項６から２４のいずれか一項に 記載の変換器。 ２７．前記可変位置信号がＮ状態カウンタ（Ｎはタブレットコイルのコイルタッ プ分岐点数の倍数Ｍである）によって発生させられ、前記セレクタ手段が、時間 間隔グループ数のカウンタ状態の間、前記発振器手段にコイルタップ分岐点の各 々を接続するために、前記Ｎ状態カウンタを復号し、前記時間間隔グループ数が 倍数Ｍに一致する請求項２６に記載の変換器。 ２８．前記積分器手段が２方向カウンタと可変周波数発振器とを含み、前記可変 周波数発振器の周波数が、前記受信器信号の大きさに応答する請求項２６又は２ ７に記載の変換器。 ２９．前記発振器手段が前記タブレットコイルに接続され、前記タブレットコイ ルの駆動電流が、選択されたタップ分岐点各々の両側において反対方向に流れる 請求項１から５のいずれか一項に記載の変換器。 ３０．前記セレクタ手段が前記タブレットコイルと前記スタイラスコイルの間に 移動周縁磁場を生じさせ、前記回路手段が受信器分岐点を含み、前記受信器分岐 点における受信器信号が、前記受信器コイルにおける周縁磁場の大きさに応答す る請求項１から２９のいずれか一項に記載の変換器。 ３１．前記受信器分岐点が前記スタイラスコイルに電気的に接続される請求項３ ０に記載の変換器。 ３２．前記スタイラスコイルが、１対のパイファラ巻きスタイラスコイル構成要 素を含み、前記回路手段が前記受信器分岐点を駆動ずるための平衡差動入力増幅 器を更に含んでおり、前記スタイラスコイル構成要素が前記平衡差動入力増幅器 に信号を送り、前記平衡差動入力増幅器が迷走電気雑音を排除する請求項３１に 記載の変換器。 ３３．前記受信器分岐点が前記タブレットコイルに電気的に接続され、前記受信 器信号が、前記受信器コイルによる前記送信器コイルの電流負荷に応答する請求 項３０に記載の変換器。 ３４．前記タブレットコイルが、コイル軸線を中心とした円筒状のヘリカル形で あり、前記コイル軸線の両側に前部部分と後部部分とを有し、前記コイル軸線が 前記第１の変換器の方向に平行であり、前記変換器が前記タブレットコイルの前 記前部部分から一定のプローブ距離ｔの位置に前記変換器の本体を案内するため の手段を更に含む請求項１に記載の変換器。 ３５．前記タブレットコイルの前記前部部分と前記後部部分とが巻線距離ｄだけ 間隔を置いて配置されており、前記距離ｄがほぼ０．０３インチ以上である請求 項３４に記載の変換器。 ３６．前記タブレットコイルの輪が、概ね均等の間隔を置いて配置されている請 求項３４又は３５に記載の変換器。 ３７．前記スタイラスコイルが、スタイラス軸線を中心とする円筒伏の対称形で あり、前記変換器の本体が前記スタイラス軸線上にスタイラス尖端を画定し、前 記スタイラス尖端が、前記タブレットコイルの前記前部部分から前記プローブ距 離ｔを置いて移動する請求項３４から３６のいずれか一項に記載の変換器。 ３８．前記タブレットコイルの輪が、前記コイル軸線の方向に均等にコイル輪間 隔１だけ間隔を置いて配置され、前記スタイラスコイルが直径Ｄと高さＨを有し 、スタイラス軸線上の前記スタイラスコイル内の中心点が、前記スタイラス尖端 からコイル距離Ｃだけずらされており、前記タブレットコイルの前記前部部分と の直交アライメントに関する前記スタイラス軸線の幅斜の範囲内での前記変換器 の一様な動作を許容するために、前記コイル距離Ｃが概ねＣ＝（Ｄ、Ｉ、Ｈ、ｄ 、ｌ）の複素関数である請求項３７に記載の変換器。 ３９．Ｄ≧Ｓ≒Ｃである請求項３８に記載の変換器。 ４０．前記回路手段をゲートするための手段を更に含んでおり、それによって前 記回路手段が、サンプル時間間隔の間だけは前記スタイラスコイルに応答し、前 記サンプル時間間隔中に、前記スタイラス軸線の傾斜の範囲に亘って動作の一様 性を増強するために、前記コイルタップ分岐点の部分集合が前記サンプル時間間 隔の間に前記セレクタ手段によって起動される請求項３８又は３９に記載の変換 器。 ４１．前記サンプル時間間隔の持続時間が、前記セレクタ手段によって４つの前 記コイルタップ分岐点が選択される時間に概ね等しい請求項４０に記載の変換器 。 ４２．前記スタイラスコイルが１対のスタイラスコイル構成要素を含む請求項３ ７から４１のいずれか一項に記載の変換器。 ４３．前記タブレットコイルの前記前部部分が実質的に平らであり、前記交換器 本体を案内するための手段が、前記変換器本体を滑動自在に支持するために平ら なタブレット表面を有する請求項３４から４２のいずれか一項に記載の変換器。 ４４．電子図形表示装置をも含んでおり、前記電子図形表示装置が前記タブレッ ト表面を形成する請求項４３に記載の交換器。 ４５．前記電子図形表示装置が、前記タブレット表面に対する前記変換器本体の 移動に視覚的に応答する請求項４４に記載の変換器。 ４６．前記タブレットコイルが第１のタブレットコイルであり、前記変換器が第 ２のタブレットコイルを含み、前記第２のタブレットコイルが前記第１のタブレ ットコイルに対して直交方向に支持され、これらのタブレットコイルの前部部分 が実質的に同一平面上にある請求項３４から４５のいずれか一項に記載の変換器 。 ４７．前記タブレットコイルが、前記コイルタップ分岐点各々の間に複数のコイ ル輪を含む請求項１から４６のいずれか一項に記載の変換器。 ４８．（ａ）実質的に均等に間隔を置いて配置された複数のコイル輪と、両端部 末端と、前記両端部末端の間に間隔を置いて配置された複数のコイルタップ分岐 点とをそれぞれ有しており、互いに共面である第１と第２のコイル軸線の各々を 中心とした円筒伏のヘリカル形であり、且つ前記コイル軸線の両側に前部部分と 後部部分とを有する、導電性の第１のタブレットコイルと導電性の第２のタブレ ットコイルと、（ｂ）スタイラス磁場を可変的に結合するための前記コイルタッ プ分岐点の中の選択されたコイルタップ分岐点を順次アドレス指定するためのセ レクタ手段と、 （ｃ）前記第１のタブレットコイルと前記第２のタブレットコイルに対して相対 的に移動することが可能であり、受信器軸線に関して円筒伏に対称形であり且つ 変換器本体に固定取り付けされたスタイラスコイルを有し、且つ前記受信器軸線 上にスタイラス尖端を確定する、変換器本体と、（ｄ）前記変換器のコイルの前 記前部部分から予め決められたプローブ距離の位置に前記変換器本体を案内する ための手段と、（ｅ）スタイラス磁場を前記スタイラスコイルから放射するため に前記スタイラスコイル内にコイル駆動電流を生じさせるための、前記変換器本 体内の発振器手段と、（ｆ）前記セレクタ手段に接続され、且つ第１の位置信号 と第２の位置信号を与えるために前記スタイラスコイルに応答する回路手段と を含み、前記第１の位置信号と前記第２の位置信号が、前記第１のタブレットコ イルと前記第２のタブレットコイルとに関する前記変換器本体の位置座標を表し 、前記回路手段が、（ｉ）前記第１のタブレットコイルと前記第２のタブレット コイルの端部分岐点に電気結合された受信器分岐点と、（ｉｉ）前記発振号手段 に前記回路手段を同期させるための無線手段と を含み、前記受信器分岐点における受信器信号が、前記タブレットコイルの選択 されたタップ分岐点における前記スタイラス磁場に応答する位置変換器。 ４９．前記回路手段から前記発振号手段に周期的に給電するための無線手段を更 に含む請求項４８に記載の変換器。 ５０．（ａ）タブレット領域と協働するタブレット回路と、（ｂ）前記タブレッ ト回路に無線によって結合されたスタイラスと、 （ｃ）タイマ信号を発生させるための前記スタイラス内のタイマ手段と、 （ｄ）タイマ信号に応答して前記タブレット回路を同期化するための手段と を含み、それによって、前記タブレット回路が、前記タブレット回路に対する前 記スタイラスの移動に応答する位置変換器。 ５１．前記スタイラスが補助制御回路手段を更に有しており、前記タイマ手段が 前記補助制御回路手段に応答し、前記タブレット回路が、前記タイマ手段に応答 して少なくとも１つの補助出力を発生させるための手段を含み、前記補助出力が 前記補助制御回路手段の動作に対応する請求項５０に記載の変換器。 ５２．前記補助制御回路手段が、前記スタイラス上の少なくとも１つの操作者制 御スイッチを含む請求項５１に記載の変換器。 ５３．前記スタイラスが本体とスタイラス尖端を有し、前記操作者制御スイッチ が、前記スタイラス尖端に対する軸方向圧力に応答する請求項５２に記載の変換 器。 ５４．前記タイマ信号が、走査時間間隔中に前記スタイラス内の発振器を起動ず るために働き、前記発振器が第１のタイマ時間間隔中は非活動状態であり、前記 第１のタイマ時間間隔が前記補助制御回路手段に応答する請求項５４に記載の変 換器。 ５５．前記タブレット回路が、対応する走査時間間隔において前記スタイラスの 位置のＸ座標測定値とＹ座標測定値の各々を生じさせるために働き、前記走査時 間間隔が前記タイマ時間間隔に応答して逐次的に開始される請求項５０から５４ のいずれか一項に記載の変換器。 ５６．（ａ）両端部末端と、前記両端部末端の間に間隔を置いて配置された複数 のコイルタップ分岐点とを存する、ヘリカル伏のタブレットコイルを設ける段階 と、 （ｂ）可動変換器本体内にスタイラスコイルを設ける段階と、（ｃ）磁気結合に 応答して受信器信号を生じさせるために、座標位置にスタイラスコイルを配置す る段階と、（ｄ）前記タブレットコイルと前記スタイラスコイルとの間に磁場を 生じさせるために交流発振器を駆動ずる段階と、（ｅ）前記タブレットコイルと 前記スタイラスコイルを可変的に磁気結合するために前記複数のコイルタップ分 岐点を順次選択する段階と、 （ｆ）前記座標位置を表す受信器信号の重心位置を検出する段階と を含む座標位置を測定するための方法。 ５７．（ａ）前記交流発振器を周期的に中断する段階と、（ｂ）前記変換器本体 上の可動部材に応答して、前記発振器が中断される第１のタイマ時間間隔を調整 する段階と、（ｃ）前記可動部材の位置を検出するために、前記第１のタイマ時 間間隔を監視する段階と を更に含む請求項５６に記載の方法。 ５８．前記可動部材が第１の可動部材であり、前記方法が、（ａ）変換器本体上 の第２の可動部材に応答して、前記発振器が作動状態にある第２のタイマ時間間 隔を調整する段階と、（ｂ）前記第２の可動部材の位置を検出するために、前記 第２のタイマ時間間隔を監視する段階と を更に含む請求項５７に記載の方法。 ５９．前記第１のタイマ時間間隔中に前記変換器本体に磁気結合することによっ て前記交流発振器に給電する、更に別の段階を含む請求項５７又は５８に記載の 方法。 ６０．前記発振器に給電する段階を含む請求項５７に記載の方法。