JPH07506439A - 伝送チャンネル誘導エラーをマスクするためのボコーダデータの構成方法およびシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 伝送チャンネル誘導エラーをマスクするためのボコーダデータの構成方法および システム発明の背景 １、発明の分野 本発明は伝送用のデータの組織化に関する。特に、本発明は伝送のためのデータ パケットへの可変速度ボコーダ発生データのバッキング、およびスピーチ再構成 のための受信された可変ボコーダデータパケットのアンバッキングを行うための 新しい改良された方法およびシステムに関する。

＋＋、関連技術の説明 デジタル通信の分野において、伝送用のデジタルデータの種々の構成が使用され る。データビットは一般に通信媒体を介して転送するためにデータパケットに組 織化される。ボコーダによって発生されたデータの場合、データはまた伝送のた めに組織化される。

一般に通信チャンネルを介した伝送用のデータパケットの処理において、ある形 態の順方向エラー補正エンコーディングが伝送チャンネル誘導エラーからデータ を保護するために使用される。チャンネルエラーがエラー補正エンコードデータ において発生した場合、多数の例においてエラーが検出され補正される。

エラー補正技術はチャンネルエラーを減少する有効な方法を提供するが、このよ うな技術だけては必要な保護レベルを十分に提供しない。データパケットの一部 分がその他のものより著しく重要である場合、チャンネルエラーに対して別の形 態の保護を行うことが望ましい。このような場合の一例は、あるパラメータがそ れからのスピーチデータの再構成において非常に重要であるボコーダデータをデ ータパケットが含んでいる場合である。

したがって、本発明の目的はデジタル情報の通信においてチャンネル誘導エラー から情報のさらに重要な部分を保護することである。

発明の要約 本発明は、ボヨード化されたスピーチを表わしたボコーダ出力データを伝送用の データパケットに組織化し、スピーチへの再構成のためにボコーダへの入力用の データを受信されたデータパケットから抽出する新しい改良された方法および装 置に関する。

全デジタル通信システムのような符号化分割多重アクセス（ＣＤＭＡ）通信にお いて、伝送チャンネル状態はデジタルデータが伝送媒体を介して通信されるとき にそれにエラーを誘導する。パワー制御技術と共にエラー補正コード化技術は、 チャンネルエラーを減少することができる。しかしながら、これらの各技術には 限界が存在しており、結果的に最適のシステム特性より低下した特性を生じさせ る可能性が高い。

例えば、ＣＤＭＡシステムにおいて伝送パワーの増加はチャンネルエラーに対す る感応性を減少する可能性が高い。しかしながら、伝送パワーの増加はシステム 容量に悪影響を及はす。ＣＤ　Ｍ　Ａシステムにおいて、各利用者の信号はその 他のものへの干渉として現れる。ＣＤＭＡの信号処理利得がその意図された信号 を雑音から依然として抽出することができるシステム中の全体的な雑音に対する 制限も存在している。

したがって、利用者によって発生させられる全体的なチャンネル妨害は利用者の 数および彼等が伝送するパワーの関数である。利用者の送信機の信号パワーが増 加すると、意図された利用者受信機の信号対雑音比は改良される。しかしながら 、この特定の利用者の信号パワーの増加は意図されない利用者受信機に対する妨 害の増加として機能する。このようにして、結果的に特性を劣化させるこれらの 利用者信号を抽出するために処理ｆ’ｌ　ｉ！）にλ・ｊするより高い信頼性に より信号対雑音比が減少される。したがって、送信機パワーの増加はチャンネル 誘導エラーに封する感応性を減少させることができるが、システム容量要因はそ の使用を制限する。

本発明は、ＣＤＭＡ伝送チャンネルエラーのいくつかをマスクすることによって データの信頼性を改良するデータフォーマット方式を実施する。可変速度ボコー ダにおいて、スピーチは一般に再構成時に最高の音質を得るために最高速度でエ ンコードされる。しかしながら、スピーチ中の一時停止および背Ｈａ音は重要性 が低く、低い速度でエンコードされる。

最高のエンコード速度でエンコードされたデータにおいて、受信デコード時に信 頼性の高いデータが使用されることを確実にするために、高いレベルの保護をデ ータに与えることは特に重要である。最高のエンコード速度でエンコードされた データにおいて、あるパラメータデータ、特にエンコードされたスピーチを表わ すこのパラメータデータのあるビットはその他のものより重要である。本発明は 伝送されたデータに対するＣＤＭＡチャンネルエラーの影響を認識し、より重要 なデータ部分に対するチャンネルエラーの影響を減少するデータフォーマットを 提供する。

本発明は、あるパラメータデータおよびパラメータデータのあるビットがチャン ネルエラーをマスクするように組織化される方法およびシステムに関する。本発 明によると、最初に伝送データパケットで伝送されたデータはＣＤＭＡチャンネ ルエラーに対して感応性が低いことが認められている。このようなエラーが発生 した場合、それらは一般に短いバーストで発生し、典型的に好ましい全速度のフ レーム速度に対して８以下ビツトの長さである。受信機がボコーダデータの受信 されたフレームに対して速度決定を正しく行うことができない場合、別のエラー 状況が発生する。しかしながら、この場合ボコーダはランダムビットのパケット を与えられることができる。本発明は、これら２つの場合を区別するための方式 を提供する。

本発明において、データパケットはデータパケットの始めに配置されたボコーダ パラメータデータの知覚的に最大桁のビットのいくつかにより組織化され、一方 知覚的に最大桁のビットの残りのしのはパケットの残りのものを通してインター リーブされる。エラー補正ビットはボコーダパラメータデータの知覚的に最大桁 のビットから計算され、パケットを通してインターリーブされる。高い確率によ り、単一のエラー補正コードは、受信されたデータパケットに対してエラーの短 いバーストのものとフレーム中の多数のエラーのものとの間の区別を形成するこ とを可能にする。このようにして、少数のエラーを持つデータパケットが成功的 に使用されることが可能であり、ボコーダパラメータデータの知覚的に最大桁の ビットが正しい。しかしながら、多数のエラーを持つデータパケットは識別され 、無視されることができる。

本発明の特徴、目的および利点は、以下の詳細な説明および同じ参照符号が対応 的に使用されている添付図面から明らかになるであろう。

図面の簡単な説明 図１は、ボヨーディングシステムの一例のブロック図である。

図２８乃至２ｄは、種々のボコーダ出力データフレーム速度に利するボコーダ出 力パラメータビット分布を示した一連のチャートである。

図３ａ乃至３ｅは、ボコーダとマイクロプロセッサとの間で伝送されるデータパ ケットの構成を示した一連のチャートである。

図４は、ボコーダからマイクロプロセッサに伝送するパケットにボコーダデータ を組立て、スピーチフレームデータの再構成時にボコーダの使用する形態にボコ ーダでマイクロプロセッサから受信されたパケットを分解する回路を示したブロ ック図である。

図５ａ乃至５ｈは、種々の伝送モードおよびボコーダフレーム速度に対する伝送 パケット内のデータパケットの構成を示した一連のチャートである。

好ましい実施例の詳細な説明 図面を参照すると、図１はボヨーディングシステム１ｏの１実施例をブロック図 で示す。図１は、モービルステーション等の物理的構造ではないものを示してい ることが認識されなければならない。セルンステムの自動車電話交換局（ＭＴＳ Ｏ）およびセルベースステーションの環境における構造に対して、図１の素子は 以下説明するように物理的に分離されている。

音声のデジタル通信に対して、スピーチおよび、または背景雑音等の音は良く知 られた技術によってサンプルされ、デジタル化される。例えば、図１において音 はマイクロボン１２によってアナログ信号に変換され、その後このアナログ信号 はコーデック１４によってデジタル信号に変換される。コーデック１４は、典型 的に標準方式の８ビット／μ法則フォーマットを使用してアナログデジタル変換 処理を行なう。その代わりに、アナログ信号は均一なパルスコード変調（ＰＣＭ ）フォーマットで直接デジタル形態に変換されてもよい。１実施例において、コ ーデック１４は８ｋＨｚのサンプリングを使用して、６４ｋｂｐｉのデータ速度 を実現するようなサンプリング速度で８ビツトサンプルの出力を供給する。

８ビツトサンプルはコーデック１４がらボコーダ１６に出力され、このボコーダ においてμ法則／均一コード変換処理が行われる。ボコーダ１６において、サン プルは各フレームが予め定められた数のサンプルからなる入力データのフレーム に組−ムは８ｋＨｚのサンプリング速度のスピーチの１６０個のサンプルまたは ２０ミリ秒からなる。別のサンプリング速度およびフレーム寸法が使用されても よいことを理解すべきである。

スピーチサンプルの各フレームは、ここに記載された本発明にしたがってボコー ダ１６によってエンコードされ、結果的なパラメータデータが対応したデータパ ケットにフォーマットされる。ボコーダ１６は、スピーチ活動度およびシステム 動作条件に依存した速度でスピーチサンプルの各フレームをエンコードする可変 速度ボコーダとして構成されていることが好ましい。その後、ボコーダデータパ ケットは伝送フォーマット化するためにマイクロプロセッサ１８に出力される。

マイクロプロセッサ１８は、変調および伝送のためにトランシーバ（示されてい ない）に伝送フォーマット化されたデータの出力を供給する。

受信端部において、伝送フォーマット化されたデータパケットはトランシーバに よって受信され復調され、その後マイクロプロセッサ１８に供給される。マイク ロプロセッサ１８において、伝送フォーマットは取除かれ、各スピーチフレーム に対して抽出されたデータパケットはボコーダ１６に出力される。

ボコーダ１６は対応するスピーチフレームのサンプルを各データパケットから再 構成する。これらの再構成されたスピーチフレームのサンプルはコーデック１４ に出力され、そこで通常デコードされ、アナログ形態に変換される。アナログス ピーチサンプルはスピーカ２０に出力され、音響信号に変換される。

ボコーダ１６の好ましい構成は、コード化されたスピーチデータにおいて可変速 度を与えるようにコード励起線形予測（ＣＥ　Ｌ　Ｐ）コーディング技術の１形 態を使用する。線形予測コーグ（Ｌ　Ｐ　Ｇ）解析は一定数のサンプルに関して 行われ、ピッチおよびヒートブック探索は伝送速度に応じて変化する数のサンプ ルに関して行われる。このタイプの可変速度ボコーダは、１９９１年６月ＩＩ口 に出願され、本出願人に譲渡された本出願人の米国特許出願第０７／７１３．６ ６１号明細書に記載されている。ボコーダ１６は適用される特定集積回路（ＡＳ ＩＣ）またはデジタル信号プロセッサ中に構成されてもよい。

この可変速度ボコーダにおいて、スピーチ解析フレームは長さが２０ミリ秒であ り、抽出されたパラメータが１秒当り５０回のバーストで出力されることを意味 する。さらに、データ出力の速度はほぼ８　ｋｂｐｓから４　ｋｂｐｓ、２　ｋ ｂｐｓおよび１　ｋｂｐｓに変化する。

速度１として示された全速度では、ボコーダとマイクロプロセッサとの間のデー タ伝送は８．５５ｋｂｐｓ速度である。全速度のデータに対してパラメータは各 フレームに対してエンコードされ、１６０ビツトで表される。全速度のデータフ レームはまたＩＩビットのパリティチェックビットを含み、したがって結果的に 全体で１７１　ビットからなる全速度フレームを生じさせる。全速度のデータフ レームにおいて、パリティチェックビットのないボコーダとマイクロプロセッサ との間の伝送速度は８ｋｂｐｓである。

速度１／２として示される半分の速度において、ボコーダとマイクロプロセッサ との間のデータ伝送は４　ｋｂｐｓの速度であり、パラメータが８０ビツトを使 用して各フレームに対してエンコードされる。速度１／４として示される４分の １の速度では、ボコーダとマイクロプロセッサとの間のデータ伝送は２　ｋｂｐ ｓの速度であり、パラメータが４０ビツトを使用して各フレームに対してエンコ ードされる。速度１／８として示される８分の１の速度において、ボコーダとマ イクロプロセッサとの間のデータ伝送は１　ｋｂｐｓの速度より少し小さく、パ ラメータが１６ビツトを使用して各フレームに対してエンコードされる。

ボコーダ１６が設けられている通信システムにおいて、信号またはその他の非ボ コーダデータを伝送することもまた望ましい。ボコーダデータではなく全ての信 号およびその他の非ボコーダデータが伝送される場合、それは空フレームと呼ば れ、フレーム用のボコーダデータは伝送のためにマイクロプロセッサに送られる 必要がない。

データ伝送速度に応じて、各スピーチフレームの異なるサブフレームに関してピ ッチフィルタおよびコードフック励起パラメータを何度も計算するために探索が 行われる。全ての速度において、１スピーチフレーム当り１度のＬＰＧ計算が行 われる。各フレームに対して選択されたただ１つの速度により、以下説明するよ うに選択された速度に対応した種々の大きさのサブフレームにおいてピッチおよ びコードフック探索が実行される。

全速度において、４つのピッチサブフレームおよび２つのコードブックサブフレ ームが存在している。全速度では、４つの各ピッチサブフレームに対して１つづ つ４つのピッチ更新が存在し、それぞれ４０個のサンプル長（５ミリ秒）である 。

さらに、全速度において８つの各コードブックサブフレームに対して１つづつ８ つのコードブック更新が存在し、それぞれ２０個のサンプル長（２，５ミリ秒） である。

１／２速度において、２つのピッチサブフレームおよび各ピッチサブフレームに 対して２つのコードブックサブフレームが存在している。ピッチは２つの各ピッ チサブフレームに対して１度づつ２度更新され、一方コードブックは４つの各コ ードブックサブフレームに対して１度づつ４度更新される。

１／４速度において、１つのピッチサブフレームおよび単一のピッチサブフレー ムに対して２つのコードブックサブフレームが存在している。ピッチはピッチサ ブフレームに対して１度更新され、一方コードブックは２つの各コードブックサ ブフレームに対して１度づつ２度更新される。１／８速度では、ピッチは決定さ れず、コードブックはスピーチフレームにおいて１度たけ更新される。

ＬＰＧ係数は１フレーム当り１度計算されるだけであるが、前のフレームからの 結果的なＬＳＰ周波数を使用して６度まで線形スペクトル対（ＬＰＧ）表示にお いて線形的に補間が行われ、各サブフレームの中央に配置されたハミングウィン ドウによるＬＰＧ解析の結果を近似させる。例外として全速度においてＬＰＧ係 数がコードブックサブフレーム対して補間されない。

低速度において低い頻度でピンチおよびコードブック探索を行なうことに加えて 、またＬＰＧ係数の伝送のために割当てられるビットも少い。種々の速度で割当 てられるビットの数は図２ａ乃至図２ｄに示されている。図２８乃至図２ｄはそ れぞれスピーチの各１６０のサンプルフレームに割当てられたボコーダエンコー ドされたデータビットを表している。図２８乃至図２ｄにおいて、各ＬＰＧブロ ック中の数は、短期間のＬＰＧ係数をエンコードするために対応した速度で使用 されるビットの数である。好ましい実施例において、全、１／２．１／４．１／ ８速度でＬＰＣ係数をエンコードするために使用されるビットの数はそれぞれ４ ０．２０、ｌＯおよびＩＯである。

可変速度コーディングを実施するために、ＬＰＧ係数は最初に線形スペクトル対 （Ｌ　Ｓ　Ｐ）に変換され、結果的なＬＳＰ周波数はＤ　Ｐ　ＣＭコーグを使用 して個々にエンコードされる。ＬＰＧオーダーはｌＯであるため、１０個のＬＳ Ｐ周波数および１０個の独立したＤ　Ｐ　ＣＭコーグが存在している。全、１／ ２．１／４．１／８速度におけるＤＰＣＭコーダコーグる例示的なビット割当て はそれぞれ４．２．１および１である。

ボコーダにおいて、ＬＳＰ周波数はピッチおよびコードブック探索に使用するた めにＬＰＧ係数に再び変換される。

ピッチ探索に関して、図２ａに示された全速度において、ピンチ更新はスピーチ フレームの各１／４に対して１度づつ４度＝１算される。全速度での各ピッチ更 新に対して、ｌＯビットは新しいピッチパラメータをエンコードするために使用 される。ピッチ更新は図２ｂ乃至図２ｄに示されているようにその低速度に対し て変化している回数実行される。速度が減少すると、ピッチ更新数も減少する。

図２ｂは、スピーチフレームの各１／２に対して１度づつ２度計算される１／２ 速度に対するピッチ更新を示す。同様に、図２０は１スピーチフレームごとに１ 度計算される１／４速度に対するピッチ更新を示す。全速度のように、ｌＯビッ トは１／２および１／４の各速度のピッチ更新に対して新しいピッチパラメータ をエンコードするために使用される。しかしながら、図２ｄに示されているよう に１／８速度に対して、この速度はスピーチがほとんどまたは全く存在せず、ピ ッチ冗長が存在しない場合にスピーチフレームをエンコードするために使用され るため、ピッチ更新は計算されない。

各ｌＯビットのピッチ更新に対して、７ビツトがピッチ遅延を表し、３ビツトが ピッチ利得を表す。ピッチ遅延は１７乃至１４３であるように制限される。ピッ チ利得は、３ピツチ値による表示のために０と２との間で線形的に量子化される 。

コードブック探索に関して、図２ａに示されているような全速度において、コー ドブック更新はスピーチフレームの各８番目のものに対して１度づつ８度計算さ れる。全速度での各コードブック更新に対して、ＩＯビットは新しいコードブッ クパラメータをエンコードするために使用される。コードブック更新は、図２ｂ 乃至図２ｄに示されているようにその他速度において変化している回数実行され る。しかしながら、速度が減少すると、コードブック更新数も減少する。図２ｂ は、スピーチフレームの各１／４に対して１度づつ４度計算される１／２速度に 対するコードブック更新を示す。図２０はスピーチフレームの各１／２に対して １度づつ２度計算される１／４速度に対するコードブック更新を示す。全速度の ように、ＩＯビットは１／２および１／４の各速度のピッチ更新に対して新しい コードブックパラメータをエンコードするために使用される。最後に図２ｄは、 １スピーチフレームごとに１度＝１算される１／８速度に対するコードブック更 新を示す。１／８速度で６ビツトは伝送され、２ビツトはコードブック利得を表 わし、−刃側の４ビツトはランダムビットであることに留意すべきである。さら に、以下においてコードブック更新に対するビット割当てを詳細に説明する。

コードブック更新に対して割当てられたビットは、ピッチ予測残留物をベクトル 量子化するために必要とされるデータビットを表わす。全、１／２および１／４ 速度に対して、各コードブック更新は合計ｌＯビットに対してコードブックイン デクスの７ビツトプラスコードブツク利得の３ビツトからなる。コードブック利 得は、対数ドメインにおいて動作する微分パルスコード変調（ＤＰＣＭ）コーグ を使用してエンコードされる。類似したビット構造が１／８速度に対して使用さ れることができるが、別の方式が好ましい。１／８速度において、コードブック 利得は２ビツトによって表わされ、一方４つのランダムに発生されたビットはコ ードブックを置換する疑似ランダム数発生器へのシードとして受信されたデータ によって使用される。他のコードブックにおいてデータは疑似ランダム数発生器 方法を使用するよりはむしろ出力されることを理解すべきである。

以下の表１は、種々のパラメータおよび各スピーチフレームに対してボコーダに よって発生されたビット割当てを示し、スピーチフレームに対するスピーチサン プルの再構成時にボコーダによって使用されるチャートである。

表１ 表１１は、表Ｉおよび表ＩＩ＋乃至ｖ１に示された各パラメータを説明する： 表ＩＩ ＬＳＰ　線形スペクトル対周波数１ ＰＬＡＧ、　ｉ番目のピッチサブフレームに対するピッチ遅延 ＰＧＡＩＮ、　ｉ＠ｌ：ｌのピッチサブフレームに対するピ皇 ッチ利ｉ！１ ＣＢＩＮＤＥＸ、　ｉ番目のコードブックサブフレームに対するコードブックイ ンデクス ＣＢＧＡＩＮ、　ｉ番目のコードブックサブフレームに対するコードブック利得 ＣＢＳＥＥＤ　１／８速度のデータパケットに対するランダムシード ＰＣＢ　全速度のデータパケット中のエラーを検出し、補正するために使用され るパリティチェックビット ここにおいて以下、表１１１乃至Ｖ＋を参照して説明するように、特定のパラメ ータの最小桁ビット（Ｌ　Ｓ　Ｂ）はパラメータ（０）と呼ばれ、それより大き い桁のビットはそれぞれパラメータ（１）、パラメータ（２）等である。例えば 、２進法の杉態てＬＳＰ、−１０１１である全速度のフレームにおいて、最大桁 ビットＬＳＰ、（３）−１、次に大きい桁のビットＬＳＰ　（２）＝０、次に小 さい桁のビットＬＳＰｌ　（１）−１および最小桁ビットＬＳＰ、（０）＝１で ある。

ボコーダ１６は、各スピーチフレームに対して計算されたベラメータビットをマ イクロプロセッサ−８への出力用のデータパケットに組織化する。モービルステ ーション構造において、ボヨーディングシシステムｌＯの全ての素子は典型的に ユニット内に配置されている。しかしながら、ＭＴ　Ｓ　Ｏ／セルベースステー ション構造において、マイクロプロセッサ１８はボコーダ１６を何するＭＴＳＯ に配置されてもよく、あるいは適切な伝送インターフェイスによりセルベースス テーションに配置されてもよい。

マイクロプロセッサ１８は、マイクロプロセッサ１８からボコーダ１６に供給さ れるデータパケット要求に応答して、或はボコーダ１６の決定でボコーダデータ パケットを受信する。技術的に良く知られている多数の異なる方式がマイクロプ ロセッサ１８からボコーダ１６へのデータパケットの転送を実行する時に使用さ れてもよいことが理解されるべきである。データは、通常のデータフォーマット より優れた特有の構造におけるマイクロプロセッサ１８への転送のためにボコー ダ１６でパックされる。

実施例において、ボコーダ１６は８ビツトの並列ポートを介してマイクロプロセ ッサ１８と通信し、ボコーダはその並列ポートを受動モードで動作する。マイク ロプロセッサ１８とボコーダＩ６との間の例示的な通信プロトコールの下におい て、データ転送は常にマイクロプロセッサ１８によって開始される。

この通信方式において、マイクロプロセッサ１８によってボコーダ１６に送られ たデータパケットは命令パケットと呼ばれ、一方ボコーダ１６によってマイクロ プロセッサ１８に送られたデータパケットは応答パケットと呼ばれる。命令はマ イクロプロセッサ１８から命令パケットで送られ、２つのレベルでボコ−ダ１６ によって認識される。最初にボコーダ１６はマイクロプロセッサ１８からのパケ ットが良好な形状で受信されたが否かを示す。そうならば、それは命令を理解し 、マイクロプロセッサ１８に命令を送り返すことによって命令された機能を実行 することを示す。

データパケットは、典型的に各バイトが８のデータビットからなるブロック中の ２２バイトのブロックでマイクロプロセッサ１８とボコーダ１６との間で伝送さ れる。伝送のためのボコーダ１６からマイクロプロセッサ１８へのおよび受信さ れた伝送データのデコーディングのためのマイクロプロセッサ１８からボコーダ １６へのブロックでのデータパケットの転送は同じである。図３ａ乃至３ｅは、 全、１／２．１／４および１／８の各速度および空フレームに対して各ボヨード 化されたスピーチフレームデータパケットの構成を示す。図３ａ乃至３ｅにおい て、データのブロックはグラフで表されており、バイト数１が最初に転送され、 各バイト中のビット数７および〇かそれぞれ各バイトに対して転送される最初お よび最後のビットである。実施例では一定数の転送ブロックが使用されており、 一方実際のデータパケットビットの数はデータパケットに対する速度に応じて変 化するため、１バイトがら全バイトまでの数ビットは不要なビットからなる。図 ３ａ乃至３ｅは、使用されたビットに対して斜線を付けられたブロック中のバイ トビット位置を、また未使用のまたは無視されたビットに対して斜線を付けない ブロック中のバイトビット位置を有することによってこれを示す。図３ｅは、あ る伝送時にマイクロプロセッサが信号データまたはその他の利用者データ等の非 ボコーダデータをフレームに供給した場合に該当する。

受信端て空フレームはボコーダに転送される。ボコーダデータのないこの空フレ ームにおいて、データがマイクロプロセッサからボコーダに転送された場合、そ れは無視される。

図４は、各スピーチフレームに対応したパラメータデータをマイクロプロセッサ への伝送用のデータパケットに組織化するための関連した回路を例示的なブロッ ク図で示す。図４において、上記の米国特許出願明細とに説明されたようにパラ メータデータを計算するボコーダエンジン３ｏを有するボコーダ１６が示されて いる。ボコーダエンジン３ｏはまた受信されたパラメータデータからスピーチサ ンプルの対応したフレームを計算する。ボコーダＩ６はさらに出力フレームバッ ファ３２、バッキング論理回路３４、出力パケットバッファ３６、パリティチェ ックビット論理回路３８およびマイクロプロセッサインターフェイス論理回路４ ０を備えている。

別の実施例において、フレームパラメータデータは各スピーチフレームに対して 、または全速度フレームを示す速度データだけに応答してバッファ３２からパリ ティチェックビット論理回路３８に供給される。この構造において、速度指示は またパリティチェックビット論理回路３８にパラメータデータを供給するために 全速度指示に応答するバッファ３２に供給されてもよい。

パリティチェックビット論理回路３８は、全速度データの１８の知覚的に重要な 大きい桁のビットに基づいてＩＩのパリティビットを計算するために全速度指示 に応答する。知覚的に重要なビットのグループのものとして示されたビットは、 エラーがこれらのビットの１つにおいて発生した場合に、デコードされたスピー チのスピーチ品質に非常に悪い影響を与えることを定められている。パリティチ ェックビットは全速度データパケットに付加され、これらの１８の知覚的に重要 な大きい桁のビットのエラー補正を行う。好ましい１実施例において、パリティ チェックビット論理回路３８により発生されたエラー保護は循環コードに基づい ており、１０のパリティビットを発生して（２８，１８）コードを形成し、循環 コードは短くされたＢＣＨコードである。表記（ｎ、ｋ）は、コードワードがｎ ビット長であり、ｋの情報ビットが存在していることを意味する。単一のパリテ ィチェックビットは最後の（２９，１８）コードを形成するようにこのコードの ２８ビツトを使用して計算される。

１８の知覚的に重要な桁のビットは、以下の式（１）により２つの素子のガロア 域であるＧＦ　（２）において入力多項式に構成される： ＣＢＧＡＩＮ５［１］ｘ３＋　ＣＢＧＡＩＮ６［１］ｘ２＋　ＣＢＧにＮ７［１ ］ｘ’　＋　ＣＢＧんＮｇ［１］ｘＯ８（１）ここにおいてＬＳＰ、［３］はＬ ＳＰコーヨーの最大桁ビｙ　ト（ＭＳ　Ｂ）　コードｉであり、ＣＢＧＡ　Ｉ　 Ｎ、［１］　（ｉｃ区 ＢＧＡＩＮコードｉヨ一番目に大きい桁ＭＳＢであり、ｘｊはパラメータビット に対する多項式中のビット位置を表す。

事実、ａ　（ｘ）は１０個の全ＬＳＰ：Ｉ−ド（７）ＭＳＢお、及びＣＢＧＡＩ Ｎコードの２＠目に大きいＭＳＢから形成される。

第１のｌＯのパリティチェックビットは発生器多項式：％式％（２） により循環コードを使用して発生される。

項ｒ　（ｘ）は入力多項式および発生器多項式の２進法除算の余りとする ａ（ｘ）ｘ１０／ｇｐ＜（ｘ）　＝　Ｑ（Ｘ）　”　ｒ（ｘ）／ｇｐｃ（ｘ）、 　（３）ここでａ　（ｘ）ｘｌｏはａ　（Ｘ）の１０ビツトの位置シフトであり 、ｑ　（ｘ）は除算の商であり、ｒ　（ｘ）は除算の余りである。商Ｑ　（Ｘ） は使用されず、ｒ　（ｘ）のビットが以下の式（４）にしたがって割当てられる ： ｒ（ｘ）＝　Ｉ）ＣＢ［１０］　ｘ９＋不ＣＢ［９］　ｘ８＋　ＰＣＴ３［８］ 　ｘ７＋ｒ’ｃＢ［７］　ｘ６　＋　ＰＣＢ［６］　ｘ”　{ −酉可Ｘ４＋麗爾ｒ　ｘ３＋４石可ｘ”＋ＰｃＢ可。１ヤ玉面「工０．　（４） ＰＣＢ［１，］乃至ＰＣＢ　［１０］は、伝送前および１１番目の保護ビットで あるＰＣＢ　［０］が決定される前に反転されることに留意すべきである。ＰＣ Ｂ　［０１はａ　（Ｘ）中の１８の保護されたビット上のパリティビットおよび ｒ　（ｘ）中の１０のパリティチェツクビ・ノドとする。ＰＣＢ　［０］は全て の２８ビツトの排他的オアが結果的に“０”を生じた場合、論理“０“とし、Ｐ ＣＢ　［０１は全ての２８ビツトの排他的オアが結果的に“１”を生じた場合に 論理“１”とする。すなわち、Ｉ’ＣＢ［Ｏ］　＝　ＬＳＩ’ｌ［３］　ｅＬＳ Ｉ’２［３］　ｅ　ＬＳＰ３［３］　ｅＬＳＩ’４［３］　ｅＬＳＰ５［３］　 ｅＬＳＰ６m３］Φ ＬＳＰ７［３］　ｅ　ＬＳＰ８［３］　ｅ　ＬＳＰ９［３］　ｆＢ　ＬＳＰｌｏ ［３］　ｅ　ＣＢＧＡＩＮｌ［１］ｅＣＢＧんＮ２［１］ｅＣＢＧＡＩＮ３［１ ］　ｅＣＢＧＡＩＮ４［１］ΦＣＢＧＡＩＮ５［１］ΦＣＢＧ、６ＪＮ６［１］ ΦＣＢＧＡＩＮ７［１］　ｅ　ＣＢＧＡＩＮ８［１］　ｅＰＣＢ［１０］　ｅＩ ’ＣＢ［９］　ｅＰＣＢ［８］６１１１　ＰＣＢ［７］　ｅＰＣＢ［６］　ｅ　 ＰＣＢ［５］　ｅ　ＰＣＢ［４］　ｅＩ’ＣＢ［３］　ｆＢ　ＰＣＢ［２］　ｆ Ｂ　Ｔ’ＣＢ［１］　（５）ここてｅは演算数のｔ、１１他的オアを示す。

パリティチエノクビソト論理回路３８は、係数が２進数に限定され、演算が繰上 げまたは借りを使用しないモジュロ２であることを除いて、一方の多項式による 他方の通常の乗算および除算のような乗算および除算を実行するように通常の処 理／論理素子を使用して構成される。

論理回路３８は一時的な記↑２のためにパリティチェックビットの出力をバッフ ァ３２に供給する。前に述べられたように、表Ｉに示されたパラメータビットは 、全速度フレーム用のパリティチェックビットと共にボコーダエンジン３０から バッファ３２に供給される。その１（、これらのフレームビットは伝送のために パックされる。

バッキング論理回路３４は各フレームにχ１する速度指示を受信し、それに応答 してバッファ３２をアドレスして、パラメータビット、および適用可能ならばパ リティチェックビットを特定の順序で出力する。バッファ３２がら出力されたビ ットは、図３を参照して説明されたようにマイクロプロセッサ１８への最後の伝 送のためにパケットバッファ３６に０（給される。その代りとして、ビットはこ こに示されたような組織化された方法でバッファ３２から直接マイクロプロセッ サ１８に出力されてもよいことを理解すべきである。バッファ３２および３６は 単一のメモリとして構成されてもよいことも理解すべきである。

任１口の構成において、ビットは表Ｉｌ＋乃至ｖ１に示されたように各速度に対 して組織化される。

一般にボコーダ１６は、図２ａ乃至２ｄを参照して説明されたスピーチフレーム の解析に対応した順序でパラメータデータの出力をマイクロプロセッサ１８に供 給する。スピーチサンプルのフレーム全体に基づ＜　ＬＳＰデータはパケットの 始め近くに与えられる。フレーム中のスピーチサンプルの第１のピッチサブフレ ームからのピッチデータは次に与えられている。その後、ピッチデータは、スピ ーチサンプルの第１のピッチサブフレームのスピーチサンプルに対応したスピー チサンプルのコードブックサブフレームからのコードブックデータによって後続 される。スピーチサンプルの１つ以上のコードブックサブフレームがスピーチサ ンプルのピッチサブフレームに対応する場合、第１のコードブックサブフレーム に対するコードブックデータが与えられ、次のコードブックサブフレームに対す るコードブックデータによって後続される。

ピッチサブフレームにχ・１応するコードブックサブフレームに々・１するコー ドブックデータが出力された後、エンコーディング速度に対して存在している場 合に、スピーチサンプルの次のピンチサブフレームに対するピッチデータが与え られる。

その後、この次のピッチサブフレームに対するコードブックデータが前に説明さ れたように出力される。スピーチサンプルフレームに対して、ピッチおよびコー ドブックデータが発生されるスピーチサンプルのさらに多数のピッチサブフレー ムおよび対応したコードブックサブフレームが存在している場合、ピッチデータ が最初に出力され、対応したコードブックデータにより後続される。この出力処 理は、スピーチサンプルフレームの全ての残りのピッチおよびコードブックデー タにχ・１して反復される。一般にピッチサブフレームに対して、ピッチ利ｉ′ ３値はデータパケット中のピッチ遅延値の前に位置される。同様に、コードブッ クサブフレームに対して、コードブックインデクス値はデータパケット中のコー ドブック利得値の前に位置される。パラメータデータの順序付けしたこの一般的 な実施例の変更の詳細が表Ｉ１１乃至Ｖｌに示されている。さらに、その他の種 々の順序付は方式が容易に実施されることかでき、パラメータデータの順序付け の新しいアスペクトを保持していることを理解すべきである。

表１１１を参照すると、全速度フレームデータの１７１　ビットは１次トラフィ ックパケットにパックされる。ビット＋７０は、ビット０が最後である１次トラ フィックパケット中の第１の１次トラフィックビットである。表１１１において 認められるように、１０個の４ビツトＬＳＰコードの最大桁ビットおよび次に大 きい桁のビットは、パケットの始めに配置される。データパケットのこれらの最 初の２０ビツトは、知覚的に重要であるビットのグループ中のビットである。Ｌ ＳＰコードの重要性の低いビットがデータパケット中のこれら最初の２０の知覚 的に重要なビットに続く。８個のコードブック利得コードの最大桁ビットおよび パリティチェックビットを除いて、残りのパラメータコードがデータパケット中 のＬＳＰコードの重要性の低いビットに続く。８個のコードブック利得コードの 最大桁ビットおよびパリティチェックビットはまた知覚的により重要なビットの グループのビットと考えられる。これらの残りの知覚的に重要なビットは、第８ のビットごとにデータパケット中のＬＳＰコードおよび後続するデータパケット のパラメータコードの重要性の低いビット内でインターリーブされる。

パケットにおけるビットインターリーブは、エラーが８ビツトの平均長のバース トであるために行われる。パケット中の重要なビットを平均的にインターリーブ する時に、単一のバーストがインターリーブされたビットの１つだけをヒツトす る。パリティチェックビットは全速度の可能性のパケット中の単一のエラー補正 に対して使用されるため、インターリーブは、補正が長さ８のバーストで重要な ビット中のエラーに対して行われることができることを意味する。

前に示されたように好ましい順序付は方式において、図２ａに示されたような各 ピッチサブフレームおよび対応したコ−トフノクサブフレームからのデータが与 えられる。第１のビノヂザブフレームからのデータは、対応した第１および第２ のコードブックサブフレームからのデータによってそれぞれｌ？続される。残り のコート化されたスピーチフレーム中の後続するピッチサブフレームデータおよ び対応したコードブックサブフレームデータに対する順序付けも同様である。

表１１１ その後、全速度の１次トラフィックパケットは信号ビット、フレーム品質インジ ケータビットおよびフレームの終了ビット（エンコーダテールビット）を含む伝 送パケットにマイクロプロセッサ１８によって組織化される。フレーム品質イン ジケータビットは本質的にマイクロプロセッサ１８に追従するＣＲＣおよびテー ルビット発生回路（示されていな（りによって全速度の１次トラフィックパケッ トビットから発生された循環冗長チェック（ＣＲＣ）ビットである。図５ａを参 照すると、全速度に対して伝送パケットは、第１のビットが信号ビットである１ ９２ビットからなる。信号ビットは、１２のＣＲＣビットによって後続される１ 次トラフィックパケットの１７１ビツトによって後続される。全てゼロである８ のテールビットが伝送パケット中のＣＲＣビットに後続する。伝送パケットは、 ９．６ｋｂｐｓのデータ速度を実現するように２０ミリ秒の期間である伝送フレ ームで伝送するためにエンコードされる。

表ＩＶに示されているように、１／２速度のフレームデータの８０ビツトもまた １次トラフィックパケットにパックされる。

ビット７９は、ビット０が最後である１次トラフィックパケット中の第１の１次 トラフィックビットである。表１ｖにおいて認められるように、］０ｆｌｌの２ ビツトＬＳＰコードのビットは、便利さおよび一貫性のためにパケットの始めに 配置される。

残りの桁のパラメータコードのビットは、コードブック利得ビットが若干インタ ーリーブした全速度のデータのようにこれら第１の２０ビツトに後続する。

表ＩＶ そのｔｌ、１／２速度の１次トラフィックパケットは、フレーム品質インジケー タビットおよびエンコーダテールビットを含む伝送パケットにマイクロプロセッ サ１８によって組織化される。フレーム品質インジケータビットはまたＣＲＣ回 路によって１／２速度の１次トラフィックパケットビットから発生された循環冗 長チェック（ＣＲＣ）ビットである。図５ｆを参照すると、１／２速度に対して 伝送パケットは、１次トラフィックパケットの８０ビツトにより始まる９６ビツ トから構成されている。１次トラフィックパケットのビットは、８のテールビッ トにより後続される８のＣＲＣビットによって後続される。伝送パケットは、４ ．８ｋｂｐｓの実効データ速度を実現するように２０ミリ秒の期間である伝送フ レームで伝送するためにエンコードされる。

１／２速度のデータは、９．６ｋｂｐｓのデータ速度で信号データ、信号トラフ ィック（図５−ｂ）またはボコーダ以外のソースからのデータ、２次トラフィッ ク（図５ｃ）等の別のデータと共に伝送パケットで伝送されてもよいことを理解 すべきである。さらに、図５ｄおよび５ｅに示されてるように、全速度のボコー ダデータは空にされて発生されず、別のデータが伝送パケット中に挿入されても よいことを理解すべきである。

表Ｖに示されているように、１／４速度のフレームデータの４０ビツトは１次ト ラフィックパケットにバックされる。ビット３９は、ビットＯが最後である１次 トラフィックパケット中の第１の１次トラフィックビットである。表Ｖにおいて 認められるように、１０個の１ビツトＬＳＰコードの単一ビットがパケットの最 初に位置される。これら最初の１０ビツトは、コードブック利得ビットが若干イ ンターリーブした残りの桁のパラメータコードのビットである。

その後、１／４速度の１次トラフィックパケットは、８のエンコーダテールビッ トだけを含む伝送パケットにマイクロプロセッサ１８によって組織化される。図 ５ｇを参照すると、１／４速度に対して伝送パケットは、１次トラフィックパケ ットの４０ビツトで始まり、８個のテールビットで終わる４８ビツトから構成さ れる。伝送パケットは、２．４ｋｂｐｓの実効データ速度を実現するように２０ ミリ秒の期間である伝送フレームで伝送するために再度エンコードされる。

表ｖ１に示されているように、１／８速度のフレームデータの１６ビツトは１次 トラフィックパケットにパックされる。ビット１５は、ビット０が最後である１ 次トラフィックパケット中の第１の１次トラフィックビットである。表ｖ１にお いて認められるように、１０個の１ビットＬＰＳコードの１ビツトがコートブノ クンードのインターリーブをそこに６；ηえたパケットの姶めに配置される。こ れらのビットに続いて残りのパラメータコードのビットが配置される。

表ｖ１ その後、１／８速度の１次トラフィックパケットは、８個のエンコーダテールピ ットだけを含む伝送パケットにマイクロプロセッサ１８によって組織化される。

図５ｈを参照すると、１／８速度に対して伝送パケットは、１次トラフィックパ ケットの１６ビツトで始まり、８個のテールビットで終わる２４ビツトから成る 。伝送パケットは、１．２ｋｂｐｓの実効データ速度を実現するように２０ミリ 秒の期間である伝送フレームで伝送するために再度エンコードされる。

図３を再び参照すると、１次トラフィックパケットはマイクロプロセッサ１８か らのデータ出力命令に応答してボコーダ１６から転送される。マイクロプロセッ サインターフェイス論理回路４０によって処理されるこの命令に応答して、論理 回路４０は転送命令をバッファ３６に与える。転送命令に応答したバッファ３６ は、図３を参照して説明されたようにバイトでフォーマットされたパケットをマ イクロプロセッサ１８に出力する。

図１のボヨーディングシステムにおいて、受信されたボコーダ処理されたスピー チフレームはまたスピーチフレームサンプルに再構成される。受信終了時のマイ クロプロセッサ１８とボコーダ１６との間のデータの通信は伝送用のものである 。

この動作モードにおいて、ボコーダ１６はデコーディングおよびスピーチサンプ ル再構成のためにマイクロプロセッサ１８からデータパケットを受信してパック を分解する。１次Ｔパケットは、マイクロプロセッサ１８からのデータ人力命令 と共にマイクロプロセッサ１８からボコーダ１６に転送される。マイクロプロセ ッサ１８はまたボコーダデコーディングのためにデータパケットの速度を決定し 、決定された速度の指示をボコーダ１６に与える。

マイクロプロセッサ１８はまた受信されたデータの品質を決定する。受信された パケットがエラー補正技術を使用して補正不可能である程度まで崩壊された場合 （不十分なフレーム品質）、消去指示がボコーダ１６に送信される。この場合、 マイクロプロセッサ１８はデータパケットをボコーダ１６に送信するが、これら の値はデコーディング工程で使用されない。さらに、マイクロプロセッサ１８が 、ＣＲＣのチェックに基づいてデータパケットは受信された伝送パケットデータ 中に検出されたエラーを持つ全速度のパケットであると決定した場合、パケット はビットエラーを持つ可能性のある全速度のパケットであるという指示かボコー ダ１６に与えられる。ＣＲＣはデータパケットビットから計算されるため、デー タパケットビット内で発生した１以上のエラーが検出される。ボコーダ１６にお いて、崩壊したデータパケットビットは、補正可能であるならば補正され、補正 されたデータパケットがボコーダ１６によって使用される。

受信された伝送バットに対する別の可能性は、それが信号または２次トラフィッ クデータ等のボコーダデータ以外のデータを含んでいることである。例えば、伝 送時にボコーダデータは別のデジタルデータと伝送フレームを共有するか（図５ ｂおよび５ｃ）、或は排他的に非ボコーダデータである（図５ｄおよび５ｅ）。

この場合、伝送パケット中のモードデータは、ボコーダデータのみを含むパケッ トタイプまたはボコーダおよび非ボコーダデータの組合せ等の別のデータまたは 非ボコーダデータのみを含むものを示す。さらに、バーストフォーマットビット はパケットがボコーダおよび非ボコーダデータの組合せであるか、または非ボコ ーダデータのみであるかを示す。伝送パケットが受信され、非ボコーダデータの みを含むものとして検出されたとき、空フレーム指示がマイクロプロセッサ１８ からボコーダ１６に与えられる。データはマイクロプロセッサ１８からボコーダ １６に転送されるが、それは使用されない。その代わりに、ボコーダ１６は内部 に記憶されたデータを使用してボコーダの状態を更新する。

図１および図４を参照すると、全ての場合においてボコーダ１６はマイクロプロ セッサ１８からのデータ入力命令に応答し、それはマイクロプロセッサインター フェイス論理回路４０により処理され、転送命令をバッファ３６に与える。転送 命令に応答するバッファ３６は、図３を参照して説明されたようにマイクロプロ セッサ１８からフォーマントされたパケットをバイトで受信する。論理回路４０ はまたボコーダ１６とマイクロプロセッサ１８との間の速度指示を転送する。

転送されたデータパケットは、一時的に記憶されるパケットバッファ４２に入力 される。データパケット転送と同時に、データパケットの決定された速度に対す る速度指示が論理回路４０を介してアンバッキング論理回路４４に与えられる。

一般に、アンバッキング論理回路４４はバッファ４２からフレーム品質指示４６ への出力を制御するために速度指示に応答する。その後、パックを分解されたパ ラメータデータは、ボコーダエンジン３０に供給するためにバッファ４６に記憶 される。ボコーダエンジン３０は、指示された速度でデコードするために対応し たアンパックパラメータデータに加えてマイクロプロセッサ１８から速度指示を 受信する。別の構造において、バッファ４６は除去され、データは論理回路４４ の制御の下でバッファ４２からボコーダエンジン３０に直接供給されてもよいこ とを理解すべきである。

全ての速度のボコーダデータパケットのように全速度のボコーダデータパケット のパックの分解において、論理回路４４はバッファ４６における記憶のためにバ ッファ４２からのデータの出力を調整する。パラメータビットがバッキング工程 で分割されるパラメータデータに対して、ビット部分は再結合されて対応した完 全なビット値を形成する。例えば、全速度のボコーダデータパケットに対して、 各ＬＳＰコードの最大桁および次に大きい桁のビットは、ＬＳＰコードの対応し た小さい桁のビットと結合される。したがって、１０個のＬＳＰコードはバッフ ァ４６に記憶される４ビツト値として再構成される。さらに、パケット内でイン ターリーブされたパラメータデータは対応したパラメータデータとグループにさ れる。例えば、全速度のボコーダデータパケットに対して、パリティチェックビ ットはバッファ４６に記憶されるものとして同じグループにされる。さらに、パ ラメータデータはボコーダへの人力のためにサンプルフレームおよびサブフレー ムにしたがって組織化される。その他多数の方式がボコーダへの入力のためのパ ラメータデータの組織化のために容易に使用されることを認識すべきである。

全速度のデータパケットのパックの分解において、バッファ４２は論理回路４４ からの信号にしたがってバッファ４６にパラメータデータの出力を供給する。パ ケットにおいて分離されたそれらのデータビットを有するパラメータは組織化さ れて、完全なパラメータビット値を形成する。例えば、上記のように各ＬＳＰパ ラメータ用の最大桁および次に大きい桁のデータビットはＬＳＰパラメータ用の 次に小さい桁および最小桁ビットと結合され、各４ビツト値を形成する。パラメ ータ値はまた類似したパラメータデータのグループを提供するように、或は解析 サブフレームまたは他の任意の組織化方式によって組織化される。配置され組織 化されたパラメータ値は論理回路４４の制御の下にバッファ４６内に記憶される 。

パラメータ値は一度パツクが分解されると、パリティチェックビットは論理回路 ３８に関して説明されたように計算され、受信されたパケットパリティチェック ビットと比較される。

パリティチェックビットチェック論理回路４８は、パケット用のパリティチェッ クを計算するように論理回路４４の命令の下てバッファ４６から適切なビットを 受信する。論理回路４８は、以下説明するように全速度の指示およびエラー持つ 可能性のある全速度に応答して＝１算および比較のためにエネーブルされる。さ らに、受信されたパリティチェックビットはまた計算されたパリティチェックビ ットとの比較のためにバッファ４６から論理回路４８に出力される。別の構造に おいて、受信されたパリティチェックビット、すなわち比較パリティチェックビ ットを計算するために使用されたパラメータは、バッファ４２への人力としてマ イクロプロセッサ１８のデータパケット出力から直接抽出される。さらに別の構 造において、受信されたパリティチェックビット、すなわち比較パリティを計算 するために使用されたパラメータビットは、バッファ４２の出力から抽出される ことができる。

全速度のフレームに対して、計算されたパリティチェックビットと比較された受 信されたパリティチェックビットにおいてエラーが検出されない場合、全速度の パリティチェック合格指示が論理回路４８から論理回路４４およびボコーダエン ジン３０に与えられる。論理回路４４は応答してバッファ４６に出力命令を与え 、それはスピーチフレームサンプルの再構成に使用される場合ボコーダエンジン ３０にパラメータデータを出力することによって応答する。

しかしながら、論理回路４８によってパリティチェックビットにおいてエラーが 検出された場合、論理回路４８は不十分なフレーム品質指示を発生し、これはま た論理回路４４およびボコーダエンジン３０に与えられる。不十分なフレーム品 質指示に応答して、論理回路４４は、ボコーダエンジン３ｏにデータを出力する バッファ４６に出力命令を与える。この場合、ボコーダエンジン３０が論理回路 ４８からそれに与えられた不十分なフレーム品質指示に応答して受信されたデー タを無視する。別の構造において、データはバッファ４６からボコーダエンジン ３０に出力されない。ボコーダエンジン３ｏは、ボコーダの前の状態からスピー チサンプルのフレームを再構成するように動作する。

マイクロプロセッサ１８がエラーを持つ可能性のある全速度（全速度の可能性と 呼ばれる）指示を論理回路４ｏに与えた場合、データパケットはまたバッファ４ ２に転送される。全速度の可能性の指示は、全速度の伝送パケットに対してエラ ーがＣＲＣにおいて検出されたときに、伝送パケットが良好なパケットを示すデ コーダにより与えられるフレーム品質測定値を有していても、マイクロプロセッ サ１８によって発生される。

フレーム品質測定値は、受信されたフレームのシンボルエラー率を決定するため にマイクロプロセッサ１８において使用される。低いシンボルエラー率は、受信 されたデータフレームが良好なデータを含む可能性があることを示す。

バッファ４２中のデータパケットがバッファ４６への転送のために論理回路４４ によってパックが分解される前に、パリティチェックビットのチェックが最初に 行われる。全速度のパケットに対して行われたように、論理回路４８は受信され たデータパケットに対してパリティチェックビットを計算し、パケット自身から 受信されたパリティチェックビットとこれらを比較する。

論理回路４８が単一のエラーを検出した場合、エラーは良く知られたパリティチ ェックビット補正技術を使用して補正され、補正されたビットが正しくないビッ トの代わりにバッファ４２に供給される。論理回路４８はまた全速度の可能性の パリティチェック合格指示を論理回路４４およびボコーダエンジン３０に与える 。論理回路４４は応答してバッファ４６におけるパラメータビットの認承および 記憶を制御する。論理回路４４はまたスピーチフレームサンプルを再構成すると きに使用される場合に、ボコーダエンジン３０にパラメータデータを出力するこ とによって応答するバッファ４６に出力命令を与える。

しかしながら、１以上のエラーが論理回路４８によってパリティチェックビット において検出された場合、論理回路４８は不十分なフレーム品質指示を発生し、 これはまた論理回路４４およびボコーダエンジン３０に与えられる。不十分なフ レーム品質指示に応答して、論理回路４４はデータがボコーダエンジン３０によ り使用されないため、データパケットのパックを分解しない。バッファ４２中の データは、ボコーダエンジン３０に転送されたときに無視された場合にバッファ ４６に出力される。

再び、ボコーダエンジン３０は、不十分なフレーム品質指示に応答して受信され たデータを無視する。前のように、ボコーダエンジン３０は、ボコーダの前の状 態からスピーチサンプルのフレームを再構成するように動作する。

１／２．１／４および１／８速度に対して、マイクロプロセッサ１８からの速度 指示は論理回路４０から論理回路４４およびボコーダエンジン３０に与えられる 。マイクロプロセッサ１８はまたバッファ４２にデータパケットを供給する。論 理回路４４は、バッファ４２からバッファ４６に転送されたときに１／２．１／ ４および１／８速度のそれぞれに対する８０．４０および１６ビツトのパックの 分解を制御する。しかしながら、１／８速度に対してパケットが検出論理回路５ ０によって検出される全ての論理“１”を含んでいる場合、不十分なフレーム品 質指示が論理回路５０によって発生され、論理回路４４およびボコーダエンジン ３０に与えられる。論理回路４４およびボコーダエンジン３０は上記に示された ように全速度の可能性の状態と同様に機能し、多数のエラーがパリティチェック ビットにおいて検出される。

マイクロプロセッサ１８は、伝送パケットＣＲＣチェックが失敗し、高いシンボ ルエラー率がデコーダフレーム品質測定値から決定されたとき、速度決定指示と して不十分なフレーム品質指示を発生する。不十分なフレーム品質指示は論理回 路４０から論理回路４４およびボコーダエンジン３０に与えられる。

論理回路４４およびボコーダエンジン３０は上記に示されたように全速度の可能 性の状態に関して機能し、多数のエラーがパリティチェックビットにおいて検出 される。

さらに、受信された伝送パケットはしばしばボコーダデータ以外のデータを含ん でいる。伝送パケットは全てが他のデータであるか、或は図５ｂ乃至５ｅを参照 して上記で説明されたようにボコーダデータおよびその他のデータを一緒に有し ていてもよい。マイクロプロセッサ１８は、パケットに含まれた信号ビットに基 づいてこのタイプの伝送データパケットを認識する。全体より少ない伝送パケッ トデータ部分が信号または２次トラフィック（図５ｄおよび図５．　ｅ　）等の 全データを含んでいる場合、マイクロプロセッサ１８から論理回路４０を介して 論理回路４４、ボコーダエンジン３０およびメモリ５２に空指示か与えられる。

メモリ５２は、バッファ４２から出力された１１；ｊのデータを記憶するために 設けられている。論理回路４４は、バッファ４２からの出力の代わりに、メモリ ５２からノく・ソファ４６にデータを供給するようにメモリ５２に指令する。特 に、前のフレームに対するＬＳＰ周波数データと共にデータの最後のピッチサブ フレームに対するピッチ遅延およびピ・ソチ利ｉ５がメモリ５２からバッファ４ ６に供給される。その後、このデータはメモリ５２からボコーダエンジン３０に 供給される。別の構造において、特定のデータはメモリ５２からボコーダエンジ ン３０に直接供給されてもよい。さらに別の構造において、メモリ５２中の全て のデータはバッファ４６に供給されてもよい。

ボコーダエンジン３０は、前のフレームデータから評価されたスピーチサンプル の現在のフレームを発生する。

上５己から、パラメータデータのバッキングおよびアンバツキングを行うために 種々の構造が考えられることが理解されなければならない。上記に示された素子 に対する多数の機能は、プロセッサ、または異なる論理回路およびメモリ素子、 或は両者の組合せ等の種々の形態で実施されることが可能である。最高速度のエ ンコードされたデータを参照して説明された付加的な保護は、容易に低い速度の データに与えられることができることを理解すべきである。

上記の好ましい実施例から当業者は本発明を実現し、使用することができる。当 業者はこれらの実施例に対する種々の修正を容易に認識し、ここに定められた原 理は発明的機能を使用せずにその他の実施例に対して適用されてもよい。したが って、本発明はここに示された実施例に制限されるものではなく、ここに記載さ れた原理および新しい特徴に一致する広い範囲の技術的範囲に適合されるもので ある。

０　こ１．、されるピノト ロ　無視てきるじノ１ 全速度 日Ｇ、　２ａ ＦＩＧ、　２ｂ ＦＩＧ、　２ｃ １次トラフィック　Ｆ７ １次トラフィック　１ １次トラフィック　Ｔ

Claims (21)

【特許請求の範囲】
1. １．ボコーディングシステムにおける、スピーチサンプルのフレームに対応した ボコード化されたスピーチパラメータデータを伝送用のデータパケットにフォー マットする方法において、 あるボコード化されたスピーチパラメータデータのある部分が前記ボコード化さ れたスピーチパラメータデータの別の部分より相対的に非常に重要である、異な るセットのボコード化されたスピーチパラメータデータを受信し、前記あるボコ ード化されたスピーチパラメータデータセットの１つの前記ある部分をデータパ ケットの始めに提供し、前記１つのあるボコード化されたスピーチパラメータデ ータセットの前記別の部分および前記データパケット中の前記あるスピーチパラ メータデータセットの１つの前記ある部分に後続する別のボコード化されたスピ ーチパラメータデータセットを提供し、 前記１つのあるボコード化されたスピーチパラメータデータの前記別の部分内の ボコード化されたスピーチパラメータデータセットの別のあるものの前記ある部 分および前記データパケット内の前記別のボコード化されたスピーチパラメータ データセットをインターリーブするステップを含む方法。
2. ２．前記１つのあるボコード化されたスピーチパラメータデータセットの前記あ る部分およびボコード化されたスピーチパラメータデータセットの前記別のある ものの前記ある部分からエラー補正コードを計算し、 前記データパケット内の別のボコード化されたスピーチパラメータデータセット 内の前記エラー補正コードをインターリーブするステップを含む請求項１記載の 方法。
3. ３．前記１つのあるボコード化されたスピーチパラメータデータセットの他の部 分および前記データパケット中の前記あるスピーチパラメータデータセットの１ つの前記ある部分に後続する別のボコード化されたスピーチパラメータデータセ ットを提供する前記ステップは、 前記データパケット中の前記あるスピーチパラメータデータセットの１つの前記 ある部分に直接後続して前記１つのあるボコード化されたスピーチパラメータデ ータセットの前記別の部分を提供し、 前記データパケット中の前記１つのあるボコード化されたスピーチパラメータデ ータセットの前記別の部分に直接後続して前記別のボコード化されたスピーチパ ラメータデータセットを提供するステップを含んでいる請求項１記載の方法。
4. ４．前記１つのあるボコード化されたスピーチパラメータデータセットの前記別 の部分および前記データパケット中の前記あるスピーチパラメータデータセット の１つの前記ある部分に後続する別のボコード化されたスピーチパラメータデー タセットを提供する前記ステップは、 前記データパケット中の前記あるスピーチパラメータデータセットの１つの前記 ある部分に直接後続して前記１つのあるボコード化されたスピーチパラメータデ ータセットの前記別の部分を提供し、 前記データパケット中の前記１つのあるボコード化されたスピーチパラメータデ ータセットの前記別の部分に直接後続する前記別のボコード化されたスピーチパ ラメータデータセットを提供するステップを含んでいる請求項２記載の方法。
5. ５．可変速度線形予測コーディングボコーダが各スピーチサンプルフレームおよ びその予め定められたサブフレーム中のスピーチサンプルの解析に基づいてエン コードされたスピーチパラメータの対応したセットを生成するようにスピーチサ ンプルのフレームをエンコードするボコーディングシステムにおける、受信され てスピーチサンプルの対応したフレームに再構成されたときにパラメータデータ の伝送されたフレーム中の伝送チャンネル誘導エラーの影響を減少するように伝 送用の１つの速度パラメータデータのフレームをフォーマットする方法において 、 線形スペクトルペア周波数データの第１のセットを受信し、ピッチデータの第１ の複数のセットを受信し、コードブックデータの第１の複数のセットを受信し、 前記線形スペクトルペアデータ、前記ピッチデータおよび前記コードブックデー タのあるものからのパリティチェックコードを計算し、 線形スペクトルペアデータの前記第１のセットの前記線形スペクトルペアデータ のそれぞれ１つの第１の部分をデータパケットの始めに予め定められたシーケン スで構成し、線形スペクトルペアデータの前記第１のセットの前記線形スペクト ルペアデータのそれぞれ１つの第２の部分を予め定められたシーケンスで組立て 、前記線形スペクトルペアデータの第２の部分の前記シーケンスが前記データパ ケット中の前記線形スペクトルペアデータの第１の部分の前記シーケンスに後続 し、 前記データパケット中の線形スペクトルペアデータの第２の部分の前記シーケン スに後続するピッチおよびコードブックデータの前記複数の第１のセットからピ ッチデータおよびコードブックデータのシーケンスを提供し、前記データパケッ ト内に前記パリティチェックコードを提供するステップを含んでいる方法。
6. ６．前記線形スペクトルペアデータの第１の部分に後続する前記データパケット 内の前記パリティチェックコードシーケンスをインターリーブするステップを含 んでいる請求項５記載の方法。
7. ７．線形スペクトルペアデータの第２の部分の前記シーケンス内のコードブック データの前記第１の複数のセットの各セットからの各コードブックデータの一部 分を前記データパケット内で並びに前記ピッチデータおよびコードブックデータ のシーケンス内でインターリーブするステップを含み、前記パリティチェックコ ードはコードブックデータの前記インターリーブされた部分に後続する前記ピッ チデータおよびコードブックデータのシーケンス内でインターリーブされる請求 項６記載の方法。
8. ８．前記１つの速度においてピッチデータの前記第１の複数のセットは、ピッチ データの４つのセットを含み、ピッチデータの各セットがピッチ遅延およびピッ チ利得データを含み、コードブックデータの前記第１の複数のセットはコードブ ックデータの８つのセットを含み、コードブックデータの各セットがコードブッ クインデクスおよびコードブック利得データを含んでいる請求項５記載の方法。
9. ９．さらに、線形スペクトルペア周波数データの第２のセットを受信し、 ピッチデータの第２の複数のセットを受信し、コードブックデータの第２の複数 のセットを受信し、線形スペクトルペアデータの前記第２のセットの前記線形ス ペクトルペアデータのそれぞれ１つをデータパケットの始めに予め定められたシ ーケンスで組立て、前記データパケット中の線形スペクトルペアデータの前記シ ーケンスに後続するピッチデータおよびコードブックデータの第２の複数のセッ トを予め定められたシーケンスで組立てるステップを含んでいる伝送用の別の速 度パラメータデータのフレームをフォーマットする請求項５記載の方法。
10. １０．ボコーダがパラメータデータの可変速度フレームおよび対応したフレーム 速度指示を生成するボコーディングシステムにおける、パラメータデータの各テ レームをデータパケットに組立てるデータパッキングシステムにおいて、フレー ム速度指示およびパラメータデータのフレームの予め定められた部分を受信し、 パリティチェックピットデータの出力を計算して供給するための最高のフレーム 速度指示に応答するパリティチェックビット計算手段と、前記フレーム速度指示 、パラメータデータの前記フレームおよび前記パリティチェックピットデータを 受信し、データパケット中の予め定められたフォーマットにしたがって出力する ためにパラメータデータの前記フレームを組織化するための前記フレーム速度指 示に応答するデータパッキング手段とを具備し、前記最高速度指示で、前記パッ キング手段はパラメータデータの前記１つのセットの各パラメータデータの残り の部分のシーケンス、パラメータデータの別のセットおよび前記パリティチェッ クピットデータによって後続されるパラメータデータの１つのセットの各パラメ ータデータの一部分のシーケンスで始まる前記データパケットを配置するデータ パッキングシステム。
11. １１．前記最高のフレーム速度指示における前記パッキングデータ手段は、さら に 前記別のセットのパラメータデータからのパラメータデータのデータの別のセッ トの一部分により前記データパケットを配列し、パラメータデータの前記１つの セットの残りの部分およびパラメータデータの残りの別のセットの前記シーケン スにより前記データパケット内でインターリーブする請求項１０記載のデータパ ッキングシステム。
12. １２．前記データパケット手段は、パラメータデータの前記１つのセットの残り の部分およびパラメータデータの別のセットおよび前記パリティチェックビット データによって後続されるパラメータデータの１つのセットのシーケンスで始ま る前記データパケットを配置するために前記最高の速度指示以外の速度指示に応 答する請求項１０記載のデータパッキングシステム。
13. １３．前記データパケット手段は、 パラメータデータの前記フレームを受信して記憶し、第１の出力信号を受信して 選択されたパラメータデータおよびその一部分の出力を供給するためのフレーム バッファ手段と、前記フレームバッファからのパラメータデータおよびその一部 分の前記出力並びに前記パリティチェックビット計算手段からの前記パリティチ ェックビットデータを受信して記憶し、前記選択されたパラメータデータおよび その一部分の出力を前記データパケットとして供給するためのパケットバッファ 手段と、 前記速度指示を受信し、第１のバッファ手段からのデータの出力を制御するため の前記第１の出力信号を発生するパッキング手段とを具備している請求項１０記 載のデータパッキングシステム。
14. １４．ボコード化されたスピーチパラメータデータの受信された可変データ速度 フレームがスピーチサンプルの対応したフレームにデコードされるボコーディン グシステムにおける、最高の速度フレームのパラメータデータが、予め定められ た順序でパラメータデータの１つのセットの各パラメータデータの別の部分によ って後続される予め定められた順序におけるパラメータデータの１つのセットの 各パラメータデータの一部分をデータパケットの始めに含み、別のパラメータデ ータセットがパラメータデータの１つのセットに後続し、前記データパケット内 のパラメータデータから計算された前記データパケット内にパリティデータを有 している、各受信されたフレーム内でデータパケットにフォーマットされた前記 パラメータデータを再度順序付ける方法において、パラメータデータの最高の速 度フレームを受信し、パラメータデータの前記１つのセットの各パラメータデー タの前記部分および別の部分の対応したものを再構成し、パラメータデータの前 記受信された最高の速度フレーム中のパラメータデータからパリティデータを計 算し、パラメータデータの前記受信された最高の速度フレーム中の前記パリティ データと前記計算されたパリティデータを比較し、 前記計算されたパリティデータが前記受信されたパリティデータと同じである場 合に前記パラメータデータの出力を供給するステップを含んでいる方法。
15. １５．パラメータデータの低い速度のフレームはフレームのデータ速度に対応し た予め定められた順序でデータパケット中のパラメータデータによりフォーマッ トされ、さらに、パラメータデータの各受信されたフレームに対するデータ速度 の指示を受信し、 前記受信されたフレームデータ速度指示にしたがって予め定められたフォーマッ トでパラメータデータを供給するステップを含んでいる請求項１４記載の方法。
16. １６．パラメータデータの前記最高の速度フレームにおいて、さらにパラメータ データの１つのセットのパラメータデータの前記別の部分内でインターリーブさ れたパラメータデータの別のセットの各パラメータデータの一部分を有し、さら にパラメータデータの前記別のセットの前記パラメータデータのそれぞれの対応 した残りの部分によりパラメータデータの前記別のセットのパラメータデータの 各部分を再構成するステップを含んでいる請求項１４記載の方法。
17. １７．パラメータデータの前記受信された最高の速度フレームに対する全速度の 可能性の指示を受信し、前記全速度の可能性が前記パラメータデータおよび前記 パリティデータの一方における１以上のエラーを示し、 パラメータデータの前記受信された最高の速度フレーム中のパラメータデータか らパリティデータを計算し、パラメータデータの前記受信された最高の速度フレ ーム中の前記パリティデータと前記計算されたパリティデータを比較し、 パラメータデータの前記受信された最高の速度フレーム中の前記パリティデータ との前記計算されたパリティデータの前記比較から１以上の前記パラメータデー タおよび前記受信された最高の速度フレーム中の前記パリティデータ中のエラー を検出し、 前記パラメータデータおよび前記受信されたパラメータデータの最高の速度フレ ーム中の前記パリティデータのあるものにおいて発生した場合に前記検出された エラーを補正し、パラメータデータの前記１つのセットの各パラメータデータの 前記部分および前記別の部分の対応したものを再構成し、前記検出されたエラー が前記パリティデータの前記あるものにおいて発生したときに前記パラメータデ ータの出力を供給し、また前記検出されたエラーが前記パラメータデータの前記 あるものにおいて発生したときに補正されたパラメータデータの出力を供給する ステップを含んでいる請求項１４記載の方法。
18. １８．データの受信された可変速度フレームがボコード化されたスピーチパラメ ータデータを含み、フレームデータが予め定められたフォーマットにしたがって フォーマットされ、パラメータデータがスピーチサンプルの対応したフレームに デコードされるボコーディングシステムにおける、パラメータデータの各受信さ れたフレーム内のパラメータデータを認識するためのシステムにおいて、 データのフレームを受信して記憶し、制御信号にしたがって予め定められた順序 で前記データの出力を供給するための入力手段と、 データの各受信されたフレームに対するフレーム速度指示を受信し、それに応答 して前記制御信号を供給するためのアンパッキング手段とを具備しているシステ ム。
19. １９．データの最高の速度フレームは、予め定められた順序でパラメータデータ の１つのセットの各パラメータデータの別の部分によって後続されるデータパケ ットの始めにおける予め定められた順序のパラメータデータの１つのセットの各 パラメータデータの一部分を含み、別のパラメータデータセットはパラメータデ ータの１つのセットに後続し、前記データパケット内のパラメータデータから計 算された前記データパケット内にパリティデータを有し、さらに、パラメータデ ータの受信された最高の速度フレーム中の前記パリティデータを受信し、前記受 信された最高の速度フレーム中のパラメータデータからパリティデータを計算し 、前記受信された最高の速度フレームのパリティデータと前記計算されたパリテ ィデータを比較し、前記計算されたパリティデータが前記受信されたパリティデ ータと同じ場合に指示を供給するパリティチェック手段を具備し、前記人力手段 は、パラメータデータの前記１つのセットの各パラメータデータの前記部分およ び前記別の部分の再構成された対応したものからなる前記パラメータデータの出 力を供給するために前記制御信号および前記指示に応答する請求項１８記載のシ ステム。
20. ２０．パラメータデータの前記最高の速度フレームはさらにパラメータデータの １つのセットのパラメータデータの前記別の部分内でインターリーブされたパラ メータデータの別のセットの各パラメータデータの一部分を有し、前記入力手段 はさらにパラメータデータの前記別のセットの前記パラメータデータのそれぞれ の対応した残りの部分と共にパラメータデータの前記別のセットのパラメータデ ータの各部分の出力を供給するために前記制御信号に応答する請求項１９記載の システム。
21. ２１．前記アンパッキング手段および前記パリティチェック手段はさらにパラメ ータデータの前記受信された最高の速度フレームに対する全速度の可能性の指示 を受信し、全速度の可能性が前記パラメータデータおよび前記パリティデータの 一方における１以上のエラーを示し、 前記パリティチェック手段はさらにパラメータデータの前記受信された最高の速 度フレーム中の前記パリティデータとの前記計算されたパリティデータの前記比 較から１以上の前記パラメータデータおよびパラメータデータの前記受信された 最高の速度フレーム中の前記パリティデータ中のエラーを検出し、前記パラメー タデータおよびパラメータデータの前記受信された最高の速度フレーム中の前記 パリティデータのあるものにおいて発生した場合に前記検出されたエラーを補正 し、 前記人力手段は、前記検出されたエラーが前記パリティデータの前記あるものに おいて発生したときに前記パラメータデータの出力を供給し、前記検出されたエ ラーが前記パラメータデータの前記あるものにおいて発生したときに補正された パラメータデータの出力を供給するために前記制御信号および前記指示に応答し 、ここで前記出力パラメータデータおよび補正されたパラメータデータはパラメ ータデータの前記１つのセットの各パラメータデータの前記部分および前記別の 部分の再構成された対応したものからなる請求項１９記載のシステム。