JPH0750409A - Solid state image pick-up element - Google Patents

Solid state image pick-up element

Info

Publication number
JPH0750409A
JPH0750409A JP5212083A JP21208393A JPH0750409A JP H0750409 A JPH0750409 A JP H0750409A JP 5212083 A JP5212083 A JP 5212083A JP 21208393 A JP21208393 A JP 21208393A JP H0750409 A JPH0750409 A JP H0750409A
Authority
JP
Japan
Prior art keywords
charge
transfer
signal
voltage conversion
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5212083A
Other languages
Japanese (ja)
Other versions
JP2624138B2 (en
Inventor
Hiroaki Ito
宏明 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5212083A priority Critical patent/JP2624138B2/en
Publication of JPH0750409A publication Critical patent/JPH0750409A/en
Application granted granted Critical
Publication of JP2624138B2 publication Critical patent/JP2624138B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE:To enable a subject in low brightness to be image picked-up by enhancing the sensitivity during high sensitivity time within the sensitivity transfer functional image pick-up element. CONSTITUTION:A charge transfer channel 18 is branched into two parts to transfer low, high of the control signals phiC1, phiC2 impressed on control electrodes 10, 11; 12, 13 so that signal charge may be transferred to either one transfer channel. At this time, the floating regions 101, 102 in different areas for charge.voltage conversion are arranged in the output part of respective transfer channels. In such a constitution, the charge voltage conversion is to be performed for low and high brightness subject image pick-up times respectively using the small area region 102 and the large area region 101.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、FDA(Floating Dif
fusion Amplifier)方式にて信号電荷を検出する固体撮
像素子に関し、特に、その電荷・電圧変換効率を切り換
えることのできる固体撮像素子に関する。
BACKGROUND OF THE INVENTION The present invention relates to FDA (Floating Dif
More specifically, the present invention relates to a solid-state image sensor that can switch the charge / voltage conversion efficiency thereof.

【0002】[0002]

【従来の技術】CCDシフトレジスタを用いた固体撮像
素子は、カメラのオートフォーカス用センサや、ファッ
クス・スキャナ用のイメージセンサとして利用されてい
る。特にカメラの場合、低輝度時から高輝度時までフォ
ーカシングできるように低輝度時には感度が高く、高輝
度時にはダイナミックレンジの広くなるセンサが要求さ
れている。そのため従来の固体撮像素子では、電荷・電
圧変換部の容量を可変にする手段を設けていた。
2. Description of the Related Art A solid-state image pickup device using a CCD shift register is used as an autofocus sensor for a camera and an image sensor for a fax scanner. In particular, in the case of a camera, there is a demand for a sensor having high sensitivity at low brightness and wide dynamic range at high brightness so that focusing can be performed from low brightness to high brightness. Therefore, in the conventional solid-state image pickup device, means for changing the capacitance of the charge / voltage conversion unit is provided.

【0003】図6は、従来の固体撮像素子の出力部付近
の状態を示す平面図である。図6において、5は、リセ
ットドレインとなるn型拡散層、6はリセットゲート電
極、7は、一定の出力ゲート電圧VOGが印加されている
出力ゲート電極、8、9は、対となって転送クロックφ
1、φ2が印加される転送電極、20、21は、それぞ
れ選択信号SEL1、SEL2が印加されている感度切
り替え用ゲート電極、14は出力アンプである。ここ
で、選択信号SEL1とSEL2とは互いに逆相関係に
ある信号である。
FIG. 6 is a plan view showing a state near an output portion of a conventional solid-state image pickup device. In FIG. 6, 5 is an n-type diffusion layer to be a reset drain, 6 is a reset gate electrode, 7 is an output gate electrode to which a constant output gate voltage V OG is applied, and 8 and 9 are a pair. Transfer clock φ
Transfer electrodes 1 and φ2 are applied, reference numerals 20 and 21 are sensitivity switching gate electrodes to which the selection signals SEL1 and SEL2 are applied, respectively, and 14 is an output amplifier. Here, the selection signals SEL1 and SEL2 are signals that are in opposite phase to each other.

【0004】次に、電荷・電圧変換部の動作を図7を参
照して説明する。図7(a)は、図6のB−B′線の断
面図、図7(b)、(c)、(d)は、それぞれ図6の
B−B′線下のポテンシャル図である。図7(a)にお
いて、1はn型半導体基板、2はp型拡散層、3は、電
荷転送チャネルとなるn型拡散層、4は、バリア層とな
るp型拡散層である。選択信号SEL1がローレベルの
場合について説明する。図7(b)では、クロックφ1
はハイレベル、クロックφ2はローレベルであり、φ1
が印加されている転送電極8下に信号電荷が蓄積されて
いる。また、リセットパルスφRはハイレベルであり、
フローティング領域110の電位を一定のリセットドレ
イン電圧VRDが印加されているn型拡散層5の電位にリ
セットしている。図7(c)では、φRがローレベルと
なると、リセットゲート電極6下にポテンシャルの障壁
が形成され、領域110はフローティング状態となる。
図7(d)では、φ1がローレベル、φ2がハイレベル
となって、信号電荷Qsigは領域110に転送され
る。これにより、フローティング領域110の電位が変
化し、その電位変化は出力アンプ14を介して外部に取
り出される。
Next, the operation of the charge / voltage converter will be described with reference to FIG. 7A is a cross-sectional view taken along the line BB ′ of FIG. 6, and FIGS. 7B, 7C, and 7D are potential diagrams under the line BB ′ of FIG. 6, respectively. In FIG. 7A, 1 is an n-type semiconductor substrate, 2 is a p-type diffusion layer, 3 is an n-type diffusion layer that serves as a charge transfer channel, and 4 is a p-type diffusion layer that serves as a barrier layer. A case where the selection signal SEL1 is at low level will be described. In FIG. 7B, the clock φ1
Is high level, clock φ2 is low level, φ1
Signal charges are accumulated below the transfer electrode 8 to which is applied. Further, the reset pulse φR is at high level,
The potential of the floating region 110 is reset to the potential of the n-type diffusion layer 5 to which a constant reset drain voltage V RD is applied. In FIG. 7C, when φR becomes low level, a potential barrier is formed below the reset gate electrode 6, and the region 110 becomes in a floating state.
In FIG. 7D, φ1 becomes low level and φ2 becomes high level, and the signal charge Qsig is transferred to the region 110. As a result, the potential of the floating region 110 changes, and the potential change is taken out through the output amplifier 14.

【0005】次に、低輝度時と高輝度時の電荷・電圧変
換の態様をそれぞれ図8と図9を参照して説明する。図
8(a)は図6のC−C′線の断面図、図8(b)は、
選択信号SEL1がローレベル、選択信号SEL2がハ
イレベルになされた時の図7(d)のタイミングでの図
6のC−C′線下のポテンシャル図である。図8(b)
で示すように、低輝度時にはSEL1をローレベルに
し、感度切り替え用ゲート電極20下にポテンシャルの
障壁を形成する。信号電荷Qsigは領域110下に蓄
積され、領域110の電位はΔVsigAだけ変化し、
この電位変化は出力アンプ14を通して出力端子Vou
tから外部に信号電圧として取り出される。いま、領域
110に寄生する容量の和をC110とすると電位変化
ΔVsigAは、 ΔVsigA=Qsig/C110 となる。
Next, a mode of charge / voltage conversion at low brightness and high brightness will be described with reference to FIGS. 8 and 9, respectively. FIG. 8A is a sectional view taken along the line CC ′ of FIG. 6, and FIG.
FIG. 7 is a potential diagram under the line CC ′ of FIG. 6 at the timing of FIG. 7D when the selection signal SEL1 is set to low level and the selection signal SEL2 is set to high level. Figure 8 (b)
As shown by, the SEL1 is set to the low level when the luminance is low, and a potential barrier is formed under the sensitivity switching gate electrode 20. The signal charge Qsig is accumulated under the region 110, and the potential of the region 110 changes by ΔVsigA,
This potential change is output through the output amplifier 14 to the output terminal Vou.
It is taken out as a signal voltage from t. Now, assuming that the sum of the parasitic capacitances in the region 110 is C110, the potential change ΔVsigA is ΔVsigA = Qsig / C110.

【0006】図9(a)は、図6のC−C′線の断面
図、図9(b)は、SEL1がハイレベル、SEL2が
ローレベルになされたの時の図7(d)のタイミングで
の図6のC−C′線下のポテンシャル図である。図9
(b)で示すように、高輝度時にはSEL1をハイレベ
ル、SEL2をローレベルにし、感度切り替え用ゲート
電極21下にポテンシャルの障壁を形成する。これによ
り、フローティング領域110に領域111が付加さ
れ、両領域110、111の合成領域がフローティング
領域として機能する。転送されてきた信号電荷Qsig
は領域110と領域111に蓄積され、領域110と領
域111の電位はΔVsigBだけ変化し、この電位変
化は出力アンプ14を通して出力端子Voutから外部
に信号電圧として取り出される。
FIG. 9 (a) is a sectional view taken along the line CC 'of FIG. 6, and FIG. 9 (b) is of FIG. 7 (d) when SEL1 is at a high level and SEL2 is at a low level. FIG. 7 is a potential diagram under the line CC ′ of FIG. 6 at a timing. Figure 9
As shown in (b), when the brightness is high, SEL1 is set to a high level and SEL2 is set to a low level to form a potential barrier below the sensitivity switching gate electrode 21. As a result, the region 111 is added to the floating region 110, and the combined region of both regions 110 and 111 functions as a floating region. Transferred signal charge Qsig
Are accumulated in the regions 110 and 111, the potentials of the regions 110 and 111 change by ΔVsigB, and this potential change is taken out from the output terminal Vout as a signal voltage through the output amplifier 14.

【0007】いま、領域111に寄生する容量の和をC
111とすると電位変化ΔVsigBは、 ΔVsigB=Qsig/(C110+C111) となる。ここで、 C110+C111>C110 であるので、 ΔVsigB<ΔVsigA となり、同じ信号電荷量の場合でも図8に示す場合と図
9に示す場合とで電位変化が異なる。すなわち、電荷・
電圧変換効率が異なる。図10に低輝度時と高輝度時の
露光量と出力信号の関係をグラフで示す。このように、
図6に示した固体撮像素子では、選択信号SEL1、S
EL2のロー、ハイを切り換えることにより、低輝度時
には電荷・電圧変換効率を上げ感度を高くし、高輝度時
には電荷・電圧変換効率を下げダイナミックレンジを広
げることができる。
Now, the sum of the parasitic capacitances in the region 111 is C
When the value is 111, the potential change ΔVsigB is ΔVsigB = Qsig / (C110 + C111). Here, since C110 + C111> C110, ΔVsigB <ΔVsigA holds, and even in the case of the same signal charge amount, the potential change is different between the case shown in FIG. 8 and the case shown in FIG. That is, the charge
The voltage conversion efficiency is different. FIG. 10 is a graph showing the relationship between the exposure amount and the output signal when the brightness is low and when the brightness is high. in this way,
In the solid-state image sensor shown in FIG. 6, the selection signals SEL1 and S
By switching the EL2 between low and high, it is possible to increase the charge / voltage conversion efficiency at low brightness and increase sensitivity, and decrease the charge / voltage conversion efficiency at high brightness to widen the dynamic range.

【0008】[0008]

【発明が解決しようとする課題】しかし、低輝度時の感
度すなわち電荷・電圧変換効率をさらに上げるよう要求
があるにもかかわらず、上述した従来の固体撮像素子で
は、フローティング領域110に寄生する容量の中で、
特に感度切り替え用ゲート電極20との間の寄生容量が
大きいために、また電荷・電圧変換部の構造が複雑にな
り面積が大きくなるために、電荷・電圧変換効率の向上
にも限界があった。したがって、この発明の目的とする
ところは、感度切り替え機能を有する固体撮像素子にお
いて、低輝度時の電荷・電圧変換を行うフローティング
領域の容量を下げ、低輝度時の感度をより高くすること
である。
However, in spite of the demand for further increasing the sensitivity at low luminance, that is, the charge / voltage conversion efficiency, in the above-mentioned conventional solid-state image pickup device, the capacitance parasitic on the floating region 110 is required. among,
In particular, since the parasitic capacitance with the sensitivity switching gate electrode 20 is large and the structure of the charge / voltage conversion unit is complicated and the area is large, there is a limit to the improvement of the charge / voltage conversion efficiency. . Therefore, it is an object of the present invention to reduce the capacitance of the floating region that performs charge / voltage conversion at low luminance and increase the sensitivity at low luminance in a solid-state imaging device having a sensitivity switching function. .

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、電荷転送方向に向かって少なくと
も2本の転送チャネルに分岐されている、光電変換によ
って生成された信号電荷を転送するCCDシフトレジス
タと、前記CCDシフトレジスタの分岐された各転送チ
ャネルの先端部にそれぞれ設けられた電荷・電圧変換部
と、を有し、各電荷・電圧変換部は互いに電荷・電圧変
換効率が異なっていることを特徴とする固体撮像素子が
提供される。
To achieve the above object, according to the present invention, a signal charge generated by photoelectric conversion, which is branched into at least two transfer channels in the charge transfer direction, is transferred. And a charge / voltage conversion unit provided at the tip of each branched transfer channel of the CCD shift register. The charge / voltage conversion units have charge / voltage conversion efficiencies with each other. There is provided a solid-state image sensor characterized by being different.

【0010】[0010]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は、本発明の一実施例の電荷検出部付
近の状態を示す平面図である。図示されたCCDシフト
レジスタは、分岐点の左側部分において画素列に隣接し
ており、該画素列の画素より信号電荷の転送を受け、こ
れを図の右方向に転送している。図1において、5は、
フローティング領域101、102の電位をリセットす
るリセットドレインを構成するn型拡散層であって、こ
の拡散層には一定電圧のリセットドレイン電圧VRDが印
加されている。6は、フローティング領域101、10
2の電位をリセットするためのリセットゲート電極であ
り、リセットパルスφRが印加される。7は、一定電圧
の出力ゲート電圧VOGが印加される出力ゲート電極、
8、9は、信号電荷を領域101あるいは領域102に
向けて転送するための転送電極であり、これらの電極は
隣接する電極同士で対となっており、各対には交互に転
送クロックφ1、φ2が印加される。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a plan view showing a state in the vicinity of a charge detection unit according to an embodiment of the present invention. The illustrated CCD shift register is adjacent to the pixel column at the left side of the branch point, receives the signal charges from the pixels in the pixel column, and transfers the signal charges to the right in the figure. In FIG. 1, 5 is
An n-type diffusion layer that constitutes a reset drain that resets the potentials of the floating regions 101 and 102, and a reset drain voltage V RD of a constant voltage is applied to this diffusion layer. 6 is the floating regions 101, 10
It is a reset gate electrode for resetting the potential of 2, and a reset pulse φR is applied. 7 is an output gate electrode to which a constant output gate voltage V OG is applied,
Reference numerals 8 and 9 denote transfer electrodes for transferring the signal charges toward the region 101 or the region 102. These electrodes are pairs of adjacent electrodes, and the transfer clocks φ1 and φ2 is applied.

【0011】10〜13は、信号電荷をフローティング
領域101に転送するか、フローティング領域102に
転送するかを制御するための制御電極であり、制御電極
10、11には制御信号φC1が、また制御電極12、
13には制御信号φC2が印加される。14は、領域1
01、102の電位を出力信号として外部に取り出すた
めの出力アンプであり、インピーダンス変換や信号の増
幅を行なっている。15、16は、出力信号として領域
101の電位を取り出すか、領域102の電位を取り出
すかを選択するための制御スイッチであり、各スイッチ
15、16には選択信号SEL1、SEL2が印加され
る。制御スイッチ15、16で選択された出力信号は出
力端子Voutから外部に取り出される。17は、制御
電極11、13に隣接した転送電極であり、この転送電
極下で電荷転送チャネル18が分岐する。
Numerals 10 to 13 are control electrodes for controlling whether the signal charges are transferred to the floating region 101 or the floating region 102, and the control electrodes φC1 and the control electrodes 10 and 11 are also controlled. Electrode 12,
A control signal φC2 is applied to 13. 14 is area 1
This is an output amplifier for extracting the potentials of 01 and 102 to the outside as an output signal, and performs impedance conversion and signal amplification. Reference numerals 15 and 16 are control switches for selecting whether to take out the potential of the region 101 or the potential of the region 102 as an output signal, and the selection signals SEL1 and SEL2 are applied to the switches 15 and 16, respectively. The output signal selected by the control switches 15 and 16 is taken out from the output terminal Vout. Reference numeral 17 denotes a transfer electrode adjacent to the control electrodes 11 and 13, and the charge transfer channel 18 branches under this transfer electrode.

【0012】フローティング領域101とフローティン
グ領域102とは互いに面積が異なっている。したがっ
て、信号電荷を電位変化に変換するための電荷・電圧変
換効率が異なる。ここでは、領域102の方が領域10
1に比べて小さく約1/2の大きさとなっている。もち
ろん大きさの比は、これに限定されるものではなく任意
の値であってよい。次に、図2、図3;図4、図5を用
いて本実施例の動作について説明する。図2は、フロー
ティング領域102を用いて信号電荷量を信号電圧に変
換する場合の、クロックφ1、φ2、制御信号φC1、
φC2、リセットパルスφRのタイミングを示す図であ
る。図3(a)は、図1のA−A′線の断面図である
が、説明を簡単にするために転送電極8、9の数を6組
に省略してある。しかし動作を理解するにはこれで充分
である。図3(a)において、1はn型半導体基板、2
はp型拡散層、3はn型拡散層であり電荷転送チャネル
18およびフローティング領域101、102を構成し
ている。4は電荷の転送方向を決めるためのp型拡散層
である。
The areas of the floating region 101 and the floating region 102 are different from each other. Therefore, the charge / voltage conversion efficiency for converting the signal charge into a potential change is different. Here, the area 102 is the area 10
It is smaller than 1 and about half the size. Of course, the size ratio is not limited to this and may be any value. Next, the operation of the present embodiment will be described with reference to FIGS. 2, 3 and 4 and 5. FIG. 2 shows clocks φ1, φ2, control signals φC1, when converting the amount of signal charges into a signal voltage using the floating region 102.
It is a figure which shows the timing of (phi) C2 and reset pulse (phi) R. FIG. 3A is a cross-sectional view taken along the line AA ′ in FIG. 1, but the number of transfer electrodes 8 and 9 is omitted to be 6 for simplifying the description. But this is enough to understand the behavior. In FIG. 3A, 1 is an n-type semiconductor substrate, 2
Is a p-type diffusion layer, 3 is an n-type diffusion layer, and constitutes the charge transfer channel 18 and the floating regions 101 and 102. Reference numeral 4 is a p-type diffusion layer for determining the charge transfer direction.

【0013】図3(b)、(c)、(d)、(e)、
(f)は、それぞれ図2の時刻t1、t2、t3、t
4、t5でのポテンシャル図である。信号電荷Q1、Q
2、Q3が転送電極17下に転送されるまでは通常のC
CDシフトレジスタの転送と同様である。図2に示すよ
うに信号φC1は常にローレベルである。図3(b)で
示すように、時刻t1において、信号電荷Q1がクロッ
クφ1が印加されている転送電極17下のポテンシャル
井戸に蓄積されている。時刻t2に至ると、クロックφ
1、φ2、制御信号φC2のレベルが変化し、図3
(c)に示すように、信号電荷Q1は、信号φC2が印
加されている転送電極12下のポテンシャルの井戸に転
送される。
3 (b), (c), (d), (e),
(F) indicates times t1, t2, t3, and t in FIG. 2, respectively.
It is a potential diagram in 4 and t5. Signal charge Q1, Q
Normal C until 2 and Q3 are transferred under the transfer electrode 17.
This is the same as the transfer of the CD shift register. As shown in FIG. 2, the signal φC1 is always at the low level. As shown in FIG. 3B, at time t1, the signal charge Q1 is accumulated in the potential well below the transfer electrode 17 to which the clock φ1 is applied. At time t2, the clock φ
1, φ2, the level of the control signal φC2 changes, and
As shown in (c), the signal charge Q1 is transferred to the potential well below the transfer electrode 12 to which the signal φC2 is applied.

【0014】時刻t3において、さらにクロックφ1、
φ2、制御信号φC2のレベルが変化すると、図3
(d)に示すように、転送電極17下のポテンシャルの
井戸には次の信号電荷Q2が転送され、同時に信号電荷
Q1も次の転送電極下に転送される。時刻t4では図3
(e)に示すように信号電荷Q2は、時刻t2での信号
電荷Q1と同様に信号φC2が印加されている転送電極
12下のポテンシャルの井戸に転送され同時に信号電荷
Q1もさらに次の電送電極に転送される。次に、φ1が
ハイ、φ2がローとなると、図3(d)に示す場合と同
様に、次の信号電荷Q3が転送電極17下に転送され、
信号電荷Q1は最終の転送電極8下のポテンシャル井戸
に転送される。さらに時刻t5では、図3(f)に示す
ように、信号電荷Q1は領域102に転送され領域10
2の電位をΔVsig2だけ変化させる。制御スイッチ
16をオン、15をオフにすることにより領域102の
電位変化は出力アンプ14を通して出力端子Voutか
ら外部に信号電圧として取り出される。ここで、フロー
ティング領域102に寄生する容量の総和をC102と
すると、電位変化ΔVsig2は、 ΔVsig2=Q1/C102 となる。
At time t3, clocks φ1,
When the levels of φ2 and the control signal φC2 change, FIG.
As shown in (d), the next signal charge Q2 is transferred to the potential well under the transfer electrode 17, and at the same time, the signal charge Q1 is also transferred under the next transfer electrode. At time t4, FIG.
As shown in (e), the signal charge Q2 is transferred to the potential well below the transfer electrode 12 to which the signal φC2 is applied, similarly to the signal charge Q1 at the time t2, and at the same time, the signal charge Q1 is further transferred to the next transfer electrode. Transferred to. Next, when φ1 becomes high and φ2 becomes low, the next signal charge Q3 is transferred to below the transfer electrode 17, as in the case shown in FIG.
The signal charge Q1 is transferred to the potential well below the final transfer electrode 8. Further, at time t5, as shown in FIG. 3 (f), the signal charge Q1 is transferred to the region 102 and the region 10
The potential of 2 is changed by ΔVsig2. By turning on the control switch 16 and turning off the control switch 15, the potential change in the region 102 is taken out as a signal voltage from the output terminal Vout to the outside through the output amplifier 14. Here, assuming that the sum of parasitic capacitances in the floating region 102 is C102, the potential change ΔVsig2 is ΔVsig2 = Q1 / C102.

【0015】図4は、領域101を用いて信号電荷量を
信号電圧に変換する場合の転送クロックφ1、φ2、制
御信号φC1、φC2、リセットパルスφRのタイミン
グを示す図である。図5(a)は、図1のA−A′線の
断面図であって、図3(a)と同じ図である。図5
(b)、(c)、(d)、(e)および(f)は、それ
ぞれ図4の時刻t6、t7、t8、t9、t10でのポ
テンシャル図である。
FIG. 4 is a diagram showing timings of the transfer clocks φ1 and φ2, the control signals φC1 and φC2, and the reset pulse φR when the signal charge amount is converted into the signal voltage using the region 101. 5A is a cross-sectional view taken along the line AA ′ of FIG. 1 and is the same as FIG. 3A. Figure 5
(B), (c), (d), (e) and (f) are potential diagrams at times t6, t7, t8, t9 and t10 in FIG. 4, respectively.

【0016】信号電荷Q4、Q5、Q6が転送電極17
下に転送されるまでは通常のCCDシフトレジスタの場
合の転送と同じである。図4に示すように制御信号φC
2は常にローレベルである。図5(b)で示すように、
図4の時刻t6において、信号電荷Q4が信号φ1が印
加されている転送電極17下のポテンシャル井戸に蓄積
される。時刻t7になると、クロックφ1、φ2、制御
信号φC1のレベルが変化し、信号電荷Q4は、図5
(c)に示すように、信号φC1が印加されている転送
電極10下のポテンシャルの井戸に転送される。時刻t
8において、さらにクロックφ1、φ2、制御信号φC
1のレベルが変化すると、図5(d)に示すように、転
送電極17下のポテンシャルの井戸には次の信号電荷Q
5が転送され、同時に信号電荷Q4も次の転送電極下に
転送される。時刻t9では、図5(e)に示すように、
信号電荷Q5は、時刻t7での信号電荷Q4と同様に信
号φC1が印加されている転送電極10下のポテンシャ
ルの井戸に転送され同時に信号電荷Q4もさらに次の電
送電極下に転送される。次に、φ1がハイ、φ2がロー
となると、図5(d)に示す場合と同様に、次の信号電
荷Q6が転送電極17下に転送され、信号電荷Q4は最
終の転送電極8下のポテンシャル井戸に転送される。さ
らに、時刻t10に至ると、図5(f)に示すように、
信号電荷Q4は領域101に転送され、フローティング
領域101の電位はΔVsig1だけ変化する。
The signal charges Q4, Q5 and Q6 are transferred to the transfer electrode 17.
Until it is transferred downward, it is the same as the transfer in the case of a normal CCD shift register. As shown in FIG. 4, the control signal φC
2 is always low level. As shown in FIG. 5 (b),
At time t6 in FIG. 4, the signal charge Q4 is accumulated in the potential well below the transfer electrode 17 to which the signal φ1 is applied. At time t7, the levels of the clocks φ1 and φ2 and the control signal φC1 change, and the signal charge Q4 becomes as shown in FIG.
As shown in (c), the signal φC1 is transferred to the potential well below the transfer electrode 10 to which the signal φC1 is applied. Time t
8, clocks φ1, φ2, control signal φC
When the level of 1 changes, as shown in FIG. 5D, the next signal charge Q is transferred to the potential well below the transfer electrode 17.
5 is transferred, and at the same time, the signal charge Q4 is also transferred below the next transfer electrode. At time t9, as shown in FIG.
Like the signal charge Q4 at time t7, the signal charge Q5 is transferred to the potential well below the transfer electrode 10 to which the signal φC1 is applied, and at the same time, the signal charge Q4 is further transferred to the next transfer electrode. Next, when φ1 becomes high and φ2 becomes low, the next signal charge Q6 is transferred below the transfer electrode 17 and the signal charge Q4 is transferred below the final transfer electrode 8 as in the case shown in FIG. 5D. Transferred to the potential well. Further, at time t10, as shown in FIG.
The signal charge Q4 is transferred to the region 101, and the potential of the floating region 101 changes by ΔVsig1.

【0017】制御スイッチ16をオフ、15をオンにす
ることにより領域101の電位変化ΔVsig1は出力
アンプ14を通して出力端子Voutから外部に信号電
圧として取り出される。ここで、領域101に寄生する
容量の総和をC101とすると、電位変化ΔVsig1
は、 ΔVsig1=Q4/C101 となる。前述したように本実施例では領域102の面積
は領域101の面積の約1/2であるのでC101はC
102の約2倍となっている。従って、 ΔVsig2≒2×ΔVsig1 となり、制御信号φC1、φC2を制御して信号電荷を
転送電極10、11;12、13のいずれかに誘導する
ことにより、信号電荷量を出力電圧に変換するための電
荷・電圧変換効率を切り替えることができる。
When the control switch 16 is turned off and the control switch 15 is turned on, the potential change ΔVsig1 in the region 101 is taken out as a signal voltage from the output terminal Vout to the outside through the output amplifier 14. Here, assuming that the total of the parasitic capacitances in the region 101 is C101, the potential change ΔVsig1
Is ΔVsig1 = Q4 / C101. As described above, in this embodiment, the area of the region 102 is about 1/2 of the area of the region 101, so C101 is C
It is about twice that of 102. Therefore, ΔVsig2≈2 × ΔVsig1 is established, and by controlling the control signals φC1 and φC2 to induce the signal charge to either of the transfer electrodes 10, 11; 12, 13 to convert the signal charge amount into the output voltage. The charge / voltage conversion efficiency can be switched.

【0018】本実施例によれば、フローティング領域1
01やフローティング領域102からなる電荷・電圧変
換部には、従来例のような感度切り替え用ゲート電極は
必要ないために、同じ面積でも寄生容量を約10%小さ
くすることができる。また、電荷・電圧変換部の構造が
簡単になるために面積自体も約10%小さくすることが
でき、全体として従来より約20%程度電荷・電圧変換
効率を向上させることができる。
According to this embodiment, the floating region 1
01 and the floating region 102 do not require a sensitivity switching gate electrode as in the conventional example, so that the parasitic capacitance can be reduced by about 10% even in the same area. Further, since the structure of the charge / voltage conversion unit is simplified, the area itself can be reduced by about 10%, and the charge / voltage conversion efficiency can be improved by about 20% as compared with the conventional case.

【0019】以上の説明では電荷転送チャネルを2本に
分岐する場合について述べたが、上記実施例に変更を加
えて、3本あるいはそれ以上に分岐するようにしてもよ
い。また、1度数本に分岐した後さらにそれぞれ数本に
分岐するようにしてもよい。このようにすることによ
り、電荷・電圧変換効率を数段に切り替えることができ
る。また、以上の説明は埋め込みチャネル型固体撮像素
子について行ったが、本発明は、装置の一部あるいは全
ての部分が表面チャネルであるような固体撮像素子にも
適応し得るものである。また、実施例では一次元の固体
撮像素子について説明したが、水平転送シフトレジスタ
に分岐を加えるようにして2次元固体撮像素子にも同様
に適用することができる。また、実施例における導電型
の極性をすべて逆にし、印加する電源、信号の電位の正
負を逆にしてp型半導体基板に同様の固体撮像素子を構
成することもできる。
In the above description, the case where the charge transfer channel is branched into two has been described, but the above embodiment may be modified to branch into three or more. Further, after branching once into several lines, each may be further branched into several lines. By doing so, the charge / voltage conversion efficiency can be switched in several stages. Further, although the above description has been made on the embedded channel type solid-state image pickup device, the present invention can be applied to a solid-state image pickup device in which a part or all of the device is a surface channel. Further, although the one-dimensional solid-state imaging device has been described in the embodiment, the present invention can be similarly applied to the two-dimensional solid-state imaging device by adding a branch to the horizontal transfer shift register. Further, it is also possible to reverse all the polarities of the conductivity types in the embodiments, reverse the positive and negative signs of the applied power source and signal potential, and configure a similar solid-state imaging device on the p-type semiconductor substrate.

【0020】[0020]

【発明の効果】以上説明したように、本発明の固体撮像
素子は、CCDシフトレジスタの転送チャネルを転送チ
ャネルの最終段付近において複数のチャネルに分岐し、
分岐したチャネルのいずれかに信号電荷を誘導しうるよ
うにするとともに分岐チャネルのそれぞれに電荷・電圧
変換効率の異なる出力部を接続したものであるので、本
発明によれば、各出力部に余分なゲート電極等を付属さ
せることなく電荷・電圧変換効率を切り替えることが可
能となる。したがって、本発明によれば、低輝度被写体
の撮像時には十分に高い感度にて撮像が可能な、感度切
り替え機能付き固体撮像素子を提供することができる。
As described above, in the solid-state image pickup device of the present invention, the transfer channel of the CCD shift register is branched into a plurality of channels near the final stage of the transfer channel,
According to the present invention, since an output part having different charge / voltage conversion efficiency is connected to each of the branched channels so that the signal charge can be induced to one of the branched channels, an extra output is provided to each output part. It is possible to switch the charge / voltage conversion efficiency without attaching a special gate electrode or the like. Therefore, according to the present invention, it is possible to provide a solid-state imaging device with a sensitivity switching function, which can perform imaging with sufficiently high sensitivity when imaging a low-luminance subject.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例の出力部付近を示す平面
図。
FIG. 1 is a plan view showing the vicinity of an output unit according to an embodiment of the present invention.

【図2】 図1の実施例の動作を説明するためのタイミ
ング図。
FIG. 2 is a timing chart for explaining the operation of the embodiment shown in FIG.

【図3】 図1のA−A′線の断面図と、その断面にお
ける図2に示すタイミングでのポテンシャル図。
3 is a cross-sectional view taken along the line AA ′ in FIG. 1 and a potential diagram at the timing shown in FIG. 2 in the cross section.

【図4】 図1の実施例の動作を説明するための他のタ
イミング図。
FIG. 4 is another timing diagram for explaining the operation of the embodiment of FIG.

【図5】 図1のA−A′線の断面図と、その断面にお
ける図4に示すタイミングでのポテンシャル図。
5 is a cross-sectional view taken along the line AA ′ in FIG. 1 and a potential diagram at the timing shown in FIG. 4 in the cross section.

【図6】 従来例の出力部付近の平面図。FIG. 6 is a plan view of the vicinity of an output section of a conventional example.

【図7】 図6のB−B′線の断面図と、その断面にお
ける各タイミングでのポテンシャル図。
7A and 7B are a cross-sectional view taken along the line BB 'in FIG. 6 and a potential diagram at each timing in the cross-section.

【図8】 図6のC−C′線の断面図と、その断面にお
けるポテンシャル図。
FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG. 6 and a potential diagram in the cross section.

【図9】 図6のC−C′線の断面図と、その断面にお
けるポテンシャル図。
9 is a sectional view taken along the line CC ′ of FIG. 6 and a potential diagram in the section.

【図10】 従来例の露光量と出力信号との関係を示す
グラフ。
FIG. 10 is a graph showing a relationship between an exposure amount and an output signal in a conventional example.

【符号の説明】[Explanation of symbols]

1 n型半導体基板 2、4 p型拡散層 3、5 n型拡散層 6 リセットゲート電極 7 出力ゲート電極 8、9、17 転送電極 10、11、12、13 制御電極 14 出力アンプ 15、16 制御スイッチ 18 電荷転送チャネル 20、21 感度切り替え用ゲート電極 101、102、110 フローティング領域 111 領域 1 n-type semiconductor substrate 2, 4 p-type diffusion layer 3, 5 n-type diffusion layer 6 reset gate electrode 7 output gate electrode 8, 9, 17 transfer electrode 10, 11, 12, 13 control electrode 14 output amplifier 15, 16 control Switch 18 Charge transfer channel 20, 21 Sensitivity switching gate electrode 101, 102, 110 Floating region 111 Region

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 電荷転送方向に向かって少なくとも2本
の転送チャネルに分岐されている、光電変換によって生
成された信号電荷を転送するCCDシフトレジスタと、
前記CCDシフトレジスタの分岐された各転送チャネル
の先端部にそれぞれ設けられた電荷・電圧変換部と、を
有する固体撮像素子において、各電荷・電圧変換部は互
いに電荷・電圧変換効率が異なっていることを特徴とす
る固体撮像素子。
1. A CCD shift register for transferring signal charges generated by photoelectric conversion, which is branched into at least two transfer channels in a charge transfer direction,
In a solid-state imaging device having a charge / voltage converter provided at the tip of each branched transfer channel of the CCD shift register, the charge / voltage converters have different charge / voltage conversion efficiencies. A solid-state image sensor characterized by the above.
【請求項2】 前記分岐された各転送チャネルには、分
岐点に隣接して当該転送チャネルに信号電荷を誘導する
制御電極が設けられていることを特徴とする請求項1記
載の固体撮像素子。
2. The solid-state imaging device according to claim 1, wherein each of the branched transfer channels is provided with a control electrode adjacent to the branch point for inducing a signal charge in the transfer channel. .
【請求項3】 各電荷・電圧変換部は浮遊拡散層を備え
ており、各拡散層は互いに表面積が異なっていることを
特徴とする請求項1記載の固体撮像素子。
3. The solid-state imaging device according to claim 1, wherein each charge / voltage conversion unit includes a floating diffusion layer, and each diffusion layer has a different surface area.
【請求項4】 各電荷・電圧変換部には出力アンプが接
続されており、各出力アンプにはその出力を無効にする
手段が付されていることを特徴とする請求項1記載の固
体撮像素子。
4. The solid-state imaging device according to claim 1, wherein an output amplifier is connected to each charge / voltage conversion unit, and each output amplifier is provided with means for invalidating its output. element.
JP5212083A 1993-08-05 1993-08-05 Solid-state imaging device Expired - Fee Related JP2624138B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5212083A JP2624138B2 (en) 1993-08-05 1993-08-05 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5212083A JP2624138B2 (en) 1993-08-05 1993-08-05 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH0750409A true JPH0750409A (en) 1995-02-21
JP2624138B2 JP2624138B2 (en) 1997-06-25

Family

ID=16616593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5212083A Expired - Fee Related JP2624138B2 (en) 1993-08-05 1993-08-05 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2624138B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108927A1 (en) 2005-04-12 2006-10-19 Planmeca Oy Ccd sensor and method for expanding dynamic range of ccd sensor
WO2006108928A1 (en) * 2005-04-12 2006-10-19 Planmeca Oy Ccd sensor and method for expanding dynamic range of ccd sensor
JP2007201160A (en) * 2006-01-26 2007-08-09 Fujifilm Corp Charge coupled device
US7855742B2 (en) 2006-03-30 2010-12-21 Fujifilm Corporation Solid state imaging device with horizontal transfer paths and a driving method therefor
US8279315B2 (en) 2005-04-12 2012-10-02 Planmeca Oy CCD sensor and method for expanding dynamic range of CCD sensor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4796859B2 (en) 2006-02-16 2011-10-19 富士フイルム株式会社 Output bifurcated solid-state imaging device and imaging apparatus
JP4637033B2 (en) 2006-02-23 2011-02-23 富士フイルム株式会社 Output bifurcated solid-state imaging device and imaging apparatus
JP4649346B2 (en) 2006-02-23 2011-03-09 富士フイルム株式会社 Output bifurcated solid-state imaging device, driving method thereof, and imaging apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251756A (en) * 1988-03-31 1989-10-06 Toshiba Corp Charge-coupled device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251756A (en) * 1988-03-31 1989-10-06 Toshiba Corp Charge-coupled device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006108927A1 (en) 2005-04-12 2006-10-19 Planmeca Oy Ccd sensor and method for expanding dynamic range of ccd sensor
WO2006108928A1 (en) * 2005-04-12 2006-10-19 Planmeca Oy Ccd sensor and method for expanding dynamic range of ccd sensor
EP1905087A1 (en) * 2005-04-12 2008-04-02 Planmeca Oy Ccd sensor and method for expanding dynamic range of ccd sensor
JP2008536421A (en) * 2005-04-12 2008-09-04 プランメカ オイ CCD sensor and method for expanding the dynamic range of a CCD sensor
JP4799610B2 (en) * 2005-04-12 2011-10-26 プランメカ オイ CCD sensor and method for expanding the dynamic range of a CCD sensor
EP1905087A4 (en) * 2005-04-12 2012-03-21 Planmeca Oy Ccd sensor and method for expanding dynamic range of ccd sensor
US8279315B2 (en) 2005-04-12 2012-10-02 Planmeca Oy CCD sensor and method for expanding dynamic range of CCD sensor
JP2007201160A (en) * 2006-01-26 2007-08-09 Fujifilm Corp Charge coupled device
US7855742B2 (en) 2006-03-30 2010-12-21 Fujifilm Corporation Solid state imaging device with horizontal transfer paths and a driving method therefor

Also Published As

Publication number Publication date
JP2624138B2 (en) 1997-06-25

Similar Documents

Publication Publication Date Title
US10685993B2 (en) Imaging device and imaging system
JP3658278B2 (en) Solid-state imaging device and solid-state imaging system using the same
ES2218571T3 (en) SOLID STATE IMAGE RECEIVER.
US8390714B2 (en) Solid-state imaging device and camera system
US8274590B2 (en) Solid-state imaging device driving method
US4117514A (en) Solid state imaging device
US6519000B1 (en) Image pickup apparatus with mode switching between a still picture mode and a moving picture mode
JP2000350103A (en) Photoelectric converter
US5274459A (en) Solid state image sensing device with a feedback gate transistor at each photo-sensing section
JPH05283670A (en) Solid state image pickup and reading method for charge of the same pickup
JPH05183818A (en) Solid-state image pickup device
JPH0946597A (en) Solid-state image pickup device and driving method therefor
JP2624138B2 (en) Solid-state imaging device
JP4248256B2 (en) Solid-state imaging device
JPH10294949A (en) Color system solid-state image pickup device
JP3579251B2 (en) Solid-state imaging device
JPH03123278A (en) Solid-state image pickup device
JP2008079001A (en) Solid state imaging apparatus
JP2006050403A (en) Solid-state imaging device
JP2001244448A (en) Linear image sensor and method of using the same
US5091922A (en) Charge transfer device type solid state image sensor having constant saturation level
JP2003258234A (en) Solid-state image sensor and its driving method
JPH06268923A (en) Drive method for solid-state image pickup device
JP2699895B2 (en) Driving method of image sensor
JPH11331706A (en) Solid-state image-pickup element, its drive method and camera system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 14

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees