JPH0750264A - Semiconductor manufacturing equipment - Google Patents

Semiconductor manufacturing equipment

Info

Publication number
JPH0750264A
JPH0750264A JP19595093A JP19595093A JPH0750264A JP H0750264 A JPH0750264 A JP H0750264A JP 19595093 A JP19595093 A JP 19595093A JP 19595093 A JP19595093 A JP 19595093A JP H0750264 A JPH0750264 A JP H0750264A
Authority
JP
Japan
Prior art keywords
film
wafer
silicon film
semiconductor manufacturing
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19595093A
Other languages
Japanese (ja)
Inventor
Takehiro Murakami
武宏 村上
Munetaka Oda
宗隆 小田
Yoshikatsu Shida
吉克 志田
Junichi Kawaguchi
淳一 川口
Yoshio Kaneko
良夫 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP19595093A priority Critical patent/JPH0750264A/en
Publication of JPH0750264A publication Critical patent/JPH0750264A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To form a polycrystal film (e.g. a polycrystalline silicon film) provided with sufficiently large crystal grain diameter which can obtain high film formation speed when an amorphous film (e.g. amorphous silicon film) is formed at a low temperature. CONSTITUTION:In a reaction chamber 3 of a semiconductor manufacturing equipment for forming a desired film, a plurality of light sources 12 and 13 which apply light different in wavelenth in the range of wavelength shorter than that of visible light to the surface of a wafer 1, and a heater 1 for heating the wafer 1 are installed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体製造装置に係
り、特に、所望の処理が施されたウエハ上に、所望の膜
を成膜する半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly to a semiconductor manufacturing apparatus for forming a desired film on a wafer which has been subjected to desired processing.

【0002】[0002]

【従来の技術】従来から、半導体装置の製造工程におい
て、種々の目的で、所望の処理が施されたウエハ上に、
多結晶シリコン膜を形成している。その一例として、例
えば、ゲート電極形成材料として、多結晶シリコン膜を
形成したり、あるいは、薄膜トランジスタ(Thin Film
Transistor;以下、『TFT』という)のソース領域及
びドレイン領域を形成する目的で、多結晶シリコン膜を
形成している。
2. Description of the Related Art Conventionally, in a semiconductor device manufacturing process, on a wafer which has been subjected to desired processing for various purposes,
A polycrystalline silicon film is formed. As an example thereof, for example, a polycrystalline silicon film is formed as a gate electrode forming material, or a thin film transistor (Thin Film) is used.
A polycrystalline silicon film is formed for the purpose of forming a source region and a drain region of a transistor (hereinafter referred to as "TFT").

【0003】多結晶シリコン膜からなるゲート電極を形
成する場合、当該多結晶シリコン膜を低抵抗化するため
に、不純物の導入が行われている。この不純物は、後の
工程で行う熱処理時に、多結晶シリコン膜の結晶粒界に
偏析し、該多結晶シリコン膜に、不純物濃度の不均一な
部分を生じさせる。このため、ゲート絶縁膜とゲート電
極(多結晶シリコン膜)との界面で、局部的に不純物濃
度が高い部分が生じ、この不純物がゲート絶縁膜に入り
込んで該ゲート絶縁膜中を拡散して突き抜け、この部分
に絶縁破壊を発生させるという問題があった。
When forming a gate electrode made of a polycrystalline silicon film, impurities are introduced to reduce the resistance of the polycrystalline silicon film. The impurities segregate at the crystal grain boundaries of the polycrystalline silicon film during the heat treatment performed in a later step, and cause a portion having an uneven impurity concentration in the polycrystalline silicon film. Therefore, a portion with a high impurity concentration locally occurs at the interface between the gate insulating film and the gate electrode (polycrystalline silicon film), and the impurities enter the gate insulating film and diffuse through the gate insulating film to penetrate. There was a problem that dielectric breakdown occurred in this part.

【0004】また、前記不純物がゲート電極側からゲー
ト絶縁膜側に突出し、ゲート絶縁膜とゲート電極との界
面での平坦性を低下させ、この不純物が突出した部分に
電界集中が起こり、ゲート絶縁膜の耐圧特性を劣化させ
るという問題があった。ここで、通常の方法で形成され
た多結晶シリコン膜は、その結晶粒径が小さいため、結
晶粒界が存在する割合が多い。従って、前記不純物が偏
析する割合が必然的に多くなる。このため、ゲート絶縁
膜への不純物の入り込みが増加し、電界集中が起こりや
すい。さらに、前記耐圧特性の劣化は、ゲート絶縁膜の
膜厚が薄くなるほど頻繁に起こりやすく、半導体装置の
微細化を妨げる原因の一つでもあった。
Further, the impurities project from the gate electrode side to the gate insulating film side to reduce the flatness at the interface between the gate insulating film and the gate electrode, and electric field concentration occurs in the projecting portion of the impurities, resulting in gate insulation. There is a problem that the withstand voltage characteristic of the film is deteriorated. Here, since the polycrystalline silicon film formed by the usual method has a small crystal grain size, a large proportion of crystal grain boundaries exist. Therefore, the rate of segregation of the impurities inevitably increases. For this reason, the entry of impurities into the gate insulating film increases, and electric field concentration is likely to occur. Further, the deterioration of the withstand voltage characteristics is more likely to occur more frequently as the film thickness of the gate insulating film becomes thinner, and it is one of the causes that prevent miniaturization of the semiconductor device.

【0005】そこで、これらの問題点を解決するため、
結晶粒径の大きな多結晶シリコン膜を形成することが要
求されていた。一方、TFTのソース領域及びドレイン
領域を形成する目的で、多結晶シリコン膜を形成した場
合、当該多結晶シリコン膜にチャネルが形成される。こ
のチャネルは、多結晶シリコン膜の結晶粒径が大きいほ
ど、電子や正孔の移動度が増加し、リーク電流を制御
(減少)することができる。従って、前記多結晶シリコ
ン膜の結晶粒径を大きくするほど、チャネル特性を向上
することができる。
Therefore, in order to solve these problems,
It has been required to form a polycrystalline silicon film having a large crystal grain size. On the other hand, when a polycrystalline silicon film is formed for the purpose of forming the source region and the drain region of the TFT, a channel is formed in the polycrystalline silicon film. In this channel, as the crystal grain size of the polycrystalline silicon film is larger, the mobility of electrons and holes is increased, and the leak current can be controlled (decreased). Therefore, as the crystal grain size of the polycrystalline silicon film is increased, the channel characteristics can be improved.

【0006】そこで、特開平2−252245号公報に
開示されているように、非晶質(アモルファス)シリコ
ン膜を形成した後、これに熱処理を行い、当該非晶質シ
リコン膜を結晶化して、結晶粒径の大きな多結晶シリコ
ン膜を形成する方法が存在する。
Therefore, as disclosed in Japanese Unexamined Patent Publication No. 2-252245, after forming an amorphous silicon film, heat treatment is performed on the amorphous silicon film to crystallize the amorphous silicon film. There is a method of forming a polycrystalline silicon film having a large crystal grain size.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、特開平
2−252245号公報に開示されている従来例は、非
晶質シリコン膜を低温で成膜させるため、成膜速度が遅
く、生産性を向上することができないという問題があっ
た。また、非晶質シリコン膜の成膜速度が遅いと、形成
される粒径の粗大化が妨げられるという問題もあった。
However, in the conventional example disclosed in Japanese Patent Application Laid-Open No. 2-252245, the amorphous silicon film is formed at a low temperature, so that the film forming speed is slow and the productivity is improved. There was a problem that I could not do it. In addition, there is also a problem that if the film formation rate of the amorphous silicon film is slow, coarsening of the formed grain size is hindered.

【0008】本発明は、このような従来の問題点を解決
することを課題とするものであり、低温で非晶質膜(例
えば、非晶質シリコン膜)を成膜しても、高い成膜速度
を得ることができ、これを結晶化した際には、十分に大
きな結晶粒径を備えた多結晶膜(例えば、多結晶シリコ
ン膜)を形成することが可能な半導体製造装置を提供す
ることを目的とするものである。
An object of the present invention is to solve such a conventional problem, and even if an amorphous film (for example, an amorphous silicon film) is formed at a low temperature, high performance is achieved. Provided is a semiconductor manufacturing apparatus capable of obtaining a film speed and capable of forming a polycrystal film (for example, a polycrystal silicon film) having a sufficiently large crystal grain size when crystallized. That is the purpose.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に、本発明は、ウエハの表面に、所望の膜を成膜する半
導体製造装置であって、可視光より短く且つそれぞれ異
なる波長域の光を、前記ウエハ表面に照射する複数の光
照射手段と、前記ウエハを加熱するウエハ加熱手段と、
を備えたことを特徴とする半導体製造装置を提供するも
のである。
In order to achieve this object, the present invention is a semiconductor manufacturing apparatus for forming a desired film on a surface of a wafer, which is shorter than visible light and has wavelengths different from each other. A plurality of light irradiation means for irradiating the surface of the wafer with light, and a wafer heating means for heating the wafer,
The present invention provides a semiconductor manufacturing apparatus characterized by including.

【0010】[0010]

【作用】本発明に係る半導体製造装置は、ウエハ上に所
望の膜を成膜する際に、可視光より短く且つそれぞれ異
なる波長域の複数の光が、前記ウエハ表面に照射される
ため、成膜に使用されるソースガス等の流体や成膜箇所
が多光子励起される。従って、成膜時に行われる反応性
が向上される。また、本発明に係る半導体製造装置は、
ウエハを加熱する加熱手段を備えているため、前記成膜
時に行われる反応性が一層向上される。このため、成膜
温度が低温であっても、高い成膜速度が得られる。
In the semiconductor manufacturing apparatus according to the present invention, when a desired film is formed on a wafer, a plurality of lights each having a shorter wavelength than visible light and different wavelength regions are irradiated to the wafer surface. A fluid such as a source gas used for the film and a film formation site are multiphoton excited. Therefore, the reactivity performed during film formation is improved. Further, the semiconductor manufacturing apparatus according to the present invention,
Since the heating means for heating the wafer is provided, the reactivity performed during the film formation is further improved. Therefore, a high film formation rate can be obtained even when the film formation temperature is low.

【0011】[0011]

【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図1は、本発明の実施例に係る半
導体製造装置の構成図、図2は、図1に示す半導体製造
装置を使用して、所望の処理が行われたウエハ上に成膜
を行う工程を示す部分断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment according to the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention, and FIG. 2 shows a process of forming a film on a wafer which has been subjected to desired processing, using the semiconductor manufacturing apparatus shown in FIG. It is a fragmentary sectional view shown.

【0012】図1に示す半導体製造装置20は、密閉可
能であって、ウエハ1を収容可能な反応室3を備えてい
る。反応室3内には、ウエハ1を載置するウエハ載置台
2が配設されており、ウエハ載置台2の下面には、ウエ
ハ載置台2上に載置されたウエハ1を加熱するヒータ4
が配設されている。なお、本実施例では、このヒータ4
が、請求項1記載の加熱手段に相当する。
The semiconductor manufacturing apparatus 20 shown in FIG. 1 is provided with a reaction chamber 3 that can be hermetically sealed and that can accommodate a wafer 1. A wafer mounting table 2 for mounting the wafer 1 is disposed in the reaction chamber 3, and a heater 4 for heating the wafer 1 mounted on the wafer mounting table 2 is provided on the lower surface of the wafer mounting table 2.
Is provided. In this embodiment, the heater 4
Corresponds to the heating means according to claim 1.

【0013】反応室3には、反応室3内に、成膜に使用
されるソースガスの供給源であるガスボンベ6が、開閉
弁5を介して接続されている。また、反応室3には、開
閉弁7を介して、反応室内3を減圧する分子ポンプ8が
接続されており、この分子ポンプ8には、油回転ポンプ
9が接続されている。そして、油圧回転ポンプ9には、
反応室3から分子ポンプ8及び油回転ポンプ9により吸
引された廃ガスを処理する廃ガス処理室10が接続され
ている。
A gas cylinder 6 which is a supply source of a source gas used for film formation is connected to the reaction chamber 3 through an opening / closing valve 5. A molecular pump 8 for depressurizing the reaction chamber 3 is connected to the reaction chamber 3 via an opening / closing valve 7, and an oil rotary pump 9 is connected to the molecular pump 8. And, in the hydraulic rotary pump 9,
A waste gas treatment chamber 10 for treating the waste gas sucked from the reaction chamber 3 by the molecular pump 8 and the oil rotary pump 9 is connected.

【0014】さらに、反応室3内であって、ウエハ載置
台2のウエハ1載置面と対向する位置には、400〜6
00nmの波長の光を照射するキセノンランプ12と、
200〜300nmの波長の光を照射する超高圧水銀ラ
ンプ13が配設されている。即ち、キセノンランプ12
及び超高圧水銀ランプ13は、ここから照射された光
が、ウエハ載置台2上に載置されているウエハ1の表面
に到達することが可能な位置に配設されている。なお、
本実施例では、このキセノンランプ12及び超高圧水銀
ランプ13が、請求項1記載の光照射手段に相当する。
Further, in the reaction chamber 3, at a position facing the wafer 1 mounting surface of the wafer mounting table 2, 400 to 6 are provided.
A xenon lamp 12 for irradiating light with a wavelength of 00 nm;
An ultra-high pressure mercury lamp 13 that irradiates light with a wavelength of 200 to 300 nm is provided. That is, the xenon lamp 12
The ultra-high pressure mercury lamp 13 is arranged at a position where the light emitted from the lamp can reach the surface of the wafer 1 mounted on the wafer mounting table 2. In addition,
In this embodiment, the xenon lamp 12 and the ultra-high pressure mercury lamp 13 correspond to the light irradiating means.

【0015】このキセノンランプ12及び超高圧水銀ラ
ンプ13は、冷却ダクト11内に収容されており、キセ
ノンランプ12及び超高圧水銀ランプ13により反応室
3内が昇温されることを抑制している。なお、冷却ダク
ト11は、キセノンランプ12及び超高圧水銀ランプ1
3からウエハ1に照射される光の性質に、支障を来すこ
とがない材質を備えている。
The xenon lamp 12 and the ultra-high pressure mercury lamp 13 are housed in the cooling duct 11 to prevent the xenon lamp 12 and the ultra-high pressure mercury lamp 13 from raising the temperature in the reaction chamber 3. . The cooling duct 11 includes a xenon lamp 12 and an ultra-high pressure mercury lamp 1.
3 is provided with a material that does not interfere with the property of the light radiated from the wafer 3 onto the wafer 1.

【0016】次に、本実施例に係る半導体製造装置20
を使用して、所望の処理が施されたウエハ1上に、非晶
質シリコン膜を成膜する方法について説明する。図2
(1)に示す工程では、半導体製造装置20のウエハ載
置台2上に、絶縁膜32が形成されたウエハ1を載置す
る。次に、図2(2)に示す工程では、開閉弁7を開き
分子ポンプ8及び油回転ポンプ9を作動して、反応室3
内を減圧する。次に、開閉弁5を開き、ガスボンベ6か
ら反応室3内に、Si2 6 を、流量=20sccmで導入
する。
Next, the semiconductor manufacturing apparatus 20 according to the present embodiment.
A method of forming an amorphous silicon film on the wafer 1 that has been subjected to a desired process by using will be described. Figure 2
In the step shown in (1), the wafer 1 having the insulating film 32 formed thereon is placed on the wafer placing table 2 of the semiconductor manufacturing apparatus 20. Next, in the step shown in FIG. 2B, the on-off valve 7 is opened and the molecular pump 8 and the oil rotary pump 9 are operated to move the reaction chamber 3
Decompress the inside. Next, the opening / closing valve 5 is opened, and Si 2 H 6 is introduced into the reaction chamber 3 from the gas cylinder 6 at a flow rate of 20 sccm.

【0017】次いで、キセノンランプ12及び超高圧水
銀ランプ13を作動し、キセノンランプ12から400
〜600nmの波長の光を、超高圧水銀ランプ13から
200〜300nmの波長の光を、ウエハ1上に形成さ
れている絶縁膜32に、同時に照射する。また、これと
同時に、ヒータ8を作動して、ウエハ1を480℃程度
に加熱して、ウエハ1上に形成されている絶縁膜32上
に、膜厚が150nm程度の非晶質シリコン膜33を形
成する。
Next, the xenon lamp 12 and the ultra-high pressure mercury lamp 13 are operated, and the xenon lamps 12 to 400 are activated.
Light having a wavelength of ˜600 nm is simultaneously irradiated from the ultrahigh pressure mercury lamp 13 to light having a wavelength of 200 to 300 nm on the insulating film 32 formed on the wafer 1. At the same time, the heater 8 is operated to heat the wafer 1 to about 480 ° C., and the amorphous silicon film 33 having a thickness of about 150 nm is formed on the insulating film 32 formed on the wafer 1. To form.

【0018】この時、キセノンランプ12及び超高圧水
銀ランプ13から照射される光により、Si2 6 や非
晶質シリコン膜33の成膜箇所が多光子励起されるた
め、成膜の反応性を向上することができる。また、ヒー
タ4によりウエハ1を加熱することで、成膜の反応性を
一層向上することができる。このため、成膜温度が低温
であっても、高い成膜速度が得られ、非晶質シリコン膜
33を短時間で成膜することができる。なお、この時の
成膜時間は、1時間であり、非晶質シリコン膜33の成
膜速度は、2.5nm/分であった。
At this time, the light emitted from the xenon lamp 12 and the ultra-high pressure mercury lamp 13 multiphoton-excites the film formation sites of the Si 2 H 6 and the amorphous silicon film 33, so that the film formation reactivity is high. Can be improved. Further, by heating the wafer 1 with the heater 4, the reactivity of film formation can be further improved. Therefore, even if the film forming temperature is low, a high film forming rate can be obtained, and the amorphous silicon film 33 can be formed in a short time. The film forming time at this time was 1 hour, and the film forming rate of the amorphous silicon film 33 was 2.5 nm / min.

【0019】この工程において、分子ポンプ8及び油回
転ポンプ9から廃ガス処理室10に収容された廃ガス
は、ここで、所定の処理が施される。次に、図2(3)
に示す工程では、キセノンランプ12及び超高圧水銀ラ
ンプ13を消灯し、開閉弁5を閉じ、Si2 6 の導入
を停止した後、開閉弁7を閉じ、反応室3内を常圧に戻
す。次いで、図示しない他のガスボンベから反応室3内
に、窒素ガスを導入し、ヒータ4の温度を上昇して、ウ
エハ1を650℃程度に加熱し、非晶質シリコン膜33
を結晶化する。なお、この結晶化に要した時間は、5時
間であった。このようにして、結晶粒径が、2〜3μm
程度の多結晶シリコン膜34を形成した。
In this step, the waste gas stored in the waste gas treatment chamber 10 from the molecular pump 8 and the oil rotary pump 9 is subjected to a predetermined treatment here. Next, FIG. 2 (3)
In the process shown in (1), the xenon lamp 12 and the ultra-high pressure mercury lamp 13 are turned off, the on-off valve 5 is closed, the introduction of Si 2 H 6 is stopped, the on-off valve 7 is closed, and the inside of the reaction chamber 3 is returned to normal pressure. . Next, nitrogen gas is introduced into the reaction chamber 3 from another gas cylinder (not shown), the temperature of the heater 4 is raised, and the wafer 1 is heated to about 650 ° C.
Crystallize. The time required for this crystallization was 5 hours. In this way, the crystal grain size is 2-3 μm.
A polycrystalline silicon film 34 having a certain degree was formed.

【0020】その後、特に図示しないが、この多結晶シ
リコン膜34をゲート電極形成材料とし、これに不純物
として、例えば、BF2 を、ドーズ量=2×1015cm
-2、エネルギー=40KeVでイオン注入して、低抵抗
化した後、パターニングを行いゲート電極を形成する。
次に、急速加熱装置を用いて、ゲート電極が形成された
ウエハ1に、加熱温度=1050℃、加熱時間=20
秒、の熱処理を行い、前記不純物の活性化を行う。
After that, although not particularly shown, this polycrystalline silicon film 34 is used as a gate electrode forming material, and BF 2 as impurities is added to this as a dopant amount = 2 × 10 15 cm 2.
-2 , ion implantation is performed with energy = 40 KeV to reduce the resistance, and then patterning is performed to form a gate electrode.
Next, using a rapid heating device, the wafer 1 on which the gate electrode is formed has a heating temperature of 1050 ° C. and a heating time of 20.
Second heat treatment is performed to activate the impurities.

【0021】以下、所望の工程を行い、半導体装置を完
成する。次に、比較として、図2(2)に示す工程で、
キセノンランプ12、超高圧水銀ランプ13及びヒータ
4を作動せずに、非晶質シリコン膜を形成したところ、
非晶質シリコン膜の成膜速度は、0.6nm/分であっ
た。これより、本実施例に係る半導体製造装置20を使
用して、非晶質シリコン膜を形成すると、従来の方法で
非晶質シリコン膜を成膜する場合に比べ、4倍以上の成
膜速度が得られることが判る。
Thereafter, desired steps are performed to complete the semiconductor device. Next, as a comparison, in the step shown in FIG.
When the amorphous silicon film was formed without operating the xenon lamp 12, the ultra-high pressure mercury lamp 13 and the heater 4,
The film formation rate of the amorphous silicon film was 0.6 nm / min. Therefore, when the amorphous silicon film is formed by using the semiconductor manufacturing apparatus 20 according to the present embodiment, the film formation speed is 4 times or more as compared with the case where the amorphous silicon film is formed by the conventional method. It can be seen that

【0022】次に、前記従来の方法で形成した非晶質シ
リコン膜に、図2(3)に示す工程と同様の結晶化を行
ったところ、結晶粒径が0.1〜0.5μmの程度の多
結晶シリコン膜を得た。これより、本実施例に係る半導
体製造装置20を使用して形成した非晶質シリコン膜
は、従来の方法で形成した非晶質シリコン膜に比べ、極
めて大きい結晶粒径を備えた多結晶シリコン膜を形成す
ることができることが判る。
Next, the amorphous silicon film formed by the conventional method was crystallized in the same manner as in the step shown in FIG. 2C, and the crystal grain size was 0.1 to 0.5 μm. A polycrystalline silicon film having a certain degree was obtained. Therefore, the amorphous silicon film formed by using the semiconductor manufacturing apparatus 20 according to the present embodiment is a polycrystalline silicon film having an extremely large crystal grain size as compared with the amorphous silicon film formed by the conventional method. It turns out that a film can be formed.

【0023】次に、従来の方法で形成した非晶質シリコ
ン膜を結晶化した後、前記と同様の工程を行い半導体装
置を完成する(従来品)。次に、本実施例に係る半導体
装置(発明品)と従来品について、ゲート電極のシート
抵抗を調査した。また、発明品と従来品について、ゲー
ト絶縁膜の初期絶縁耐圧の歩留りを調査した。この結果
を表1に示す。
Next, after crystallizing the amorphous silicon film formed by the conventional method, the same steps as described above are performed to complete the semiconductor device (conventional product). Next, the sheet resistance of the gate electrode was investigated for the semiconductor device (invention product) according to this example and the conventional product. Moreover, the yield of the initial withstand voltage of the gate insulating film was investigated for the invention product and the conventional product. The results are shown in Table 1.

【0024】[0024]

【表1】 [Table 1]

【0025】表1から、発明品は、従来品に比べ、ゲー
ト電極のシート抵抗が大幅に低下したことが確認され
た。また、発明品は、従来品に比べ、ゲート絶縁膜の初
期絶縁耐圧の歩留りが大幅に向上したことが確認され
た。これは、発明品は、ゲート電極形成材料である多結
晶シリコン膜の結晶粒径が従来品に比べ、大幅に粗大化
されたため、結晶粒界の存在する割合が低下し、低抵抗
化のためにドープされた不純物が、多結晶シリコン膜内
に偏析する割合を低下させることができ、ゲート絶縁膜
の絶縁破壊の発生や、耐圧特性の劣化を引き起こす要因
が減少できたためである。
From Table 1, it was confirmed that the sheet resistance of the gate electrode of the invention product was significantly lower than that of the conventional product. Further, it was confirmed that the invented product significantly improved the yield of the initial withstand voltage of the gate insulating film as compared with the conventional product. This is because in the invention product, the crystal grain size of the polycrystalline silicon film, which is the material for forming the gate electrode, is significantly coarser than that of the conventional product, so that the proportion of crystal grain boundaries is reduced and the resistance is reduced. This is because the ratio of the impurities doped into the polycrystalline silicon film to be segregated can be reduced, and the factors that cause the dielectric breakdown of the gate insulating film and the deterioration of the withstand voltage characteristic can be reduced.

【0026】なお、本実施例では、光照射手段として、
キセノンランプ12及び超高圧水銀ランプ13を配設し
たが、これに限らず、ウエハ1の表面に、可視光より短
く且つそれぞれ異なる波長域の光を照射することが可能
であれば、他の光源等を使用してもよい。また、本実施
例では、2つの光源を配設したが、これに限らず、可視
光より短く且つそれぞれ異なる波長域の光を照射すれ
ば、3つ以上の光源を配設し、多段階励起を行ってもよ
い。
In this embodiment, the light irradiation means is
Although the xenon lamp 12 and the ultra-high pressure mercury lamp 13 are provided, the present invention is not limited to this, and any other light source may be used as long as it is possible to irradiate the surface of the wafer 1 with light shorter than visible light and having wavelengths different from each other. Etc. may be used. Further, although two light sources are provided in the present embodiment, the present invention is not limited to this, and if light of shorter wavelength than visible light and different wavelength regions is irradiated, three or more light sources are provided to perform multi-stage excitation. You may go.

【0027】そして、光照射手段は、ここから照射され
る光が、ウエハ1の表面に到達可能であれば、任意の位
置に配設してよい。また、本実施例では、ウエハ加熱手
段として、ヒータ4を配設したが、これに限らず、成膜
に支障を来すことなくウエハ1を加熱することが可能で
あれば、他の装置を使用してもよい。
The light irradiation means may be arranged at any position as long as the light emitted from the light irradiation means can reach the surface of the wafer 1. Further, in the present embodiment, the heater 4 is provided as the wafer heating means, but the present invention is not limited to this, and another device may be used as long as the wafer 1 can be heated without disturbing film formation. May be used.

【0028】そしてまた、本実施例では、非晶質シリコ
ン膜33を成膜するためのソースガスとして、Si2
6 を使用したが、これに限らず、SiH4 、Si3 8
を使用してもよい。そして、本実施例では、非晶質シリ
コン膜33を結晶化する際に、窒素ガスを使用したが、
これに限らず、酸素やアルゴンガスまたは、窒素ガス、
酸素、アルゴンガスのいづれか一種以上を使用してもよ
い。
In this embodiment, Si 2 H is used as a source gas for forming the amorphous silicon film 33.
6 was used, but not limited to this, SiH 4 , Si 3 H 8
May be used. Then, in this embodiment, nitrogen gas was used when crystallizing the amorphous silicon film 33,
Not limited to this, oxygen or argon gas, or nitrogen gas,
Any one or more of oxygen and argon gas may be used.

【0029】また、本実施例では、非晶質シリコン膜を
成膜する場合について説明したが、これに限らず、本発
明に係る半導体製造装置は、可視光より短く且つそれぞ
れ異なる波長域の光を照射することで、成膜特性が向上
する膜であれば、応用可能である。そしてまた、本実施
例では、形成した多結晶シリコン膜を、ゲート電極とし
て使用する場合について説明したが、これに限らず、本
発明に係る半導体製造装置を使用して形成した多結晶シ
リコン膜は、TFTのソース及びドレイン領域形成材料
として使用する等、多結晶シリコン膜から形成されるも
のであれば、種々の用途に使用することができる。
Further, although the case of forming an amorphous silicon film has been described in the present embodiment, the present invention is not limited to this, and the semiconductor manufacturing apparatus according to the present invention is not limited to visible light and has light of different wavelength regions. Any film can be applied as long as it is a film whose film forming characteristics are improved by irradiating with. In addition, in the present embodiment, the case where the formed polycrystalline silicon film is used as the gate electrode has been described, but the present invention is not limited to this, and the polycrystalline silicon film formed by using the semiconductor manufacturing apparatus according to the present invention is As long as it is formed of a polycrystalline silicon film, such as used as a source and drain region forming material of a TFT, it can be used for various purposes.

【0030】そして、本実施例は、一例であり、形成さ
れる膜の成膜時間、成膜温度、膜厚、不純物の種類、不
純物のドーズ量及び注入エネルギー、注入された不純物
の活性化を行うための熱処理温度及び時間等は、これに
限定されるものではない。
This embodiment is merely an example, and the film formation time, film formation temperature, film thickness, impurity type, impurity dose amount and implantation energy, and activation of the implanted impurities are described. The heat treatment temperature and time for performing the heat treatment are not limited thereto.

【0031】[0031]

【発明の効果】以上説明したように、本発明に係る半導
体製造装置は、ウエハ上に所望の膜を成膜する際に、可
視光より短く且つそれぞれ異なる波長域の複数の光を、
前記ウエハ表面に照射することができるため、成膜に使
用されるソースガス等の流体や成膜箇所を多光子励起す
ることができる。従って、成膜時に行われる反応性を向
上することができる。また、ウエハを加熱する加熱手段
を備えているため、前記成膜時に行われる反応性を一層
向上することができる。この結果、成膜温度が低温であ
っても、高い成膜速度で非晶質膜を形成することがで
き、生産性を大幅に向上することができる。
As described above, in the semiconductor manufacturing apparatus according to the present invention, when a desired film is formed on a wafer, a plurality of lights each having a shorter wavelength than visible light and different wavelength regions from each other are used.
Since the wafer surface can be irradiated, multiphoton excitation can be performed on a fluid such as a source gas used for film formation and a film formation site. Therefore, the reactivity performed during film formation can be improved. Further, since the heating means for heating the wafer is provided, the reactivity performed during the film formation can be further improved. As a result, the amorphous film can be formed at a high film forming rate even when the film forming temperature is low, and the productivity can be significantly improved.

【0032】そして、この非晶質膜を結晶化させると、
結晶粒径が大きな多結晶膜を得ることができ、例えば、
多結晶シリコン膜を形成した場合、ゲート電極形成材料
として用いれば、ゲート酸化膜の信頼性を向上したり、
ゲート電極の抵抗を低抵抗化を向上でき、TFTのソー
ス及びドレイン領域形成材料として用いれば、優れたチ
ャネル特性が得られる等の効果がある。
When this amorphous film is crystallized,
A polycrystalline film having a large crystal grain size can be obtained.
When a polycrystalline silicon film is formed, it can be used as a gate electrode forming material to improve the reliability of the gate oxide film,
The resistance of the gate electrode can be improved to be low, and when it is used as the material for forming the source and drain regions of the TFT, excellent channel characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体製造装置の構成図
である。
FIG. 1 is a configuration diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図2】図1に示す半導体製造装置を使用して、所望の
処理が行われたウエハ上に成膜を行う工程を示す部分断
面図である。
FIG. 2 is a partial cross-sectional view showing a step of forming a film on a wafer which has been subjected to desired processing, using the semiconductor manufacturing apparatus shown in FIG.

【符号の説明】[Explanation of symbols]

1 ウエハ 2 ウエハ載置台 3 反応室 4 ヒータ 5 開閉弁 6 ガスボンベ 7 開閉弁 8 分子ポンプ 9 油回転ポンプ 10 廃ガス処理室 11 冷却ダクト 12 キセノンランプ 13 超高圧水銀ランプ 20 半導体製造装置 32 絶縁膜 33 非晶質シリコン膜 34 多結晶シリコン膜 1 wafer 2 wafer mounting table 3 reaction chamber 4 heater 5 on-off valve 6 gas cylinder 7 on-off valve 8 molecular pump 9 oil rotary pump 10 waste gas treatment chamber 11 cooling duct 12 xenon lamp 13 ultra-high pressure mercury lamp 20 semiconductor manufacturing device 32 insulating film 33 Amorphous silicon film 34 Polycrystalline silicon film

フロントページの続き (72)発明者 志田 吉克 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 川口 淳一 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 金子 良夫 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内Front page continuation (72) Inventor Yoshikatsu Shida 1 Kawasaki-cho, Chuo-ku, Chiba, Chiba Prefecture Kawasaki Steel Corporation Technical Research Division (72) Inventor Junichi Kawaguchi 1, Kawasaki-cho, Chuo-ku, Chiba Prefecture Kawasaki Steel Technology Research Headquarters (72) Inventor Yoshio Kaneko 1 Kawasaki-cho, Chuo-ku, Chiba-shi, Chiba Kawasaki Steel Engineering Research Headquarters

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ウエハの表面に、所望の膜を成膜する半
導体製造装置であって、 可視光より短く且つそれぞれ異なる波長域の光を、前記
ウエハ表面に照射する複数の光照射手段と、前記ウエハ
を加熱するウエハ加熱手段と、を備えたことを特徴とす
る半導体製造装置。
1. A semiconductor manufacturing apparatus for depositing a desired film on a surface of a wafer, comprising: a plurality of light irradiating means for irradiating the surface of the wafer with light shorter than visible light and having wavelengths different from each other. A semiconductor manufacturing apparatus comprising: a wafer heating unit that heats the wafer.
JP19595093A 1993-08-06 1993-08-06 Semiconductor manufacturing equipment Pending JPH0750264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19595093A JPH0750264A (en) 1993-08-06 1993-08-06 Semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19595093A JPH0750264A (en) 1993-08-06 1993-08-06 Semiconductor manufacturing equipment

Publications (1)

Publication Number Publication Date
JPH0750264A true JPH0750264A (en) 1995-02-21

Family

ID=16349677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19595093A Pending JPH0750264A (en) 1993-08-06 1993-08-06 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JPH0750264A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040236A (en) * 1996-09-06 2000-03-21 Nec Corporation Method for manufacturing silicon thin film conductive element
US6821871B2 (en) 2000-06-14 2004-11-23 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate treatment method, and semiconductor manufacturing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040236A (en) * 1996-09-06 2000-03-21 Nec Corporation Method for manufacturing silicon thin film conductive element
US6821871B2 (en) 2000-06-14 2004-11-23 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate treatment method, and semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
US6168980B1 (en) Semiconductor device and method for forming the same
US20090039475A1 (en) Apparatus and Method for Manufacturing Semiconductor
JP2623276B2 (en) Method for manufacturing thin film semiconductor device
JP3977455B2 (en) Method for manufacturing semiconductor device
TWI277168B (en) Methods for forming thin film layers by simultaneous doping and sintering
JPH02294027A (en) Method and device for annealing
US6077751A (en) Method of rapid thermal processing (RTP) of ion implanted silicon
TW200939357A (en) Manufacturing method of thin film transistor and thin film transistor
JP4729881B2 (en) Thin film semiconductor device manufacturing method and thin film semiconductor device
JPH0750264A (en) Semiconductor manufacturing equipment
JP3054187B2 (en) Method for manufacturing insulated gate semiconductor device
JP2003092267A (en) Apparatus and method for manufacturing silicon carbide semiconductor
JP3565910B2 (en) Method for manufacturing semiconductor device
JP4090225B2 (en) Semiconductor device manufacturing method and substrate processing method
JP3084159B2 (en) Method for manufacturing thin film transistor
JP3250996B2 (en) Silicon substrate having insulating film on surface and method and apparatus for manufacturing the same
JP3925085B2 (en) Manufacturing method of semiconductor device, manufacturing method of light modulation element, and manufacturing method of display device
JP3680677B2 (en) Semiconductor element manufacturing apparatus and semiconductor element manufacturing method
JP2002141298A (en) Method for manufacturing semiconductor device
JP2000243721A (en) Semiconductor device manufacturing apparatus
KR100274886B1 (en) Thin film transistor and method for manufacturing the same
JPH08316483A (en) Manufacture of semiconductor
JPH09251964A (en) Manufacturing method for semiconductor device
JP3911947B2 (en) Method for manufacturing field effect transistor
JP4587251B2 (en) Heat treatment equipment